KR101244281B1 - 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하는 과정에서 분리막의 위치 정렬 불량으로 인한 쇼트 발생을 억제하고, 슈퍼 커패시터의 제조 공정을 간소화하여 제조 공정 시간을 줄이기 위한 것이다. 본 발명에 따른 슈퍼 커패시터는 제1 베이스 부재, 셀 및 제2 베이스 부재를 포함하는 슈퍼 커패시터를 제공한다. 제1 베이스 부재는 도전성을 갖는다. 셀은 제1 전극, 분리막 전극 및 전해질을 포함한다. 제1 전극은 제1 베이스 부재의 상부면에 접합되어 전기적으로 연결된다. 분리막 전극은 제1 전극의 상부면에 적층되고 가장자리 부분이 제1 전극의 외측면 밖으로 돌출된다. 분리막 전극은 제1 전극의 상부면에 적층되는 분리막과, 분리막의 상부면 전체에 형성된 제2 전극을 갖는다. 전해질은 제1 및 제2 전극에 함침된다. 그리고 제2 베이스 부재는 분리막 전극의 제2 전극의 상부면에 접합되어 전기적으로 연결되며, 제1 베이스 부재와 함께 셀이 실장된 공간을 봉합한다.

Description

분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법{Super capacitor using separator-electrode and manufacturing method thereof}

본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 분리막의 위치 정렬 불량으로 인한 쇼트 발생을 억제하고, 슈퍼 커패시터의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있는 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법에 관한 것이다.

각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.

특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudo capacitor), 리튬 이온 커패시터(LIC; lithium ion capacitor)와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.

여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 산화 및 환원과정에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.

유사 커패시터는 는 전극과 전기화학 산화물 반응물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.

그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.

이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 분리막(separator)로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측 면에는 상부 및 하부 단자가 부착된다.

그러나 종래의 슈퍼 커패시터는, 코인 타입(coin type)의 경우, 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.

또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.

그리고 상부 및 하부 단자의 부착 과정에서 용접 및 휨 불량 등이 빈번히 발생되고 있는 실정이다.

이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.

이러한 문제점을 해소하기 위한 방안으로 배선기판 위에 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하고, 셀이 실장된 배선기판의 공간을 리드(lid)로 봉합하여 전자기기의 기판에 표면 실장할 수 있는 칩 타입(chip type)의 슈퍼 커패시터가 제안되고 있다.

하지만 칩 타입의 슈퍼 커패시터는, 코인 타입도 그렇지만, 배선기판과 같은 베이스 부재 위에 개별적으로 준비된 제1 전극, 분리막 및 제2 전극을 픽업 툴로 이송 및 적층하여 셀을 형성하기 때문에, 제1 전극, 분리막 및 제2 전극을 적층하는 과정에서 위치가 틀어지는 정렬 불량 문제가 발생된다. 특히 분리막의 위치가 틀어질 경우, 제1 및 제2 전극 간에 쇼트가 발생될 수 있다.

또한 픽업 툴을 이용하여 개별적으로 준비된 제1 전극, 분리막 및 제2 전극을 이송 및 적층하는 공정을 수행해야 하기 때문에, 제조 공정이 복잡하고 시간이 많이 소요되는 문제점을 안고 있다.

따라서 본 발명의 목적은 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하는 과정에서 분리막의 위치 정렬 불량으로 인한 쇼트 발생을 억제할 수 있는 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.

본 발명의 다른 목적은 슈퍼 커패시터의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있는 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 슈퍼 커패시터는 제1 베이스 부재, 셀 및 제2 베이스 부재를 포함하는 슈퍼 커패시터를 제공한다. 상기 제1 베이스 부재는 도전성을 갖는다. 상기 셀은 제1 전극, 분리막 전극 및 전해질을 포함한다. 상기 제1 전극은 상기 제1 베이스 부재의 상부면에 접합되어 전기적으로 연결된다. 상기 분리막 전극은 상기 제1 전극의 상부면에 적층되고 가장자리 부분이 상기 제1 전극의 외측면 밖으로 돌출된다. 상기 분리막 전극은 상기 제1 전극의 상부면에 적층되는 분리막과, 상기 분리막의 상부면 전체에 형성된 제2 전극을 갖는다. 상기 전해질은 상기 제1 및 제2 전극에 함침된다. 그리고 상기 제2 베이스 부재는 상기 분리막 전극의 제2 전극의 상부면에 접합되어 전기적으로 연결되며, 상기 제1 베이스 부재와 함께 상기 셀이 실장된 공간을 봉합하며 도전성을 갖는다.

본 발명에 따른 슈퍼 커패시터에 있어서, 상기 분리막 전극은 상기 분리막의 외측면이 상기 제2 전극의 외측면과 동일면 상에 위치한다.

본 발명에 따른 슈퍼 커패시터에 있어서, 상기 제1 베이스 부재는 배선기판이고, 상기 제2 베이스 부재는 리드일 수 있다. 이때 상기 제1 베이스 부재는 기판 몸체, 전극 실장 영역, 리드 접합 패턴, 및 복수의 외부 접속 패드를 포함한다. 기판 몸체는 상부면과, 상기 상부면에 반대되는 하부면을 갖는다. 상기 전극 실장 영역은 상기 기판 몸체의 상부면에 형성되며, 상기 제1 전극이 접합되어 전기적으로 연결된다. 상기 리드 접합 패턴은 상기 전극 실장 영역의 둘레에 형성되며, 상기 제2 베이스 부재의 가장자리 부분이 접합되어 전기적으로 연결된다. 그리고 상기 복수의 외부 접속 패드는 상기 기판 몸체의 하부면에 형성되며, 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된다.

또한 상기 제2 베이스 부재는 덮개부 및 접합부를 포함하는 리드로 구현될 수 있다. 상기 덮개부는 상기 셀이 삽입되는 내부 공간이 형성되어 있고, 상기 내부 공간의 바닥면에 상기 분리막 전극의 제2 전극이 접합된다. 그리고 상기 접합부는 상기 덮개부의 가장자리 부분과 일체로 형성되어 상기 리드 접합 패턴에 접합되어 전기적으로 연결된다.

본 발명에 따른 슈퍼 커패시터에 있어서, 상기 제1 베이스 부재는 하부 케이스이고, 상기 제2 베이스 부재는 상부 케이스일 수 있다. 이때 본 발명에 따른 슈퍼 커패시터는 상기 제1 베이스 부재와 상기 제2 베이스 부재 사이에 개재되어 상기 셀이 실장된 공간을 봉합하는 개스킷을 더 포함할 수 있다.

본 발명은 또한, 도전성을 갖는 제1 베이스 부재의 상부면에 제1 전극을 접합하여 전기적으로 연결하는 단계; 가장자리 부분이 상기 제1 전극의 외측면 밖으로 돌출되게 분리막 전극을 상기 제1 전극의 상부면에 적층하여 셀을 형성하되, 상기 제1 전극의 상부면에 적층되는 분리막과, 상기 분리막의 상부면 전체에 형성된 제2 전극을 갖는 상기 분리막 전극으로 상기 셀을 형성하는 단계; 상기 제1 및 제2 전극에 전해질을 제공하여 함침하는 단계; 및 상기 분리막 전극의 제2 전극의 상부면에 도전성을 갖는 제2 베이스 부재를 접합시켜 전기적으로 연결하고, 상기 베이스 부재는 상기 제1 베이스 부재와 함께 상기 셀이 실장된 공간을 봉합하는 단계;를 포함하는 슈퍼 커패시터의 제조 방법을 제공한다.

본 발명에 따른 슈퍼 커패시터의 제조 방법에 있어서, 상기 셀을 형성하는 단계에서 상기 분리막 전극은 분리막 시트 위에 제2 전극 시트가 형성된 분리막 전극 시트를 준비하는 단계; 및 상기 분리막 전극 시트를 개별 분리막 전극으로 분리하는 단계;를 통하여 획득한다.

본 발명에 따른 슈퍼 커패시터에 있어서, 상기 준비하는 단계에서, 상기 분리막 전극 시트는 상기 분리막 시트 위에 제2 전극 시트를 부착하여 제조하거나, 상기 분리막 시트 위에 제2 전극 슬러리를 프린팅하여 상기 분리막 시트 위에 제2 전극 시트를 형성하여 제조할 수 있다.

본 발명에 따른 슈퍼 커패시터에 있어서, 상기 분리하는 단계에서 절단기 또는 펀칭기를 이용하여 상기 분리막 전극 시트를 개별 분리막 전극으로 분리할 수 있다.

본 발명은 또한, 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판들을 갖는 배선기판 스트립을 준비하는 단계; 상기 배선기판 스트립의 전극 실장 영역에 각각 제1 전극을 접합하는 단계; 분리막 시트 위에 제2 전극 시트가 형성된 분리막 전극 시트를 개별 분리막 전극으로 분리하되, 상기 제1 전극의 상부면의 면적보다 큰 면적을 갖도록 상기 개별 분리막 전극으로 분리하는 단계; 리드의 내부 공간의 바닥면에 상기 분리막 전극의 제2 전극을 접합하는 단계; 상기 리드의 내부 공간으로 전해질을 주입하여 제2 전극에 함침하는 단계; 및 상기 배선기판들의 상부면에 각각 상기 리드를 접합하되, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하고, 상기 리드의 내부 공간에 형성된 상기 분리막 전극은 상기 분리막의 내부에 상기 제2 전극이 위치하게 상기 제2 전극 위에 적층하여 셀을 형성하고, 상기 형성될 셀을 상기 리드로 봉합하는 단계;를 포함하는 슈퍼 커패시터의 제조 방법을 제공한다.

본 발명에 따른 슈퍼 커패시터의 제조 방법은 상기 리드로 봉합하는 단계 이후에 수행되는, 상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;를 더 포함할 수 있다.

그리고 본 발명에 따른 슈퍼 커패시터의 제조 방법에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서, 절단기 또는 펀칭기를 이용하여 상기 배선기판 스트립을 개별 슈퍼 커패시터로 분리할 수 있다.

본 발명에 따르면, 분리막 시트 위에 제2 전극 시트를 형성한 후 개별 분리막 전극으로 분리하고, 분리한 분리막 전극을 분리막 보다 작은 제1 전극 위에 적층하여 셀을 형성함으로써, 셀을 형성하는 과정에서 분리막의 위치 정렬 불량으로 인한 제1 및 제2 전극 간의 쇼트 발생을 억제할 수 있다. 즉 제2 전극 및 분리막이 일체로 형성된 분리막 전극 형태로 제공되고, 분리막의 하부면 면적이 제1 전극의 상부면 면적보다 크고, 제1 전극 위에 분리막 전극이 함께 적층되기 때문에, 제1 전극 위에 분리막 및 제2 전극을 각각 적층하는 것과 비교하여 분리막 및 제2 전극의 위치 정렬 불량이 발생하는 것을 줄일 수 있다. 이로 인해 제1 및 제2 전극 간의 쇼트 발생을 억제할 수 있다.

또한 분리막 및 제2 전극을 일체로 형성하여 셀 제조 공정을 수행하기 때문에, 슈퍼 커패시터의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있다.

도 1은 본 발명의 제1 실시예에 따른 분리막 전극을 이용한 슈퍼 커패시터를 보여주는 사시도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.
도 4는 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 5 내지 도 11은 도 4의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 12는 본 발명의 제2 실시예에 따른 분리막 전극을 이용한 슈퍼 커패시터를 보여주는 단면도이다.

하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하자고 한다.

본 발명에 따른 슈퍼 커패시터는 제1 베이스 부재, 셀 및 제2 베이스 부재를 포함한다. 셀은 제1 전극, 분리막 전극 및 전해질을 포함하며, 분리막 전극은 분리막과 제2 전극을 포함한다. 제1 베이스 부재는 도전성을 갖는다. 셀의 제1 전극은 제1 베이스 부재의 상부면에 접합되어 전기적으로 연결된다. 셀의 분리막 전극은 제1 전극의 상부면에 적층되고 가장자리 부분이 제1 전극의 외측면 밖으로 돌출된다. 분리막 전극은 제1 전극의 상부면에 적층되는 분리막과, 분리막의 상부면 전체에 형성된 제2 전극을 갖는다. 전해질은 제1 및 제2 전극에 함침된다. 그리고 제2 베이스 부재는 분리막 전극의 제2 전극의 상부면에 접합되어 전기적으로 연결되며, 제1 베이스 부재와 함께 셀이 실장된 공간을 봉합한다.

여기서 제1 베이스 부재로는 배선기판이 사용되고, 제2 베이스 부재로는 리드가 사용될 수 있으며, 이 경우 슈퍼 커패시터는 칩 타입으로 구현될 수 있다.

또는 제1 베이스 부재로는 하부 케이스가 사용되고, 제2 베이스 부재로는 상부 케이스가 사용될 수 있으며, 이 경우 슈퍼 커패시터는 코인 타입으로 구현될 수 있다. 코인 타입의 경우, 제1 베이스 부재와 제2 베이스 부재 사이에 봉합용 개스킷이 개재된다.

이하 제1 실시예에서는 칩 타입으로 구현된 슈퍼 커패시터에 대해서 개시하고, 제2 실시예에서는 코인 타입으로 구현된 슈퍼 커패시터에 대해서 개시한다.

제1 실시예

도 1은 본 발명의 제1 실시예에 따른 분리막 전극을 이용한 슈퍼 커패시터를 보여주는 사시도이다. 도 2는 도 1의 2-2선 단면도이다. 그리고 도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.

도 1 내지 도 3을 참조하면, 제1 실시예에 따른 슈퍼 커패시터(100)는 배선기판(10), 셀(20) 및 리드(40; lid)를 포함한다. 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 셀(20)이 실장되고, 셀(20)이 실장된 영역이 리드(40)로 봉합된 구조를 갖는 칩 타입의 슈퍼 커패시터이다. 이때 셀(20)은 제1 전극(21), 분리막 전극(29) 및 전해질을 포함하며, 분리막 전극(29)은 일체로 형성된 분리막(23)과 제2 전극(25)을 포함한다. 제1 전극(21)과 제2 전극(25) 사이에 분리막(23)이 개재된다.

여기서 배선기판(10)은 절연성의 기판 몸체(11)와, 기판 몸체(11)에 형성된 회로 배선 패턴(13)을 포함하는 인쇄회로기판이다.

기판 몸체(11)는 상부면(12)과, 상부면(12)에 반대되는 하부면(14)을 가지며, 절연성 소재로 제조될 수 있다. 기판 몸체(11)의 소재로는 FR4 또는 세라믹 소재가 사용될 수 있다. 이러한 기판 몸체(11)는 사각판 형태로 제조될 수 있다.

회로 배선 패턴(13)은 기판 몸체(11)의 상부면(12)에 형성되는 전극 실장 영역(15) 및 리드 접합 패턴(17)과, 기판 몸체(11)의 하부면(14)에 형성되는 복수의 외부 접속 패드(18)를 포함한다. 전극 실장 영역(15)은 기판 몸체(11)의 상부면(12)의 중심 부분에 형성된다. 리드 접합 패턴(17)은 전극 실장 영역(15)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(18)는 기판 몸체(11)의 하부면(14)에 형성되며, 기판 몸체(11)를 관통하는 비아 홀(19)에 의해 전극 실장 영역(15) 및 리드 접합 패턴(17)과 각각 전기적으로 연결된다.

이때 리드 접합 패턴(17)은 전극 실장 영역(15)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(15)에 대해서 일정 간격 이격되어 형성되어 있다. 복수의 외부 접속 패드(18)는 셀(20)의 제1 및 제2 전극(21,25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(18a,18b)는 동일한 형태로 기판 몸체(11)의 하부면(14)에 형성될 수 있고, 작업자가 슈퍼 커패시터(100)로 제조한 이후에 제1 및 제2 전극(21,25)에 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수도 있다.

셀(20)은 전극 실장 영역(15)에 실장되며, 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해질을 포함한다. 분리막(23) 및 제2 전극(25)은 분리막 전극(29)으로 제공된다. 제1 전극(21)은 전극 실장 영역(15)에 제1 접합 부재(31)를 매개로 접합되어 전극 실장 영역(15)에 전기적으로 연결된다. 분리막(23)은 제1 전극(21) 위에 적층된다. 제2 전극(25)은 분리막(23) 위에 적층된다. 그리고 전해질은 제1 및 제2 전극(21,25)에 함침된다. 이때 제1 전극(21)과 제2 전극(25)은 양극 또는 음극 중에 하나이며 서로 다른 극성을 갖는다. 제1 접합 부재(31)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제1 접합 부재(31)는 액상 또는 시트 형태로 제공될 수 있다. 이러한 셀(20)은 전기이중층 커패시터, 유사 커패시터, 리튬 이온 커패시터와 같은 하이브리드 커패시터를 형성하는 셀일 수 있다.

또한 전술된 바와 같이 분리막(23) 및 제2 전극(25)은 일체로 형성된 분리막 전극(29)으로 제공된다. 분리막(23)과 제2 전극(25)은 동일한 면적을 가지며, 제1 전극(21)의 면적 보다는 큰 면적을 갖는다. 분리막 전극(29)은 분리막(23)이 제1 전극(21) 위에 적층되며, 분리막(23)이 제1 전극(21)을 덮을 수 있도록 적층된다. 제2 전극(25)은 분리막(23) 위에 도전성 접착제 또는 비도전성 접착제를 활용하여 부착할 수 있다.

그리고 리드(40)는 배선기판(10)의 상부면(12)에 실장된 셀(20)을 덮어 셀(20)이 실장된 영역을 외부와 밀폐시킨다. 즉 리드(40)는 배선기판(10)에 실장된 셀(20)을 덮으며, 내측면이 분리막 전극(29)의 제2 전극(25)에 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 리드(40)는 가장자리 부분이 배선기판(10)의 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합되어 전기적으로 연결된다. 이러한 리드(40)는 전기 전도성이 양호한 금속 소재로 제조되며, 덮개부(41)와 접합부(43)로 구성될 수 있다. 덮개부(41)는 셀(20)이 삽입되는 내부 공간(45)이 형성되어 있고, 내부 공간(45)의 바닥면(47)에 제2 전극(25)이 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분과 일체로 형성되어 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분에서 외측으로 절곡된 형태로 형성될 수 있다.

이때 제2 및 제3 접합 부재(33,35)는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 특히 제3 접합 부재(35)는 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성될 수 있다. 제3 접합 부재(35)를 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성하는 이유는 제3 접합 부재(35)의 도포량과 접합 면적을 규격화하여 리드(40)의 접합 작업을 간편하고 효율적으로 수행하고, 그 접합 상태를 보다 안정적으로 유지하면서, 리드(40)를 접합하는 과정에서 제3 접합 부재(35)가 전극 실장 영역(15)으로 번지는 것을 방지하기 위해서이다. 그 외 리드(40)의 접합부(43)는 배선기판(10)의 리드 접합 패턴(17)에 초음파 또는 고주파 등을 이용한 용접의 방법으로 접합될 수 있다.

따라서 제1 실시예에 따른 슈퍼 커패시터(100)는 셀(20)의 제1 전극(21)이 전극 실장 영역(15) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)에 전기적으로 연결된다. 셀(20)의 제2 전극(25)은 리드(40), 리드 접합 패턴(17) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)와 전기적으로 연결된다.

이와 같이 제1 실시예에 따른 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 셀(20)이 실장되어 리드(40)에 의해 봉합되고, 배선기판(10)의 하부면(14)에 외부 접속 패드(18)가 형성된 구조를 갖는다. 이로 인해 슈퍼 커패시터(100)의 조립 공정을 간소화하여 생산성을 향상시킬 수 있다. 슈퍼 커패시터(100)를 외부 접속 패드(18)를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터(100)의 크기를 줄이고, 슈퍼 커패시터(100)를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.

또한 제1 실시예에 따른 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 제1 전극(21)을 접합하고, 제1 전극(21) 위에 분리막(23) 및 제2 전극(25)이 일체로 형성된 분리막 전극(29)을 적층하여 셀(20)을 형성하기 때문에, 셀(20)을 형성하는 과정에서 분리막(23)의 위치 정렬 불량으로 인한 제1 및 제2 전극(21,25) 간의 쇼트 발생을 억제할 수 있다. 즉 제2 전극(25) 및 분리막(23)이 일체로 형성된 분리막 전극(29) 형태로 제공되고, 분리막(23)의 하부면 면적이 제1 전극(21)의 상부면 면적보다 크고, 제1 전극(21) 위에 분리막 전극(29)이 함께 적층되기 때문에, 제1 전극(21) 위에 분리막(23) 및 제2 전극(25)을 각각 적층하는 것과 비교하여 분리막(23) 및 제2 전극(25)의 위치 정렬 불량이 발생하는 것을 줄일 수 있다. 이로 인해 제1 및 제2 전극(21,25) 간의 쇼트 발생을 억제할 수 있다.

이와 같은 제1 실시예에 따른 슈퍼 커패시터(100)의 제조 방법에 대해서 도 1 내지 도 12를 참조하여 설명하면 다음과 같다. 여기서 도 4는 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다. 그리고 도 5 내지 도 11은 도 4의 제조 방법에 따른 각 단계를 보여주는 도면들이다.

먼저 도 5 및 도 6에 도시된 바와 같이, 배선기판 스트립(50)을 준비한다(S71). 배선기판 스트립(50)은 복수의 슈퍼 커패시터(100)를 제조할 수 있도록 복수의 배선기판(10)이 일괄적으로 형성된 구조를 갖는다. 즉 배선기판 스트립(50)은 슈퍼 커패시터(100)별 배선기판(10)이 mㅧn 행렬(m, n은 자연수)로 배열 및 형성되며, 복수의 배선기판(10)은 절단 영역(51)에 의해 구분된다. 본 실시예에서는 배선기판(10)의 리드 접합 패턴(17) 위에 제3 접합 부재(35)가 형성된 예를 개시하였다. 제3 접합 부재(35)로는 금을 사용하였다.

다음으로 도 6에 도시된 바와 같이, 배선기판(10)의 전극 실장 영역(15)에 제1 전극(21)을 형성한다(S73). 즉 배선기판(10)의 전극 실장 영역(15)에 각각 제1 전극(21)을 제1 접합 부재(31)을 개재하여 접합한다. 제1 전극(21)은 제1 전극 시트를 절단기 또는 펀칭기를 이용하여 개별 제1 전극(21)으로 분리하여 획득할 수 있다. 제1 전극(21)은 분리막(23) 및 제2 전극(25)보다는 면적이 작다.

한편 S71단계 및 S73단계와는 별도로, 도 7 내지 도 9에 도시된 바와 같이, 리드(40) 위에 분리막 전극(29)을 접합하는 공정(S75~S79)과, 전해질을 함침하는 공정(S81)을 수행할 수 있다. 먼저 도 7에 도시된 바와 같이, 분리막 시트(23a) 위에 제2 전극 시트(25b)가 형성된 분리막 전극 시트(27)를 준비한다(S75). 이때 분리막 전극 시트(27)는 분리막 시트(23a) 및 제2 전극 시트(25a)를 별도로 제조한 이후에, 도전성 접착제 또는 비전도성 접착제를 개재하여 제조할 수 있다. 또는 분리막 전극 시트(27)는 분리막 시트(23a) 위에 제2 전극 슬러리를 프린팅하여 제조할 수 있다. 프린팅된 제2 전극 슬러리가 제2 전극 시트(25a)를 형성한다.

이때 분리막 시트(27)는 분리막 시트(23a) 위에 일체로 형성된 제2 전극 시트(25a)가 형성된 예를 개시하였지만, 이것에 한정되는 것은 아니다. 예컨대 분리막 시트(23a) 위에 복수의 제2 전극(25)이 격자 배열되어 형성될 수 있다. 즉, 분리막 시트(23a) 위에 프린팅으로 제2 전극(25)을 형성하는 경우, 분리막 전극(27)으로 형성될 분리막(23) 부분에만 제2 전극(25)을 형성할 수 있다. 또는 반대로 제2 전극 시트(25a) 위에 복수의 분리막(23)이 격자 배열되어 형성될 수 있다.

다음으로 도 8에 도시된 바와 같이, 분리막 전극 시트(27)를 개별 분리막 전극(29)으로 분리한다(S77). 즉 절단기 또는 펀칭기를 이용하여 분리막 전극(29)으로 형성될 부분을 분리막 전극 시트(27)로부터 분리한다. 이와 같이 한 번의 분리 공정을 통하여 분리막(23)과 제2 전극(25)이 일체로 형성된 분리막 전극(29)을 획득할 수 있다.

다음으로 도 9에 도시된 바와 같이, 리드(40)의 바닥면(47)에 분리막 전극(29)의 제2 전극(25)을 제1 접합 부재(31)를 매개로 접합한다(S75). 즉 덮개부(41)의 내부 공간(45)의 바닥면(47)에 분리막 전극(29)의 제2 전극(25)을 접합한다. 이어서 리드(40)의 내부 공간(45) 안으로 제2 전극(25)이 충분히 함침될 수 있도록 액상의 전해질을 주입한다(S81).

여기서 배선기판(10)에 제1 전극(21)을 접합하는 공정과 별도로 리드(40)에 분리막 전극(29)을 접합하는 공정을 진행할 수 있다. 슈퍼 커패시터(100)의 제조 공정 시간을 줄이기 위해서, 두 개의 공정은 병렬적으로 함께 수행될 수 있다.

다음으로 도 10에 도시된 바와 같이, 배선기판(10)의 상부면(12)에 리드(40)를 접합한다(S83). 즉 리드(40)의 접합부(43)를 배선기판(10)의 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합시킨다. 리드(40)의 내부 공간(45)에 형성된 분리막 전극(29)의 분리막(23)이 제1 전극(21) 위에 적층되어 셀(20)을 형성한다. 이때 분리막(23)이 제1 전극(21) 보다는 면적이 크기 때문에, 분리막(23)이 제1 전극(21)의 상부면 전체를 덮도록 적층된다.

그리고 도 11에 도시된 바와 같이, 배선기판 스트립(50)을 절단기로 절단하여 개별 슈퍼 커패시터(100)를 얻을 수 있다(S85). 즉 배선기판 스트립(50)을 절단 영역(51)을 따라서 절단하여 개별 슈퍼 커패시터(100)로 분리함으로써, 제1 실시예에 따른 슈퍼 커패시터(100)를 제조한다. 또는 배선기판 스트립(50)을 리드(40)가 접합된 영역 별로 펀칭기로 펀칭하여 개별 슈퍼 커패시터(100)로 분리할 수 있다.

한편 도 11에서는 개별 슈퍼 커패시터(100)들 간에 잔존하는 절단 영역(51)이 존재하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 절단기의 날의 폭에 대응되게 리드(40)들이 배치되도록 배선기판 스트립(50)이 설계 된다면, 배선기판 스트립(50)을 절단하는 과정에서 개별 슈퍼 커패시터(100) 사이에 잔존하는 절단 영역(51)이 제거될 수 있다.

이와 같이 제1 실시예에 따른 제조 방법에 따르면, 분리막(23) 및 제2 전극(25)을 일체로 형성하여 셀(20) 제조 공정을 수행하기 때문에, 슈퍼 커패시터(100)의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있다. 즉 기존에는 제1 전극, 분리막 및 제2 전극의 적층 공정을 접합 부재를 사용하여 순차적으로 수행하였지만, 제1 실시예의 경우 일체로 형성된 분리막 전극(29)을 이용하여 분리막(23) 적층 및 제2 전극(25) 적층을 한 번의 공정으로 수행한다.

제2 실시예

한편 제1 실시예에서는 분리막 전극(29)을 칩 타입의 슈퍼 커패시터(100)에 적용하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 도 12에 도시된 바와 같이, 코인 타입의 슈퍼 커패시터(200)에 분리막 전극(129)을 적용할 수 있다.

도 12는 본 발명의 제2 실시예에 따른 분리막 전극(129)을 이용한 슈퍼 커패시터(200)를 보여주는 단면도이다.

도 12를 참조하면, 제2 실시예에 따른 슈퍼 커패시터(200)는 하부 케이스(110), 상부 케이스(140), 셀(120) 및 개스킷(130)을 포함한다. 이때 셀(120)은 제1 전극(121), 분리막 전극(129) 및 전해질을 포함하며, 분리막 전극(129)은 일체로 형성된 분리막(123) 및 제2 전극(125)을 포함하며, 제1 전극(121)과 제2 전극(125) 사이에 분리막(123)이 개재된다.

하부 케이스(110) 및 상부 케이스(140)는 외장 케이스(140)를 형성한다. 셀(120)은 하부 케이스(110) 및 상부 케이스(140)가 형성하는 공간에 내장된다. 하부 및 상부 케이스(110,140)는 집전체로 사용되며, 스테인리스 스틸, 알루미늄, 티탄 등의 소재로 제조될 수 있다.

셀(120)의 제1 전극(121)은 하부 케이스(110)의 상부면에 접합된다. 셀(120)의 제2 전극(125)은 상부 케이스(140)의 하부면에 접합된다. 제1 전극(121)과 제2 전극(125) 사이에 이들을 절연시키면서 이온 전도만 가능케 하는 다공성 재질의 분리막(123)이 개재된다. 그리고 전해질은 제1 및 제2 전극(121,125)에 함침된다.

여기서 분리막(123) 및 제2 전극(125)은 분리막 전극(129)으로 제공된다. 분리막(123) 및 제2 전극(125)은 동일한 면적을 가지며, 제1 전극(121)의 면적 보다는 큰 면적을 갖는다. 분리막 전극(129)이 분리막(123)이 제1 전극(121) 위에 적층되며, 분리막(123)이 제1 전극(121)을 덮을 수 있도록 적층된다.

그리고 개스킷(130)은 하부 케이스(110)와 상부 케이스(140) 사이에 절연 및 밀봉을 위해 제공되며, 하부 케이스(110)와 상부 케이스(140)의 외곽에 패킹된다. 이때 개스킷(130)으로는 아스팔트 계열이나 부틸 고무 등의 탄화수소계, 불소계 오일, 클로로 술폰화 폴리에틸렌, 에폭시 수지 등의 소재로 제조될 수 있으며, 필요에 따라 용제로 희석한 액상의 실링제가 사용될 수 있다.

이와 같은 제2 실시예에 따른 슈퍼 커패시터(200)를 다음과 같이 제조될 수 있다.

먼저 제1 전극(121) 위에 분리막 전극(129)의 분리막(123)이 위치하도록 적층한다. 이때 제1 전극(121) 및 분리막 전극(129)은 제1 실시예에 따른 제조 방법과 동일한 방법으로 획득할 수 있다.

다음으로 하부 케이스(110)의 상부면에 제1 전극(121)을 도전성의 접합 부재를 개재하여 접합한다. 또한 상부 케이스(140)의 하부면에 분리막 전극(129)의 제2 전극(125)을 도전성의 접합 부재를 개재하여 접합한다. 이때 제1 및 제2 전극(121,125)에 전해질이 함침되며, 전해질 함침은 하부 및 상부 케이스(110,140)에 접합하기 전에 수행할 수도 있고, 접합 공정 이후에 수행할 수도 있다.

이어서 상부 케이스(140)의 외곽에 개스킷(130)을 삽입한다.

그리고 하부 케이스(110)에 가압 조립한 후, 세팅(setting)된 조립기에 넣어 하부 케이스(110)의 좌우 날개(112)를 상부 케이스(140) 쪽으로 접어 봉합함으로써, 제2 실시예에 따른 슈퍼 커패시터(200)를 제조할 수 있다.

이와 같이 제2 실시예에 따른 슈퍼 커패시터(200)는, 분리막(123) 및 제2 전극(125)을 일체로 형성하여 셀(120) 제조 공정을 수행하기 때문에, 슈퍼 커패시터(200)의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있다. 즉 기존에는 제1 전극, 분리막 및 제2 전극의 적층 공정을 접합 부재를 사용하여 순차적으로 수행하였지만, 제2 실시예의 경우 일체로 형성된 분리막 전극(129)을 이용하여 분리막(123) 적층 및 제2 전극(125) 적층을 한 번의 공정으로 수행한다.

한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.

10 : 배선기판 11 : 기판 몸체
12 : 상부면 14 : 하부면
13 : 회로 배선 패턴 15 : 전극 실장 영역
17 : 리드 접합 패턴 18 : 외부 접속 패드
19 : 비아 홀 20 : 셀
21 : 제1 전극 23 : 분리막
23a : 분리막 시트 25 : 제2 전극
25a : 제2 전극 시트 29 : 분리막 전극
31 : 제1 접합 부재 33 : 제2 접합 부재
35 : 제3 접합 부재 40 : 리드(lid)
41 : 덮개부 43 : 접합부
50 : 배선기판 스트립 51 : 절단 영역
100, 200 : 슈퍼 커패시터

Claims (13)

1. 도전성을 갖는 제1 베이스 부재;
   상기 제1 베이스 부재의 상부면에 접합되어 전기적으로 연결된 제1 전극,
   상기 제1 전극의 상부면에 적층되고 가장자리 부분이 상기 제1 전극의 외측면 밖으로 돌출되는 분리막 전극으로, 상기 제1 전극의 상부면에 적층되는 분리막과, 상기 분리막의 상부면 전체에 형성된 제2 전극을 갖는 상기 분리막 전극, 및
   상기 제1 및 제2 전극에 함침되는 전해질을 구비하는 셀;
   상기 분리막 전극의 제2 전극의 상부면에 접합되어 전기적으로 연결되며, 상기 제1 베이스 부재와 함께 상기 셀이 실장된 공간을 봉합하며 도전성을 갖는 제2 베이스 부재;
   를 포함하는 것을 특징으로 하는 슈퍼 커패시터.
2. 제1항에 있어서, 상기 분리막 전극은,
   상기 분리막의 외측면이 상기 제2 전극의 외측면과 동일면 상에 위치하는 것을 특징으로 하는 슈퍼 커패시터.
3. 제1항에 있어서,
   상기 제1 베이스 부재는 배선기판이고, 상기 제2 베이스 부재는 리드인 것을 특징으로 하는 것을 특징으로 슈퍼 커패시터.
4. 제3항에 있어서, 상기 제1 베이스 부재는,
   상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판 몸체;
   상기 기판 몸체의 상부면에 형성되며, 상기 제1 전극이 접합되어 전기적으로 연결되는 전극 실장 영역;
   상기 전극 실장 영역의 둘레에 형성되며, 상기 제2 베이스 부재의 가장자리 부분이 접합되어 전기적으로 연결되는 리드 접합 패턴;
   상기 기판 몸체의 하부면에 형성되며, 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결되는 복수의 외부 접속 패드;
   를 포함하는 것을 특징으로 하는 슈퍼 커패시터.
5. 제4항에 있어서, 상기 제2 베이스 부재는,
   상기 셀이 삽입되는 내부 공간이 형성되어 있고, 상기 내부 공간의 바닥면에 상기 분리막 전극의 제2 전극이 접합되는 덮개부;
   상기 덮개부의 가장자리 부분과 일체로 형성되어 상기 리드 접합 패턴에 접합되어 전기적으로 연결되는 접합부;
   를 포함하는 것을 특징으로 하는 슈퍼 커패시터.
6. 제1항에 있어서,
   상기 제1 베이스 부재는 하부 케이스이고, 상기 제2 베이스 부재는 상부 케이스이며,
   상기 제1 베이스 부재와 상기 제2 베이스 부재 사이에 개재되어 상기 셀이 실장된 공간을 봉합하는 개스킷;
   을 더 포함하는 것을 특징으로 하는 것을 특징으로 슈퍼 커패시터.
7. 도전성을 갖는 제1 베이스 부재의 상부면에 제1 전극을 접합하여 전기적으로 연결하는 단계;
   가장자리 부분이 상기 제1 전극의 외측면 밖으로 돌출되게 분리막 전극을 상기 제1 전극의 상부면에 적층하여 셀을 형성하되, 상기 제1 전극의 상부면에 적층되는 분리막과, 상기 분리막의 상부면 전체에 형성된 제2 전극을 갖는 상기 분리막 전극으로 상기 셀을 형성하는 단계;
   상기 제1 및 제2 전극에 전해질을 제공하여 함침하는 단계;
   상기 분리막 전극의 제2 전극의 상부면에 도전성을 갖는 제2 베이스 부재를 접합시켜 전기적으로 연결하고, 상기 베이스 부재는 상기 제1 베이스 부재와 함께 상기 셀이 실장된 공간을 봉합하는 단계;
   를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
8. 제7항에 있어서, 상기 셀을 형성하는 단계에서 상기 분리막 전극은
   분리막 시트 위에 제2 전극 시트가 형성된 분리막 전극 시트를 준비하는 단계;
   상기 분리막 전극 시트를 개별 분리막 전극으로 분리하는 단계;
   를 통하여 획득하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
9. 제8항에 있어서, 상기 준비하는 단계에서,
   상기 분리막 전극 시트는 상기 분리막 시트 위에 제2 전극 시트를 부착하여 제조하거나, 상기 분리막 시트 위에 제2 전극 슬러리를 프린팅하여 상기 분리막 시트 위에 제2 전극 시트를 형성하여 제조하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
10. 제8항에 있어서, 상기 분리하는 단계에서,
    절단기 또는 펀칭기를 이용하여 상기 분리막 전극 시트를 개별 분리막 전극으로 분리하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
11. 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판들을 갖는 배선기판 스트립을 준비하는 단계;
    상기 배선기판 스트립의 전극 실장 영역에 각각 제1 전극을 접합하는 단계;
    분리막 시트 위에 제2 전극 시트가 형성된 분리막 전극 시트를 개별 분리막 전극으로 분리하되, 상기 개별 분리막 전극은 분리막의 상부면 전체에 제2 전극이 형성되고, 상기 제1 전극의 상부면의 면적보다 큰 면적을 갖도록 상기 개별 분리막 전극으로 분리하는 단계;
    리드의 내부 공간의 바닥면에 상기 분리막 전극의 제2 전극을 접합하는 단계;
    상기 리드의 내부 공간으로 전해질을 주입하여 제2 전극에 함침하는 단계;
    상기 배선기판들의 상부면에 각각 상기 리드를 접합하되, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하고, 상기 리드의 내부 공간에 형성된 상기 분리막 전극은 상기 분리막의 내부에 상기 제2 전극이 위치하게 상기 제2 전극 위에 적층하여 셀을 형성하고, 상기 형성될 셀을 상기 리드로 봉합하는 단계;
    를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
12. 제11항에 있어서, 상기 리드로 봉합하는 단계 이후에 수행되는,
    상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;
    를 더 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
13. 제12항에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서,
    절단기 또는 펀칭기를 이용하여 상기 배선기판 스트립을 개별 슈퍼 커패시터로 분리하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.

Images