KR20140086135A - 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 - Google Patents

표면 실장형 슈퍼 커패시터 및 그의 제조 방법 Download PDF

Info

Publication number
KR20140086135A
KR20140086135A KR1020120156261A KR20120156261A KR20140086135A KR 20140086135 A KR20140086135 A KR 20140086135A KR 1020120156261 A KR1020120156261 A KR 1020120156261A KR 20120156261 A KR20120156261 A KR 20120156261A KR 20140086135 A KR20140086135 A KR 20140086135A
Authority
KR
South Korea
Prior art keywords
lead
electrode
anode
wiring board
electrode mounting
Prior art date
Application number
KR1020120156261A
Other languages
English (en)
Inventor
정일용
Original Assignee
비나텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비나텍주식회사 filed Critical 비나텍주식회사
Priority to KR1020120156261A priority Critical patent/KR20140086135A/ko
Publication of KR20140086135A publication Critical patent/KR20140086135A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04Hybrid capacitors
    • H01G11/06Hybrid capacitors with one of the electrodes allowing ions to be reversibly doped thereinto, e.g. lithium ion capacitors [LIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74Terminals, e.g. extensions of current collectors
    • H01G11/76Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/04Drying; Impregnating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 소형으로 전자기기의 기판에 표면 실장할 수 있고, 크기 대비 용량을 증대시킬 수 있고, 제조 공정을 간소화하기 위한 것이다. 본 발명에 따른 표면 실장형 슈퍼 커패시터는 배선기판, 셀 및 리드(lid)를 포함한다. 배선기판은 상부면에 전극 실장 영역과 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 전극 실장 영역 및 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된다. 셀은 배선기판의 전극 실장 영역에 형성되어 전기적으로 연결되는 양극, 양극에 함침되는 전해액, 양극의 상부를 덮는 고체전해질, 및 고체전해질의 상부에 박막으로 형성되는 리튬 소재의 음극을 구비한다. 그리고 리드는 배선기판에 실장된 셀을 덮으며, 내측면에 음극이 증착되어 전기적으로 연결되고, 가장자리 부분이 배선기판의 리드 접합 패턴에 접합되어 전기적으로 연결되며 셀을 봉합한다.

Description

표면 실장형 슈퍼 커패시터 및 그의 제조 방법{Super capacitor of surface mount type and manufacturing method thereof}
본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 전자기기의 기판에 표면 실장할 수 있는 리튬 소재를 이용한 슈퍼 커패시터 및 그의 제조 방법에 관한 것이다.
각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.
특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudo capacitor), 리튬 이온 커패시터와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.
여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 화학반응에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.
유사 커패시터는 전극과 전기화학 산화물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.
그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.
이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 연질의 분리막(separator)으로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측면에는 상부 및 하부 단자가 부착된다.
그러나 종래의 슈퍼 커패시터는 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.
또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.
그리고 상부 및 하부 단자의 부착 과정에서 용접 및 휨 불량 등이 빈번히 발생되고 있는 실정이다.
이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.
특히 슈퍼 커패시터를 칩 타입과 같이 소형으로 제작하는 경우, 크기 대비 고용량을 구현하는 데 어려움이 있다. 또한 칩 타입 형태로 리튬 이온 커패시터를 구현할 때 분리막으로 연질의 분리막이 일반적으로 사용되기 때문에, 충방전을 반복하는 과정에서 음극인 리튬 전극에서 발생되는 수지상성장(dendrite)이 연질의 분리막을 뚫고 양극에 쇼트되는 문제가 발생될 수 있다.
따라서 본 발명의 목적은 전자기기의 기판에 표면 실장할 수 있고, 조립 공정을 간소화하여 생산성을 향상시킬 수 있는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 배선기판 상에 전극을 직접 형성하여 슈퍼 커패시터의 제조 공정을 간소화할 수 있는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 음극인 리튬 전극에서 발생되는 수지상성장으로 인한 쇼트 발생을 억제시켜 크기 대비 고용량을 구현할 수 있는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 배선기판, 셀, 및 리드를 포함하는 표면 실장형 슈퍼 커패시터를 제공한다. 상기 배선기판은 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된다. 상기 셀은 상기 배선기판의 전극 실장 영역에 형성되어 전기적으로 연결되는 양극, 상기 양극에 함침되는 전해액, 상기 양극의 상부를 덮는 고체전해질, 및 상기 고체전해질의 상부에 박막으로 형성되는 리튬 소재의 음극을 구비한다. 그리고 상기 리드는 상기 배선기판에 실장된 셀을 덮으며, 내측면에 상기 음극이 증착되어 전기적으로 연결되고, 가장자리 부분이 상기 배선기판의 리드 접합 패턴에 접합되어 전기적으로 연결되며 상기 셀을 봉합한다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 음극은 물리기상증착(PVD; Physical vapor deposition) 방식 또는 화학기상증착(CVD; Chemical vapor deposition) 방식으로 증착할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 리튬 소재는 리튬 또는 리튬 합금을 포함하며, 상기 리튬 합금은 알루미늄(Al), 칼슘(Ca), 칼륨(K) 또는 소듐(Na)에 리튬이 합금된 것일 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 배선기판은 하부면에 한 쌍의 외부 접속 패드가 형성되어 있으며, 상기 한 쌍의 외부 접속 패드의 길이가 상이할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 음극은 1 내지 100㎛의 두께를 가질 수 있다.
본 발명은 또한, 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판을 갖는 배선기판 스트립을 준비하는 단계, 상기 배선기판의 전극 실장 영역에 양극을 접합하는 단계, 상기 양극에 전해액을 함침하는 단계, 상기 양극의 상부를 덮는 고체전해질을 적층하는 단계, 리드의 내부 공간의 바닥면에 리튬 소재를 증착하여 박막 형태의 음극을 형성하는 단계, 및 상기 배선기판들의 상부면에 각각 리드를 접합하되, 상기 리드의 내부 공간에 형성된 상기 음극을 상기 고체전해질 위에 적층하여 셀을 형성하고, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하면서 상기 셀이 형성된 공간을 봉합하는 단계를 포함하는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공한다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 음극을 형성하는 단계에서, 상기 음극은 물리기상증착(PVD; Physical vapor deposition) 방식 또는 화학기상증착(CVD; Chemical vapor deposition) 방식으로 증착할 수 있다.
그리고 본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법은, 제6항에 있어서, 상기 봉합하는 단계 이후에 수행되는, 상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계를 더 포함할 수 있다.
본 발명에 따른 슈퍼 커패시터는 배선기판의 상부면에 셀이 실장되어 리드에 의해 봉합되고, 배선기판의 하부면에 외부 접속 패드가 형성된 구조를 갖기 때문에, 슈퍼 커패시터의 조립 공정을 간소화하여 생산성을 향상시킬 수 있다. 슈퍼 커패시터를 외부 접속 패드를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터의 크기를 줄이고, 슈퍼 커패시터를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.
또한 본 발명에 따른 슈퍼 커패시터는 배선기판 스트립을 이용하여 일괄적으로 제조할 수 있기 때문에, 슈퍼 커패시터의 제공 공정 시간을 단축하고 제조 공정을 간소화할 수 있다.
또한 본 발명에 따른 슈퍼 커패시터는 리드에 음극으로 사용될 리튬 소재를 증착으로 박막으로 형성할 수 있기 때문에, 낮은 표면에너지가 유지되므로 박막 표면에서 리튬의 수지상성장의 성장을 억제할 수 있어 커패시터의 안정성을 향상시킬 수 있다.
또한 본 발명에 따른 슈퍼 커패시터는 리튬 소재의 음극과 양극 사이에 분리막과 전해질의 역할을 함께 담당할 수 있는 고체전해질을 개재함으로써, 고체전해질로 인해 음극인 리튬 전극에서 발생될 수 있는 수지상성장으로 인한 쇼트 발생을 억제시킬 수 있다.
한편 본 발명에 따른 슈퍼 커패시터와 같은 소형의 칩 타입으로 제작되는 경우 고체전해질의 사용으로 인해 이온 이동성이 떨어질 수 있지만, 고체전해질과 함께 액상의 전해액을 함께 사용함으로써, 이러한 문제를 해소할 수 있다. 이로 인해 본 발명에 따른 슈퍼 커패시터는 소형의 칩 타입으로 제작되는 데도 불구하고, 사이즈 대비 고용량을 구현할 수 있고, 전압을 3.8V 이상으로 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.
도 4는 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 5 내지 도 10은 도 4의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다. 도 2는 도 1의 2-2선 단면도이다. 그리고 도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 표면 실장형 슈퍼 커패시터(100)는 배선기판(10), 셀(20) 및 리드(40; lid)를 포함한다. 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 셀(20)이 실장되고, 셀(20)이 실장된 영역이 리드(40)로 봉합된 구조를 갖는다. 이때 셀(20)은 양극(21), 고체전해질(23), 리튬 소재의 음극(25) 및 전해액을 포함하며, 음극(25)은 리드(40)의 내부 공간(45)의 바닥면(47)에 증착 방법으로 형성된다.
여기서 배선기판(10)은 절연성의 기판 몸체(11)와, 기판 몸체(11)에 형성된 회로 배선 패턴(13)을 포함하는 인쇄회로기판이다.
기판 몸체(11)는 상부면(12)과, 상부면(12)에 반대되는 하부면(14)을 가지며, 절연성 소재로 제조될 수 있다. 기판 몸체(11)의 소재로는 FR4 또는 세라믹 소재가 사용될 수 있다. 이러한 기판 몸체(11)는 사각판 형태로 제조될 수 있다.
회로 배선 패턴(13)은 기판 몸체(11)의 상부면(12)에 형성되는 전극 실장 영역(15) 및 리드 접합 패턴(17)과, 기판 몸체(11)의 하부면(14)에 형성되는 복수의 외부 접속 패드(18)를 포함한다. 전극 실장 영역(15)은 기판 몸체(11)의 상부면(12)의 중심 부분에 형성된다. 리드 접합 패턴(17)은 전극 실장 영역(15)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(18)는 기판 몸체(11)의 하부면(14)에 형성되며, 기판 몸체(11)를 관통하는 비아 홀(19)에 의해 전극 실장 영역(15) 및 리드 접합 패턴(17)과 각각 전기적으로 연결된다.
이때 리드 접합 패턴(17)은 전극 실장 영역(15)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(15)에 대해서 일정 간격 이격되어 형성되어 있다. 복수의 외부 접속 패드(18)는 셀(20)의 양극(21) 및 음극(25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(18a,18b)는 작업자가 슈퍼 커패시터(100)로 제조한 이후에 양극(21) 및 음극(25)에 각각 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수 있다.
셀(20)은 전극 실장 영역(15)에 실장되며, 양극(21), 고체전해질(23), 음극(25) 및 전해액을 포함한다. 양극(21)은 전극 실장 영역(15)에 제1 접착 부재(31)를 매개로 접합되어 전기적으로 연결된다. 고체전해질(23)은 양극(21) 위에 적층된다. 음극(25)은 고체전해질(23) 위에 적층된다. 그리고 전해액은 양극(21)에 함침된다.
이때 양극(21)은 금속 이온이 흡착되거나 탈착되는 표면적을 100m2/g 내지 3000m2/g으로 증가시킨 활성탄, 표면적이 100m2/g 이하인 비다공성 활성탄 또는 탄소나노튜브를 포함한다. 여기서 비다공성 활성탄은 100m2/g 이하의 비표면적을 가지고 탄소의 결정입계의 결함과 결함에 형성된 탄소구조 육각망면층의 가장자리에 의해 용량발현을 한다. 이 경우 활성탄은 페놀계, 야자수계 또는 콜타르 피치계의 저온처리 탄소재료, 탄소계 재료, 흑연계 재료, 무정형 탄소계 재료, 탄소나노튜브, 석유계 또는 석탄계의 탄소재료에 대해 부활공정을 거친 활성탄을 포함할 수 있다. 탄소나노튜브는 단일벽 탄소나노튜브(SWNT; Single- wall NanoTube), 다중벽 탄소나노튜브(MWNT; Multi-wall Nanotube) 또는 이중벽 탄소나노튜브(DWNT; Dual-wall Nanotube)를 포함한다. 또한 양극(100)은 탄소나노튜브의 입자 지름 또는 탄소나노튜브 사이의 층을 이온의 흡장구조로 가져가는 탄소재료 또는 도전성 고분자 및 그 혼합체를 기본 구조로 하여 이온의 흡장을 유도할 수 있는 활물질 재료를 포함할 수 있다.
이러한 양극(21)은 시트(sheet) 상에 접착하거나 슬러리의 코팅 방식을 이용하여 알루미늄 호일(Al foil) 또는 메쉬(mesh) 타입의 집전체 상에 상술한 재료 가운데 선택한 양극 활물질이 코팅 또는 압착된 형태로 제작될 수 있다. 집전체 상에 형성하는 경우, 양극 활물질의 중량비로 50% 내지 100%, 카본블랙계 도전재의 중량비로 0% 내지 30%, 그리고 전극의 결착과 형성에 관여하는 고분자 바인더의 중량비로 0% 내지 30%의 비율을 가지게 조절하는 것이 바람직하다.
또는 양극(21)은 활성탄, 도전체 및 바인더를 포함하는 전극 슬러리 또는 전극 잉크 등을 이용한 프린팅 방법으로 배선기판(10)에 직접 형성할 수 있다. 프린팅 방법으로는 스크린 프린팅, 옵셋 인쇄 등이 사용될 수 있으며, 그 외 다양한 프린팅 방법이 사용될 수 있다.
전해액은 리튬 이온의 염을 포함하는 액상 전해질 또는 폴리머 전해질을 포함한다. 예를 들어 프로필렌 카보네이트, 에틸렌 카보네이트, 디메틸 카보네이트 또는 메틸 에틸 카보네이트를 포함하는 카보네이트계 액상 전해질을 사용할 수 있다.
고체전해질(23)은 양극(21) 위에 적층된다. 고체전해질(23)은 폴리에틸렌 옥사이드(PEO), PVdF또는 PVdF-HFP를 포함하는 PVdF공중합체, 폴리메틸메타크릴레이트(PMMA), 폴리옥소메탈레이트(POM), 폴리프로필렌옥사이드(PPO), 폴리실록산계 등의 고체 매트릭스에 가소제를 첨가하여 제조할 수 있다. 고체전해질(23)은 분리막으로서의 기능을 함께 수행한다.
이때 본 실시예에서는 전해액과 고체전해질(23)을 함께 사용하는 이유는 다음과 같다. 고체전해질(23)은 음극(25)인 리튬 전극에서 발생될 수 있는 수지상성장으로 인한 쇼트 발생을 억제하기 위한 목적으로 사용되었다. 하지만 고체전해질(23)은 액상인 전해액에 비해서 이온 이동성이 떨어지는 문제점을 안고 있다. 이로 인해 본 실시예와 같은 소형으로 슈퍼 커패시터(100)를 제작할 경우, 커패시터의 성능에 나쁜 영향을 줄 수 있다. 이러한 문제를 해소하기 위해서, 본 실시예에서는 액상인 전해액을 함께 사용함으로써, 고체전해질(23)로 인한 이동 이동성이 떨어지는 문제를 보상할 수 있다.
그리고 리드(40)는 배선기판(10)의 상부면(12)에 실장된 셀(20)을 덮어 셀(20)이 실장된 영역을 외부와 밀폐(봉합)시킨다. 즉 리드(40)는 배선기판(10)에 실장된 셀(20)을 덮으며, 내측면이 증착된 음극(25)과 전기적으로 연결된다. 리드(40)는 가장자리 부분이 배선기판(10)의 리드 접합 패턴(17)에 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 이러한 리드(40)는 전기 전도성이 양호한 금속 소재로 제조되며, 덮개부(41)와 접합부(43)로 구성될 수 있다. 덮개부(41)는 셀(20)이 삽입되는 내부 공간(45)이 형성되어 있고, 내부 공간(45)의 바닥면(47)에 음극(25)이 증착되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분과 일체로 형성되어 리드 접합 패턴(17)에 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분에서 외측으로 절곡된 형태로 형성될 수 있다.
여기서 음극(25)은 물리기상증착(PVD; Physical vapor deposition) 방식 또는 화학기상증착(CVD; Chemical vapor deposition) 방식으로 증착하여 형성할 수 있다. 예컨대 음극(25)을 증착하기 위한 방법으로 스퍼터링(sputtering)방법, 이온빔(Ion-beam)방법, 전기화학증착(EVD; Electrochemical vapor deposition)방법, 전자빔(Electron beam)방법, 열증발증착(Thermal evaporation) 및 플라즈마 스프레이(Plasma Spraying)방법 등의 그룹에서 선택한 방법을 적용할 수 있다.
음극(25)은 1㎛ 내지 100㎛의 두께로 증착하며, 바람직하게는 2㎛ 내지 10㎛의 두께로 증착한다. 이와 같이 음극(25)을 1㎛ 내지 100㎛의 두께로 증착하면, 균일한 박막 표면을 구현할 수 있다. 리튬을 벌크로 사용하게 되면 리튬에 의한 수지상성장(dendrite)이 형성되고, 수지상성장에 의한 내부 단락으로 폭발 및 발화와 같은 안정성의 문제가 발생하게 된다. 이에 대해 본 실시예에 의한 슈퍼 커패시터(100)는 1㎛ 내지 100㎛의 음극(25)으로 균일한 박막 표면을 구현함으로써, 낮은 표면에너지가 유지되므로 박막 표면에서 리튬의 수지상성장의 성장을 억제할 수 있어 커패시터의 안정성을 향상시킬 수 있다. 음극(25)은 실험적으로 1㎛ 내지 100㎛ 미만, 바람직하게는 10㎛ 이하의 두께로 형성될 때, 리튬의 수지상성장이 유효하게 억제될 수 있다.
또한 리튬 또는 리튬 합금을 음극(25)에 적용함으로써 공정 단계를 감소시키고, 음극(25) 형상에 대한 제한이 없으면서 음극(25) 자체에 대한 특성을 향상시킨다. 예를 들어, 기존의 리튬 이온 커패시터는 양극(21)에 활성탄을 적용하고, 음극(25)에 흑연계 및 비정질 탄소를 사용함으로써, 기존 2.7V 이하의 내전압에서 3.8V~4.0V로 내전압의 증가와 비에너지밀도의 증가를 구현할 수 있는 것으로 예상된다. 그러나 음극 재료인 흑연 내부로 리튬 이온의 인터칼레이션(intercalation) 및 디인터칼레이션(deintercalation) 작용을 유발하기 위해 리튬 프리도핑(predoping) 공정이 선행되어야 하므로 생산 공정이 증가하고, 충방전 작용에 있어서도 안정성이 저하되는 문제가 있다. 이에 비해 본 실시예에 의한 슈퍼 커패시터(100)는 음극(25)에 리튬 금속을 적용함으로써 리튬 프리도핑 공정을 생략할 수 있기 때문에 생산 공정을 단순화시킬 수 있다. 또한 본 실시예에 의한 슈퍼 커패시터(100)는 3.8V 이상, 예컨대 4V 내지 4.3V의 내전압을 구현하여 기존의 리튬 이온 커패시터보다 향상된 내전압 특성을 갖는다.
아울러 기존의 리튬 이온 커패시터의 경우, 흑연을 음극 재료로 사용함으로 카보네이트계 전해액 중 가장 낮은 점도와 높은 유전율 특성을 보이는 프로필렌카보네이트(PC)를 사용하는데 제한이 있었다. 그러나 본 실시예에 따른 슈퍼 커패시터(100)는 음극 재료로 리튬 또는 리튬 합금을 사용함에 따라 프로필렌카보네이트를 사용할 수 있다.
따라서 본 실시예에 따른 슈퍼 커패시터(100)는 셀(20)의 양극(21)이 전극 실장 영역(15) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)에 전기적으로 연결된다. 셀(20)의 음극(25)은 리드(40), 리드 접합 패턴(17) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)와 전기적으로 연결된다.
이때 제1 및 제2 접합 부재(31,33)는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 이때 제1 접합 부재(31)는 액상 또는 시트 형태로 제공될 수 있다. 제2 접합 부재(33)는 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성될 수 있다. 제2 접합 부재(33)를 프린팅 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성하는 이유는, 제2 접합 부재(33)의 도포량과 접합 면적을 규격화하여 리드(40)의 접합 작업을 간편하고 효율적으로 수행하기 위해서이다. 제2 접합 부재(33)를 매개로 한 배선기판(10)과 리드(40) 간의 접합 상태를 보다 안정적으로 유지하기 위해서이다. 더불어 리드(40)를 접합하는 과정에서 제2 접합 부재(33)가 전극 실장 영역(15)으로 번지는 것을 방지하기 위해서이다. 그 외 리드(40)의 접합부(43)는 배선기판(10)의 리드 접합 패턴(17)에 초음파 또는 고주파 등을 이용한 용접의 방법으로 접합될 수 있다.
이와 같이 본 실시예에 따른 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 셀(20)이 실장되어 리드(40)에 의해 봉합되고, 배선기판(10)의 하부면(14)에 외부 접속 패드(18)가 형성된 구조를 갖는다. 이로 인해 슈퍼 커패시터(100)의 조립 공정을 간소화하여 생산성을 향상시킬 수 있다. 슈퍼 커패시터(100)를 외부 접속 패드(18)를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터(100)의 크기를 줄이고, 슈퍼 커패시터(100)를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.
이와 같은 본 실시예에 따른 슈퍼 커패시터(100)의 제조 방법에 대해서 도 1 내지 도 10을 참조하여 설명하면 다음과 같다. 여기서 도 4는 도 1의 슈퍼 커패시터(100)의 제조 방법에 따른 흐름도이다. 도 5 내지 도 10은 도 4의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
먼저 도 5에 도시된 바와 같이, 배선기판 스트립(50)을 준비한다(S71). 배선기판 스트립(50)은 복수의 슈퍼 커패시터를 제조할 수 있도록 복수의 배선기판(10)이 일괄적으로 형성된 구조를 갖는다. 즉 배선기판 스트립(50)은 슈퍼 커패시터별 배선기판(10)이 mㅧn 행렬(m, n은 자연수)로 배열 및 형성되며, 복수의 배선기판(10)은 절단 영역(51)에 의해 구분된다.
다음으로 도 6에 도시된 바와 같이, 배선기판(10)의 전극 실장 영역(15)에 양극(21)을 형성한다(S73). 즉 S73단계에서 배선기판(10)의 전극 실장 영역(15)에 양극(21)을 제1 접합 부재(31)를 매개로 접합한다.
한편 양극(21)은 프린팅하여 형성할 수도 있다. 즉 배선기판(10)의 전극 실장 영역(15)에 각각 양극 슬러리를 적어도 1회 프린팅하여 양극(21)을 형성한다. 이때 프린팅 공정을 통하여 배선기판 스트립(50)에 복수의 전극 실장 영역(15)에 일괄적으로 양극(21)을 형성할 수 있기 때문에, 슈퍼 커패시터(100)의 제조 공정을 간소화하고 시간을 줄일 수 있다. 전극 슬러리를 프린팅한 이후에 건조 또는 경화 공정을 수행할 수 있다.
다음으로 양극(21)에 전해액을 함침시킨다(S75). 이어서 도 7에 도시된 바와 같이, 양극(21) 위에 고체전해질(23)을 적층한다(S77).
한편 S71단계 내지 S77단계와는 별도로, 도 8에 도시된 바와 같이, 리드(40) 위에 음극(25)을 증착하는 공정(S79)을 수행한다. 즉 덮개부(41)의 내부 공간(45)의 바닥면(47)에 양극(25)을 물리적 또는 화학적 방법으로 증착한다.
여기서 배선기판(10)에 양극(21)을 접합하는 공정과 별도로 리드(40)에 음극(25) 및 고체전해질(23)을 적층하는 공정을 진행할 수 있다. 슈퍼 커패시터(100)의 제조 공정 시간을 줄이기 위해서, 두 개의 공정은 병렬적으로 함께 수행될 수 있다. 본 실시예에 따른 제조 방법에서 고체전해질(23)을 양극(21)에 적층하는 예를 개시하였지만, 음극(25) 위에 적층하여 형성할 수도 있다.
다음으로 도 9에 도시된 바와 같이, 배선기판(10)의 상부면(12)에 리드(40)를 접합한다(S81). 즉 리드(40)의 접합부(43)를 배선기판(10)의 리드 접합 패턴(17)에 제2 접합 부재(33)를 매개로 접합시킨다. 이때 리드(40)의 내부 공간(45)에 형성된 음극(25)이 고체전해질(23) 위에 적층되어 양극(21)과 함께 셀(20)을 형성한다.
그리고 도 10에 도시된 바와 같이, 배선기판 스트립(50)을 절단기로 절단하여 개별 슈퍼 커패시터(100)를 얻을 수 있다(S85). 즉 배선기판 스트립(50)을 절단 영역(51)을 따라서 절단하여 개별 슈퍼 커패시터(100)로 분리함으로써, 본 실시예에 따른 슈퍼 커패시터(100)를 제조한다. 또는 배선기판 스트립(50)을 리드(40)가 접합된 영역 별로 펀칭기로 펀칭하여 개별 슈퍼 커패시터(100)로 분리할 수 있다.
한편 도 10에서는 개별 슈퍼 커패시터(100)들 간에 잔존하는 절단 영역(51)이 존재하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 절단기의 날의 폭에 대응되게 리드(40)들이 배치되도록 배선기판 스트립(50)이 설계 된다면, 배선기판 스트립(50)을 절단하는 과정에서 개별 슈퍼 커패시터(100) 사이에 잔존하는 절단 영역(51)이 제거될 수 있다.
이와 같이 본 실시예에 따른 슈퍼 커패시터(100)는 배선기판 스트립(50)을 이용하여 일괄적으로 제조할 수 있기 때문에, 슈퍼 커패시터(100)의 제공 공정 시간을 단축하고 제조 공정을 간소화할 수 있다.
본 실시예에 따른 슈퍼 커패시터(100)는 리드(40)에 음극(25)으로 사용될 리튬 소재를 증착으로 형성할 수 있기 때문에, 슈퍼 커패시터(100)의 제조 공정 시간을 단축할 수 있다.
본 실시예에 따른 슈퍼 커패시터(100)는 양극(21)과 음극(25) 사이에 분리막과 전해질의 역할을 함께 담당할 수 있는 고체전해질(23)을 개재함으로써, 고체전해질(23)로 인해 음극(25)인 리튬 전극에서 발생될 수 있는 수지상성장으로 인한 쇼트 발생을 억제시킬 수 있다.
본 실시예에 따른 슈퍼 커패시터(100)와 같은 소형의 칩 타입으로 제작되는 경우 고체전해질(23)의 사용으로 인해 이온 이동성이 떨어질 수 있지만, 고체전해질(23)과 함께 액상의 전해액을 함께 사용함으로써, 이러한 문제를 해소할 수 있다. 이로 인해 본 실시예에 따른 슈퍼 커패시터(100)는 소형의 칩 타입으로 제작되는 데도 불구하고, 사이즈 대비 고용량을 구현할 수 있고, 전압을 3.8V 이상으로 향상시킬 수 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 배선기판 11 : 기판 몸체
12 : 상부면 14 : 하부면
13 : 회로 배선 패턴 15 : 전극 실장 영역
17 : 리드 접합 패턴 18 : 외부 접속 패드
19 : 비아 홀 20 : 셀
21 : 양극 23 : 고체전해질
25 : 음극 31 : 제1 접합 부재
33 : 제2 접합 부재 40 : 리드(lid)
41 : 덮개부 43 : 접합부
50 : 배선기판 스트립 51 : 절단 영역
100 : 슈퍼 커패시터

Claims (8)

  1. 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판;
    상기 배선기판의 전극 실장 영역에 형성되어 전기적으로 연결되는 양극,
    상기 양극에 함침되는 전해액,
    상기 양극의 상부를 덮는 고체전해질, 및
    상기 고체전해질의 상부에 박막으로 형성되는 리튬 소재의 음극을 구비하는 셀;
    상기 배선기판에 실장된 셀을 덮으며, 내측면에 상기 음극이 증착되어 전기적으로 연결되고, 가장자리 부분이 상기 배선기판의 리드 접합 패턴에 접합되어 전기적으로 연결되며 상기 셀을 봉합하는 리드;
    를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터.
  2. 제1항에 있어서,
    상기 음극은 물리기상증착(PVD; Physical vapor deposition) 방식 또는 화학기상증착(CVD; Chemical vapor deposition) 방식으로 증착하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터.
  3. 제1항에 있어서,
    상기 리튬 소재는 리튬 또는 리튬 합금을 포함하며, 상기 리튬 합금은 알루미늄(Al), 칼슘(Ca), 칼륨(K) 또는 소듐(Na)에 리튬이 합금된 것을 특징으로 하는 표면 실장형 슈퍼 커패시터.
  4. 제1항에 있어서, 상기 배선기판은
    하부면에 한 쌍의 외부 접속 패드가 형성되어 있으며, 상기 한 쌍의 외부 접속 패드의 길이가 상이한 것을 특징으로 하는 표면 실장형 슈퍼 커패시터.
  5. 제1항에 있어서,
    상기 음극은 1 내지 100㎛의 두께를 갖는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터.
  6. 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판을 갖는 배선기판 스트립을 준비하는 단계;
    상기 배선기판의 전극 실장 영역에 양극을 접합하는 단계;
    상기 양극에 전해액을 함침하는 단계;
    상기 양극의 상부를 덮는 고체전해질을 적층하는 단계;
    리드의 내부 공간의 바닥면에 리튬 소재를 증착하여 박막 형태의 음극을 형성하는 단계;
    상기 배선기판들의 상부면에 각각 리드를 접합하되, 상기 리드의 내부 공간에 형성된 상기 음극을 상기 고체전해질 위에 적층하여 셀을 형성하고, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하면서 상기 셀이 형성된 공간을 봉합하는 단계;
    를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  7. 제5항에 있어서, 상기 음극을 형성하는 단계에서,
    상기 음극은 물리기상증착(PVD; Physical vapor deposition) 방식 또는 화학기상증착(CVD; Chemical vapor deposition) 방식으로 증착하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  8. 제6항에 있어서, 상기 봉합하는 단계 이후에 수행되는,
    상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;
    를 더 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
KR1020120156261A 2012-12-28 2012-12-28 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 KR20140086135A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120156261A KR20140086135A (ko) 2012-12-28 2012-12-28 표면 실장형 슈퍼 커패시터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120156261A KR20140086135A (ko) 2012-12-28 2012-12-28 표면 실장형 슈퍼 커패시터 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140086135A true KR20140086135A (ko) 2014-07-08

Family

ID=51735480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120156261A KR20140086135A (ko) 2012-12-28 2012-12-28 표면 실장형 슈퍼 커패시터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140086135A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694802B1 (ko) * 2015-10-30 2017-01-11 재단법인대구경북과학기술원 질소가 도핑된 멀티나노채널 다공성 탄소 나노구조체의 제조방법 및 슈퍼커패시터에의 적용
CN107665963A (zh) * 2017-10-23 2018-02-06 陈志勇 贴片电池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694802B1 (ko) * 2015-10-30 2017-01-11 재단법인대구경북과학기술원 질소가 도핑된 멀티나노채널 다공성 탄소 나노구조체의 제조방법 및 슈퍼커패시터에의 적용
CN107665963A (zh) * 2017-10-23 2018-02-06 陈志勇 贴片电池

Similar Documents

Publication Publication Date Title
JP7461877B2 (ja) 多層電極膜のための組成物および方法
US20130122350A1 (en) Storage element for an electrochemical device, electrochemical device using said storage element, method for manufacturing storage element for electrochemical device, and method for manufacturing electrochemical device
EP2850678B1 (en) An apparatus and associated methods
KR101222873B1 (ko) 표면 실장형 슈퍼 커패시터
KR101464524B1 (ko) 내전압 특성이 우수한 전기이중층 커패시터
KR20140086135A (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101337373B1 (ko) 표면 실장형 슈퍼 커패시터
KR101211668B1 (ko) 표면 실장형 슈퍼 커패시터
KR101306600B1 (ko) 표면 실장형 슈퍼 커패시터의 제조 방법
KR101244281B1 (ko) 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법
JP4993873B2 (ja) セラミック容器およびこれを用いた電池または電気二重層キャパシタ、ならびに電気回路基板
KR101297091B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR102028677B1 (ko) 그래핀 전극을 적용한 적층형 리튬 이온 커패시터
KR101983133B1 (ko) 슈퍼 커패시터 및 이의 제조방법
KR101306601B1 (ko) 표면 실장형 슈퍼 커패시터
KR101549812B1 (ko) 세라믹 기판 및 그를 이용한 표면 실장형 슈퍼 커패시터
KR101297092B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101549814B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101325630B1 (ko) 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법
KR101297093B1 (ko) 배선기판 및 그를 이용한 표면 실장형 슈퍼 커패시터
KR101205846B1 (ko) 플레이트형 집전체를 갖는 리튬 이온 커패시터
KR102288784B1 (ko) 전기 화학 소자
KR20100100482A (ko) 슈퍼커패시터 및 그 제조방법
KR20170051738A (ko) 표면 실장형 슈퍼 커패시터의 제조 방법
KR101416811B1 (ko) 슈퍼 커패시터용 전극 부착 장치 및 그를 이용한 슈퍼 커패시터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application