KR20170051738A - 표면 실장형 슈퍼 커패시터의 제조 방법 - Google Patents

표면 실장형 슈퍼 커패시터의 제조 방법 Download PDF

Info

Publication number
KR20170051738A
KR20170051738A KR1020150152369A KR20150152369A KR20170051738A KR 20170051738 A KR20170051738 A KR 20170051738A KR 1020150152369 A KR1020150152369 A KR 1020150152369A KR 20150152369 A KR20150152369 A KR 20150152369A KR 20170051738 A KR20170051738 A KR 20170051738A
Authority
KR
South Korea
Prior art keywords
lead
strip
leads
electrode
bonding
Prior art date
Application number
KR1020150152369A
Other languages
English (en)
Inventor
한상진
Original Assignee
비나텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비나텍주식회사 filed Critical 비나텍주식회사
Priority to KR1020150152369A priority Critical patent/KR20170051738A/ko
Publication of KR20170051738A publication Critical patent/KR20170051738A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 표면 실장형 슈퍼 커패시터의 제조 방법에 관한 것으로, 복수의 리드를 갖는 리드 스트립을 준비하여 슈퍼 커패시터의 제조 공정을 간소화하여 공정 시간을 줄이기 위한 것이다. 본 발명은 리드 스트립을 준비하는 단계, 배선기판 스트립과 리드 스트립을 접합하는 단계, 및 개별 슈퍼 커패시터로 분리하는 단계를 포함하는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공한다.

Description

표면 실장형 슈퍼 커패시터의 제조 방법{Method for manufacturing super capacitor of surface mount type}
본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 전자기기의 기판에 표면 실장할 수 있고 슈퍼 커패시터의 제조 공정을 간소화할 수 있는 표면 실장형 슈퍼 커패시터의 제조 방법에 관한 것이다.
각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.
특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudocapacitor), 리튬 이온 커패시터(LIC; lithium ion capacitor)와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.
여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 화학반응에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.
유사 커패시터는 전극과 전기화학 산화물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.
그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.
이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 분리막(separator)으로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측 면에는 상부 및 하부 단자가 부착된다.
그러나 종래의 슈퍼 커패시터는 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.
또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.
그리고 슈퍼 커패시터의 제조공정이 개별적으로 진행되기 때문에 시간과 비용의 부담이 크고, 동일한 형태의 슈퍼 커패시터를 제조하는데 문제점이 있다.
이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.
한국등록특허 제10-0881854호(2009.01.29)
따라서 본 발명의 목적은 전자기기의 기판에 표면 실장할 수 있고, 조립 공정을 간소화하여 생산성을 향상시킬 수 있는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 배선기판 상에 전극을 직접 형성하여 슈퍼 커패시터의 제조 공정을 간소화할 수 있는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 리드 스트립과 배선기판 스트립을 각각 제조하고 접합하여 슈퍼 커패시터를 일괄적으로 생산함으로써, 제조 공정 비용을 감소할 수 있는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 내부 공간이 형성되고 전기전도성을 갖은 리드들을 갖는 리드 스트립을 준비하는 단계; 상기 리드들의 각각의 내부 공간의 바닥면에 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하고, 상기 리드들의 각각의 내부 공간에 전해액을 주입하여 셀을 형성하는 단계; 상기 리드 스트립의 상기 리드들에 각각 대응되는 배선기판들을 갖는 배선기판 스트립과 상기 리드 스트립을 접합하는 단계; 및 상기 리드들과 대응되는 상기 배선기판 스트립의 배선기판별로 절단하여 개별 슈퍼 커패시터로 분리하는 단계;를 포함하는 슈퍼 커패시터의 제조 방법을 제공한다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 리드 스트립을 준비하는 단계에서, 상기 리드 스트립은 상기 리드가 mㅧn 행렬(m, n은 자연수)로 배열 및 형성되어 있을 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 리드 스트립을 준비하는 단계에서, 상기 리드 스트립의 상기 리드들은 주위의 리드들과 연결되어 있을 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 리드 스트립을 준비하는 단계에서, 상기 리드 스트립의 상기 리드들의 배치 간격을 절단될 폭에 대응되게 형성할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 배선기판 스트립과 상기 리드 스트립을 접합하는 단계에서, 상기 배선기판은 상기 리드의 내부 공간을 봉합하여 셀을 덮도록 접합할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 배선기판 스트립과 상기 리드 스트립을 접합하는 단계에서, 상기 배선기판과 상기 리드는 접합 부재를 매개로 접합하여 전기적으로 연결할 수 있다.
본 발명에 따른 슈퍼 커패시터는 배선기판의 상부면에 셀이 실장되어 리드에 의해 봉합되고, 배선기판의 하부면에 외부 접속 패드가 형성된 구조를 갖기 때문에, 슈퍼 커패시터의 조립 공정을 간소화하여 생산성을 향상시킬수 있다. 슈퍼 커패시터를 외부 접속 패드를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터의 크기를 줄이고, 슈퍼 커패시터를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.
또한 본 발명에 따른 슈퍼 커패시터는 리드들이 일괄적으로 형성된 리드 스트립과 배선기판들이 일괄적으로 형성된 배선기판 스트립을 정렬한 형태로 접합하여 절단하는 방법으로 형성되기 때문에, 슈퍼 커패시터의 제조 공정을 간소화할 수 있다. 그리고 리드 스트립의 리드들에 각각 복수의 셀을 일괄적으로 형성할 수 있기 때문에, 슈퍼 커패시터의 제조 공정 시간을 단축할 수 있는 이점도 있다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 4 내지 도 9는 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
하기의 발명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 외의 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다. 도 2는 도 1의 2-2선 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 표면 실장형 슈퍼 커패시터(100)는 리드(11), 셀(20) 및 배선기판(31)을 포함한다. 슈퍼 커패시터(100)는 배선기판(31)의 상부면(35)에 셀(20)이 실장되고, 셀(20)이 실장된 영역이 리드(11)로 봉합된 구조를 갖는다. 이때 셀(20)은 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해액을 포함한다. 여기서 제1 전극(21) 및 제2 전극(25)은 Au, Ag, Ni, Cu, Al, Pt, Ti, Ir, IrO2, Ru, RuO2 로 구성된 그룹으로부터 선택된 물질로 이루어 질 수 있다.
리드(11)는 덮개부(17)와 접합부(19)로 구성될 수 있다. 덮개부(17)는 내부 공간(13)이 형성되어 있다. 접합부(19)는 덮개부(17)의 가장자리 부분과 일체로 형성되어 있다. 접합부(19)는 덮개부(17)의 가장자리 부분에서 외측으로 절곡된 형태로 형성될 수 있다. 이러한 리드(11)는 전기 전도성이 양호한 금속 소재로 제조되며, 바람직하게는 구리, 알루미늄, 니켈, 철, STS(stainless steel) 또는 이들의 합금으로 제조될 수 있다.
셀(20)은 리드(11)의 내부공간(13)에 실장되며, 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해액을 포함한다. 제1 전극(21)은 리드(11)의 내부 공간(13)의 바닥면(15)에 접한된다. 여기서 제1 전극(21)은 제1 접합 부재(41)를 매개로 접합되어 리드(11)와 전기적으로 연결된다. 분리막(23)은 제1 전극(21) 위에 적층된다. 제2 전극(25)은 분리막(23) 위에 적층된다. 그리고 전해액은 제1 및 제2 전극(21, 25)에 함침된다. 이때 제1 전극(21)과 제2 전극(25)은 양극 도는 음극 중에 하나이며 서로 다른 극성을 갖는다. 제1 접합 부재(41)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제1 접합 부재(41)는 액상 또는 시트 형태로 제공될 수 있다.
배선기판(31)은 리드(11)의 내부 공간(13)에 실장된 셀(20)을 덮어 셀(20)이 실장된 영역을 외부와 밀폐시킨다. 배선기판(31)의 상부면(35)에는 셀(20)이 실장될 수 있는 전극 실장 영역(36)이 형성되어 있다. 이러한 배선기판(31)은 기판 몸체(32)와, 기판 몸체(32)에 형성된 회로 배선 패턴(34)을 포함한다. 회로 배선 패턴(34)은 리드 접합 패턴(37), 비아 홀(38) 및 외부 접속 패드(39)를 포함한다.
기판 몸체(32)는 상부면(35)에 셀(20)을 실장할 수 있는 전극 실장 영역(36)이 형성되어 있으며, 절연성 소재로 제조될 수 있다. 이때 기판 몸체(32)의 소재로는 PPS(Polypheny sulfide), PI(Polyimide), FR4 또는 세라믹 소재가 사용될 수 있다.
회로 배선 패턴(34)은 기판 몸체(32)의 상부면(35)에 형성되는 전극 실장 영역(36) 및 리드 접합 패턴(37)과, 기판 몸체(32)의 하부면(33)에 형성되는 복수의 외부 접속 패드(39)를 포함한다.
전극 실장 영역(36)은 기판 몸체(32)의 상부면(35)의 중심 부분에 형성되어 제2 접합부재(43)을 매개로 제2 전극(25)과 전기적으로 연결된다.
리드 접합 패턴(37)은 전극 실장 영역(36)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(39)는 기판 몸체(32)의 하부면(33)에 형성되며, 기판 몸체(32)를 관통하는 비아 홀(38)에 의해 전극 실장 영역(36) 및 리드 접합 패턴(37)과 각각 전기적으로 연결된다. 전극 실장 영역(36) 및 리드 배선 패턴(37)의 소재로는 금속 소재가 사용되고, 바람직하게는 구리가 사용될 수 있다. 이때 리드 접합 패턴(37)은 전극 실장 영역(36)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(36)에 대해서 일정 간격 이격되어 형성되어 있다. 리드 접합 패턴(37)은 리드(11)의 접합부(19)와 접합하여 전기적으로 연결한다.
복수의 외부 접속 패드(39)는 셀의 제1 및 제2 전극(21, 25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(39)는 동일한 형태로 배선기판(31)의 하부면(33)에 형성될 수 있고, 작업자가 슈퍼 커패시터(100)로 제조한 이후에 제1 및 제2 전극(21, 25)에 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수도 있다.
따라서 본 실시예에 따른 슈퍼 커패시터(100)는 셀(20)의 제2 전극(25)이 전극 실장 영역(35) 및 비아 홀(38)을 통해서 배선기판(31)의 하부면(33)에 형성된 외부 접속 패드(39)와 전기적으로 연결된다. 셀(20)의 제1 전극(21)은 리드(11), 리드 접합 패턴(37) 및 비아 홀(38)을 통해서 배선기판(11)의 하부면(33)에 형성된 외부 접속 패드(39)와 전기적으로 연결된다. 배선기판(31)의 전극 실장 영역(35)이 제2 접합 부재(43)를 매개로 셀(20)의 제2 전극(25)과 전기적으로 연결되고, 리드 접합 패턴(37)이 제3 접합 부재(45)를 매개로 리드(11)의 접합부(19)와 전기적으로 연결된다. 이때 리드(11)의 내부 공간(13)에 형성된 셀(20)이 제2 접합 부재(43)를 매개로 배선기판(31)의 전극 실장 영역(35)과 연결되고, 배선기판(31)의 리드 접합 패턴(37)이 제3 접합 부재(45)를 매개로 리드(11)의 접합부(19)와 연결되어 셀(20)을 밀폐시켜서, 셀(20)에 함침된 전해액의 누액을 방지한다.
여기서 제2 및 제3 접합 부재(43, 45)는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제2 및 제3 접합 부재(43, 45)는 액상 또는 시트 형태로 제공될 수 있다. 제2 접합 부재(43)는 인쇄 방법으로 배선기판(31)의 전극 실장 영역(36) 위에 형성될 수 있다. 제2 접합 부재(43)를 인쇄 방법으로 배선기판(31)의 전극 실장 영역(36) 위에 형성하는 이유는 제2 접합 부재(43)의 도포량과 접합 면적을 규격화하여 제2 전극(25)과의 접합 작업을 간편하고 효율적으로 수행하고, 그 접합 상태를 보다 안정적으로 유지하면서, 제2 전극(25)을 접합하는 과정에서 제2 접합 부재(43)가 전극 실장 영역(35) 외로 번지는 것을 방지하기 위해서이다. 제3 접합 부재(45)는 인쇄 방법으로 배선기판(31)의 리드 접합 패턴(37) 위에 형성될 수 있다. 제3 접합 부재(45)를 인쇄 방법으로 배선기판(31)의 리드 접합 패턴(37) 위에 형성하는 이유는 제3 접합 부재(45)의 도포량과 접합 면적을 규격화하여 리드(11)의 접합 작업을 간편하고 효율적으로 수행하고, 그 접합 상태를 보다 안정적으로 유지하면서, 리드(11)를 접합하는 과정에서 제3 접합 부재(45)가 전극 실장 영역(35)로 번지는 것을 방지하기 위해서이다. 여기서 제2 및 제3 접합 부재(43, 45)는 일괄적으로 형성할 수 있지만, 이것에 한정되어 있는 것은 아니다.
이와 같이 본 실시예에 따른 슈퍼 커패시터(100)는 리드(40)의 내부 공간(13)에 셀(20)이 실장되어 배선기판(31)에 의해 봉합되고, 배선기판(31)의 하부면(33)에 외부 접속 패드(39)가 형성된 구조를 갖는다. 이로 인해 슈퍼 커패시터(100)의 조립 공정을 간소화하여 생산성을 향상시킬 수 있다. 슈퍼 커패시터(100)를 외부 접속 패드(39)를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터(100)의 크기를 줄이고, 슈퍼 커패시터(100)를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.
슈퍼 커패시터(100)의 제조 방법에 대해서 도 3 내지 도 9를 참조하여 설명하면 다음과 같다. 여기서 도 3은 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다. 그리고 도 4 내지 도 9는 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 3을 참조하면, 표면 실장형 슈퍼 커패시터(100)의 제조 방법은 리드 스트립(10)을 준비하는 단계(S61), 리드(11)의 내부 공간(13)에 셀을 형성하는 단계(S63), 리드 스트립(10)과 배선기판 스트립(30)을 접합하는 단계(S65), 리드 스트립(10) 및 배선기판 스트립(30)을 절단하여 개별 슈퍼 커패시터로 분리하는 단계(S67)를 포함한다.
도 4 및 도 5 를 참조하면, S61단계에서 리드 스트립(10)을 준비한다. 리드 스트립(10)은 복수의 슈퍼 커패시터를 제조할 수 있도록 복수의 리드(11)들이 일괄적으로 형성된 구조를 갖는다. 즉 리드 스트립(10)의 슈퍼 커패시터(100)별 리드(11)가 mㅧn 행렬(m, n은 자연수)로 배열 및 형성된다.
복수의 리드(11)는 주위의 리드(11)들과 서로 연결되어 있다. 리드(11)들은 각각의 리드(11)의 접합부(19)의 제1 절단 영역(51)을 매개로 연결되어 있다. 그러나 이것에 한정되어 있는 것은 아니다. 예컨대 리드(11)들이 연결되어 있는 형태는 바(bar)형태로 연결되어 있을 수도 있다.
다음으로 도 6을 참조하면, S63단계에서 리드 스트립(10)의 복수의 리드(11)의 내부 공간(13)에 셀(20)을 형성한다. 셀(20)은 리드(11)의 내부 공간(13)에 형성되며, 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해액을 포함한다. 제1 전극(21)은 리드(11)의 내부 공간(13)의 바닥면(15)에 제1 접합 부재(41)를 매개로 접합되어 전기적으로 연결된다. 즉 덮개부(17)의 내부 공간(13)의 바닥면(15)에 제1 전극(21)을 접합한다. 이어서 제1 전극(21)의 위에 분리막(23)을 적층한다. 제2 전극(25)은 분리막(23) 위에 적층한다. 그리고 전해질은 제1 및 제2 전극(21, 25)에 함침된다. 이때 제1 전극(21)과 제2 전극(25)은 양극 또는 음극 중에 하나이며 서로 다른 극성을 갖는다.
한편 S61단계 및 S63단계와는 별도로, 도 7을 참조하면, 배선기판 스트립(30)을 준비하는 공정을 수행할 수 있다. 배선기판 스트립(30)은 복수의 슈퍼 커패시터를 제조할 수 있도록 복수의 배선기판(31)이 일괄적으로 형성된 구조를 갖는다. 즉 배선기판 스트립(30)은 슈퍼 커패시터별 배선기판(31)이 mㅧn(m, n은 자연수)로 배열 및 형성되며 복수의 배선기판(31)은 제2 절단 영역(53)에 의해 구분된다. 여기서 배선기판 스트립(30)의 배선기판(31)은 리드 스트립(10)의 리드(11)의 개수와 동일하다.
다음으로 도 8을 참조하면, S65단계에서 배선기판 스트립(30)과 리드 스트립(10)을 접합한다. 이때 배선기판 스트립(30)의 배선기판(31)들과 리드 스트립(10)의 리드(11)들은 동일한 개수를 가진다. 배선기판(31)의 전극 실장 영역(36)이 제2 접합 부재(43)를 매개로 셀(20)의 제2 전극(25)과 전기적으로 연결되고, 리드 접합 패턴(37)이 제3 접합 부재(45)를 매개로 리드(11)의 접합부(19)와 전기적으로 연결된다. 이때 리드(11)의 내부 공간(13)에 형성된 셀(20)이 제2 접합 부재(43)를 매개로 배선기판(31)의 전극 실장 영역(36)과 연결되고, 배선기판(31)의 리드 접합 패턴(37)이 제3 접합 부재(45)를 매개로 리드(11)의 접합부(19)와 연결되어 셀(20)을 밀폐시키고, 셀(20)에 함침된 전해액의 누액을 방지한다.
그리고 도 9를 참조하면, S67단계에서 리드 스트립(10) 및 배선기판 스트립(30)을 절단하여 개별 슈퍼 커패시터(100)를 얻을 수 있다. 즉 리드 스트립(10)의 제1 절단 영역(51)과 배선기판 스트립(30)의 제2 절단 영역(53)을 따라서 절단하여 개별 슈퍼 커패시터(100)로 분리함으로써, 제1 실시예에 따른 슈퍼 커패시터(100)를 제조한다. 리드 스트립(10) 및 배선기판 스트립(30)을 절단하는 방법으로는 레이저, 절단기 및 펀칭기 중 하나의 방법으로 절단한다. 리드 스트립(10)의 리드(11)들과 배선기판 스트립(30)의 배선기판(31)들을 레이저, 절단기 및 펀칭기 중 하나의 방법으로 절단함으로써, 잔존 리드 및 배선기판을 남기지 않기 때문에 공정의 간소화 및 공정 비용을 줄일 수 있다.
한편 도 9에서는 리드 스트립(10)의 리드(11)들이 제1 및 제2 절단영역(51, 53)을 절단하여 개별 슈퍼 커패시터로 분리했지만, 이것에 한정되는 것은 아니다. 예컨대 리드 스트립(10)의 각각의 리드(11)들은 서로 바(bar)형태로 연결되어 있을 수도 있다.
이와 같이 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 리드 스트립 11 : 리드
13 : 내부 공간 15 : 바닥면
17 : 덮개부 19 : 접합부
20 : 셀 21 : 제1 전극
23 : 분리막 25 : 제2 전극
30 : 배선기판 스트립 31 : 배선기판
32 : 기판 몸체 33 : 하부면
34 : 회로 배선 패턴 35 : 상부면
36 : 전극 실장 영역 37 : 리드 접합 패턴
38 : 비아 홀 39 : 외부 접속 패드
41 : 제1 접합 부재 43 : 제2 접합 부재
45 : 제3 접합 부재 51 : 제1 절단 영역
53 : 제2 절단 영역 100 : 슈퍼 커패시터

Claims (6)

  1. 내부 공간이 형성되고, 전기전도성을 갖은 리드들을 갖는 리드 스트립을 준비하는 단계;
    상기 리드들의 각각의 내부 공간의 바닥면에 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하고, 상기 리드들의 각각의 내부 공간에 전해액을 주입하여 셀을 형성하는 단계;
    상기 리드 스트립의 상기 리드들에 각각 대응되는 배선기판들을 갖는 배선기판 스트립과 상기 리드 스트립을 접합하는 단계;
    상기 리드들과 대응되는 상기 배선기판 스트립의 배선기판별로 절단하여 개별 슈퍼 커패시터로 분리하는 단계;
    를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  2. 제1 항에 있어서, 상기 리드 스트립을 준비하는 단계에서,
    상기 리드 스트립은 상기 리드가 mㅧn 행렬(m, n은 자연수)로 배열 및 형성되어 있는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  3. 제1 항에 있어서, 상기 리드 스트립을 준비하는 단계에서,
    상기 리드 스트립의 상기 리드들은 주위의 리드들과 연결되어 있는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  4. 제1 항에 있어서, 상기 리드 스트립을 준비하는 단계에서,
    상기 리드 스트립의 상기 리드들의 배치 간격을 절단될 폭에 대응되게 형성하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  5. 제1 항에 있어서, 상기 배선 기판 스트립과 상기 리드 스트립을 접합하는 단계에서,
    상기 배선기판은 상기 리드의 내부 공간을 봉합하여 셀을 덮도록 접합하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
  6. 제5 항에 있어서, 상기 배선기판 스트립과 상기 리드 스트립을 접합하는 단계에서,
    상기 배선기판과 상기 리드는 접 합부재를 매개로 접합하여 전기적으로 연결하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
KR1020150152369A 2015-10-30 2015-10-30 표면 실장형 슈퍼 커패시터의 제조 방법 KR20170051738A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150152369A KR20170051738A (ko) 2015-10-30 2015-10-30 표면 실장형 슈퍼 커패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150152369A KR20170051738A (ko) 2015-10-30 2015-10-30 표면 실장형 슈퍼 커패시터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170051738A true KR20170051738A (ko) 2017-05-12

Family

ID=58740756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150152369A KR20170051738A (ko) 2015-10-30 2015-10-30 표면 실장형 슈퍼 커패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20170051738A (ko)

Similar Documents

Publication Publication Date Title
JP5069834B2 (ja) 改良されたエンクロージャ機構を有する電気化学エネルギー蓄積装置
CN102763182A (zh) 固态电解电容器及其制造方法
US9831533B2 (en) Energy storage structures and fabrication methods thereof
JPWO2012081366A1 (ja) 固体電池
KR101222873B1 (ko) 표면 실장형 슈퍼 커패시터
KR101337373B1 (ko) 표면 실장형 슈퍼 커패시터
KR101297091B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
CN102074383B (zh) 具有多端引出脚的堆栈式固态电解电容器
KR101211668B1 (ko) 표면 실장형 슈퍼 커패시터
KR101306600B1 (ko) 표면 실장형 슈퍼 커패시터의 제조 방법
KR101306601B1 (ko) 표면 실장형 슈퍼 커패시터
KR20170051738A (ko) 표면 실장형 슈퍼 커패시터의 제조 방법
KR101244281B1 (ko) 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법
KR101549812B1 (ko) 세라믹 기판 및 그를 이용한 표면 실장형 슈퍼 커패시터
KR20140086135A (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
CN102074382B (zh) 一种具有多端引出脚的堆栈式固态电解电容器
KR101297092B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101297093B1 (ko) 배선기판 및 그를 이용한 표면 실장형 슈퍼 커패시터
KR20170051825A (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101549814B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR20170051737A (ko) 표면 실장형 슈퍼 커패시터
KR102486356B1 (ko) 전기화학소자 및 이를 제조하는 방법
KR101325630B1 (ko) 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법
KR101244280B1 (ko) 케이스 단자를 갖는 슈퍼 커패시터
KR101101474B1 (ko) 전기 화학 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application