JP5076549B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5076549B2 JP5076549B2 JP2007043374A JP2007043374A JP5076549B2 JP 5076549 B2 JP5076549 B2 JP 5076549B2 JP 2007043374 A JP2007043374 A JP 2007043374A JP 2007043374 A JP2007043374 A JP 2007043374A JP 5076549 B2 JP5076549 B2 JP 5076549B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- heat
- plates
- groove
- different potentials
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、内面にて対向する一対の放熱板の間に半導体素子を介在させたものを、モールド樹脂で封止し、各放熱板から放熱させるようにした半導体装置、いわゆる両面放熱型の半導体装置に関し、特に、一対の放熱板のうち少なくとも一方の放熱板が、互いに異なる電位の複数個の放熱板より構成されているものに関する。 The present invention relates to a semiconductor device in which a semiconductor element is interposed between a pair of heat sinks facing each other on the inner surface and sealed with a mold resin so as to dissipate heat from each of the heat sinks, a so-called double-sided heat dissipation type semiconductor device. In particular, the present invention relates to a structure in which at least one of the pair of heat sinks is composed of a plurality of heat sinks having different potentials.
従来より、この種の半導体装置としては、互いの内面にて対向する第1の放熱板と第2の放熱板との間に、複数個の半導体素子を挟み込み、これら第1および第2の放熱板とそれぞれの半導体素子とを、はんだなどを介して電気的・熱的に接続し、これら第1および第2の放熱板および半導体素子をモールド樹脂で包み込むように封止したものが提案されている(たとえば、特許文献1参照)。 Conventionally, as this type of semiconductor device, a plurality of semiconductor elements are sandwiched between a first heat radiating plate and a second heat radiating plate which are opposed to each other on their inner surfaces, and the first and second heat radiating plates are interposed. The board and each semiconductor element are electrically and thermally connected via solder or the like, and the first and second heat radiating plates and the semiconductor element are encapsulated in a mold resin. (For example, see Patent Document 1).
そして、このような半導体装置においては、第1および第2の放熱板における内面とは反対側の面である外面が、放熱を行う放熱面として構成され、この放熱面はモールド樹脂から露出している。 In such a semiconductor device, the outer surface, which is the surface opposite to the inner surfaces of the first and second heat radiating plates, is configured as a heat radiating surface that radiates heat, and this heat radiating surface is exposed from the mold resin. Yes.
この半導体装置は、たとえば車両のインバータなどに適用されるが、実用の際には、各放熱板の放熱面に、シリコーングリスなどのグリスを塗布し、これを介して冷却装置に接触させることが一般的である。
ところで、この半導体装置においては、第1および第2の放熱板のそれぞれは、当該第1および第2の放熱板に挟まれている複数個の半導体素子に対して、電気的に接続されている。 By the way, in this semiconductor device, each of the 1st and 2nd heat sink is electrically connected with respect to the some semiconductor element pinched | interposed into the said 1st and 2nd heat sink. .
そのため、第1および第2の放熱板のそれぞれには、これら半導体素子により構成される回路に加わる電位と同等の電位が加わっている。たとえば、従来では、半導体素子としてIGBTとFWDとを逆並列接続したスイッチング回路が構成されており、上記各放熱板には、インバータの電圧が加わる。 For this reason, each of the first and second heat radiating plates is applied with a potential equivalent to the potential applied to the circuit constituted by these semiconductor elements. For example, conventionally, a switching circuit in which IGBT and FWD are connected in reverse parallel as a semiconductor element is configured, and an inverter voltage is applied to each of the heat sinks.
ここで、第1および第2の放熱板間の半導体素子により複数の回路を構成した場合には、第1および第2の放熱板のいずれか一方もしくは両方が、互いに電位の異なる複数個の放熱板の集合体として構成されることになる。 Here, when a plurality of circuits are configured by the semiconductor elements between the first and second heat radiating plates, one or both of the first and second heat radiating plates have a plurality of heat radiating potentials different from each other. It will be configured as an aggregate of plates.
この場合、異電位である複数個の放熱板は、それぞれ放熱面を露出させつつモールド樹脂で封止されているが、上述したように各放熱面にはグリスを設けるため、互いに異電位である放熱面同士の間では、当該グリスの絶縁信頼性に応じた沿面距離を確保することが必要となる。この場合、モールド樹脂の外形の増大を招き、装置体格の小型化を阻害することになりやすい。 In this case, each of the plurality of heat dissipation plates having different potentials is sealed with the mold resin while exposing the heat dissipation surface. However, since each heat dissipation surface is provided with grease as described above, they have different potentials. It is necessary to ensure a creepage distance according to the insulation reliability of the grease between the heat radiation surfaces. In this case, the outer shape of the mold resin is increased, which tends to hinder downsizing of the apparatus.
または、別の方法として、隣り合う電位の異なる放熱板の間で、一方の放熱面に塗布されたグリスと他方の放熱面に塗布されたグリスとが接触しないようにすることが必要である。 Alternatively, as another method, it is necessary to prevent the grease applied to one heat dissipation surface and the grease applied to the other heat dissipation surface from contacting each other between adjacent heat dissipation plates having different potentials.
本発明は、上記問題に鑑みてなされたものであり、第1および第2の放熱板の少なくとも一方が互いに電位の異なる複数個の放熱板により構成されている両面放熱型の半導体装置において、グリスを介して、第1および第2の放熱板の放熱面を冷却装置に接触させるときに、当該電位の異なる放熱板の一方に設けたグリスと他方に設けたグリスとの接触を防止できるようにすることを目的とする。 The present invention has been made in view of the above problems, and in a double-sided heat radiation type semiconductor device in which at least one of the first and second heat radiation plates is constituted by a plurality of heat radiation plates having different potentials, a grease is provided. When the heat radiating surfaces of the first and second heat radiating plates are brought into contact with the cooling device, the contact between the grease provided on one of the heat radiating plates having different potentials and the grease provided on the other can be prevented. The purpose is to do.
上記目的を達成するため、本発明は、両面放熱型の半導体装置において、第1および第2の放熱板(30、40)の少なくとも一方を、互いに電位の異なる複数個の放熱板(31、32)より構成し、当該電位の異なる放熱板(31、32)の間に位置するモールド樹脂(70)の表面に、当該電位の異なる放熱板(31、32)の間に横たわるように溝(80、84)を設けたことを特徴とする。 In order to achieve the above object, according to the present invention, in a double-sided heat radiation type semiconductor device, at least one of the first and second heat radiation plates (30, 40) is replaced with a plurality of heat radiation plates (31, 32) having different potentials. ) And a groove (80) lying on the surface of the mold resin (70) positioned between the heat dissipation plates (31, 32) having different potentials and lying between the heat dissipation plates (31, 32) having different potentials. , 84).
それによれば、モールド樹脂(70)の表面に、電位の異なる放熱板(31、32)の間に横たわる溝(80、84)が設けられているため、当該溝を設けない従来の場合よりも、電位の異なる放熱板(31、32)の間の沿面距離が大きくなるとともに、電位の異なる放熱板(31、32)の一方に塗布されたグリス(210)が、他方側へ溢れて来ても溝(80、84)に受け止められるため、電位の異なる放熱板(31、32)の一方に設けたグリスと他方に設けたグリスとの接触を防止することができる。 According to that, since the groove | channel (80, 84) which lies between the heat sinks (31, 32) from which an electric potential differs is provided in the surface of mold resin (70), compared with the conventional case which does not provide the said groove | channel. As the creepage distance between the radiator plates (31, 32) having different potentials increases, the grease (210) applied to one of the radiator plates (31, 32) having different potentials overflows to the other side. Since the grooves (80, 84) are also received, it is possible to prevent the grease provided on one side of the heat radiating plates (31, 32) having different potentials from contacting with the grease provided on the other side.
ここで、上記電位の異なる放熱板(31、32)の間に位置するモールド樹脂(70)の表面においては、当該電位の異なる放熱板(31、32)が対向する方向と直交する方向における当該表面の両端部を連続して横断するように、溝(80)を設けてもよい。それによれば、溝(80)内に入り込んだ異物の排出を行いやすくするうえで好ましいものとなる。 Here, on the surface of the mold resin (70) positioned between the heat radiating plates (31, 32) having different potentials, the direction in the direction orthogonal to the direction in which the heat radiating plates (31, 32) having different potentials face each other. A groove (80) may be provided so as to continuously traverse both ends of the surface. According to this, it is preferable for facilitating the discharge of the foreign matter that has entered the groove (80).
また、溝(80)を、並列に設けられた複数個の溝(81〜83)により構成すれば、溝が1個の場合に比べて、溢れたグリス(210)の受けや上記沿面距離の確保が行いやすい。 Further, if the groove (80) is constituted by a plurality of grooves (81 to 83) provided in parallel, the receiving of the overflowing grease (210) and the creeping distance can be reduced as compared with the case of one groove. Easy to secure.
特に、複数個の溝(81〜83)を、互いに深さの異なるものにより構成することが好ましい。この場合、具体的には、複数個の溝(81〜83)を、少なくとも3個並列に設けられたものであって、これら複数個の溝(81〜83)のうち中央部側に位置する溝(82)が、当該中央部側に位置する溝(82)の両側に位置する溝(81、83)よりも深いものとすればよい。 In particular, it is preferable that the plurality of grooves (81 to 83) are formed of different depths. In this case, specifically, at least three grooves (81 to 83) are provided in parallel, and are located on the center side of the plurality of grooves (81 to 83). The groove (82) may be deeper than the grooves (81, 83) located on both sides of the groove (82) located on the center side.
また、第1および第2の放熱板(30、40)のうち第1の放熱板(30)を、電位の異なる複数個の放熱板(31、32)より構成した場合、溝は、モールド樹脂(70)のうち電位の異なる放熱板(31、32)の間に位置する部位において第1の放熱板(30)から第2の放熱板(40)へ向かってモールド樹脂(70)および第2の放熱板(40)を貫通する貫通穴(84)として構成してもよい。 Moreover, when the 1st heat sink (30) is comprised from the several heat sink (31, 32) from which an electric potential differs among 1st and 2nd heat sinks (30, 40), a groove | channel is mold resin. (70), the mold resin (70) and the second resin from the first heat radiating plate (30) toward the second heat radiating plate (40) at a portion located between the heat radiating plates (31, 32) having different potentials. You may comprise as a through-hole (84) which penetrates this heat sink (40).
それによれば、溝が貫通穴(84)として構成されているため、当該溝に入り込んだ異物を排出しやすい。 According to this, since the groove is configured as a through hole (84), it is easy to discharge foreign matter that has entered the groove.
さらに、この溝としての貫通穴(84)における第1の放熱板(30)寄りの内面に、貫通穴(84)における第1の放熱板(30)側の開口部に向かって広がるように段差をなす段差部(85)を設けてもよい。それによれば、溝としての貫通穴(84)に流れ込むグリス(210)を、この段差部(85)にて受けることができる。 Further, a step is formed on the inner surface of the through hole (84) close to the first heat radiating plate (30) so as to expand toward the opening on the first heat radiating plate (30) side of the through hole (84). You may provide the level | step-difference part (85) which makes | forms. According to this, the grease (210) flowing into the through hole (84) as a groove can be received by the step portion (85).
また、第2の放熱板(40)における溝としての貫通穴(84)の間を連結する連結部(40d)を、第2の放熱板(40)の放熱面(40b)よりも外側に張り出させるとともに、この連結部(40d)をモールド樹脂(70)により封止してもよい。 Further, the connecting portion (40d) for connecting the through holes (84) as the grooves in the second heat radiating plate (40) is extended outward from the heat radiating surface (40b) of the second heat radiating plate (40). The connecting portion (40d) may be sealed with a mold resin (70).
それによれば、第2の放熱板(40)における連結部(40d)を、第2の放熱板(40)の放熱面(40b)よりも外側に張り出させているため、貫通穴(84)を極力大きくすることができ、第1の放熱板(30)の放熱面(30b)を大きくするうえで好ましい。 According to this, since the connecting portion (40d) in the second heat radiating plate (40) projects outward from the heat radiating surface (40b) of the second heat radiating plate (40), the through hole (84) Can be increased as much as possible, which is preferable for increasing the heat dissipation surface (30b) of the first heat dissipation plate (30).
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図であり、図2は、図1中のA−A線に沿った概略断面図である。ここで、図1は、図2の上視平面図であり、また、図3は、図2の下視平面図である。この半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of a
図1〜図3に示されるように、本半導体装置100は、平面的に配置された4個の半導体素子10、20を備える。ここでは、4個の半導体素子10、20は、1個の第1の半導体素子10と1個の第2の半導体素子20との組が、左右に1組ずつ、計2組設けられたものとなっている。
As shown in FIGS. 1 to 3, the
たとえば、第1の半導体素子10はIGBT(絶縁ゲート型バイポーラトランジスタ)10であり、第2の半導体素子20は、FWD(フライホイールダイオード)20である。そして、各組のIGBT10およびFWD20により、スイッチング回路が構成されている。
For example, the
これら各半導体素子10、20の両面は、当該半導体素子10、20の電極および放熱部材として機能する第1および第2の放熱板30、40にて挟まれている。本実施形態では、図2において、これら放熱板30、40のうち上側に位置する放熱板30を、第1の放熱板30とし、下側に位置する放熱板40を、第2の放熱板40とする。
Both surfaces of these
これら放熱板30、40は、一般的なリードフレーム材料などよりなるもので、たとえば、銅合金にニッケルメッキを施した板材により構成されている。ここで、第1および第2の放熱板30、40は、互いの内面30a、40aにて対向して配置されている。また、これら第1および第2の各放熱板30、40において、内面30a、40aとは反対側の面である外面30b、40bは放熱面30b、40bとして構成されている。
These heat sinks 30 and 40 are made of a general lead frame material or the like, and are made of, for example, a plate material obtained by applying nickel plating to a copper alloy. Here, the 1st and 2nd heat sinks 30 and 40 are arrange | positioned facing each other's
本実施形態の半導体装置100においては、第2の放熱板40は、1個の平面略矩形の板材よりなるが、第1の放熱板30は、上記した2組の半導体素子10、20に応じて、2個の平面略矩形の放熱板31、32より構成されている。以下、図1〜図3の左右方向に対応して、2個の第1の放熱板31、32のうち、図1〜図3中の左側のものを第1の左側放熱板31、右側のものを第1の右側放熱板32ということにする。
In the
そして、各半導体素子10、20は、これら第1および第2の放熱板30、40の内面30a、40aの間に挟まれており、両半導体素子10、20と第1および第2の放熱板30、40の内面30a、40aとの間は、はんだ50およびブロック体60を介して電気的・熱的に接続されている。
The
ブロック体60は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。そして、各半導体素子10、20、ブロック体60、第1および第2の放熱板30、40の内面30a、40aは、それぞれ、はんだ50によって接合され固定されている。
The
ここで、上記の各部を接続するはんだ50は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。
Here, the
そして、図1〜図3に示されるように、本実施形態の半導体装置100においては、一対の放熱板30、40およびこれに挟み込まれた半導体素子10、20、ブロック体60が、モールド樹脂70によって封止されている。このモールド樹脂70はエポキシ樹脂などの通常のモールド材料よりなり、成形金型を用いた樹脂成形によって作製されたものである。
1 to 3, in the
また、図1に示されるように、第1および第2の放熱板30、40のそれぞれにおいて放熱面30b、40bが、モールド樹脂70から露出している。これにより、本実施形態の半導体装置100は、第1および第2の半導体素子10、20の両面のそれぞれにて、第1の放熱板30、第2の放熱板40を介した放熱が行われる両面放熱型の構成となっている。
Further, as shown in FIG. 1, the heat radiation surfaces 30 b and 40 b are exposed from the
また、第1および第2の放熱板30、40は、はんだ50やブロック体60を介して、両半導体素子10、20の各面の図示しない電極に電気的に接続されている。たとえば、第1の放熱板30、第2の放熱板40は、IGBT10のコレクタ側の電極およびFWD20のカソード側の電極、IGBT10のエミッタ側の電極およびFWD20のアノード側の電極となるものである。
The first and
そして、図示しない端子が、第1の放熱板30および第2の放熱板40のそれぞれと一体に形成されており、各放熱板30、40はこの端子を介して外部と電気的に接続できるようになっている。
And the terminal which is not illustrated is integrally formed with each of the
また、図示しないが、モールド樹脂70の内部にてそれぞれのIGBT10の周囲には、放熱板30、40とは別体のリードフレームからなる制御端子が設けられている。この制御端子は、IGBT10のゲート端子や各種の検査用端子などとして構成されるものであり、モールド樹脂70内において、図示しないボンディングワイヤを介して、IGBT10と電気的に接続されている。
Although not shown, control terminals made of a lead frame separate from the heat sinks 30 and 40 are provided around the
このような構成において、第2の放熱板40と半導体素子10、20との間に介在するブロック体60は、このIGBT10と上記制御端子とのワイヤボンディングを行うにあたって、上記ワイヤの高さを維持するために、IGBT10のワイヤボンディング面と第1および第2の放熱板30、40との間の高さを確保している。
In such a configuration, the
このように、本実施形態の半導体装置100は、互いの内面30a、40aにて対向する第1の放熱板30と第2の放熱板40との間に、複数個の半導体素子10、20が挟み込まれており、これら第1および第2の放熱板30、40とそれぞれの半導体素子10、20とが電気的および熱的に接続されている。
As described above, the
また、上述したように、各組のIGBT10およびFWD20により、スイッチング回路が構成されているが、個々の組に対して、それぞれ異なる電位の第1の放熱板31、32が電気的に接続されている。これにより、たとえば、第1の左側放熱板31から、モールド樹脂70内部の回路を介して、第1の右側放熱板32へ向かって、電流が流れるようになっている。
Further, as described above, each group of
つまり、本半導体装置100においては、第2の放熱板40は、1個の同電位を持つ放熱板として構成されているが、第1の放熱板30は、互いに電位の異なる2個の放熱板31、32、すなわち、第1の左側放熱板31と第2の右側放熱板32との集合体として構成されている。
That is, in the
そして、本実施形態では、互いに電位の異なる第1の左側放熱板31と第2の右側放熱板32との間に位置するモールド樹脂70の表面には、これら電位の異なる放熱板31、32の間に横たわるように溝80が設けられている。
In the present embodiment, the surfaces of the
ここでは、溝80は1個のものであってもよいが、図示例では、溝80は、並列に設けられた3個の溝81〜83により構成されている。つまり、本例の溝80は、3個の溝81〜83の集合体として構成されている。
Here, one
これら3個の溝81〜83は、同じ深さの溝であってもかまわないが、ここでは、各溝81〜83は、互いに深さの異なるものにより構成されている。すなわち、図2に示されるように、3個の溝81〜83のうち中央部に位置する溝82が、その両側に位置する溝81、83よりも深いものとなっている。
These three
また、図1に示されるように、本実施形態の溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向(図1中の上下方向)における当該表面の両端部を横断するように、当該両端部の間に連続して設けられている。
Further, as shown in FIG. 1, the
つまり、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、上記両端部の間の全体に渡って、図2に示されるような断面形状を有する3本の溝81〜83が形成されているのである。このようなモールド樹脂70への溝80の形成は、モールド樹脂70の型形成や切削加工などにより実現できる。
That is, on the surface of the
次に、上記半導体装置100の製造方法について述べる。まず、上記図1〜図3においてモールド樹脂70が無いもの、すなわち、モールド樹脂70によって樹脂封止されるワークを作製する。
Next, a method for manufacturing the
このワークは、第1の放熱板30、半導体素子10、20、ブロック体60、第2の放熱板40を、はんだ50を介して積層し接合するとともに、上記制御端子とIGBT10との間でワイヤボンディングを行うことにより、作製される。
The workpiece is formed by laminating and joining the first
次に、このワークをモールド樹脂70により封止する。この樹脂封止は、一般的なトランスファーモールド法などに用いられる成形金型を用いて行われる。この樹脂封止工程の終了後、必要に応じて、第1および第2の放熱板30、40の放熱面30b、40bに付着した樹脂のバリを除去する工程などを行うことにより、本実施形態の半導体装置100ができあがる。
Next, this work is sealed with a
そして、この半導体装置100はたとえば車両のインバータなどに適用される。この場合、この種の一般的な半導体装置と同様に、電気絶縁性のグリスを介して冷却装置に取り付けられる。
The
図4は、本半導体装置100を冷却装置200に取り付けた状態を示す概略断面図である。本実施形態の半導体装置100においては、第1および第2の放熱板30、40のそれぞれの放熱面30b、40bの外側に、グリス210を塗布し、さらに絶縁基板220を設ける。
FIG. 4 is a schematic cross-sectional view showing a state in which the
ここで、グリス210はシリコーングリスなどよりなる電気絶縁性のものであり、絶縁基板220は、アルミナや窒化珪素などよりなる電気絶縁性の板材である。そして、これらグリス210および絶縁基板220を介して、各放熱面30b、40bの外側に冷却装置200を加圧して接触させる。この冷却装置200は、たとえば内部を冷却水が流れるものであり、半導体装置100からの熱を効果的に放熱するようにした一般的なものを採用できる。
Here, the
ここで、組み付け工程中にはグリス210に異物が混入しがちであり、その異物の混入などによって、グリス210の電気絶縁性が損なわれる可能性がある。そのため、上述したように、互いに異電位である第1の左側放熱板31の放熱面30bと第1の右側放熱板32の放熱面30bとの間では、一方の放熱面に塗布されたグリス210と他方の放熱面に塗布されたグリス210とが接触しないようにすることが必要である。
Here, foreign substances tend to be mixed into the
この点を鑑みて、本実施形態によれば、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面に、上記溝80を設けている。それによれば、溝80が、電位の異なる放熱板31、32の間に横たわっているため、当該溝を設けない従来の場合よりも、電位の異なる放熱板31、32の間の沿面距離が大きくなる。
In view of this point, according to the present embodiment, the
それとともに、本実施形態によれば、上記図3に示されるように、グリス210を介した半導体装置100の組み付けを行った場合、電位の異なる放熱板31、32の一方に塗布されたグリス210が、他方側へ溢れて来ても溝80に受け止められる。
In addition, according to the present embodiment, as shown in FIG. 3, when the
本実施形態では、溝80を、並列に配置された3個の溝81〜83の集合体により構成し、中央部に位置する溝82を深く、その両側に位置する溝81、83を浅く形成している。そのため、図4に示されるように、当該両側の浅い各溝81、83が、溢れてきたグリス210を受け止める役目を果たし、中央部の深い溝82が上記沿面距離を確保する役目を果たすことになる。
In this embodiment, the
このように、本実施形態では、溝80を深さの異なる複数個の溝81〜83の集合体とすることにより、複数個の溝のそれぞれにグリス210を受ける機能、上記沿面距離を確保する機能を分担させた設計を行うことができる。その点では、溝80を1個の溝として構成する場合に比べて、好ましい。
Thus, in this embodiment, the groove |
このように、本実施形態によれば、上記した溝80の作用により、グリスを介して、半導体装置100における第1および第2の放熱板30、40の放熱面30b、40bを冷却装置200に接触させるときに、第1の左側放熱板31の放熱面30bに設けたグリス210と第1の右側放熱板32の放熱面30bに設けたグリス210との接触を防止することができる。
Thus, according to the present embodiment, due to the action of the
また、上記図1に示したように、3本の溝81〜83すなわち本実施形態の溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部を横断するように、当該両端部の間に連続して設けられている。
Further, as shown in FIG. 1, the three
たとえば、本実施形態のような両面放熱型の構造では、モールド樹脂70による成形後、切削等により表裏の放熱面30b、40bを切削などにより平面加工して、当該放熱面30b、40bの平面度、平行度、厚さの精度を確保することで、放熱性の確保を図ることが行われる。
For example, in the double-sided heat dissipation type structure as in the present embodiment, after molding with the
ここで、この切削の屑が溝80に入り込んだ場合には、これを取り除く必要があるが、本実施形態によれば、モールド樹脂70の表面の両端部のそれぞれにおいて溝80の断面形状がそのまま外部に露出した状態となっている。
Here, when the cutting waste enters the
そのため、洗浄やエアーの噴射等によって、溝80内に入り込んだ異物を、溝80の両端部から流し出すことができる。よって、本実施形態によれば、溝80内の異物の排出が容易になり、溝80の絶縁信頼性の確保の点で好ましい。
Therefore, the foreign matter that has entered the
(第2実施形態)
図5は、本発明の第2実施形態に係る半導体装置101の概略平面構成を示す図であり、図6は、図5中のB−B線に沿った概略断面図である。ここで、図5は、図6の上視平面図であり、また、図7は、図6の下視平面図である。上記第1実施形態との相違点を中心に述べる。
(Second Embodiment)
FIG. 5 is a diagram showing a schematic plan configuration of a
本実施形態の半導体装置101においても、第2の放熱板40は、1個の同電位を持つ放熱板として構成され、第1の放熱板30は、互いに電位の異なる第1の左側放熱板31と第2の右側放熱板32との集合体として構成されている。
Also in the
ここで、本実施形態では、上記第1実施形態と同様に、モールド樹脂70の表面に、互いに電位の異なる放熱板31、32の間に横たわる溝84を設けている。しかし、上記第1実施形態の溝80は閉塞された底部を有する凹部として構成されていた。
Here, in the present embodiment, as in the first embodiment, a
それに対し、本実施形態の溝84は、モールド樹脂70のうち電位の異なる放熱板31、32の間に位置する部位において、第1の放熱板30から第2の放熱板40へ向かってモールド樹脂70および第2の放熱板40の両方を貫通する貫通穴84として構成されている。
On the other hand, the
ここでは、図5〜図7に示されるように、第2の放熱板40において内面40aから放熱面40bまで貫通する穴40c、すなわち第2の放熱板40を厚さ方向に貫通する開口部40cが設けられている。この開口部40cは、第2の放熱板40に対してプレス加工などにより形成することができる。
Here, as shown in FIGS. 5 to 7, in the second
そして、上記溝としての貫通穴84は、モールド樹脂70からこの開口部40cを通って第2の放熱板40の放熱面40bまで突き抜けた形となっている。さらに、この貫通穴84は、第1の放熱板30側の内面に段差部85を持った段付き内孔形状をなす。
The through
つまり、貫通穴84における第1の放熱板30寄りの内面に段差部85を設けることにより、この段差部85を境として、貫通穴84における第1の放熱板30側の開口部が広がった形となっている。
That is, by providing the stepped
また、上記第1実施形態の溝80(図1参照)は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、当該電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部の全体を横断していたが、本実施形態の溝としての貫通穴84は、当該両端部には設けられず、当該両端部の間の一部に設けられている。
Moreover, the groove | channel 80 (refer FIG. 1) of the said 1st Embodiment is the direction where the said
これは、溝を貫通穴84としたが故に、モールド樹脂70の分断を防止するためである。なお、本実施形態のような貫通穴84も、上記第1実施形態の溝80と同様に、型加工や切削加工などにより形成することができる。
This is to prevent the
ここで、図8は、本実施形態の半導体装置101にグリス210および絶縁基板220を組み付けた状態を示す概略断面図である。本実施形態の半導体装置101も、上記第1実施形態のものと同様に、製造することができる。
Here, FIG. 8 is a schematic cross-sectional view showing a state in which the
そして、図8に示されるように、第1および第2の放熱板30、40のそれぞれの放熱面30b、40bの外側に、グリス210を塗布し、さらに絶縁基板220を設ける。その後は、上記第1実施形態と同様に、グリス210および絶縁基板220を介して、各放熱面30b、40bの外側に図示しない冷却装置200を加圧して接触させる。こうして、本実施形態によっても半導体装置101が冷却装置200に組み付けられる。
Then, as shown in FIG. 8,
本実施形態によっても、モールド樹脂70の表面に、電位の異なる放熱板31、32の間に横たわる溝84を設けているため、従来よりも、上記した沿面距離の増大が図れ、且つ、上記したような溢れてくるグリス210の受け止めが実現できる。そのため、電位の異なる放熱板31、32の一方に設けたグリス210と他方に設けたグリス210との接触を防止することができる。
Also according to the present embodiment, since the
また、本実施形態では、溝を上記したような貫通穴84として構成しているため、溝の底部が開口したものとなり、当該溝に入り込んだ異物を、開口した底部側へ向かって排出しやすい。つまり、本実施形態によれば、溝である貫通穴84内の異物の排出が容易になり、溝としての絶縁信頼性の確保の点で好ましい。
Moreover, in this embodiment, since the groove is configured as the through
また、本実施形態の溝としての貫通穴84は、上記段差部85を有しているので、図8に示されるように、半導体装置101の組み付け時に貫通穴84に流れ込むグリス210を、この段差部85にて受けることができる。その結果、第2の放熱板40側までグリス210を落下させないようにすることができる。
In addition, since the through
また、図8において、第2の放熱板40に対する絶縁基板220の組み付けを行う前に、第1の放熱板30に対してグリス210を介した絶縁基板220の組み付けを行うようにすれば、第1の左側放熱板31と第1の右側放熱板32との間のグリス210の接触の有無を、貫通穴84における第2の放熱板40側の開口部から外観にて確認することが可能である。
Further, in FIG. 8, if the insulating
なお、上記図5〜図7に示される例では、貫通穴84には上記段差部85が設けられているが、本実施形態における溝としての貫通穴84としては、そのような段差部を持たないストレートな内側面を持つ貫通穴であってもよい。
In the example shown in FIGS. 5 to 7, the
(第3実施形態)
図9は、本発明の第3実施形態に係る半導体装置における第2の放熱板40の単体構成を示す斜視図である。本実施形態の半導体装置は、上記第2実施形態において上記図5〜図7に示した半導体装置と同様に、溝としての貫通穴を有するものであり、そのような構成において、第2の放熱板40を変形したところが相違する。
(Third embodiment)
FIG. 9 is a perspective view showing a single structure of the
上記第2実施形態では、1個の同電位を持つ放熱板としての第2の放熱板40において、上記溝としての貫通穴84を設けるために、第2の放熱板40に開口部40cを設けていた。
In the second embodiment, in the second
そのため、上記図5に示されるように、異なる電位の放熱板31、32の配列方向と直交する方向における第2の放熱板40の幅は、それぞれの第1の放熱板31、32の幅よりも大きいものとなっていた。逆に言えば、半導体装置の体格の小型化を維持するためには、限られた第2の放熱板40の幅の中で、第1の放熱板31、32の幅を抑えなければならなくなってくる。
Therefore, as shown in FIG. 5, the width of the
これに対して、本実施形態では、図9に示されるように、第2の放熱板40における貫通穴84の間を連結する2本の連結部40dを、第2の放熱板40の放熱面40bと平行な面内において当該放熱面40bよりも外側に張り出させている。
On the other hand, in this embodiment, as shown in FIG. 9, the two connecting
そして、この2本の連結部40dに挟まれている部分が、第2の放熱板40における開口部40cであり、上記第2実施形態と同様に、この開口部40cを貫通穴84が通るようになっている。つまり、連結部40dは、貫通穴84を回避し貫通穴84と干渉しない位置にある。また、図示しないが、この連結部40dは、電気絶縁性の確保のために、上記モールド樹脂70により封止されたものとなっている。
And the part pinched by these two
ここで、この連結部40dは、プレス加工などによる一体成形によるものでもよいし、溶接やはんだ付けなどによる別体のものであってもよい。つまり、本実施形態の第2の放熱板40は、1枚の板材から一体的に成形されたものでもよいし、連結部40dとその両側の部位がそれぞれ別体の接合されたものとして構成されたものであってもよい。
Here, the connecting
本実施形態によれば、上記第2実施形態と同様の効果が発揮される。また、本実施形態によれば、第2の放熱板40における連結部40dが、第2の放熱板40の放熱面40bと平行な面内において当該放熱面40bよりも外側に張り出した分、貫通穴84を極力大きくすることができる。
According to this embodiment, the same effect as the second embodiment is exhibited. Further, according to the present embodiment, the connecting
そして、貫通穴84を大きくできるということは、第1の放熱板30側において当該貫通穴84を挟んで対向する第1の左側放熱板31および第1の右側放熱板32について、放熱面30bを大きくできることにつながる。そして、このことは、結果的に、第1の放熱板30の放熱面30bを大きくすることになる。
The fact that the through
(他の実施形態)
なお、上記図1〜図3に示した例では、溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部の全体を横断していたが、上記図2に示すような断面形状の溝80が、当該両端部の間の一部にのみ設けられていてもよい。
(Other embodiments)
In the example shown in FIGS. 1 to 3, the
また、上記図1〜図3では、複数個の溝81〜83よりなる溝80として、3個の溝81〜83の集合体が挙げられていたが、複数個の溝よりなるものとしては、2個の溝を並列に配置したものでもよいし、4個以上の溝を並列に配置したものでもよい。
1 to 3, an aggregate of three
また、溝として3個以上の溝を設けた場合、たとえば5個の溝の集合体とした場合には、中央部側に位置する2個の溝が、その両側に位置する各1個の溝よりも深いものである構成であってもよい。さらには、当該溝を複数個の溝により構成し且つ互いの深さを変える場合は、中央部側のものがその両側のものよりも浅いものであってもよい。 Further, when three or more grooves are provided as grooves, for example, when an aggregate of five grooves is formed, two grooves located on the center side are each one groove located on both sides thereof. The configuration may be deeper than that. Furthermore, when the said groove | channel is comprised with a some groove | channel and the mutual depth is changed, the thing of a center part side may be shallower than the thing of the both sides.
また、溝80を複数個の溝81〜83により構成する場合、上記図1〜図3では、これら複数個の溝81〜83が隙間なく隣接していたが、図10に示されるように、個々の溝81、82、83が離れて配置されていてもよい。
Further, when the
また、上記した半導体素子の数や配置などによっては、第1の放熱板30と第2の放熱板40との間に形成される回路構成も異なってくる。そうすると、第1の放熱板30および第2の放熱板40の一方だけでなく、両方が、電位の異なる複数個の放熱板より構成されたものであってもよい。この場合、第1の放熱板30側、第2の放熱板40側のそれぞれにおいて、隣り合う異電位の放熱板の間に上記溝80を設ければよい。
Further, depending on the number and arrangement of the semiconductor elements described above, the circuit configuration formed between the
また、第1の放熱板30および第2の放熱板40の両方が、電位の異なる複数個の放熱板より構成されている場合、モールド樹脂70の表面のうち異電位の放熱板の間に位置する部位が、第1の放熱板30側と第2の放熱板40側とで同じ位置つまり重なる位置にあれば、これら両部位をつなぐ貫通穴をモールド樹脂70に形成してもよい。そして、この貫通穴を、第1の放熱板側の溝および第2の放熱板側の溝として兼用してもよい。
Moreover, when both the
また、上記の各実施形態では、第1の放熱板30は、2個の異なる電位の放熱板31、32より構成されていたが、第1の放熱板30は、3個以上の異なる電位の放熱板の集合体として構成されていてもよい。この場合、それぞれの隣り合う異電位の放熱板の間に、上記同様の溝を設ければよい。また、このことは、第2の放熱板が異電位の複数個の放熱板より構成されている場合でも同様である。
In each of the above embodiments, the first
さらに、第1および第2の放熱板30、40に挟まれる半導体素子としては、これら放熱板30、40を電極や放熱部材として用いることが可能なものであれば、上記したIGBT10やFWD20でなくてもよく、たとえば、MOSトランジスタなどであってもよい。また、半導体素子の数は、複数個であればよく、上記実施形態に限定されるものではない。
Furthermore, as a semiconductor element sandwiched between the first and
また、上述したように、ブロック体60は、半導体素子10、20と第1および第2の放熱板30、40との間に介在し、これら両者間の高さを確保するなどの役割を有するものであるが、可能であるならば、上記各実施形態において、ブロック体60は存在しないものであってもよい。
Further, as described above, the
10…半導体素子としてのIGBT、20…半導体素子としてのFWD、
30…第1の放熱板、30a…第1の放熱板の内面、
30b…第1の放熱板の放熱面、
31…電位の異なる放熱板としての第1の左側放熱板、
32…電位の異なる放熱板としての第1の右側放熱板、40…第2の放熱板、
40a…第2の放熱板の内面、40b…第2の放熱板の放熱面、40d…連結部、
70…モールド樹脂、80…溝、81〜83…複数個の溝、
84…溝としての貫通穴、85…段差部。
10 ... IGBT as a semiconductor element, 20 ... FWD as a semiconductor element,
30 ... 1st heat sink, 30a ... Inner surface of 1st heat sink,
30b ... the heat radiation surface of the first heat radiation plate,
31 ... 1st left-hand side heat sink as a heat sink with different electric potential,
32 ... 1st right side heat sink as a heat sink with different electric potential, 40 ... 2nd heat sink,
40a ... inner surface of the second heat radiating plate, 40b ... heat radiating surface of the second heat radiating plate, 40d ... connection portion,
70 ... Mold resin, 80 ... Groove, 81-83 ... Multiple grooves,
84 ... Through hole as a groove, 85 ... Step part.
Claims (6)
前記第1および第2の放熱板(30、40)とそれぞれの前記半導体素子(10、20)とが電気的および熱的に接続されており、
前記第1および第2の放熱板(30、40)および前記半導体素子(10、20)が包み込まれるようにモールド樹脂(70)で封止されており、
前記第1および第2の放熱板(30、40)における前記内面(30a、40a)とは反対側の外面が放熱面(30b、40b)として前記モールド樹脂(70)から露出している半導体装置において、
前記第1および第2の放熱板(30、40)の少なくとも一方は、互いに電位の異なる複数個の放熱板(31、32)より構成されており、
前記電位の異なる放熱板(31、32)の間に位置する前記モールド樹脂(70)の表面には、当該電位の異なる放熱板(31、32)の間に横たわるように溝(80、84)が設けられており、
前記溝(80)は、並列に設けられた複数個の溝(81〜83)として構成され、前記複数個の溝(81〜83)は、互いに深さの異なるものにより構成されていることを特徴とする半導体装置。 A plurality of semiconductor elements (10, 20) are sandwiched between the first heat radiating plate (30) and the second heat radiating plate (40) facing each other on the inner surfaces (30a, 40a),
The first and second heat sinks (30, 40) and the respective semiconductor elements (10, 20) are electrically and thermally connected;
The first and second heat radiating plates (30, 40) and the semiconductor element (10, 20) are encapsulated with a mold resin (70),
A semiconductor device in which outer surfaces of the first and second heat radiating plates (30, 40) opposite to the inner surfaces (30a, 40a) are exposed from the mold resin (70) as heat radiating surfaces (30b, 40b). In
At least one of the first and second heat radiating plates (30, 40) is composed of a plurality of heat radiating plates (31, 32) having different potentials.
On the surface of the mold resin (70) positioned between the heat sinks (31, 32) having different potentials, grooves (80, 84) are laid between the heat sinks (31, 32) having different potentials. Is provided ,
The groove (80) is configured as a plurality of grooves (81-83) provided in parallel, and the plurality of grooves (81-83) are configured by different depths. A featured semiconductor device.
前記第1および第2の放熱板(30、40)とそれぞれの前記半導体素子(10、20)とが電気的および熱的に接続されており、
前記第1および第2の放熱板(30、40)および前記半導体素子(10、20)が包み込まれるようにモールド樹脂(70)で封止されており、
前記第1および第2の放熱板(30、40)における前記内面(30a、40a)とは反対側の外面が放熱面(30b、40b)として前記モールド樹脂(70)から露出している半導体装置において、
前記第1および第2の放熱板(30、40)の少なくとも一方は、互いに電位の異なる複数個の放熱板(31、32)より構成されており、
前記電位の異なる放熱板(31、32)の間に位置する前記モールド樹脂(70)の表面には、当該電位の異なる放熱板(31、32)の間に横たわるように溝(80、84)が設けられており、
前記第1および第2の放熱板(30、40)のうち前記第1の放熱板(30)が前記電位の異なる複数個の放熱板(31、32)より構成されており、
前記溝は、前記モールド樹脂(70)のうち前記電位の異なる放熱板(31、32)の間に位置する部位において前記第1の放熱板(30)から前記第2の放熱板(40)へ向かって前記モールド樹脂(70)および前記第2の放熱板(40)を貫通する貫通穴(84)として構成されていることを特徴とする半導体装置。 A plurality of semiconductor elements (10, 20) are sandwiched between the first heat radiating plate (30) and the second heat radiating plate (40) facing each other on the inner surfaces (30a, 40a),
The first and second heat sinks (30, 40) and the respective semiconductor elements (10, 20) are electrically and thermally connected;
The first and second heat radiating plates (30, 40) and the semiconductor element (10, 20) are encapsulated with a mold resin (70),
A semiconductor device in which outer surfaces of the first and second heat radiating plates (30, 40) opposite to the inner surfaces (30a, 40a) are exposed from the mold resin (70) as heat radiating surfaces (30b, 40b). In
At least one of the first and second heat radiating plates (30, 40) is composed of a plurality of heat radiating plates (31, 32) having different potentials.
On the surface of the mold resin (70) positioned between the heat sinks (31, 32) having different potentials, grooves (80, 84) are laid between the heat sinks (31, 32) having different potentials. Is provided,
Of the first and second radiator plates (30, 40), the first radiator plate (30) is composed of a plurality of radiator plates (31, 32) having different potentials,
The groove extends from the first heat radiating plate (30) to the second heat radiating plate (40) in a portion of the mold resin (70) located between the heat radiating plates (31, 32) having different potentials. towards the mold resin (70) in and semi-conductor device characterized in that it is constituted the second heat radiating plate (40) as a through hole penetrating (84).
前記連結部(40d)は前記モールド樹脂(70)により封止されていることを特徴とする請求項4または5に記載の半導体装置。 The connecting portion (40d) for connecting the through holes (84) in the second heat radiating plate (40) projects outward from the heat radiating surface (40b) of the second heat radiating plate (40). And
6. The semiconductor device according to claim 4, wherein the connecting portion (40d) is sealed with the mold resin (70).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043374A JP5076549B2 (en) | 2007-02-23 | 2007-02-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043374A JP5076549B2 (en) | 2007-02-23 | 2007-02-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210829A JP2008210829A (en) | 2008-09-11 |
JP5076549B2 true JP5076549B2 (en) | 2012-11-21 |
Family
ID=39786914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007043374A Expired - Fee Related JP5076549B2 (en) | 2007-02-23 | 2007-02-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5076549B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217884B2 (en) * | 2008-10-14 | 2013-06-19 | 株式会社デンソー | Semiconductor device |
JP5273095B2 (en) * | 2010-05-24 | 2013-08-28 | 株式会社デンソー | Semiconductor device |
JP5768643B2 (en) * | 2011-10-04 | 2015-08-26 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
US20130281913A1 (en) | 2012-04-20 | 2013-10-24 | Klox Technologies Inc. | Biophotonic compositions and methods for providing biophotonic treatment |
JP5621812B2 (en) * | 2012-04-25 | 2014-11-12 | 株式会社デンソー | Semiconductor device |
JP6083399B2 (en) * | 2014-02-25 | 2017-02-22 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP6136978B2 (en) * | 2014-02-25 | 2017-05-31 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
US10096566B2 (en) | 2014-07-09 | 2018-10-09 | Mitsubishi Electric Corporation | Semiconductor device |
KR102536008B1 (en) * | 2015-08-07 | 2023-05-23 | 비쉐이 데일 일렉트로닉스, 엘엘씨 | Molded bodies and electrical devices with molded bodies for high voltage applications |
JP6406190B2 (en) * | 2015-09-15 | 2018-10-17 | トヨタ自動車株式会社 | Semiconductor device |
JP6595325B2 (en) | 2015-12-04 | 2019-10-23 | トヨタ自動車株式会社 | Semiconductor device |
WO2019037867A1 (en) | 2017-08-25 | 2019-02-28 | Huawei Technologies Co., Ltd. | Semiconductor module and method for manufacturing the same |
JP7154202B2 (en) * | 2019-10-21 | 2022-10-17 | 三菱電機株式会社 | Non-isolated power module |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4062157B2 (en) * | 2003-04-10 | 2008-03-19 | 株式会社デンソー | Semiconductor module mounting structure |
JP2004208411A (en) * | 2002-12-25 | 2004-07-22 | Denso Corp | Semiconductor module for half bridge circuit |
JP4158738B2 (en) * | 2004-04-20 | 2008-10-01 | 株式会社デンソー | Semiconductor module mounting structure, card-like semiconductor module, and heat-receiving member for adhering to card-like semiconductor module |
-
2007
- 2007-02-23 JP JP2007043374A patent/JP5076549B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008210829A (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5076549B2 (en) | Semiconductor device | |
EP3107120B1 (en) | Power semiconductor module | |
JP7519356B2 (en) | Semiconductor Device | |
WO2013021647A1 (en) | Semiconductor module, semiconductor device provided with semiconductor module, and method for manufacturing semiconductor module | |
JP7159620B2 (en) | Semiconductor devices, cooling modules, power converters and electric vehicles | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP2006237429A (en) | Semiconductor device, member for electrode and manufacturing method thereof | |
JP2006303290A (en) | Semiconductor device | |
JP7379886B2 (en) | semiconductor equipment | |
JP2023024670A (en) | Semiconductor device | |
JP6350364B2 (en) | Connection structure | |
CN111433909B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2010034350A (en) | Semiconductor device | |
CN112786556A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2017054842A (en) | Wiring board, semiconductor device, and semiconductor package | |
JP4910889B2 (en) | Semiconductor device | |
US10950526B2 (en) | Semiconductor device | |
WO2018047485A1 (en) | Power module and inverter device | |
JP7413668B2 (en) | Semiconductor device and its manufacturing method | |
KR20180087330A (en) | Metal slug for double sided cooling of power module | |
JP2017054855A (en) | Semiconductor device, and semiconductor package | |
JP7118205B1 (en) | Semiconductor device and semiconductor module using the same | |
US11658231B2 (en) | Semiconductor device | |
US11456285B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7147186B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |