JP2008210829A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008210829A
JP2008210829A JP2007043374A JP2007043374A JP2008210829A JP 2008210829 A JP2008210829 A JP 2008210829A JP 2007043374 A JP2007043374 A JP 2007043374A JP 2007043374 A JP2007043374 A JP 2007043374A JP 2008210829 A JP2008210829 A JP 2008210829A
Authority
JP
Japan
Prior art keywords
heat radiating
heat
semiconductor device
groove
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007043374A
Other languages
Japanese (ja)
Other versions
JP5076549B2 (en
Inventor
Kuniaki Masamitsu
真光  邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007043374A priority Critical patent/JP5076549B2/en
Publication of JP2008210829A publication Critical patent/JP2008210829A/en
Application granted granted Critical
Publication of JP5076549B2 publication Critical patent/JP5076549B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

<P>PROBLEM TO BE SOLVED: To provide a double-sided heat dissipation semiconductor device in which first heat dissipation plate out of first and second heat dissipation plates consists of a plurality of heat dissipation plates having different potentials, and the grease provided on one heat dissipation plate having a different potential is prevented from touching the grease provided on the other heat dissipation plate when the heat dissipation surfaces of the first and second heat dissipation plates are touched to a cooler. <P>SOLUTION: The first heat dissipation plate 30 is constituted as an assembly of a first left heat dissipation plate 31 and a first right heat dissipation plate 32 having different potentials, and a groove 80 is provided in the surface of a mold resin 70 located between these first left heat dissipation plate 31 and the first right heat dissipation plate 32 to lie between these heat dissipation plates 31 and 32 having different potentials. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、内面にて対向する一対の放熱板の間に半導体素子を介在させたものを、モールド樹脂で封止し、各放熱板から放熱させるようにした半導体装置、いわゆる両面放熱型の半導体装置に関し、特に、一対の放熱板のうち少なくとも一方の放熱板が、互いに異なる電位の複数個の放熱板より構成されているものに関する。   The present invention relates to a semiconductor device in which a semiconductor element is interposed between a pair of heat sinks facing each other on the inner surface and sealed with a mold resin so as to dissipate heat from each of the heat sinks, a so-called double-sided heat dissipation type semiconductor device. In particular, the present invention relates to a structure in which at least one of the pair of heat sinks is composed of a plurality of heat sinks having different potentials.

従来より、この種の半導体装置としては、互いの内面にて対向する第1の放熱板と第2の放熱板との間に、複数個の半導体素子を挟み込み、これら第1および第2の放熱板とそれぞれの半導体素子とを、はんだなどを介して電気的・熱的に接続し、これら第1および第2の放熱板および半導体素子をモールド樹脂で包み込むように封止したものが提案されている(たとえば、特許文献1参照)。   Conventionally, as this type of semiconductor device, a plurality of semiconductor elements are sandwiched between a first heat radiating plate and a second heat radiating plate which are opposed to each other on their inner surfaces, and the first and second heat radiating plates are interposed. The board and each semiconductor element are electrically and thermally connected via solder or the like, and the first and second heat radiating plates and the semiconductor element are encapsulated in a mold resin. (For example, see Patent Document 1).

そして、このような半導体装置においては、第1および第2の放熱板における内面とは反対側の面である外面が、放熱を行う放熱面として構成され、この放熱面はモールド樹脂から露出している。   In such a semiconductor device, the outer surface, which is the surface opposite to the inner surfaces of the first and second heat radiating plates, is configured as a heat radiating surface that radiates heat, and this heat radiating surface is exposed from the mold resin. Yes.

この半導体装置は、たとえば車両のインバータなどに適用されるが、実用の際には、各放熱板の放熱面に、シリコーングリスなどのグリスを塗布し、これを介して冷却装置に接触させることが一般的である。
特許第3525832号公報
This semiconductor device is applied to, for example, an inverter of a vehicle, but in practical use, grease such as silicone grease is applied to the heat radiating surface of each heat radiating plate, and then contacted with the cooling device through this. It is common.
Japanese Patent No. 3525832

ところで、この半導体装置においては、第1および第2の放熱板のそれぞれは、当該第1および第2の放熱板に挟まれている複数個の半導体素子に対して、電気的に接続されている。   By the way, in this semiconductor device, each of the 1st and 2nd heat sink is electrically connected with respect to the some semiconductor element pinched | interposed into the said 1st and 2nd heat sink. .

そのため、第1および第2の放熱板のそれぞれには、これら半導体素子により構成される回路に加わる電位と同等の電位が加わっている。たとえば、従来では、半導体素子としてIGBTとFWDとを逆並列接続したスイッチング回路が構成されており、上記各放熱板には、インバータの電圧が加わる。   For this reason, each of the first and second heat radiating plates is applied with a potential equivalent to the potential applied to the circuit constituted by these semiconductor elements. For example, conventionally, a switching circuit in which IGBT and FWD are connected in reverse parallel as a semiconductor element is configured, and an inverter voltage is applied to each of the heat sinks.

ここで、第1および第2の放熱板間の半導体素子により複数の回路を構成した場合には、第1および第2の放熱板のいずれか一方もしくは両方が、互いに電位の異なる複数個の放熱板の集合体として構成されることになる。   Here, when a plurality of circuits are configured by the semiconductor elements between the first and second heat radiating plates, one or both of the first and second heat radiating plates have a plurality of heat radiating potentials different from each other. It will be configured as an aggregate of plates.

この場合、異電位である複数個の放熱板は、それぞれ放熱面を露出させつつモールド樹脂で封止されているが、上述したように各放熱面にはグリスを設けるため、互いに異電位である放熱面同士の間では、当該グリスの絶縁信頼性に応じた沿面距離を確保することが必要となる。この場合、モールド樹脂の外形の増大を招き、装置体格の小型化を阻害することになりやすい。   In this case, each of the plurality of heat dissipation plates having different potentials is sealed with the mold resin while exposing the heat dissipation surface. However, since each heat dissipation surface is provided with grease as described above, they have different potentials. It is necessary to ensure a creepage distance according to the insulation reliability of the grease between the heat radiation surfaces. In this case, the outer shape of the mold resin is increased, which tends to hinder downsizing of the apparatus.

または、別の方法として、隣り合う電位の異なる放熱板の間で、一方の放熱面に塗布されたグリスと他方の放熱面に塗布されたグリスとが接触しないようにすることが必要である。   Alternatively, as another method, it is necessary to prevent the grease applied to one heat dissipation surface and the grease applied to the other heat dissipation surface from contacting each other between adjacent heat dissipation plates having different potentials.

本発明は、上記問題に鑑みてなされたものであり、第1および第2の放熱板の少なくとも一方が互いに電位の異なる複数個の放熱板により構成されている両面放熱型の半導体装置において、グリスを介して、第1および第2の放熱板の放熱面を冷却装置に接触させるときに、当該電位の異なる放熱板の一方に設けたグリスと他方に設けたグリスとの接触を防止できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a double-sided heat radiation type semiconductor device in which at least one of the first and second heat radiation plates is constituted by a plurality of heat radiation plates having different potentials, a grease is provided. When the heat radiating surfaces of the first and second heat radiating plates are brought into contact with the cooling device, the contact between the grease provided on one of the heat radiating plates having different potentials and the grease provided on the other can be prevented. The purpose is to do.

上記目的を達成するため、本発明は、両面放熱型の半導体装置において、第1および第2の放熱板(30、40)の少なくとも一方を、互いに電位の異なる複数個の放熱板(31、32)より構成し、当該電位の異なる放熱板(31、32)の間に位置するモールド樹脂(70)の表面に、当該電位の異なる放熱板(31、32)の間に横たわるように溝(80、84)を設けたことを特徴とする。   In order to achieve the above object, according to the present invention, in a double-sided heat radiation type semiconductor device, at least one of the first and second heat radiation plates (30, 40) is replaced with a plurality of heat radiation plates (31, 32) having different potentials. ) And a groove (80) lying on the surface of the mold resin (70) positioned between the heat dissipation plates (31, 32) having different potentials and lying between the heat dissipation plates (31, 32) having different potentials. , 84).

それによれば、モールド樹脂(70)の表面に、電位の異なる放熱板(31、32)の間に横たわる溝(80、84)が設けられているため、当該溝を設けない従来の場合よりも、電位の異なる放熱板(31、32)の間の沿面距離が大きくなるとともに、電位の異なる放熱板(31、32)の一方に塗布されたグリス(210)が、他方側へ溢れて来ても溝(80、84)に受け止められるため、電位の異なる放熱板(31、32)の一方に設けたグリスと他方に設けたグリスとの接触を防止することができる。   According to that, since the groove | channel (80, 84) which lies between the heat sinks (31, 32) from which an electric potential differs is provided in the surface of mold resin (70), compared with the conventional case which does not provide the said groove | channel. As the creepage distance between the radiator plates (31, 32) having different potentials increases, the grease (210) applied to one of the radiator plates (31, 32) having different potentials overflows to the other side. Since the grooves (80, 84) are also received, it is possible to prevent the grease provided on one side of the heat radiating plates (31, 32) having different potentials from contacting with the grease provided on the other side.

ここで、上記電位の異なる放熱板(31、32)の間に位置するモールド樹脂(70)の表面においては、当該電位の異なる放熱板(31、32)が対向する方向と直交する方向における当該表面の両端部を連続して横断するように、溝(80)を設けてもよい。それによれば、溝(80)内に入り込んだ異物の排出を行いやすくするうえで好ましいものとなる。   Here, on the surface of the mold resin (70) positioned between the heat radiating plates (31, 32) having different potentials, the direction in the direction orthogonal to the direction in which the heat radiating plates (31, 32) having different potentials face each other. A groove (80) may be provided so as to continuously traverse both ends of the surface. According to this, it is preferable for facilitating the discharge of the foreign matter that has entered the groove (80).

また、溝(80)を、並列に設けられた複数個の溝(81〜83)により構成すれば、溝が1個の場合に比べて、溢れたグリス(210)の受けや上記沿面距離の確保が行いやすい。   Further, if the groove (80) is constituted by a plurality of grooves (81 to 83) provided in parallel, the receiving of the overflowing grease (210) and the creeping distance can be reduced as compared with the case of one groove. Easy to secure.

特に、複数個の溝(81〜83)を、互いに深さの異なるものにより構成することが好ましい。この場合、具体的には、複数個の溝(81〜83)を、少なくとも3個並列に設けられたものであって、これら複数個の溝(81〜83)のうち中央部側に位置する溝(82)が、当該中央部側に位置する溝(82)の両側に位置する溝(81、83)よりも深いものとすればよい。   In particular, it is preferable that the plurality of grooves (81 to 83) are formed of different depths. In this case, specifically, at least three grooves (81 to 83) are provided in parallel, and are located on the center side of the plurality of grooves (81 to 83). The groove (82) may be deeper than the grooves (81, 83) located on both sides of the groove (82) located on the center side.

また、第1および第2の放熱板(30、40)のうち第1の放熱板(30)を、電位の異なる複数個の放熱板(31、32)より構成した場合、溝は、モールド樹脂(70)のうち電位の異なる放熱板(31、32)の間に位置する部位において第1の放熱板(30)から第2の放熱板(40)へ向かってモールド樹脂(70)および第2の放熱板(40)を貫通する貫通穴(84)として構成してもよい。   Moreover, when the 1st heat sink (30) is comprised from the several heat sink (31, 32) from which an electric potential differs among 1st and 2nd heat sinks (30, 40), a groove | channel is mold resin. (70), the mold resin (70) and the second resin from the first heat radiating plate (30) toward the second heat radiating plate (40) at a portion located between the heat radiating plates (31, 32) having different potentials. You may comprise as a through-hole (84) which penetrates this heat sink (40).

それによれば、溝が貫通穴(84)として構成されているため、当該溝に入り込んだ異物を排出しやすい。   According to this, since the groove is configured as a through hole (84), it is easy to discharge foreign matter that has entered the groove.

さらに、この溝としての貫通穴(84)における第1の放熱板(30)寄りの内面に、貫通穴(84)における第1の放熱板(30)側の開口部に向かって広がるように段差をなす段差部(85)を設けてもよい。それによれば、溝としての貫通穴(84)に流れ込むグリス(210)を、この段差部(85)にて受けることができる。   Further, a step is formed on the inner surface of the through hole (84) close to the first heat radiating plate (30) so as to expand toward the opening on the first heat radiating plate (30) side of the through hole (84). You may provide the level | step-difference part (85) which makes | forms. According to this, the grease (210) flowing into the through hole (84) as a groove can be received by the step portion (85).

また、第2の放熱板(40)における溝としての貫通穴(84)の間を連結する連結部(40d)を、第2の放熱板(40)の放熱面(40b)よりも外側に張り出させるとともに、この連結部(40d)をモールド樹脂(70)により封止してもよい。   Further, the connecting portion (40d) for connecting the through holes (84) as the grooves in the second heat radiating plate (40) is extended outward from the heat radiating surface (40b) of the second heat radiating plate (40). The connecting portion (40d) may be sealed with a mold resin (70).

それによれば、第2の放熱板(40)における連結部(40d)を、第2の放熱板(40)の放熱面(40b)よりも外側に張り出させているため、貫通穴(84)を極力大きくすることができ、第1の放熱板(30)の放熱面(30b)を大きくするうえで好ましい。   According to this, since the connecting portion (40d) in the second heat radiating plate (40) projects outward from the heat radiating surface (40b) of the second heat radiating plate (40), the through hole (84) Can be increased as much as possible, which is preferable for increasing the heat dissipation surface (30b) of the first heat dissipation plate (30).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図であり、図2は、図1中のA−A線に沿った概略断面図である。ここで、図1は、図2の上視平面図であり、また、図3は、図2の下視平面図である。この半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of a semiconductor device 100 according to the first embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view along the line AA in FIG. Here, FIG. 1 is a top plan view of FIG. 2, and FIG. 3 is a bottom plan view of FIG. This semiconductor device 100 is mounted on a vehicle such as an automobile, for example, and is applied as a device for driving a vehicle electronic device.

図1〜図3に示されるように、本半導体装置100は、平面的に配置された4個の半導体素子10、20を備える。ここでは、4個の半導体素子10、20は、1個の第1の半導体素子10と1個の第2の半導体素子20との組が、左右に1組ずつ、計2組設けられたものとなっている。   As shown in FIGS. 1 to 3, the semiconductor device 100 includes four semiconductor elements 10 and 20 arranged in a plane. Here, the four semiconductor elements 10 and 20 are a set of one set of one first semiconductor element 10 and one second semiconductor element 20, one set on the left and right, for a total of two sets. It has become.

たとえば、第1の半導体素子10はIGBT(絶縁ゲート型バイポーラトランジスタ)10であり、第2の半導体素子20は、FWD(フライホイールダイオード)20である。そして、各組のIGBT10およびFWD20により、スイッチング回路が構成されている。   For example, the first semiconductor element 10 is an IGBT (insulated gate bipolar transistor) 10, and the second semiconductor element 20 is an FWD (flywheel diode) 20. Each set of IGBT 10 and FWD 20 constitutes a switching circuit.

これら各半導体素子10、20の両面は、当該半導体素子10、20の電極および放熱部材として機能する第1および第2の放熱板30、40にて挟まれている。本実施形態では、図2において、これら放熱板30、40のうち上側に位置する放熱板30を、第1の放熱板30とし、下側に位置する放熱板40を、第2の放熱板40とする。   Both surfaces of these semiconductor elements 10 and 20 are sandwiched between first and second heat radiation plates 30 and 40 that function as electrodes and heat radiation members of the semiconductor elements 10 and 20. In the present embodiment, in FIG. 2, the heat sink 30 located on the upper side among these heat sinks 30 and 40 is referred to as the first heat sink 30, and the heat sink 40 located on the lower side is the second heat sink 40. And

これら放熱板30、40は、一般的なリードフレーム材料などよりなるもので、たとえば、銅合金にニッケルメッキを施した板材により構成されている。ここで、第1および第2の放熱板30、40は、互いの内面30a、40aにて対向して配置されている。また、これら第1および第2の各放熱板30、40において、内面30a、40aとは反対側の面である外面30b、40bは放熱面30b、40bとして構成されている。   These heat sinks 30 and 40 are made of a general lead frame material or the like, and are made of, for example, a plate material obtained by applying nickel plating to a copper alloy. Here, the 1st and 2nd heat sinks 30 and 40 are arrange | positioned facing each other's inner surfaces 30a and 40a. In each of the first and second heat radiating plates 30 and 40, outer surfaces 30b and 40b, which are surfaces opposite to the inner surfaces 30a and 40a, are configured as heat radiating surfaces 30b and 40b.

本実施形態の半導体装置100においては、第2の放熱板40は、1個の平面略矩形の板材よりなるが、第1の放熱板30は、上記した2組の半導体素子10、20に応じて、2個の平面略矩形の放熱板31、32より構成されている。以下、図1〜図3の左右方向に対応して、2個の第1の放熱板31、32のうち、図1〜図3中の左側のものを第1の左側放熱板31、右側のものを第1の右側放熱板32ということにする。   In the semiconductor device 100 of the present embodiment, the second heat radiating plate 40 is made of a single plane substantially rectangular plate material, but the first heat radiating plate 30 corresponds to the two sets of semiconductor elements 10 and 20 described above. The two heat sinks 31 and 32 have a substantially rectangular plane. In the following, corresponding to the left-right direction in FIGS. 1 to 3, of the two first heat sinks 31 and 32, the left one in FIGS. This is referred to as the first right heat radiating plate 32.

そして、各半導体素子10、20は、これら第1および第2の放熱板30、40の内面30a、40aの間に挟まれており、両半導体素子10、20と第1および第2の放熱板30、40の内面30a、40aとの間は、はんだ50およびブロック体60を介して電気的・熱的に接続されている。   The semiconductor elements 10 and 20 are sandwiched between the inner surfaces 30a and 40a of the first and second heat radiating plates 30 and 40, and both the semiconductor elements 10 and 20 and the first and second heat radiating plates. The inner surfaces 30 a and 40 a of the terminals 30 and 40 are electrically and thermally connected via the solder 50 and the block body 60.

ブロック体60は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。そして、各半導体素子10、20、ブロック体60、第1および第2の放熱板30、40の内面30a、40aは、それぞれ、はんだ50によって接合され固定されている。   The block body 60 has a rectangular block shape excellent in electrical conductivity and thermal conductivity, and is usually made of copper, but molybdenum or the like may be used. The semiconductor elements 10, 20, the block body 60, and the inner surfaces 30 a, 40 a of the first and second heat radiating plates 30, 40 are joined and fixed by solder 50, respectively.

ここで、上記の各部を接続するはんだ50は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。   Here, the solder 50 that connects the above-described parts can be a solder material that is employed in the field of general semiconductor devices. For example, a lead-free solder such as a tin-copper alloy solder is employed. Can do.

そして、図1〜図3に示されるように、本実施形態の半導体装置100においては、一対の放熱板30、40およびこれに挟み込まれた半導体素子10、20、ブロック体60が、モールド樹脂70によって封止されている。このモールド樹脂70はエポキシ樹脂などの通常のモールド材料よりなり、成形金型を用いた樹脂成形によって作製されたものである。   1 to 3, in the semiconductor device 100 of the present embodiment, the pair of heat sinks 30 and 40, the semiconductor elements 10 and 20 and the block body 60 sandwiched between the heat sinks 30 and 40, are molded resin 70. It is sealed by. The mold resin 70 is made of a normal mold material such as an epoxy resin, and is produced by resin molding using a molding die.

また、図1に示されるように、第1および第2の放熱板30、40のそれぞれにおいて放熱面30b、40bが、モールド樹脂70から露出している。これにより、本実施形態の半導体装置100は、第1および第2の半導体素子10、20の両面のそれぞれにて、第1の放熱板30、第2の放熱板40を介した放熱が行われる両面放熱型の構成となっている。   Further, as shown in FIG. 1, the heat radiation surfaces 30 b and 40 b are exposed from the mold resin 70 in the first and second heat radiation plates 30 and 40, respectively. Thereby, in the semiconductor device 100 of the present embodiment, heat is radiated through the first heat radiating plate 30 and the second heat radiating plate 40 on both surfaces of the first and second semiconductor elements 10 and 20. It has a double-sided heat dissipation configuration.

また、第1および第2の放熱板30、40は、はんだ50やブロック体60を介して、両半導体素子10、20の各面の図示しない電極に電気的に接続されている。たとえば、第1の放熱板30、第2の放熱板40は、IGBT10のコレクタ側の電極およびFWD20のカソード側の電極、IGBT10のエミッタ側の電極およびFWD20のアノード側の電極となるものである。   The first and second heat sinks 30 and 40 are electrically connected to electrodes (not shown) on the respective surfaces of the semiconductor elements 10 and 20 via the solder 50 and the block body 60. For example, the first heat radiating plate 30 and the second heat radiating plate 40 serve as the collector side electrode of the IGBT 10, the cathode side electrode of the FWD 20, the emitter side electrode of the IGBT 10, and the anode side electrode of the FWD 20.

そして、図示しない端子が、第1の放熱板30および第2の放熱板40のそれぞれと一体に形成されており、各放熱板30、40はこの端子を介して外部と電気的に接続できるようになっている。   And the terminal which is not illustrated is integrally formed with each of the 1st heat sink 30 and the 2nd heat sink 40, and each heat sink 30 and 40 can be electrically connected with the exterior through this terminal. It has become.

また、図示しないが、モールド樹脂70の内部にてそれぞれのIGBT10の周囲には、放熱板30、40とは別体のリードフレームからなる制御端子が設けられている。この制御端子は、IGBT10のゲート端子や各種の検査用端子などとして構成されるものであり、モールド樹脂70内において、図示しないボンディングワイヤを介して、IGBT10と電気的に接続されている。   Although not shown, control terminals made of a lead frame separate from the heat sinks 30 and 40 are provided around the respective IGBTs 10 in the mold resin 70. The control terminal is configured as a gate terminal of the IGBT 10 or various inspection terminals, and is electrically connected to the IGBT 10 through a bonding wire (not shown) in the mold resin 70.

このような構成において、第2の放熱板40と半導体素子10、20との間に介在するブロック体60は、このIGBT10と上記制御端子とのワイヤボンディングを行うにあたって、上記ワイヤの高さを維持するために、IGBT10のワイヤボンディング面と第1および第2の放熱板30、40との間の高さを確保している。   In such a configuration, the block body 60 interposed between the second heat radiating plate 40 and the semiconductor elements 10 and 20 maintains the height of the wire when wire bonding is performed between the IGBT 10 and the control terminal. Therefore, the height between the wire bonding surface of the IGBT 10 and the first and second heat radiation plates 30 and 40 is ensured.

このように、本実施形態の半導体装置100は、互いの内面30a、40aにて対向する第1の放熱板30と第2の放熱板40との間に、複数個の半導体素子10、20が挟み込まれており、これら第1および第2の放熱板30、40とそれぞれの半導体素子10、20とが電気的および熱的に接続されている。   As described above, the semiconductor device 100 according to the present embodiment includes a plurality of semiconductor elements 10 and 20 between the first heat sink 30 and the second heat sink 40 facing each other on the inner surfaces 30a and 40a. The first and second radiator plates 30 and 40 and the respective semiconductor elements 10 and 20 are electrically and thermally connected to each other.

また、上述したように、各組のIGBT10およびFWD20により、スイッチング回路が構成されているが、個々の組に対して、それぞれ異なる電位の第1の放熱板31、32が電気的に接続されている。これにより、たとえば、第1の左側放熱板31から、モールド樹脂70内部の回路を介して、第1の右側放熱板32へ向かって、電流が流れるようになっている。   Further, as described above, each group of IGBT 10 and FWD 20 constitutes a switching circuit. However, the first radiator plates 31 and 32 having different potentials are electrically connected to each group. Yes. Thereby, for example, a current flows from the first left heat radiating plate 31 toward the first right heat radiating plate 32 through a circuit inside the mold resin 70.

つまり、本半導体装置100においては、第2の放熱板40は、1個の同電位を持つ放熱板として構成されているが、第1の放熱板30は、互いに電位の異なる2個の放熱板31、32、すなわち、第1の左側放熱板31と第2の右側放熱板32との集合体として構成されている。   That is, in the semiconductor device 100, the second heat radiating plate 40 is configured as one heat radiating plate having the same potential, but the first heat radiating plate 30 includes two heat radiating plates having different potentials. 31, 32, that is, an aggregate of the first left heat radiating plate 31 and the second right heat radiating plate 32.

そして、本実施形態では、互いに電位の異なる第1の左側放熱板31と第2の右側放熱板32との間に位置するモールド樹脂70の表面には、これら電位の異なる放熱板31、32の間に横たわるように溝80が設けられている。   In the present embodiment, the surfaces of the mold resin 70 positioned between the first left radiator plate 31 and the second right radiator plate 32 having different potentials are disposed on the surfaces of the radiator plates 31 and 32 having different potentials. A groove 80 is provided so as to lie in between.

ここでは、溝80は1個のものであってもよいが、図示例では、溝80は、並列に設けられた3個の溝81〜83により構成されている。つまり、本例の溝80は、3個の溝81〜83の集合体として構成されている。   Here, one groove 80 may be provided, but in the illustrated example, the groove 80 includes three grooves 81 to 83 provided in parallel. That is, the groove 80 of this example is configured as an aggregate of three grooves 81 to 83.

これら3個の溝81〜83は、同じ深さの溝であってもかまわないが、ここでは、各溝81〜83は、互いに深さの異なるものにより構成されている。すなわち、図2に示されるように、3個の溝81〜83のうち中央部に位置する溝82が、その両側に位置する溝81、83よりも深いものとなっている。   These three grooves 81 to 83 may be grooves having the same depth, but here, each of the grooves 81 to 83 is configured by different depths. That is, as shown in FIG. 2, the groove 82 located at the center of the three grooves 81 to 83 is deeper than the grooves 81 and 83 located on both sides thereof.

また、図1に示されるように、本実施形態の溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向(図1中の上下方向)における当該表面の両端部を横断するように、当該両端部の間に連続して設けられている。   Further, as shown in FIG. 1, the groove 80 of the present embodiment has a direction in which the heat radiating plates 31 and 32 having different potentials face each other on the surface of the mold resin 70 positioned between the heat radiating plates 31 and 32 having different electric potentials. Is provided continuously between the both ends so as to cross both ends of the surface in the direction orthogonal to the vertical direction (vertical direction in FIG. 1).

つまり、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、上記両端部の間の全体に渡って、図2に示されるような断面形状を有する3本の溝81〜83が形成されているのである。このようなモールド樹脂70への溝80の形成は、モールド樹脂70の型形成や切削加工などにより実現できる。   That is, on the surface of the mold resin 70 located between the heat radiation plates 31 and 32 having different potentials, the three grooves 81 to 81 having a cross-sectional shape as shown in FIG. 83 is formed. The formation of the groove 80 in the mold resin 70 can be realized by forming the mold resin 70, cutting, or the like.

次に、上記半導体装置100の製造方法について述べる。まず、上記図1〜図3においてモールド樹脂70が無いもの、すなわち、モールド樹脂70によって樹脂封止されるワークを作製する。   Next, a method for manufacturing the semiconductor device 100 will be described. First, a workpiece without the mold resin 70 in FIGS. 1 to 3, that is, a workpiece sealed with the mold resin 70 is prepared.

このワークは、第1の放熱板30、半導体素子10、20、ブロック体60、第2の放熱板40を、はんだ50を介して積層し接合するとともに、上記制御端子とIGBT10との間でワイヤボンディングを行うことにより、作製される。   The workpiece is formed by laminating and joining the first heat radiating plate 30, the semiconductor elements 10 and 20, the block body 60, and the second heat radiating plate 40 via the solder 50, and wire between the control terminal and the IGBT 10. It is produced by bonding.

次に、このワークをモールド樹脂70により封止する。この樹脂封止は、一般的なトランスファーモールド法などに用いられる成形金型を用いて行われる。この樹脂封止工程の終了後、必要に応じて、第1および第2の放熱板30、40の放熱面30b、40bに付着した樹脂のバリを除去する工程などを行うことにより、本実施形態の半導体装置100ができあがる。   Next, this work is sealed with a mold resin 70. This resin sealing is performed using a molding die used in a general transfer molding method or the like. After completion of this resin sealing step, this embodiment is performed by performing a step of removing resin burrs adhering to the heat radiating surfaces 30b, 40b of the first and second heat radiating plates 30, 40 as necessary. The semiconductor device 100 is completed.

そして、この半導体装置100はたとえば車両のインバータなどに適用される。この場合、この種の一般的な半導体装置と同様に、電気絶縁性のグリスを介して冷却装置に取り付けられる。   The semiconductor device 100 is applied to, for example, a vehicle inverter. In this case, like the general semiconductor device of this type, it is attached to the cooling device via electrically insulating grease.

図4は、本半導体装置100を冷却装置200に取り付けた状態を示す概略断面図である。本実施形態の半導体装置100においては、第1および第2の放熱板30、40のそれぞれの放熱面30b、40bの外側に、グリス210を塗布し、さらに絶縁基板220を設ける。   FIG. 4 is a schematic cross-sectional view showing a state in which the semiconductor device 100 is attached to the cooling device 200. In the semiconductor device 100 of this embodiment, grease 210 is applied to the outside of the heat radiation surfaces 30b and 40b of the first and second heat radiation plates 30 and 40, and an insulating substrate 220 is further provided.

ここで、グリス210はシリコーングリスなどよりなる電気絶縁性のものであり、絶縁基板220は、アルミナや窒化珪素などよりなる電気絶縁性の板材である。そして、これらグリス210および絶縁基板220を介して、各放熱面30b、40bの外側に冷却装置200を加圧して接触させる。この冷却装置200は、たとえば内部を冷却水が流れるものであり、半導体装置100からの熱を効果的に放熱するようにした一般的なものを採用できる。   Here, the grease 210 is an electrically insulating material made of silicone grease or the like, and the insulating substrate 220 is an electrically insulating plate material made of alumina or silicon nitride. Then, the cooling device 200 is pressurized and brought into contact with the outside of the heat radiating surfaces 30b and 40b via the grease 210 and the insulating substrate 220. As this cooling device 200, for example, cooling water flows inside, and a general device that effectively dissipates heat from the semiconductor device 100 can be adopted.

ここで、組み付け工程中にはグリス210に異物が混入しがちであり、その異物の混入などによって、グリス210の電気絶縁性が損なわれる可能性がある。そのため、上述したように、互いに異電位である第1の左側放熱板31の放熱面30bと第1の右側放熱板32の放熱面30bとの間では、一方の放熱面に塗布されたグリス210と他方の放熱面に塗布されたグリス210とが接触しないようにすることが必要である。   Here, foreign substances tend to be mixed into the grease 210 during the assembly process, and the electrical insulation of the grease 210 may be impaired due to the mixing of the foreign substances. Therefore, as described above, between the heat radiation surface 30b of the first left heat radiation plate 31 and the heat radiation surface 30b of the first right heat radiation plate 32 having different potentials, the grease 210 applied to one heat radiation surface. It is necessary to prevent the grease 210 applied to the other heat radiation surface from contacting.

この点を鑑みて、本実施形態によれば、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面に、上記溝80を設けている。それによれば、溝80が、電位の異なる放熱板31、32の間に横たわっているため、当該溝を設けない従来の場合よりも、電位の異なる放熱板31、32の間の沿面距離が大きくなる。   In view of this point, according to the present embodiment, the groove 80 is provided on the surface of the mold resin 70 located between the radiator plates 31 and 32 having different potentials. According to this, since the groove 80 lies between the heat radiation plates 31 and 32 having different potentials, the creepage distance between the heat radiation plates 31 and 32 having different potentials is larger than in the conventional case where the grooves are not provided. Become.

それとともに、本実施形態によれば、上記図3に示されるように、グリス210を介した半導体装置100の組み付けを行った場合、電位の異なる放熱板31、32の一方に塗布されたグリス210が、他方側へ溢れて来ても溝80に受け止められる。   In addition, according to the present embodiment, as shown in FIG. 3, when the semiconductor device 100 is assembled via the grease 210, the grease 210 applied to one of the radiator plates 31 and 32 having different potentials. However, even if it overflows to the other side, it is received by the groove 80.

本実施形態では、溝80を、並列に配置された3個の溝81〜83の集合体により構成し、中央部に位置する溝82を深く、その両側に位置する溝81、83を浅く形成している。そのため、図4に示されるように、当該両側の浅い各溝81、83が、溢れてきたグリス210を受け止める役目を果たし、中央部の深い溝82が上記沿面距離を確保する役目を果たすことになる。   In this embodiment, the groove 80 is constituted by an aggregate of three grooves 81 to 83 arranged in parallel, and the groove 82 located in the center is deep, and the grooves 81 and 83 located on both sides thereof are shallow. is doing. Therefore, as shown in FIG. 4, the shallow grooves 81 and 83 on both sides serve to receive the overflowing grease 210, and the deep groove 82 in the center serves to ensure the creepage distance. Become.

このように、本実施形態では、溝80を深さの異なる複数個の溝81〜83の集合体とすることにより、複数個の溝のそれぞれにグリス210を受ける機能、上記沿面距離を確保する機能を分担させた設計を行うことができる。その点では、溝80を1個の溝として構成する場合に比べて、好ましい。   Thus, in this embodiment, the groove | channel 80 is made into the aggregate | assembly of several groove | channels 81-83 from which depth differs, The function which receives the grease 210 in each of several groove | channel, and the said creepage distance are ensured. Designs with shared functions can be performed. In that respect, it is preferable compared to the case where the groove 80 is configured as one groove.

このように、本実施形態によれば、上記した溝80の作用により、グリスを介して、半導体装置100における第1および第2の放熱板30、40の放熱面30b、40bを冷却装置200に接触させるときに、第1の左側放熱板31の放熱面30bに設けたグリス210と第1の右側放熱板32の放熱面30bに設けたグリス210との接触を防止することができる。   Thus, according to the present embodiment, due to the action of the groove 80 described above, the heat radiating surfaces 30b and 40b of the first and second heat radiating plates 30 and 40 in the semiconductor device 100 are provided to the cooling device 200 via the grease. When contacting, the grease 210 provided on the heat radiating surface 30b of the first left heat radiating plate 31 and the grease 210 provided on the heat radiating surface 30b of the first right heat radiating plate 32 can be prevented.

また、上記図1に示したように、3本の溝81〜83すなわち本実施形態の溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部を横断するように、当該両端部の間に連続して設けられている。   Further, as shown in FIG. 1, the three grooves 81 to 83, that is, the groove 80 of the present embodiment, have different potentials on the surface of the mold resin 70 located between the heat radiation plates 31 and 32 having different potentials. The heat radiating plates 31 and 32 are continuously provided between the both ends so as to cross both ends of the surface in the direction orthogonal to the facing direction.

たとえば、本実施形態のような両面放熱型の構造では、モールド樹脂70による成形後、切削等により表裏の放熱面30b、40bを切削などにより平面加工して、当該放熱面30b、40bの平面度、平行度、厚さの精度を確保することで、放熱性の確保を図ることが行われる。   For example, in the double-sided heat dissipation type structure as in the present embodiment, after molding with the mold resin 70, the front and back heat dissipating surfaces 30b, 40b are processed by cutting or the like to obtain a flatness of the heat dissipating surfaces 30b, 40b. By ensuring the accuracy of parallelism and thickness, it is possible to ensure heat dissipation.

ここで、この切削の屑が溝80に入り込んだ場合には、これを取り除く必要があるが、本実施形態によれば、モールド樹脂70の表面の両端部のそれぞれにおいて溝80の断面形状がそのまま外部に露出した状態となっている。   Here, when the cutting waste enters the groove 80, it is necessary to remove it. However, according to the present embodiment, the cross-sectional shape of the groove 80 remains as it is at both ends of the surface of the mold resin 70. It is exposed to the outside.

そのため、洗浄やエアーの噴射等によって、溝80内に入り込んだ異物を、溝80の両端部から流し出すことができる。よって、本実施形態によれば、溝80内の異物の排出が容易になり、溝80の絶縁信頼性の確保の点で好ましい。   Therefore, the foreign matter that has entered the groove 80 can be flowed out from both ends of the groove 80 by cleaning, air injection, or the like. Therefore, according to the present embodiment, the foreign matter in the groove 80 can be easily discharged, which is preferable in terms of ensuring the insulation reliability of the groove 80.

(第2実施形態)
図5は、本発明の第2実施形態に係る半導体装置101の概略平面構成を示す図であり、図6は、図5中のB−B線に沿った概略断面図である。ここで、図5は、図6の上視平面図であり、また、図7は、図6の下視平面図である。上記第1実施形態との相違点を中心に述べる。
(Second Embodiment)
FIG. 5 is a diagram showing a schematic plan configuration of a semiconductor device 101 according to the second embodiment of the present invention, and FIG. 6 is a schematic cross-sectional view along the line BB in FIG. Here, FIG. 5 is a top plan view of FIG. 6, and FIG. 7 is a bottom plan view of FIG. 6. The difference from the first embodiment will be mainly described.

本実施形態の半導体装置101においても、第2の放熱板40は、1個の同電位を持つ放熱板として構成され、第1の放熱板30は、互いに電位の異なる第1の左側放熱板31と第2の右側放熱板32との集合体として構成されている。   Also in the semiconductor device 101 of the present embodiment, the second heat radiating plate 40 is configured as one heat radiating plate having the same potential, and the first heat radiating plate 30 is a first left heat radiating plate 31 having a different potential. And the second right heat radiating plate 32.

ここで、本実施形態では、上記第1実施形態と同様に、モールド樹脂70の表面に、互いに電位の異なる放熱板31、32の間に横たわる溝84を設けている。しかし、上記第1実施形態の溝80は閉塞された底部を有する凹部として構成されていた。   Here, in the present embodiment, as in the first embodiment, a groove 84 lying between the radiator plates 31 and 32 having different potentials is provided on the surface of the mold resin 70. However, the groove 80 of the first embodiment is configured as a recess having a closed bottom.

それに対し、本実施形態の溝84は、モールド樹脂70のうち電位の異なる放熱板31、32の間に位置する部位において、第1の放熱板30から第2の放熱板40へ向かってモールド樹脂70および第2の放熱板40の両方を貫通する貫通穴84として構成されている。   On the other hand, the groove 84 according to the present embodiment is formed from the first heat radiating plate 30 toward the second heat radiating plate 40 at a portion located between the heat radiating plates 31 and 32 having different potentials in the mold resin 70. It is configured as a through hole 84 that penetrates both the 70 and the second heat dissipation plate 40.

ここでは、図5〜図7に示されるように、第2の放熱板40において内面40aから放熱面40bまで貫通する穴40c、すなわち第2の放熱板40を厚さ方向に貫通する開口部40cが設けられている。この開口部40cは、第2の放熱板40に対してプレス加工などにより形成することができる。   Here, as shown in FIGS. 5 to 7, in the second heat radiating plate 40, a hole 40 c that penetrates from the inner surface 40 a to the heat radiating surface 40 b, that is, an opening 40 c that penetrates the second heat radiating plate 40 in the thickness direction. Is provided. The opening 40c can be formed on the second heat radiating plate 40 by pressing or the like.

そして、上記溝としての貫通穴84は、モールド樹脂70からこの開口部40cを通って第2の放熱板40の放熱面40bまで突き抜けた形となっている。さらに、この貫通穴84は、第1の放熱板30側の内面に段差部85を持った段付き内孔形状をなす。   The through hole 84 as the groove has a shape that penetrates from the mold resin 70 through the opening 40 c to the heat radiating surface 40 b of the second heat radiating plate 40. Further, the through hole 84 has a stepped inner hole shape having a stepped portion 85 on the inner surface on the first heat radiating plate 30 side.

つまり、貫通穴84における第1の放熱板30寄りの内面に段差部85を設けることにより、この段差部85を境として、貫通穴84における第1の放熱板30側の開口部が広がった形となっている。   That is, by providing the stepped portion 85 on the inner surface of the through hole 84 near the first heat radiating plate 30, the opening on the first heat radiating plate 30 side of the through hole 84 is expanded with the stepped portion 85 as a boundary. It has become.

また、上記第1実施形態の溝80(図1参照)は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、当該電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部の全体を横断していたが、本実施形態の溝としての貫通穴84は、当該両端部には設けられず、当該両端部の間の一部に設けられている。   Moreover, the groove | channel 80 (refer FIG. 1) of the said 1st Embodiment is the direction where the said heat sinks 31 and 32 from which the said electric potential opposes on the surface of the mold resin 70 located between the heat sinks 31 and 32 from which an electric potential differs. However, the through hole 84 as a groove in the present embodiment is not provided in the both end portions but provided in a part between the both end portions. It has been.

これは、溝を貫通穴84としたが故に、モールド樹脂70の分断を防止するためである。なお、本実施形態のような貫通穴84も、上記第1実施形態の溝80と同様に、型加工や切削加工などにより形成することができる。   This is to prevent the mold resin 70 from being divided because the groove is the through hole 84. Note that the through hole 84 as in the present embodiment can also be formed by die machining, cutting, or the like, similar to the groove 80 in the first embodiment.

ここで、図8は、本実施形態の半導体装置101にグリス210および絶縁基板220を組み付けた状態を示す概略断面図である。本実施形態の半導体装置101も、上記第1実施形態のものと同様に、製造することができる。   Here, FIG. 8 is a schematic cross-sectional view showing a state in which the grease 210 and the insulating substrate 220 are assembled to the semiconductor device 101 of the present embodiment. The semiconductor device 101 of the present embodiment can also be manufactured in the same manner as in the first embodiment.

そして、図8に示されるように、第1および第2の放熱板30、40のそれぞれの放熱面30b、40bの外側に、グリス210を塗布し、さらに絶縁基板220を設ける。その後は、上記第1実施形態と同様に、グリス210および絶縁基板220を介して、各放熱面30b、40bの外側に図示しない冷却装置200を加圧して接触させる。こうして、本実施形態によっても半導体装置101が冷却装置200に組み付けられる。   Then, as shown in FIG. 8, grease 210 is applied to the outside of the heat radiation surfaces 30 b and 40 b of the first and second heat radiation plates 30 and 40, and an insulating substrate 220 is further provided. Thereafter, similarly to the first embodiment, the cooling device 200 (not shown) is pressed and brought into contact with the outside of the heat radiation surfaces 30b and 40b via the grease 210 and the insulating substrate 220. Thus, the semiconductor device 101 is assembled to the cooling device 200 also in this embodiment.

本実施形態によっても、モールド樹脂70の表面に、電位の異なる放熱板31、32の間に横たわる溝84を設けているため、従来よりも、上記した沿面距離の増大が図れ、且つ、上記したような溢れてくるグリス210の受け止めが実現できる。そのため、電位の異なる放熱板31、32の一方に設けたグリス210と他方に設けたグリス210との接触を防止することができる。   Also according to the present embodiment, since the groove 84 lying between the heat radiation plates 31 and 32 having different potentials is provided on the surface of the mold resin 70, the creeping distance can be increased as compared with the conventional case, and the above described Such overflowing grease 210 can be received. Therefore, it is possible to prevent the grease 210 provided on one of the heat radiation plates 31 and 32 having different potentials from contacting the grease 210 provided on the other.

また、本実施形態では、溝を上記したような貫通穴84として構成しているため、溝の底部が開口したものとなり、当該溝に入り込んだ異物を、開口した底部側へ向かって排出しやすい。つまり、本実施形態によれば、溝である貫通穴84内の異物の排出が容易になり、溝としての絶縁信頼性の確保の点で好ましい。   Moreover, in this embodiment, since the groove is configured as the through hole 84 as described above, the bottom of the groove is opened, and foreign matter that has entered the groove is easily discharged toward the opened bottom. . That is, according to the present embodiment, it becomes easy to discharge foreign matter in the through hole 84 that is a groove, which is preferable in terms of ensuring insulation reliability as a groove.

また、本実施形態の溝としての貫通穴84は、上記段差部85を有しているので、図8に示されるように、半導体装置101の組み付け時に貫通穴84に流れ込むグリス210を、この段差部85にて受けることができる。その結果、第2の放熱板40側までグリス210を落下させないようにすることができる。   In addition, since the through hole 84 as the groove of the present embodiment has the stepped portion 85, as shown in FIG. 8, the grease 210 that flows into the through hole 84 when the semiconductor device 101 is assembled is removed from the stepped portion. Part 85 can be received. As a result, it is possible to prevent the grease 210 from dropping to the second heat radiation plate 40 side.

また、図8において、第2の放熱板40に対する絶縁基板220の組み付けを行う前に、第1の放熱板30に対してグリス210を介した絶縁基板220の組み付けを行うようにすれば、第1の左側放熱板31と第1の右側放熱板32との間のグリス210の接触の有無を、貫通穴84における第2の放熱板40側の開口部から外観にて確認することが可能である。   Further, in FIG. 8, if the insulating substrate 220 is assembled to the first heat radiating plate 30 via the grease 210 before the insulating substrate 220 is assembled to the second heat radiating plate 40, The presence or absence of contact of the grease 210 between the first left radiator plate 31 and the first right radiator plate 32 can be confirmed from the appearance of the through hole 84 on the second radiator plate 40 side. is there.

なお、上記図5〜図7に示される例では、貫通穴84には上記段差部85が設けられているが、本実施形態における溝としての貫通穴84としては、そのような段差部を持たないストレートな内側面を持つ貫通穴であってもよい。   In the example shown in FIGS. 5 to 7, the step portion 85 is provided in the through hole 84. However, the through hole 84 as a groove in the present embodiment has such a step portion. It may be a through hole with no straight inner surface.

(第3実施形態)
図9は、本発明の第3実施形態に係る半導体装置における第2の放熱板40の単体構成を示す斜視図である。本実施形態の半導体装置は、上記第2実施形態において上記図5〜図7に示した半導体装置と同様に、溝としての貫通穴を有するものであり、そのような構成において、第2の放熱板40を変形したところが相違する。
(Third embodiment)
FIG. 9 is a perspective view showing a single structure of the second heat sink 40 in the semiconductor device according to the third embodiment of the present invention. The semiconductor device of the present embodiment has a through hole as a groove in the second embodiment, similarly to the semiconductor device shown in FIGS. 5 to 7. In such a configuration, the second heat dissipation is performed. The difference is that the plate 40 is deformed.

上記第2実施形態では、1個の同電位を持つ放熱板としての第2の放熱板40において、上記溝としての貫通穴84を設けるために、第2の放熱板40に開口部40cを設けていた。   In the second embodiment, in the second heat radiating plate 40 as a single heat radiating plate having the same potential, an opening 40c is provided in the second heat radiating plate 40 in order to provide the through hole 84 as the groove. It was.

そのため、上記図5に示されるように、異なる電位の放熱板31、32の配列方向と直交する方向における第2の放熱板40の幅は、それぞれの第1の放熱板31、32の幅よりも大きいものとなっていた。逆に言えば、半導体装置の体格の小型化を維持するためには、限られた第2の放熱板40の幅の中で、第1の放熱板31、32の幅を抑えなければならなくなってくる。   Therefore, as shown in FIG. 5, the width of the second heat sink 40 in the direction orthogonal to the arrangement direction of the heat sinks 31 and 32 having different potentials is larger than the width of the first heat sinks 31 and 32. Was also big. Conversely, in order to maintain the miniaturization of the physique of the semiconductor device, the width of the first heat radiation plates 31 and 32 must be suppressed within the limited width of the second heat radiation plate 40. Come.

これに対して、本実施形態では、図9に示されるように、第2の放熱板40における貫通穴84の間を連結する2本の連結部40dを、第2の放熱板40の放熱面40bと平行な面内において当該放熱面40bよりも外側に張り出させている。   On the other hand, in this embodiment, as shown in FIG. 9, the two connecting portions 40 d that connect the through holes 84 in the second heat radiating plate 40 are replaced with the heat radiating surface of the second heat radiating plate 40. In the plane parallel to 40b, it projects outward from the heat radiating surface 40b.

そして、この2本の連結部40dに挟まれている部分が、第2の放熱板40における開口部40cであり、上記第2実施形態と同様に、この開口部40cを貫通穴84が通るようになっている。つまり、連結部40dは、貫通穴84を回避し貫通穴84と干渉しない位置にある。また、図示しないが、この連結部40dは、電気絶縁性の確保のために、上記モールド樹脂70により封止されたものとなっている。   And the part pinched by these two connection parts 40d is the opening part 40c in the 2nd heat sink 40 so that the through-hole 84 may pass through this opening part 40c similarly to the said 2nd Embodiment. It has become. That is, the connecting portion 40d is in a position that avoids the through hole 84 and does not interfere with the through hole 84. Although not shown, the connecting portion 40d is sealed with the mold resin 70 in order to ensure electrical insulation.

ここで、この連結部40dは、プレス加工などによる一体成形によるものでもよいし、溶接やはんだ付けなどによる別体のものであってもよい。つまり、本実施形態の第2の放熱板40は、1枚の板材から一体的に成形されたものでもよいし、連結部40dとその両側の部位がそれぞれ別体の接合されたものとして構成されたものであってもよい。   Here, the connecting portion 40d may be formed by integral molding by pressing or the like, or may be a separate body by welding or soldering. That is, the second heat radiating plate 40 of the present embodiment may be formed integrally from a single plate material, or the connecting portion 40d and the portions on both sides thereof are joined separately. It may be.

本実施形態によれば、上記第2実施形態と同様の効果が発揮される。また、本実施形態によれば、第2の放熱板40における連結部40dが、第2の放熱板40の放熱面40bと平行な面内において当該放熱面40bよりも外側に張り出した分、貫通穴84を極力大きくすることができる。   According to this embodiment, the same effect as the second embodiment is exhibited. Further, according to the present embodiment, the connecting portion 40d in the second heat radiating plate 40 protrudes outside the heat radiating surface 40b in a plane parallel to the heat radiating surface 40b of the second heat radiating plate 40. The hole 84 can be made as large as possible.

そして、貫通穴84を大きくできるということは、第1の放熱板30側において当該貫通穴84を挟んで対向する第1の左側放熱板31および第1の右側放熱板32について、放熱面30bを大きくできることにつながる。そして、このことは、結果的に、第1の放熱板30の放熱面30bを大きくすることになる。   The fact that the through hole 84 can be enlarged means that the heat radiating surface 30b of the first left heat radiating plate 31 and the first right heat radiating plate 32 facing each other with the through hole 84 interposed therebetween on the first heat radiating plate 30 side. It leads to being able to grow. As a result, the heat dissipation surface 30b of the first heat dissipation plate 30 is enlarged.

(他の実施形態)
なお、上記図1〜図3に示した例では、溝80は、電位の異なる放熱板31、32の間に位置するモールド樹脂70の表面において、電位の異なる放熱板31、32が対向する方向と直交する方向における当該表面の両端部の全体を横断していたが、上記図2に示すような断面形状の溝80が、当該両端部の間の一部にのみ設けられていてもよい。
(Other embodiments)
In the example shown in FIGS. 1 to 3, the groove 80 has a direction in which the heat radiation plates 31 and 32 having different potentials face each other on the surface of the mold resin 70 positioned between the heat radiation plates 31 and 32 having different potentials. However, the groove 80 having a cross-sectional shape as shown in FIG. 2 may be provided only in a part between the both end portions.

また、上記図1〜図3では、複数個の溝81〜83よりなる溝80として、3個の溝81〜83の集合体が挙げられていたが、複数個の溝よりなるものとしては、2個の溝を並列に配置したものでもよいし、4個以上の溝を並列に配置したものでもよい。   1 to 3, an aggregate of three grooves 81 to 83 has been cited as the groove 80 composed of a plurality of grooves 81 to 83. Two grooves may be arranged in parallel, or four or more grooves may be arranged in parallel.

また、溝として3個以上の溝を設けた場合、たとえば5個の溝の集合体とした場合には、中央部側に位置する2個の溝が、その両側に位置する各1個の溝よりも深いものである構成であってもよい。さらには、当該溝を複数個の溝により構成し且つ互いの深さを変える場合は、中央部側のものがその両側のものよりも浅いものであってもよい。   Further, when three or more grooves are provided as grooves, for example, when an aggregate of five grooves is formed, two grooves located on the center side are each one groove located on both sides thereof. The configuration may be deeper than that. Furthermore, when the said groove | channel is comprised with a some groove | channel and the mutual depth is changed, the thing of a center part side may be shallower than the thing of the both sides.

また、溝80を複数個の溝81〜83により構成する場合、上記図1〜図3では、これら複数個の溝81〜83が隙間なく隣接していたが、図10に示されるように、個々の溝81、82、83が離れて配置されていてもよい。   Further, when the groove 80 is constituted by a plurality of grooves 81 to 83, in FIGS. 1 to 3, the plurality of grooves 81 to 83 are adjacent to each other without a gap, but as shown in FIG. Individual grooves 81, 82, 83 may be arranged separately.

また、上記した半導体素子の数や配置などによっては、第1の放熱板30と第2の放熱板40との間に形成される回路構成も異なってくる。そうすると、第1の放熱板30および第2の放熱板40の一方だけでなく、両方が、電位の異なる複数個の放熱板より構成されたものであってもよい。この場合、第1の放熱板30側、第2の放熱板40側のそれぞれにおいて、隣り合う異電位の放熱板の間に上記溝80を設ければよい。   Further, depending on the number and arrangement of the semiconductor elements described above, the circuit configuration formed between the first heat sink 30 and the second heat sink 40 also differs. Then, not only one of the first heat radiating plate 30 and the second heat radiating plate 40 but both may be constituted by a plurality of heat radiating plates having different potentials. In this case, the groove 80 may be provided between adjacent heat sinks of different potentials on the first heat sink 30 side and the second heat sink 40 side.

また、第1の放熱板30および第2の放熱板40の両方が、電位の異なる複数個の放熱板より構成されている場合、モールド樹脂70の表面のうち異電位の放熱板の間に位置する部位が、第1の放熱板30側と第2の放熱板40側とで同じ位置つまり重なる位置にあれば、これら両部位をつなぐ貫通穴をモールド樹脂70に形成してもよい。そして、この貫通穴を、第1の放熱板側の溝および第2の放熱板側の溝として兼用してもよい。   Moreover, when both the 1st heat sink 30 and the 2nd heat sink 40 are comprised from several heat sinks from which an electric potential differs, the site | part located between the heat sinks of different electric potential among the surfaces of the mold resin 70 However, if the first heat radiating plate 30 side and the second heat radiating plate 40 side are at the same position, that is, the overlapping position, a through hole that connects these two portions may be formed in the mold resin 70. And this through-hole may be used also as the groove | channel on the 1st heat sink side and the groove | channel on the 2nd heat sink side.

また、上記の各実施形態では、第1の放熱板30は、2個の異なる電位の放熱板31、32より構成されていたが、第1の放熱板30は、3個以上の異なる電位の放熱板の集合体として構成されていてもよい。この場合、それぞれの隣り合う異電位の放熱板の間に、上記同様の溝を設ければよい。また、このことは、第2の放熱板が異電位の複数個の放熱板より構成されている場合でも同様である。   In each of the above embodiments, the first heat radiating plate 30 is composed of two heat radiating plates 31 and 32 having different potentials. However, the first heat radiating plate 30 has three or more different potentials. You may be comprised as the aggregate | assembly of a heat sink. In this case, a groove similar to the above may be provided between the adjacent heat dissipating plates of different potentials. This is the same even when the second heat radiating plate is composed of a plurality of heat radiating plates having different potentials.

さらに、第1および第2の放熱板30、40に挟まれる半導体素子としては、これら放熱板30、40を電極や放熱部材として用いることが可能なものであれば、上記したIGBT10やFWD20でなくてもよく、たとえば、MOSトランジスタなどであってもよい。また、半導体素子の数は、複数個であればよく、上記実施形態に限定されるものではない。   Furthermore, as a semiconductor element sandwiched between the first and second heat sinks 30 and 40, as long as these heat sinks 30 and 40 can be used as electrodes or heat dissipating members, they are not the IGBT 10 or the FWD 20 described above. For example, a MOS transistor or the like may be used. Moreover, the number of semiconductor elements should just be plural, and is not limited to the said embodiment.

また、上述したように、ブロック体60は、半導体素子10、20と第1および第2の放熱板30、40との間に介在し、これら両者間の高さを確保するなどの役割を有するものであるが、可能であるならば、上記各実施形態において、ブロック体60は存在しないものであってもよい。   Further, as described above, the block body 60 is interposed between the semiconductor elements 10 and 20 and the first and second heat sinks 30 and 40 and has a role of ensuring the height between them. However, if possible, in each of the above embodiments, the block body 60 may not exist.

本発明の第1実施形態に係る半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment of the present invention. 図1中のA−A線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the AA in FIG. 図2の下視平面図である。FIG. 3 is a bottom plan view of FIG. 2. 上記第1実施形態の半導体装置を冷却装置に取り付けた状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which attached the semiconductor device of the said 1st Embodiment to the cooling device. 本発明の第2実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 2nd Embodiment of this invention. 図5中のB−B線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the BB line in FIG. 図6の下視平面図である。FIG. 7 is a bottom plan view of FIG. 6. 上記第2実施形態の半導体装置にグリスおよび絶縁基板を組み付けた状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which assembled | attached the grease and the insulated substrate to the semiconductor device of the said 2nd Embodiment. 本発明の第3実施形態に係る半導体装置における第2の放熱板の単体構成を示す斜視図である。It is a perspective view which shows the single-piece | unit structure of the 2nd heat sink in the semiconductor device which concerns on 3rd Embodiment of this invention. 他の実施形態を示す概略断面図である。It is a schematic sectional drawing which shows other embodiment.

符号の説明Explanation of symbols

10…半導体素子としてのIGBT、20…半導体素子としてのFWD、
30…第1の放熱板、30a…第1の放熱板の内面、
30b…第1の放熱板の放熱面、
31…電位の異なる放熱板としての第1の左側放熱板、
32…電位の異なる放熱板としての第1の右側放熱板、40…第2の放熱板、
40a…第2の放熱板の内面、40b…第2の放熱板の放熱面、40d…連結部、
70…モールド樹脂、80…溝、81〜83…複数個の溝、
84…溝としての貫通穴、85…段差部。
10 ... IGBT as a semiconductor element, 20 ... FWD as a semiconductor element,
30 ... 1st heat sink, 30a ... Inner surface of 1st heat sink,
30b ... the heat radiation surface of the first heat radiation plate,
31 ... 1st left-hand side heat sink as a heat sink with different electric potential,
32 ... 1st right side heat sink as a heat sink with different electric potential, 40 ... 2nd heat sink,
40a ... inner surface of the second heat radiating plate, 40b ... heat radiating surface of the second heat radiating plate, 40d ... connection portion,
70 ... Mold resin, 80 ... Groove, 81-83 ... Multiple grooves,
84 ... Through hole as a groove, 85 ... Step part.

Claims (8)

互いの内面(30a、40a)にて対向する第1の放熱板(30)と第2の放熱板(40)との間に、複数個の半導体素子(10、20)が挟み込まれており、
前記第1および第2の放熱板(30、40)とそれぞれの前記半導体素子(10、20)とが電気的および熱的に接続されており、
前記第1および第2の放熱板(30、40)および前記半導体素子(10、20)が包み込まれるようにモールド樹脂(70)で封止されており、
前記第1および第2の放熱板(30、40)における前記内面(30a、40a)とは反対側の外面が放熱面(30b、40b)として前記モールド樹脂(70)から露出している半導体装置において、
前記第1および第2の放熱板(30、40)の少なくとも一方は、互いに電位の異なる複数個の放熱板(31、32)より構成されており、
前記電位の異なる放熱板(31、32)の間に位置する前記モールド樹脂(70)の表面には、当該電位の異なる放熱板(31、32)の間に横たわるように溝(80、84)が設けられていることを特徴とする半導体装置。
A plurality of semiconductor elements (10, 20) are sandwiched between the first heat radiating plate (30) and the second heat radiating plate (40) facing each other on the inner surfaces (30a, 40a),
The first and second heat sinks (30, 40) and the respective semiconductor elements (10, 20) are electrically and thermally connected;
The first and second heat radiating plates (30, 40) and the semiconductor element (10, 20) are encapsulated with a mold resin (70),
A semiconductor device in which outer surfaces of the first and second heat radiating plates (30, 40) opposite to the inner surfaces (30a, 40a) are exposed from the mold resin (70) as heat radiating surfaces (30b, 40b). In
At least one of the first and second heat radiating plates (30, 40) is composed of a plurality of heat radiating plates (31, 32) having different potentials.
On the surface of the mold resin (70) positioned between the heat sinks (31, 32) having different potentials, grooves (80, 84) are laid between the heat sinks (31, 32) having different potentials. A semiconductor device is provided.
前記電位の異なる放熱板(31、32)の間に位置する前記モールド樹脂(70)の表面においては、前記電位の異なる放熱板(31、32)が対向する方向と直交する方向における当該表面の両端部を連続して横断するように、前記溝(80)が設けられていることを特徴とする請求項1に記載の半導体装置。 On the surface of the mold resin (70) located between the heat radiating plates (31, 32) having different potentials, the surface of the surface in a direction orthogonal to the direction in which the heat radiating plates (31, 32) having different potentials face each other. The semiconductor device according to claim 1, wherein the groove is provided so as to continuously traverse both ends. 前記溝(80)は、並列に設けられた複数個の溝(81〜83)として構成されていることを特徴とする請求項1または2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the groove (80) is configured as a plurality of grooves (81 to 83) provided in parallel. 前記複数個の溝(81〜83)は、互いに深さの異なるものにより構成されていることを特徴とする請求項3に記載の半導体装置。 The semiconductor device according to claim 3, wherein the plurality of grooves (81 to 83) are configured with different depths. 前記複数個の溝(81〜83)は、少なくとも3個並列に設けられたものであって、これら複数個の溝(81〜83)のうち中央部側に位置する溝(82)が、当該中央部側に位置する溝(82)の両側に位置する溝(81、83)よりも深いものであることを特徴とする請求項4に記載の半導体装置。 The plurality of grooves (81-83) are provided in parallel with each other, and the groove (82) positioned on the center side among the plurality of grooves (81-83) The semiconductor device according to claim 4, wherein the semiconductor device is deeper than the grooves (81, 83) located on both sides of the groove (82) located on the center side. 前記第1および第2の放熱板(30、40)のうち前記第1の放熱板(30)が前記電位の異なる複数個の放熱板(31、32)より構成されており、
前記溝は、前記モールド樹脂(70)のうち前記電位の異なる放熱板(31、32)の間に位置する部位において前記第1の放熱板(30)から前記第2の放熱板(40)へ向かって前記モールド樹脂(70)および前記第2の放熱板(40)を貫通する貫通穴(84)として構成されていることを特徴とする請求項1に記載の半導体装置。
Of the first and second radiator plates (30, 40), the first radiator plate (30) is composed of a plurality of radiator plates (31, 32) having different potentials,
The groove extends from the first heat radiating plate (30) to the second heat radiating plate (40) in a portion of the mold resin (70) located between the heat radiating plates (31, 32) having different potentials. 2. The semiconductor device according to claim 1, wherein the semiconductor device is configured as a through hole (84) penetrating the mold resin (70) and the second heat radiating plate (40).
前記貫通穴(84)における前記第1の放熱板(30)寄りの内面には、前記貫通穴(84)における前記第1の放熱板(30)側の開口部に向かって広がるように段差をなす段差部(85)が設けられていることを特徴とする請求項6に記載の半導体装置。 A step is formed on the inner surface of the through hole (84) near the first heat radiating plate (30) so as to expand toward the opening of the through hole (84) on the first heat radiating plate (30) side. The semiconductor device according to claim 6, wherein a step portion (85) is provided. 前記第2の放熱板(40)における前記貫通穴(84)の間を連結する連結部(40d)は、前記第2の放熱板(40)の前記放熱面(40b)よりも外側に張り出しており、
前記連結部(40d)は前記モールド樹脂(70)により封止されていることを特徴とする請求項6または7に記載の半導体装置。
The connecting portion (40d) for connecting the through holes (84) in the second heat radiating plate (40) projects outward from the heat radiating surface (40b) of the second heat radiating plate (40). And
The semiconductor device according to claim 6 or 7, wherein the connecting portion (40d) is sealed with the mold resin (70).
JP2007043374A 2007-02-23 2007-02-23 Semiconductor device Expired - Fee Related JP5076549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043374A JP5076549B2 (en) 2007-02-23 2007-02-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043374A JP5076549B2 (en) 2007-02-23 2007-02-23 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008210829A true JP2008210829A (en) 2008-09-11
JP5076549B2 JP5076549B2 (en) 2012-11-21

Family

ID=39786914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043374A Expired - Fee Related JP5076549B2 (en) 2007-02-23 2007-02-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5076549B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097967A (en) * 2008-10-14 2010-04-30 Denso Corp Semiconductor device
JP2011249410A (en) * 2010-05-24 2011-12-08 Denso Corp Semiconductor device
JP2012178589A (en) * 2012-04-25 2012-09-13 Denso Corp Semiconductor device
JP2013080835A (en) * 2011-10-04 2013-05-02 Denso Corp Semiconductor device and manufacturing method of the same
JP2015159258A (en) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same
JP2015159256A (en) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same
CN106489196A (en) * 2014-07-09 2017-03-08 三菱电机株式会社 Semiconductor device
JP2017059606A (en) * 2015-09-15 2017-03-23 トヨタ自動車株式会社 Semiconductor device
JP2018522423A (en) * 2015-08-07 2018-08-09 ヴィシェイ デール エレクトロニクス エルエルシー Molded body and electrical device with molded body for high voltage applications
US10157815B2 (en) 2015-12-04 2018-12-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2021068779A (en) * 2019-10-21 2021-04-30 三菱電機株式会社 Non-isolated power module
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11331257B2 (en) 2012-04-20 2022-05-17 Klox Technologies Inc. Biophotonic compositions and methods for providing biophotonic treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208411A (en) * 2002-12-25 2004-07-22 Denso Corp Semiconductor module for half bridge circuit
JP2004311905A (en) * 2003-04-10 2004-11-04 Denso Corp Semiconductor module mounting structure
JP2005310987A (en) * 2004-04-20 2005-11-04 Denso Corp Semiconductor-module mounting structure, card-shaped semiconductor module and heat-receiving member for joining the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208411A (en) * 2002-12-25 2004-07-22 Denso Corp Semiconductor module for half bridge circuit
JP2004311905A (en) * 2003-04-10 2004-11-04 Denso Corp Semiconductor module mounting structure
JP2005310987A (en) * 2004-04-20 2005-11-04 Denso Corp Semiconductor-module mounting structure, card-shaped semiconductor module and heat-receiving member for joining the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097967A (en) * 2008-10-14 2010-04-30 Denso Corp Semiconductor device
JP2011249410A (en) * 2010-05-24 2011-12-08 Denso Corp Semiconductor device
JP2013080835A (en) * 2011-10-04 2013-05-02 Denso Corp Semiconductor device and manufacturing method of the same
US11723854B2 (en) 2012-04-20 2023-08-15 Fle International S.R.L. Biophotonic compositions and methods for providing biophotonic treatment
US11331257B2 (en) 2012-04-20 2022-05-17 Klox Technologies Inc. Biophotonic compositions and methods for providing biophotonic treatment
JP2012178589A (en) * 2012-04-25 2012-09-13 Denso Corp Semiconductor device
JP2015159258A (en) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same
JP2015159256A (en) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same
US10096566B2 (en) 2014-07-09 2018-10-09 Mitsubishi Electric Corporation Semiconductor device
JPWO2016006054A1 (en) * 2014-07-09 2017-04-27 三菱電機株式会社 Semiconductor device
CN106489196A (en) * 2014-07-09 2017-03-08 三菱电机株式会社 Semiconductor device
CN106489196B (en) * 2014-07-09 2019-04-12 三菱电机株式会社 Semiconductor device
US10529682B2 (en) 2014-07-09 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
DE112014006793B4 (en) 2014-07-09 2020-07-23 Mitsubishi Electric Corporation Semiconductor device
JP7042738B2 (en) 2015-08-07 2022-03-28 ヴィシェイ デール エレクトロニクス エルエルシー Molds and electrical equipment with moldings for high voltage applications
JP2018522423A (en) * 2015-08-07 2018-08-09 ヴィシェイ デール エレクトロニクス エルエルシー Molded body and electrical device with molded body for high voltage applications
JP2017059606A (en) * 2015-09-15 2017-03-23 トヨタ自動車株式会社 Semiconductor device
US10157815B2 (en) 2015-12-04 2018-12-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11823996B2 (en) 2017-08-25 2023-11-21 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
JP2021068779A (en) * 2019-10-21 2021-04-30 三菱電機株式会社 Non-isolated power module
JP7154202B2 (en) 2019-10-21 2022-10-17 三菱電機株式会社 Non-isolated power module

Also Published As

Publication number Publication date
JP5076549B2 (en) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5076549B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
WO2013021647A1 (en) Semiconductor module, semiconductor device provided with semiconductor module, and method for manufacturing semiconductor module
JP7159620B2 (en) Semiconductor devices, cooling modules, power converters and electric vehicles
WO2021002166A1 (en) Semiconductor device
JP2006237429A (en) Semiconductor device, member for electrode and manufacturing method thereof
US9159715B2 (en) Miniaturized semiconductor device
JP2006303290A (en) Semiconductor device
JP2023024670A (en) Semiconductor device
CN111433909B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2010034350A (en) Semiconductor device
CN112786556A (en) Semiconductor device and method for manufacturing semiconductor device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2016195222A (en) Connection structure
TWI716075B (en) Power module
JP4910889B2 (en) Semiconductor device
US10950526B2 (en) Semiconductor device
KR20180087330A (en) Metal slug for double sided cooling of power module
JP7118205B1 (en) Semiconductor device and semiconductor module using the same
JP2010062491A (en) Semiconductor device and composite semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7413668B2 (en) Semiconductor device and its manufacturing method
JP7147186B2 (en) semiconductor equipment
KR20170069322A (en) Power module
JP2017054855A (en) Semiconductor device, and semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees