JP2015159258A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2015159258A JP2015159258A JP2014034552A JP2014034552A JP2015159258A JP 2015159258 A JP2015159258 A JP 2015159258A JP 2014034552 A JP2014034552 A JP 2014034552A JP 2014034552 A JP2014034552 A JP 2014034552A JP 2015159258 A JP2015159258 A JP 2015159258A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- radiating plate
- heat radiating
- side heat
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体チップが封止樹脂によって封止されている半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device in which a semiconductor chip is sealed with a sealing resin and a method for manufacturing the same.
特許文献1には半導体装置が開示されている。特許文献1の半導体装置は、横に並んだ一対の半導体チップを備えている。半導体チップの裏面側には放熱板が配置されており、半導体チップと放熱板がはんだを介して接合されている。また、一対の半導体チップは、それぞれ封止樹脂により封止されている。一方側の半導体チップを封止する封止樹脂と他方側の半導体チップを封止する封止樹脂との間には、封止樹脂による応力を緩和するための隙間(溝)が形成されている。
半導体装置では、半導体チップを効率的に冷却するために半導体チップの裏面側だけでなく表面側にも放熱板を配置することがある。特許文献1の技術では、半導体チップの表面側と裏面側の両側に放熱板を配置すると、一方側と他方側の半導体チップを封止する封止樹脂の間に応力緩和用の隙間(溝)を形成することができない。そこで本発明は、半導体チップの表面側と裏面側の両側に放熱板が配置された構成において、封止樹脂による応力を緩和するための技術を提供する。
In a semiconductor device, in order to cool a semiconductor chip efficiently, a heat sink may be arranged not only on the back surface side but also on the front surface side of the semiconductor chip. In the technique of
本発明に係る半導体装置は、第1表面と前記第1表面の反対側に位置する第2表面とを有する第1の半導体チップと、前記第1の半導体チップに所定間隔をあけて隣接する第2の半導体チップと、前記第1表面にはんだを介して接合され、表面および裏面を有し、表裏面を貫通する貫通孔が形成された第1放熱板と、前記第2表面にはんだを介して接合された第2放熱板と、を備えている。また、この半導体装置は、前記第1放熱板と前記第2放熱板の間に充填されて前記半導体チップを封止する封止樹脂であって、隣接する2つの前記半導体チップの間において前記貫通孔と連通するように空洞が形成され、前記第2放熱板と前記空洞との間に存在している封止樹脂を備えている。 A semiconductor device according to the present invention includes a first semiconductor chip having a first surface and a second surface located on the opposite side of the first surface, and a first semiconductor chip adjacent to the first semiconductor chip at a predetermined interval. Two semiconductor chips, a first heat radiating plate joined to the first surface via solder, having a front surface and a back surface, and having a through hole penetrating the front and back surfaces, and the second surface via solder. And a second heat radiating plate joined together. Further, the semiconductor device is a sealing resin that is filled between the first heat radiation plate and the second heat radiation plate to seal the semiconductor chip, and the through hole is formed between two adjacent semiconductor chips. A cavity is formed so as to communicate, and a sealing resin is provided between the second heat radiating plate and the cavity.
この半導体装置では、第1放熱板と第2放熱板の間の封止樹脂に貫通孔と連通する空洞が形成されているので、封止樹脂で発生する応力を緩和することができる。 In this semiconductor device, since the cavity communicating with the through hole is formed in the sealing resin between the first heat radiating plate and the second heat radiating plate, the stress generated in the sealing resin can be relieved.
本発明に係る半導体装置の製造方法は、第1表面と前記第1表面の反対側に位置する第2表面とを有する複数の半導体チップと、前記第1表面にはんだを介して接合されており、その表裏面を貫通する貫通孔が形成されている第1放熱板と、前記第2表面にはんだを介して接合された第2放熱板と、を備えるモジュールを成形型にセットするセット工程であって、前記成形型が備える突起部が前記貫通孔に挿入され、前記突起部の先端が隣接する2つの前記半導体チップの間において前記第1放熱板と前記第2放熱板の間に配置され、前記先端と前記第2放熱板との間に隙間が形成されるように前記モジュールをセットするセット工程を備えている。また、この製造方法は、前記成形型にセットされた前記モジュールの前記第1放熱板と前記第2放熱板の間に封止樹脂を充填して前記半導体チップを封止する封止工程を備えている。 In the method for manufacturing a semiconductor device according to the present invention, a plurality of semiconductor chips having a first surface and a second surface located on the opposite side of the first surface are bonded to the first surface via solder. In a setting step of setting a module including a first heat radiating plate in which a through-hole penetrating the front and back surfaces is formed and a second heat radiating plate joined to the second surface via solder in a mold. A protrusion provided in the mold is inserted into the through hole, and a tip of the protrusion is disposed between the two adjacent semiconductor chips between the first heat dissipation plate and the second heat dissipation plate, A setting step of setting the module such that a gap is formed between a tip and the second heat radiation plate; In addition, the manufacturing method includes a sealing step of sealing the semiconductor chip by filling a sealing resin between the first heat radiating plate and the second heat radiating plate of the module set in the mold. .
このような構成によれば、封止工程により、半導体チップが封止樹脂で封止されると共に、突起部の形状に対応する空洞が封止樹脂に形成される。よって、半導体チップと封止樹脂の熱膨張率の差などにより応力が発生したとしても、空洞により応力を逃がすことができ、応力を緩和することができる。また、第1放熱板に形成された貫通孔に突起部を挿入し、突起部が貫通孔に挿入された状態で封止樹脂を充填するだけで応力緩和用の空洞を形成することができる。これにより、貫通孔を利用して空洞を容易に形成することができる。よって、封止樹脂による応力を緩和するための構成を容易に形成することができる。 According to such a configuration, in the sealing step, the semiconductor chip is sealed with the sealing resin, and a cavity corresponding to the shape of the protrusion is formed in the sealing resin. Therefore, even if stress is generated due to a difference in coefficient of thermal expansion between the semiconductor chip and the sealing resin, the stress can be released by the cavity, and the stress can be relaxed. Moreover, a stress relaxation cavity can be formed simply by inserting a protrusion into a through hole formed in the first heat radiating plate and filling the sealing resin with the protrusion inserted into the through hole. Thereby, a cavity can be easily formed using a through-hole. Therefore, a configuration for relieving stress due to the sealing resin can be easily formed.
以下に説明する実施例の主要な特徴を列記する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 The main features of the embodiments described below are listed. Note that the technical elements described below are independent technical elements, and exhibit technical usefulness alone or in various combinations.
(特徴1)半導体装置において、第1放熱板に貫通孔が複数形成されていてもよい。また、封止樹脂に貫通孔と連通する空洞が複数形成されていてもよい。また、複数の空洞が半導体チップの外側に形成されており、半導体チップを取り囲んでいてもよい。 (Feature 1) In the semiconductor device, a plurality of through holes may be formed in the first heat radiating plate. A plurality of cavities communicating with the through holes may be formed in the sealing resin. A plurality of cavities may be formed outside the semiconductor chip, and may surround the semiconductor chip.
(特徴2)第2放熱板と空洞との間に存在する封止樹脂を押圧する押圧部材が空洞に挿入されていてもよい。 (Feature 2) A pressing member that presses the sealing resin existing between the second heat radiation plate and the cavity may be inserted into the cavity.
(特徴3)貫通孔を閉塞する閉塞樹脂を更に備えていてもよい。 (Feature 3) You may further provide the obstruction | occlusion resin which obstruct | occludes a through-hole.
(特徴4)半導体装置の製造方法は、封止樹脂及び貫通孔から突起部を引き抜く引抜工程を更に備えていてもよい。 (Feature 4) The method for manufacturing a semiconductor device may further include a drawing step of pulling out the protrusion from the sealing resin and the through hole.
(特徴5)半導体装置の製造方法は、貫通孔に閉塞樹脂を充填し、充填した閉塞樹脂を硬化させることにより貫通孔を閉塞樹脂により閉塞する閉塞工程を更に備えていてもよい。 (Feature 5) The method for manufacturing a semiconductor device may further include a closing step of closing the through hole with the closing resin by filling the through hole with the closing resin and curing the filled closing resin.
以下、実施形態について添付図面を参照して説明する。実施形態に係る半導体装置1は、図1及び図2に示すように、複数の半導体チップ2と、半導体チップ2にはんだ7を介して接合された放熱板3(表面側放熱板31及び裏面側放熱板32)とを備えている。また、半導体装置1は、表面側放熱板31と裏面側放熱板32の間に充填された封止樹脂5を備えている。
Hereinafter, embodiments will be described with reference to the accompanying drawings. As shown in FIGS. 1 and 2, the
複数の半導体チップ2は、互いに間隔をあけて並んで配置されている。本実施形態では2つの半導体チップ2を用いている。複数(2つ)の半導体チップ2(第1の半導体チップおよび第1の半導体チップ)は所定間隔をあけて隣接している。複数の半導体チップ2としては、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等を例示することができる。複数の半導体チップ2は、表面21(第1表面の一例)及び裏面22(第2表面の一例)を有している。複数の半導体チップ2は、表面側放熱板31と裏面側放熱板32の間に配置されている。複数の半導体チップ2で発生した熱が表面側放熱板31及び裏面側放熱板32に伝達されて外部に放熱される。複数の半導体チップ2にはボンディングワイヤを介して小信号用の端子が接続されている(図示省略)。
The plurality of
半導体チップ2と表面側放熱板31との間にはスペーサー8が配置されている。スペーサー8は、例えば銅(Cu)等の金属から形成されており、導電性を有している。はんだ7は、裏面側放熱板32と半導体チップ2との間、半導体チップ2とスペーサー8との間、およびスペーサー8と表面側放熱板31との間にそれぞれ充填されている。これにより、半導体チップ2、スペーサー8、表面側放熱板31及び裏面側放熱板32がはんだ7により互いに固定されている。
A
表面側放熱板31(第1放熱板の一例)および裏面側放熱板32(第2放熱板の一例)は、互いに間隔をあけた状態で縦方向(z方向)に対向するように配置されている。図3に示すように、表面側放熱板31は、平面視における形状が四角形である平板状の部材である。図示していないが、裏面側放熱板32も、平面視における形状が四角形である平板状の部材である。表面側放熱板31および裏面側放熱板32は、例えば銅(Cu)やアルミニウム(Al)等の熱伝導性を有する金属により形成されている。表面側放熱板31は、半導体チップ2の表面側に配置されており、半導体チップ2の上方を覆っている。裏面側放熱板32は、半導体チップ2の裏面側に配置されており、半導体チップ2の下方を覆っている。表面側放熱板31は、半導体チップ2の表面21にはんだを介して固定されている。裏面側放熱板32は、半導体チップ2の裏面22にはんだを介して固定されている。表面側放熱板31および裏面側放熱板32の一方面は半導体チップ2側を向いており、他方面は外方を向いて露出している。表面側放熱板31および裏面側放熱板32は、半導体チップ2で発生した熱を外部に放熱する。表面側放熱板31および裏面側放熱板32は電極としての機能も有している。また、表面側放熱板31および裏面側放熱板32には、それぞれパワー端子が接続されている(図示省略)。
The front side heat radiating plate 31 (an example of the first heat radiating plate) and the back surface side radiating plate 32 (an example of the second heat radiating plate) are arranged so as to face each other in the longitudinal direction (z direction) with a space therebetween. Yes. As shown in FIG. 3, the front-side
図1、3に示すように、表面側放熱板31には、その表裏面を貫通する1つの貫通孔30が形成されている。一方、裏面側放熱板32には貫通孔が形成されていない。貫通孔30は、表面側放熱板31の中央部に形成されている。貫通孔30は、表面側放熱板31をその厚み方向に沿って見たときに、隣接する2つの半導体チップ2の間に位置している。図3に示すように、貫通孔30は、表面側放熱板31の一端側から他端側に向かってy方向に直線状に延びている。貫通孔30は、半導体チップ2の表面21及び裏面22と平行な方向(y方向)に沿って延びている。貫通孔30のy方向の長さは半導体チップ2のy方向の長さより長い。貫通孔30のy方向の端部は、表面側放熱板31の周縁の近傍に位置している。
As shown in FIGS. 1 and 3, the front-side
表面側放熱板31および裏面側放熱板32の外部に露出した面には、冷却器9を取り付けることができる。冷却器9によって表面側放熱板31および裏面側放熱板32を介して半導体チップ2を冷却する。冷却器9と表面側放熱板31および裏面側放熱板32の間には、例えば絶縁板とグリスにより電気的な絶縁を取っている。半導体チップ2は、その表面側および裏面側から冷却される。冷却器9としては水冷式あるいは空冷式の公知の構成を用いることができる。
The
表面側放熱板31と裏面側放熱板32の間の封止樹脂5は、半導体チップ2の周囲に充填されており、半導体チップ2を覆っている。封止樹脂5は、表面側放熱板31及び裏面側放熱板32に密着している。封止樹脂5は例えばエポキシ樹脂などの封止用の公知の樹脂を用いることができる。封止樹脂5は、半導体チップ2を封止している。封止樹脂5には空洞4が形成されている。本実施形態では1つの空洞4が形成されている。また、封止樹脂5は薄肉部51を有している。薄肉部51は、空洞4と裏面側放熱板32が対向する部分に形成されている。薄肉部51は、空洞4と裏面側放熱板32の間に形成されている。
The sealing
空洞4は、表面側放熱板31と裏面側放熱板32の間に形成されている。図2に示すように、空洞4は、表面側放熱板31と裏面側放熱板32に沿ってy方向に延びている。空洞4は、半導体チップ2の表面21及び裏面22と平行な方向(y方向)に沿って直線状に延びている。空洞4は、放熱板3(表面側放熱板31及び裏面側放熱板32)の一端側から他端側に向かって延びている。空洞4のy方向の端部は、表面側放熱板31及び裏面側放熱板32の周縁の近傍に位置している。空洞4は、隣接する2つの半導体チップ2の間に形成されている。空洞4は、半導体チップ2より内側(一対の半導体チップ2が向かい合う側)に形成されている。空洞4は、半導体チップ2に隣接している。空洞4は、表面側放熱板31に形成された貫通孔30と連通している。空洞4は、表面側放熱板31から裏面側放熱板32に向かって(z方向に)延びている(図1参照)。空洞4が形成されることにより封止樹脂5の厚みが薄くなっている部分に薄肉部51が形成されている。空洞4の内部は何も充填されていない。空洞4の断面形状は特に限定されるものではない。
The
次に上述の半導体装置を製造する方法について説明する。半導体装置を製造するときはまず、複数の半導体チップ2と、半導体チップ2にはんだ7を介して接合された放熱板3(表面側放熱板31および裏面側放熱板32)とを備えるモジュールを準備する(準備工程)。半導体チップ2及び放熱板3(表面側放熱板31および裏面側放熱板32)の構成については上述したので説明を省略する。
Next, a method for manufacturing the above-described semiconductor device will be described. When manufacturing a semiconductor device, a module including a plurality of
次に、図4及び図5に示すように、半導体チップ2、表面側放熱板31、および裏面側放熱板32を備えるモジュール60を成形型100にセットする(セット工程)。成形型100は、金属の上型101と、金属の下型102を備えている。上型101と下型102を閉じると、収容室110が形成される。また、上型101には、突起部103が固定されている。突起部103は、上型101の下面から下方(すなわち、収容室110内)に向かって突出している。上型101の中央部に突起部103が固定されている。また、突起部103は、図4、5のy方向に沿って伸びている。上型101には注入口106が形成されており、注入口106から収容室110に封止樹脂5を注入することができる。
Next, as shown in FIGS. 4 and 5, the
セット工程では、図4に示すように、上型101が表面側放熱板31の上に配置され、下型102が裏面側放熱板32の下に配置されるように、モジュール60を収容室110内に配置する。表面側放熱板31が上型101の内面に密着し、裏面側放熱板32が下型102の内面に密着する。また、上型101を下型102に対して閉じる際に、突起部103を表面側放熱板31の貫通孔30に挿入する。突起部103と貫通孔30の間にはある程度隙間を設けてもよい。モジュール60を成形型100にセットした状態では、突起部103は隣接する2つの半導体チップ2の間に配置される。すなわち、突起部103は、一対の半導体チップ2が向かい合う領域内に突出する。突起部103は、裏面側放熱板32の近傍まで延びている。突起部103は、半導体チップ2の上面21より下側の高さ位置まで延びている。突起部103の先端は裏面側放熱板32から離間している。すなわち、突起部103の先端113と裏面側放熱板32との間には隙間151が形成されている。また、モジュール60を成形型100にセットした状態では、突起部103は、表面側放熱板31と裏面側放熱板32に沿って(y方向)に延びている。突起部103のy方向の端部は、表面側放熱板31及び裏面側放熱板32の周縁の近傍に位置している。
In the setting step, as shown in FIG. 4, the
モジュール60に対して成形型100を配置した後、図4に示すように、成形型100の内部に封止樹脂5を充填して半導体チップ2を封止する(封止工程)。封止樹脂5は、注入口106から収容室110に注入される。注入された封止樹脂5は、表面側放熱板31と裏面側放熱板32の間に充填される。また、半導体チップ2の周囲に充填され、半導体チップ2を封止する。また、封止樹脂5は、突起部103の周囲に充填され、突起部103を覆う。上型101と下型102が封止樹脂5の外形を画定し、突起部103により空洞4が形成される。封止樹脂5は、時間が経過すると硬化する。封止工程により、半導体チップ2が封止樹脂5で封止されると共に、突起部103の形状に対応する空洞4が封止樹脂5に形成される。また、樹脂5は、突起部103と裏面側放熱板32の間の隙間151にも充填される。隙間151に充填された封止樹脂5により薄肉部51が形成される。突起部103の先端113は湾曲しており、下方に向かって突出している。このため、空洞4の底面の断面形状も湾曲した形状となる。
After the
続いて、封止樹脂5から突起部103を引き抜く(引抜工程)。より詳細には、上型101を取り外すことにより突起部103を封止樹脂5から引き抜くことができる。封止樹脂5から突起部103を引き抜き易くするために、突起部103の表面に離型剤を塗布しておいてもよい。離型剤としては、例えばフッ素系やシリコン系の離型剤を用いることができる。これにより、封止樹脂5に空洞4が形成された半導体装置1が製造される。
Subsequently, the
上述の説明から明らかなように、実施形態に係る半導体装置1によれば、封止樹脂5に空洞4が形成されているので、半導体チップ2と封止樹脂5の熱膨張率の差などにより応力が発生したとしても、空洞4により応力を逃がすことができ、応力を緩和することができる。また、上述の実施形態によれば、表面側放熱板31に形成された貫通孔30に突起部103を挿入し、突起部103が貫通孔30に挿入された状態で封止樹脂5を充填するだけで応力緩和用の空洞4を形成することができる。これにより、貫通孔30を利用して空洞4を容易に形成することができる。よって、封止樹脂による応力を緩和するための構成を容易に形成することができる。また、空洞4と裏面側放熱板32の間に封止樹脂5が充填されているので、裏面側放熱板32と半導体チップ2を接合しているはんだ7を封止樹脂5で覆うことができる。これにより、はんだ7を保護することができる。
As is clear from the above description, according to the
また、成形型100の内部に封止樹脂5を充填するときに、突起部103の先端113が裏面側放熱板32から離間しているので、突起部103の先端113と裏面側放熱板32の間に封止樹脂5を充填することができる。また、表面側放熱板31に予め貫通孔30が形成されているので、空洞4を形成するときにその位置決めが容易になる。また、隣接する半導体チップ2と半導体チップ2の間に空洞4が形成されているので、バランス良く応力を緩和することができる。
Further, when the sealing
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。上記実施形態では、隣接する半導体チップ2と半導体チップ2の間の位置に貫通孔30及び空洞4が形成されていたが、貫通孔30及び空洞4の位置は特に限定されるものではない。例えば、図6及び図7に示すように、貫通孔30および空洞4が半導体チップ2より外側に形成されていてもよい。図6及び図7に示す例では、表面側放熱板31に複数の貫通孔30が形成されている。複数の貫通孔30は、平面視において半導体チップ2の周囲に形成されており、半導体チップ2を取り囲んでいる。複数の貫通孔30は互いに離間している。また、複数の貫通孔30に対応する位置に複数の空洞4が形成されている。各空洞4は各貫通孔30に連通している。半導体チップ2より外側の空洞4は、半導体チップ2と封止樹脂5の周縁部との間に形成されている。空洞4と空洞4の間に半導体チップ2が配置されている。複数の空洞4が半導体チップ2を取り囲んでいる。複数の空洞4は半導体チップ2の側辺に沿って半導体チップ2の周囲に形成されている。また、このような空洞4を備える半導体装置1を製造するときは、型配置工程において複数の貫通孔30にそれぞれ突起部103を挿入する。
As mentioned above, although one embodiment was described, a specific mode is not limited to the above-mentioned embodiment. In the following description, the same components as those described above are denoted by the same reference numerals and description thereof is omitted. In the above embodiment, the through
また、上記実施形態では隣接する半導体チップ2と半導体チップ2の間の空洞4が形成されていたが、半導体チップ2と半導体チップ2の間の空洞4を形成せずに省略することもできる。また、それに応じて貫通孔30を省略することもできる。また、空洞4及び貫通孔30の数は限定されるものではなく、1つ又は複数の空洞4及び貫通孔30を形成することができる。
In the above embodiment, the
また、更に他の実施形態では、図8に示すように、空洞4にバネ44(押圧部材の一例)が配置されていてもよい。また、貫通孔30に閉塞樹脂35が配置されていてもよい。閉塞樹脂35は、貫通孔30に充填されており、貫通孔30を閉塞している。閉塞樹脂35の表面と表面側放熱板31の表面は高さが揃えられて平坦になっている。閉塞樹脂35は、表面側放熱板31に固定されている。空洞4の底部には、支持部材45が、配置されている。支持部材45は、封止樹脂5に接触している。バネ44の上端は閉塞樹脂35に固定されている。バネ44の下端は支持部材45に固定されている。バネ44は、金属から形成されており、上下から圧縮された状態で空洞4に挿入されている。バネ44が支持部材45を介して封止樹脂5を押圧する。これにより、封止樹脂5が裏面側放熱板32に向けて押圧される。閉塞樹脂35及び支持部材45は、熱伝導性及び絶縁性を有している。閉塞樹脂35及び支持部材45の材質としては、例えばエンジニアリングプラスチックを用いることができる。より詳細には、ポリフェニレンスルフィド樹脂(PPS)等を用いることができる。このような構成によれば、封止樹脂5を裏面側放熱板32に向けて押圧するので、冷却性能を高めることができる。
In yet another embodiment, as shown in FIG. 8, a spring 44 (an example of a pressing member) may be disposed in the
また、更に他の実施形態では、図9に示すように、空洞4にバネ44を配置せずに、貫通孔30を閉塞樹脂35によって閉塞してもよい。また、図9に示す構成の半導体装置1を製造するときは、封止樹脂5から突起部103を引き抜く引抜工程を行った後に、貫通孔30に閉塞樹脂35を充填する(閉塞工程)。より詳細には、図10に示すように、まず基台90に配置された閉塞樹脂35を準備する。そして、表面側放熱板31に形成された貫通孔30を下方に向け、閉塞樹脂35に貫通孔30を近づけてゆく。続いて、図11に示すように、閉塞樹脂35を貫通孔30に押し付けて充填してゆく(充填工程)。閉塞樹脂35を貫通孔30に充填した後、所定時間放置して閉塞樹脂35を硬化させる(硬化工程)。その後、図12に示すように、貫通孔30から外部に溢れ出ている閉塞樹脂35を研削して、閉塞樹脂35の表面と表面側放熱板31の表面の位置を揃えて平坦にする。閉塞樹脂35の研削は、封止樹脂5の樹脂かぶりの除去と共に行ってもよい。このようにして半導体装置1を製造することができる。このような構成によれば、貫通孔30に閉塞樹脂35を配置することにより、冷却器9の接触面積を大きくすることができるので、冷却性能を高めることができる。
In still another embodiment, as shown in FIG. 9, the through
また、図13に示すように、空洞4をボンディングワイヤ60の近傍に形成するときは、突起部103を配置する位置および突出量を調整することにより、ボンディングワイヤ60を避けた位置に空洞4を形成する。空洞4の位置とボンディングワイヤ60の位置が重なっておらず、ボンディングワイヤ60が封止樹脂5により封止されている。
Further, as shown in FIG. 13, when the
また、上記実施形態では表面側放熱板31に貫通孔30が形成されていたが、この構成に限定されるものではなく、表面側放熱板31に替えて裏面側放熱板32(第1放熱板の他の一例)に貫通孔30が形成されていてもよい。貫通孔30が裏面側放熱板32に形成された場合は、型配置工程において、突起部103が裏面側放熱板32の貫通孔30に挿入される。裏面側放熱板32の貫通孔30に挿入された突起部103は、表面側放熱板31(第2放熱板の他の一例)に向かって突出する。その後、封止樹脂5が充填されることで、空洞4が形成される。この場合、封止樹脂5に形成された空洞4は、裏面側放熱板32に形成された貫通孔30と連通する。また、空洞4と表面側放熱板31の間に封止樹脂5の薄肉部51が形成される。
Further, in the above embodiment, the through-
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
1;半導体装置
2;半導体チップ
3;放熱板
4;空洞
5;封止樹脂
7;はんだ
8;スペーサー
9;冷却器
21;表面
22;裏面
30;貫通孔
31;表面側放熱板
32;裏面側放熱板
35;閉塞樹脂
44;バネ
45;支持部材
51;薄肉部
60;モジュール
70;ボンディングワイヤ
90;基台
100;成形型
101;上型
102;下型
103;突起部
113;先端
151;隙間
DESCRIPTION OF
Claims (7)
前記第1表面にはんだを介して接合され、表面および裏面を有し、表裏面を貫通する貫通孔が形成された第1放熱板と、
前記第2表面にはんだを介して接合された第2放熱板と、
前記第1放熱板と前記第2放熱板の間に充填されて前記半導体チップを封止する封止樹脂であって、隣接する2つの前記半導体チップの間において前記貫通孔と連通するように空洞が形成され、前記第2放熱板と前記空洞との間に存在している封止樹脂と、を備える、半導体装置。 A first semiconductor chip having a first surface and a second surface located opposite to the first surface; a second semiconductor chip adjacent to the first semiconductor chip with a predetermined interval;
A first heat radiating plate joined to the first surface via solder, having a front surface and a back surface, and having a through hole penetrating the front and back surfaces;
A second heat radiating plate joined to the second surface via solder;
A sealing resin which is filled between the first heat radiation plate and the second heat radiation plate to seal the semiconductor chip, and a cavity is formed between the two adjacent semiconductor chips so as to communicate with the through hole. And a sealing resin present between the second heat radiating plate and the cavity.
前記封止樹脂に、前記貫通孔と連通する前記空洞が複数形成されており、
複数の前記空洞が前記半導体チップの側辺に沿って前記半導体チップの周囲に形成されており、前記半導体チップを取り囲んでいる、請求項1に記載の半導体装置。 A plurality of the through holes are formed in the first heat sink;
A plurality of the cavities communicating with the through holes are formed in the sealing resin,
The semiconductor device according to claim 1, wherein a plurality of the cavities are formed around the semiconductor chip along a side of the semiconductor chip and surround the semiconductor chip.
前記成形型にセットされた前記モジュールの前記第1放熱板と前記第2放熱板の間に封止樹脂を充填して前記半導体チップを封止する封止工程と、を備える半導体装置の製造方法。 A plurality of semiconductor chips having a first surface and a second surface located on the opposite side of the first surface, and a through-hole penetrating the front and back surfaces are joined to the first surface via solder. A step of setting a module including a first heat radiating plate and a second heat radiating plate joined to the second surface via solder in a mold, wherein the protrusion provided in the mold Between the two semiconductor chips that are inserted into the through-holes and the tips of the protrusions are adjacent to each other, disposed between the first heat sink and the second heat sink, and between the tips and the second heat sink. A setting step of setting the module so that a gap is formed;
And a sealing step of sealing the semiconductor chip by filling a sealing resin between the first heat dissipation plate and the second heat dissipation plate of the module set in the mold.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034552A JP6083399B2 (en) | 2014-02-25 | 2014-02-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034552A JP6083399B2 (en) | 2014-02-25 | 2014-02-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015159258A true JP2015159258A (en) | 2015-09-03 |
JP6083399B2 JP6083399B2 (en) | 2017-02-22 |
Family
ID=54183040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014034552A Expired - Fee Related JP6083399B2 (en) | 2014-02-25 | 2014-02-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083399B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159256A (en) * | 2014-02-25 | 2015-09-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
WO2016203743A1 (en) * | 2015-06-18 | 2016-12-22 | 株式会社デンソー | Semiconductor device |
JP2017059606A (en) * | 2015-09-15 | 2017-03-23 | トヨタ自動車株式会社 | Semiconductor device |
JP2018129424A (en) * | 2017-02-09 | 2018-08-16 | 日亜化学工業株式会社 | Light-emitting device |
DE102018203228A1 (en) | 2017-04-06 | 2018-10-11 | Mitsubishi Electric Corporation | Power semiconductor device and method for manufacturing the same, and power conversion device |
CN110858568A (en) * | 2018-08-22 | 2020-03-03 | 丰田自动车株式会社 | Semiconductor device with a plurality of semiconductor chips |
US11456761B2 (en) | 2020-06-09 | 2022-09-27 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321780A (en) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | Semiconductor device |
US20020109219A1 (en) * | 2001-02-13 | 2002-08-15 | Yang Chung Hsien | Semiconductor package with heat sink having air vent |
JP2008186890A (en) * | 2007-01-29 | 2008-08-14 | Denso Corp | Semiconductor device |
JP2008210829A (en) * | 2007-02-23 | 2008-09-11 | Denso Corp | Semiconductor device |
JP2012028703A (en) * | 2010-07-27 | 2012-02-09 | Denso Corp | Electric power conversion system |
JP2012146745A (en) * | 2011-01-07 | 2012-08-02 | Denso Corp | Semiconductor module |
-
2014
- 2014-02-25 JP JP2014034552A patent/JP6083399B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321780A (en) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | Semiconductor device |
US20020109219A1 (en) * | 2001-02-13 | 2002-08-15 | Yang Chung Hsien | Semiconductor package with heat sink having air vent |
JP2008186890A (en) * | 2007-01-29 | 2008-08-14 | Denso Corp | Semiconductor device |
JP2008210829A (en) * | 2007-02-23 | 2008-09-11 | Denso Corp | Semiconductor device |
JP2012028703A (en) * | 2010-07-27 | 2012-02-09 | Denso Corp | Electric power conversion system |
JP2012146745A (en) * | 2011-01-07 | 2012-08-02 | Denso Corp | Semiconductor module |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159256A (en) * | 2014-02-25 | 2015-09-03 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method of the same |
WO2016203743A1 (en) * | 2015-06-18 | 2016-12-22 | 株式会社デンソー | Semiconductor device |
JP2017011028A (en) * | 2015-06-18 | 2017-01-12 | 株式会社デンソー | Semiconductor device |
JP2017059606A (en) * | 2015-09-15 | 2017-03-23 | トヨタ自動車株式会社 | Semiconductor device |
JP2018129424A (en) * | 2017-02-09 | 2018-08-16 | 日亜化学工業株式会社 | Light-emitting device |
US10446725B2 (en) | 2017-02-09 | 2019-10-15 | Nichia Corporation | Light emitting device |
DE102018203228A1 (en) | 2017-04-06 | 2018-10-11 | Mitsubishi Electric Corporation | Power semiconductor device and method for manufacturing the same, and power conversion device |
US11037844B2 (en) | 2017-04-06 | 2021-06-15 | Mitsubishi Electric Corporation | Power semiconductor device and method of manufacturing the same, and power conversion device |
CN110858568A (en) * | 2018-08-22 | 2020-03-03 | 丰田自动车株式会社 | Semiconductor device with a plurality of semiconductor chips |
CN110858568B (en) * | 2018-08-22 | 2024-01-26 | 株式会社电装 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
US11456761B2 (en) | 2020-06-09 | 2022-09-27 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
Also Published As
Publication number | Publication date |
---|---|
JP6083399B2 (en) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6083399B2 (en) | Semiconductor device and manufacturing method thereof | |
CN106463420B (en) | Power semiconductor device and its manufacturing method | |
JP4899481B2 (en) | Manufacturing method of resin-encapsulated semiconductor device having a heat radiator exposed outside | |
WO2017175612A1 (en) | Power module, power semiconductor device, and power module manufacturing method | |
CN108292631B (en) | Semiconductor module | |
CN105552039B (en) | Electronic device and manufacturing method with the encapsulating structure for improving electric accessibility | |
JP6813259B2 (en) | Semiconductor device | |
JP6707328B2 (en) | Power module, heat dissipation structure of power module, and joining method of power module | |
WO2012137439A1 (en) | Encapsulated semiconductor device and method for producing same | |
JP2014216459A (en) | Semiconductor device | |
JP5910653B2 (en) | Lead frame with heat sink, method of manufacturing lead frame with heat sink, semiconductor device, and method of manufacturing semiconductor device | |
US20160268154A1 (en) | Insulating substrate and semiconductor device | |
CN105990275A (en) | Power module package and method of fabricating thereof | |
JP2013135022A (en) | Semiconductor device | |
JP6136978B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20130004745A (en) | Power module package and method for manufacturing the same | |
JPWO2021001924A1 (en) | Power module and its manufacturing method | |
US8377753B2 (en) | Method of fabricating a semiconductor device having a resin with warpage compensated structures | |
JP2011171656A (en) | Semiconductor package and method for manufacturing the same | |
US9159644B2 (en) | Manufacturing of DSC type electronic devices by means of spacer insert | |
JP2016131197A (en) | Semiconductor device manufacturing method | |
JPWO2019021507A1 (en) | Semiconductor device and semiconductor module | |
JP7118839B2 (en) | POWER UNIT, POWER UNIT MANUFACTURING METHOD AND ELECTRICAL DEVICE HAVING POWER UNIT | |
US20180040534A1 (en) | Semiconductor module | |
JP5984652B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6083399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |