JP2010034350A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010034350A
JP2010034350A JP2008195786A JP2008195786A JP2010034350A JP 2010034350 A JP2010034350 A JP 2010034350A JP 2008195786 A JP2008195786 A JP 2008195786A JP 2008195786 A JP2008195786 A JP 2008195786A JP 2010034350 A JP2010034350 A JP 2010034350A
Authority
JP
Japan
Prior art keywords
semiconductor element
island
metal connection
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008195786A
Other languages
Japanese (ja)
Inventor
Yosuke Konishi
洋輔 小西
Hirokazu Fukuda
浩和 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008195786A priority Critical patent/JP2010034350A/en
Publication of JP2010034350A publication Critical patent/JP2010034350A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of dissipating the heat generated by a semiconductor element outside well. <P>SOLUTION: A semiconductor device 10A has such a configuration as to mainly have a semiconductor element 12A, an island 14 mounting the semiconductor element 12A, a lead 20A or the like that is electrically connected to the semiconductor element 12A through a metal connection board 16A or the like, a sealing resin 38 for sealing the semiconductor element 12A or the like, and the metal connection board 16A or the like for connecting the semiconductor element 12A and the lead. The present invention improves the heat dissipation of the whole device by exposing part of the metal connection board 16A outside from the sealing resin 38. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は半導体装置に関し、特に、金属接続板により半導体素子の電極とリードとが接続される半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which an electrode of a semiconductor element and a lead are connected by a metal connection plate.

図９を参照して、従来型の半導体装置１００の構成について説明する。図９（Ａ）は半導体装置１００の平面図であり、図９（Ｂ）はその断面図である（特許文献１）。   With reference to FIG. 9, a configuration of a conventional semiconductor device 100 will be described. 9A is a plan view of the semiconductor device 100, and FIG. 9B is a cross-sectional view thereof (Patent Document 1).

図９（Ａ）および図９（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるランド１０２と、半導体素子１０４と接続されて端部が外部に導出されるリード１０１Ａ−１０１Ｄと、半導体素子１０４とリードとを接続する接続板１０５Ａ、１０５Ｂと、これらを一体的に被覆する封止樹脂１０３とを備えた構成となっている。   9A and 9B, a semiconductor device 100 includes a semiconductor element 104, a land 102 on which the semiconductor element 104 is mounted, and an end connected to the semiconductor element 104 to the outside. The lead 101A-101D, the connecting plates 105A and 105B for connecting the semiconductor element 104 and the lead, and the sealing resin 103 for covering these integrally are provided.

半導体素子１０４は、バイポーラ型トランジスタやＭＯＳＦＥＴ等のディスクリート型のトランジスタであり、裏面の電極はランド１０２の上面に接続される。半導体素子１０４の上面に設けられた２つの電極は、各々が、接続板１０５Ａ、１０５Ｂを経由して、リード１０１Ａ、１０１Ｂに接続される。   The semiconductor element 104 is a discrete transistor such as a bipolar transistor or MOSFET, and the electrode on the back surface is connected to the upper surface of the land 102. The two electrodes provided on the upper surface of the semiconductor element 104 are connected to the leads 101A and 101B via the connection plates 105A and 105B, respectively.

接続板１０５Ａ、１０５Ｂは、厚みが０．５ｍｍ程度の銅などの金属から成る金属板である。抵抗値が小さい接続板１０５Ａ、１０５Ｂを介して、半導体素子１０４とリード１０１Ａ、１０１Ｂとを接続することにより、径が数十μｍ程度の金属細線と比較すると、オン抵抗を低くすることができる。
特開２００３−１１５５１２号公報 The connection plates 105A and 105B are metal plates made of a metal such as copper having a thickness of about 0.5 mm. By connecting the semiconductor element 104 and the leads 101A and 101B via the connection plates 105A and 105B having a small resistance value, the on-resistance can be lowered as compared with a thin metal wire having a diameter of about several tens of μm.
JP 2003-115512 A

しかしながら、上記した構成の半導体装置１００では、半導体素子１０４が動作することにより発生する熱が良好に外部に放出されずに、結果的に半導体素子１０４が過熱状態と成ってしまう問題があった。   However, in the semiconductor device 100 having the above-described configuration, there is a problem in that the heat generated by the operation of the semiconductor element 104 is not released to the outside and the semiconductor element 104 is overheated as a result.

具体的には、内蔵される半導体素子１０４として、大電流のスイッチングを行うパワー系の半導体素子を採用した場合、半導体装置の放熱性が十分でないと半導体素子１０４が過熱されてしまう問題が発生する。半導体装置１００の放熱性を向上させる１つの方法として、熱伝導性に優れる粒子状のフィラーを封止樹脂１０３に充填して、封止樹脂１０３の熱抵抗を低減させる方法がある。しかしながら、フィラーが充填されたとしても、封止樹脂１０３の熱抵抗は、金属から成るアイランド１０２等と比較して非常に大きいため、放熱性は十分ではない。   Specifically, when a power semiconductor element that switches a large current is adopted as the built-in semiconductor element 104, there is a problem that the semiconductor element 104 is overheated if the heat dissipation of the semiconductor device is not sufficient. . As one method for improving the heat dissipation of the semiconductor device 100, there is a method of reducing the thermal resistance of the sealing resin 103 by filling the sealing resin 103 with a particulate filler having excellent thermal conductivity. However, even if the filler is filled, the thermal resistance of the sealing resin 103 is very large as compared with the island 102 made of metal, etc., and thus the heat dissipation is not sufficient.

更に、金属から成るランド１０２の下面を封止樹脂１０３から外部に露出させると、半導体素子１０４から発生した熱は、ランド１０２を経由して外部に放出される。しかしながら、この場合に於いても、半導体素子１０４の上面は厚い封止樹脂１０３により被覆されているので、半導体素子１０４から発生した熱の放熱が封止樹脂１０３により阻害される問題がある。   Further, when the lower surface of the land 102 made of metal is exposed to the outside from the sealing resin 103, the heat generated from the semiconductor element 104 is released to the outside via the land 102. However, even in this case, since the upper surface of the semiconductor element 104 is covered with the thick sealing resin 103, there is a problem that heat dissipation generated from the semiconductor element 104 is hindered by the sealing resin 103.

本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、半導体素子から発生した熱を良好に外部に放出できる半導体装置を提供することにある。   The present invention has been made in view of the above-described problems. A main object of the present invention is to provide a semiconductor device capable of satisfactorily releasing heat generated from a semiconductor element to the outside.

本発明の半導体装置は、半導体素子と、前記半導体素子が主面に固着されるアイランドと、前記半導体素子と電気的に接続されて一部が外部に導出するリードと、一方が前記半導体素子の主面に形成された電極に接続され、他方が前記リードに接続された金属接続板と、前記半導体素子、前記アイランド、前記リードおよび前記金属接続板を被覆する封止樹脂と、を備え、前記金属接続板の一部分を前記封止樹脂から露出させることを特徴とする。   The semiconductor device of the present invention includes a semiconductor element, an island to which the semiconductor element is fixed to a main surface, a lead that is electrically connected to the semiconductor element and partially leads to the outside, and one of the semiconductor elements A metal connection plate connected to the electrode formed on the main surface and the other connected to the lead; and a sealing resin covering the semiconductor element, the island, the lead, and the metal connection plate, A part of the metal connection plate is exposed from the sealing resin.

更に本発明の半導体装置は、アイランドと、前記アイランドの第１主面に固着された第１半導体と、前記アイランドの第２主面に固着された第２半導体と、前記第１半導体または前記第２半導体と接続されて一端が外部に露出するリードと、前記アイランド、前記第１半導体素子、前記第２半導体素子および前記リードを被覆する封止樹脂と、を備え、前記アイランドの少なくとも一部分を前記封止樹脂の側方から外部に導出させることを特徴とする。   Furthermore, the semiconductor device of the present invention includes an island, a first semiconductor fixed to the first main surface of the island, a second semiconductor fixed to the second main surface of the island, the first semiconductor, or the first semiconductor. A lead that is connected to two semiconductors and has one end exposed to the outside; and a sealing resin that covers the island, the first semiconductor element, the second semiconductor element, and the lead; and at least a part of the island is It is characterized in that it is led out from the side of the sealing resin.

本発明の半導体装置によれば、半導体素子とリードとを接続させる金属接続板の一部を、全体を封止する封止樹脂から外部に露出させている。この様にすることで、半導体素子から発生した熱は、金属接続板を経由して良好に外部に放出され、結果的に半導体素子の過熱が防止される。   According to the semiconductor device of the present invention, a part of the metal connection plate for connecting the semiconductor element and the lead is exposed to the outside from the sealing resin for sealing the whole. By doing in this way, the heat generated from the semiconductor element is released to the outside satisfactorily through the metal connection plate, and as a result, overheating of the semiconductor element is prevented.

特に、アイランドの上面及び下面の両方に半導体素子を実装した場合、両半導体素子の動作に伴い発熱は大きくなるが、両半導体素子に接続する金属接続板を部分的に外部に露出させることにより、半導体素子の温度上昇を抑制している。   In particular, when semiconductor elements are mounted on both the upper and lower surfaces of the island, heat generation increases with the operation of both semiconductor elements, but by partially exposing the metal connection plate connected to both semiconductor elements to the outside, The temperature rise of the semiconductor element is suppressed.

図１を参照して、半導体装置１０Ａの構成を説明する。図１（Ａ）は半導体装置１０Ａの斜視図であり、図１（Ｂ）は半導体装置１０Ａを上方から見た平面図であり、図１（Ｃ）は断面図である。   The configuration of the semiconductor device 10A will be described with reference to FIG. 1A is a perspective view of the semiconductor device 10A, FIG. 1B is a plan view of the semiconductor device 10A viewed from above, and FIG. 1C is a cross-sectional view.

図１（Ａ）を参照して、半導体装置１０Ａは、半導体素子１２Ａと、半導体素子１２Ａが実装されるアイランド１４と、半導体素子１２Ａと電気的に接続されたリード２０Ａ−２０Ｅと、半導体素子１２Ａ等を封止する封止樹脂３８と、半導体素子１２Ａとリードとを接続させる金属接続板１６Ａ等とを主要に有する構成となっている。ここでは、複数のリード２０Ａ、２０Ｂ等をリード２０と総称する。   Referring to FIG. 1A, a semiconductor device 10A includes a semiconductor element 12A, an island 14 on which the semiconductor element 12A is mounted, leads 20A-20E electrically connected to the semiconductor element 12A, and a semiconductor element 12A. And the like, and a metal connection plate 16A and the like for connecting the semiconductor element 12A and the leads. Here, the plurality of leads 20A, 20B and the like are collectively referred to as leads 20.

半導体素子１２Ａとしては、上面および下面に電極が形成された素子が採用される。具体的には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が、半導体素子１２Ａとして採用可能である。例えば、半導体素子１２ＡとしてＭＯＳＦＥＴが採用されると、半導体素子１２Ａの上面にゲート電極およびソース電極が設けられ、下面にドレイン電極が設けられる。また、半導体素子１２Ａとしてバイポーラトランジスタが採用されると、半導体素子１２Ａの上面にベース電極およびエミッタ電極が設けられ、下面にコレクタ電極が設けられる。図１（Ｃ）に示すように、半導体素子１２Ａの下面の電極は、半田等の導電性固着材から成る接合材２８を介してアイランド１４の上面に接続される。またここで、半導体素子としてＩＣが採用されても良い。   As the semiconductor element 12A, an element having electrodes formed on the upper surface and the lower surface is employed. Specifically, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor), a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), or the like can be used as the semiconductor element 12A. For example, when a MOSFET is employed as the semiconductor element 12A, a gate electrode and a source electrode are provided on the upper surface of the semiconductor element 12A, and a drain electrode is provided on the lower surface. When a bipolar transistor is employed as the semiconductor element 12A, a base electrode and an emitter electrode are provided on the upper surface of the semiconductor element 12A, and a collector electrode is provided on the lower surface. As shown in FIG. 1C, the electrode on the lower surface of the semiconductor element 12A is connected to the upper surface of the island 14 via a bonding material 28 made of a conductive fixing material such as solder. Here, an IC may be employed as the semiconductor element.

図１（Ｂ）を参照して、半導体素子１２Ａの上面に形成された２つの電極は、金属接続板１６Ａを経由してリード２０に接続される。具体的には、半導体素子１２ＡがＭＯＳＦＥＴの場合、半導体素子１２Ａの上面にはゲート電極とソース電極が設けられる。そして、半導体素子１２Ａのソース電極は金属接続板１６Ａを経由してリードの接続部２６と接続される。一方、半導体素子１２Ａのゲート電極は、金属接続板１６Ｂを経由してリードの接続部２４と接続される。また、ソース電極はゲート電極よりも大電流が通過するので、ソース電極と接続される金属接続板１６Ａは、ゲート電極と接続される金属接続板１６Ｂよりも大きく形成される。ここで、半導体素子１２Ａのゲート電極は、流れる電流が小さいので、必ずしも金属接続板１６Ｂが使用される必要は無く、金属細線を介してリードと接続されても良い。   Referring to FIG. 1B, the two electrodes formed on the upper surface of the semiconductor element 12A are connected to the lead 20 via the metal connection plate 16A. Specifically, when the semiconductor element 12A is a MOSFET, a gate electrode and a source electrode are provided on the upper surface of the semiconductor element 12A. The source electrode of the semiconductor element 12A is connected to the lead connection portion 26 via the metal connection plate 16A. On the other hand, the gate electrode of the semiconductor element 12A is connected to the lead connection portion 24 via the metal connection plate 16B. Since the source electrode passes a larger current than the gate electrode, the metal connection plate 16A connected to the source electrode is formed larger than the metal connection plate 16B connected to the gate electrode. Here, since the flowing current is small in the gate electrode of the semiconductor element 12A, the metal connection plate 16B is not necessarily used, and may be connected to the lead through a thin metal wire.

アイランド１４は、厚みが０．５ｍｍ程度の導電板をエッチング加工または打ち抜き加工することで形成される。アイランド１４の平面的な大きさは、上面に実装される半導体素子１２Ａよりも若干大きい程度である。例えば、半導体素子１２Ａの平面的なサイズが５．０ｍｍ×５．０ｍｍの場合は、アイランド１４の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。   The island 14 is formed by etching or punching a conductive plate having a thickness of about 0.5 mm. The planar size of the island 14 is slightly larger than the semiconductor element 12A mounted on the upper surface. For example, when the planar size of the semiconductor element 12A is 5.0 mm × 5.0 mm, the planar size of the island 14 is about 5.5 mm × 5.5 mm.

リード２０Ａ−２０Ｅは、アイランド１４と同様の方法により形成され、一端が封止樹脂３８の内部に位置し、他端が封止樹脂３８から外部に露出している。封止樹脂３８から露出する部分のリード２０−２０Ｅはガルウイング状に折り曲げ加工され、外側の端部の下面は、封止樹脂３８の下面と同一平面上に位置している。   The leads 20 </ b> A to 20 </ b> E are formed by the same method as the island 14, and one end is located inside the sealing resin 38 and the other end is exposed to the outside from the sealing resin 38. The portion of the lead 20-20 </ b> E exposed from the sealing resin 38 is bent into a gull wing shape, and the lower surface of the outer end is located on the same plane as the lower surface of the sealing resin 38.

図１（Ｂ）を参照して、半導体装置１０Ａでは、装置全体を一体的に封止する四角形状の封止樹脂３８の両側辺から複数のリード２０Ａ等が外部に導出されている。具体的には、封止樹脂３８の左側の側辺から、４つのリード（リード２０Ｄ、リード２０Ｃ、リード、２０Ｂ、リード２０Ａ）の端部が外部に導出している。そして、これらのリード２０Ｄ等の右側の端部は、アイランド１４に連続している。一方、封止樹脂３８の右側の側辺からも、４つのリード（リード２０Ｈ、リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の端部が外部に露出している。そして、リード２０Ｈの左側の端部は、他の部分よりも幅広に形成された接続部２４であり、この接続部２４の上面に金属接続板１６Ｂが固着されている。また、他のリード（リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の左側の端部は、一体的に接続部２６と連続している。この接続部２６の上面に金属接続板１６Ａが接続される。ここで、接続部２４および接続部２６と、アイランド１４とは、同一平面上に配置されても良いし、アイランド１４の方が接続部２４等よりも上方に配置されても良いし下方に配置されても良い。   Referring to FIG. 1B, in the semiconductor device 10A, a plurality of leads 20A and the like are led out from both sides of a rectangular sealing resin 38 that integrally seals the entire device. Specifically, end portions of four leads (lead 20D, lead 20C, lead, 20B, lead 20A) are led out from the left side of the sealing resin 38. The right end of these leads 20 </ b> D and the like continues to the island 14. On the other hand, the ends of the four leads (lead 20H, lead 20G, lead 20F, and lead 20E) are also exposed to the outside from the right side of the sealing resin 38. The left end portion of the lead 20H is a connection portion 24 formed wider than other portions, and the metal connection plate 16B is fixed to the upper surface of the connection portion 24. Further, the left ends of the other leads (the lead 20G, the lead 20F, and the lead 20E) are integrally connected to the connecting portion 26. A metal connection plate 16 </ b> A is connected to the upper surface of the connection portion 26. Here, the connecting portion 24 and the connecting portion 26 and the island 14 may be disposed on the same plane, or the island 14 may be disposed above the connecting portion 24 or the like, or disposed below. May be.

封止樹脂３８は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂からなり、リード２０Ａ−２０Ｅの一部、アイランド１４、半導体素子１２Ａ、金属接続板１６Ａ、１６Ｂを被覆して一体的に支持している。ここで、酸化金属等から成る粒子状のフィラーが混入された樹脂材料を封止樹脂３８の材料として採用しても良い。   The sealing resin 38 is made of a thermosetting resin formed by transfer molding or a thermoplastic resin formed by injection molding, part of the leads 20A-20E, the island 14, the semiconductor element 12A, and the metal connection plates 16A, 16B. Are integrally supported. Here, a resin material mixed with particulate filler made of metal oxide or the like may be used as the material of the sealing resin 38.

図１（Ｂ）および図１（Ｃ）を参照して、本実施の形態では、半導体素子１２Ａの上面に設けられた電極とリードとを、金属接続板１６Ａ、１６Ｂを経由して接続している。金属接続板１６Ａ、１６Ｂは、厚みが０．１ｍｍ〜０．５ｍｍ程度の銅などを主体とする金属板を、所定形状に曲折加工して成形されている。従って、直径が数十μｍ程度の金属細線と比較すると、金属接続板１６Ａ、１６Ｂの断面積は大きいので、オン抵抗が低減される。また、金属接続板１６Ａ、１６Ｂの両端および封止樹脂３８から露出する部分は、平坦面とされている。   Referring to FIGS. 1B and 1C, in the present embodiment, electrodes provided on the upper surface of semiconductor element 12A and leads are connected via metal connection plates 16A and 16B. Yes. The metal connection plates 16A and 16B are formed by bending a metal plate mainly composed of copper having a thickness of about 0.1 mm to 0.5 mm into a predetermined shape. Therefore, compared with a thin metal wire having a diameter of about several tens of μm, since the cross-sectional areas of the metal connection plates 16A and 16B are large, the on-resistance is reduced. Further, both ends of the metal connection plates 16A and 16B and portions exposed from the sealing resin 38 are flat surfaces.

図１（Ｃ）を参照して、金属接続板１６Ａの左側の端部は、接合材３２を介して半導体素子１２Ａの電極に接続される。そして、金属接続板１６Ａの右側の端部は、接合材３０を介してリード２０Ｆと連続する接続部２６に接続される。ここで、接合材３２、３０としては、半田や導電性ペースト等の導電性のものが採用される。接合材３２、３０を介して固着する構造は、図１（Ｂ）に示す金属接続板１６Ｂに関しても同様である。   Referring to FIG. 1C, the left end of the metal connection plate 16A is connected to the electrode of the semiconductor element 12A via the bonding material 32. The right end portion of the metal connection plate 16A is connected to the connection portion 26 continuous with the lead 20F via the bonding material 30. Here, as the bonding materials 32 and 30, conductive materials such as solder and conductive paste are employed. The structure for fixing via the bonding materials 32 and 30 is the same for the metal connection plate 16B shown in FIG.

更に、本実施の形態では、金属接続板１６Ａ、１６Ｂを部分的に外部に露出させている。図１（Ｃ）を参照すると、金属接続板１６Ａの中間部の上面が、封止樹脂３８の上面から露出している。そして、金属接続板１６Ａが露出する部分と封止樹脂３８の上面とは同一平面上に位置している。この様に、金属接続板１６Ａの上面を部分的に封止樹脂３８から外部に露出させることで、半導体素子１２Ａから発生した熱は、金属接続板１６Ａを経由して外部に放出され、半導体素子１２Ａの過熱が防止される。更に、本実施の形態では、半導体素子１２Ａのゲート電極と接続される金属接続板１６Ｂの中間部も、封止樹脂３８の上面から外部に露出している。   Furthermore, in the present embodiment, the metal connection plates 16A and 16B are partially exposed to the outside. Referring to FIG. 1C, the upper surface of the intermediate portion of the metal connection plate 16 </ b> A is exposed from the upper surface of the sealing resin 38. The portion where the metal connection plate 16A is exposed and the upper surface of the sealing resin 38 are located on the same plane. In this way, by partially exposing the upper surface of the metal connection plate 16A to the outside from the sealing resin 38, the heat generated from the semiconductor element 12A is released to the outside via the metal connection plate 16A, and the semiconductor element Overheating of 12A is prevented. Furthermore, in the present embodiment, an intermediate portion of the metal connection plate 16B connected to the gate electrode of the semiconductor element 12A is also exposed to the outside from the upper surface of the sealing resin 38.

更にまた、図１（Ｃ）を参照すると、アイランド１４の下面は封止樹脂３８により被覆されているが、アイランド１４の下面を封止樹脂３８から外部に露出させても良い。この様にすることで、半導体素子１２Ａから発生した熱がアイランド１４を経由して外部に放出されるので、半導体装置１０Ａの放熱性が更に向上される。更にまた、封止樹脂３８の上面にヒートシンクを当接させると、金属接続板１６Ａおよびヒートシンクを経由して更に効率的に放熱性を向上させることができる。   1C, the lower surface of the island 14 is covered with the sealing resin 38, but the lower surface of the island 14 may be exposed from the sealing resin 38 to the outside. By doing so, the heat generated from the semiconductor element 12A is released to the outside via the island 14, so that the heat dissipation of the semiconductor device 10A is further improved. Furthermore, when the heat sink is brought into contact with the upper surface of the sealing resin 38, the heat dissipation can be improved more efficiently via the metal connection plate 16A and the heat sink.

図２を参照して、他の形態の半導体装置１０Ｂの構成を説明する。図２（Ａ）は半導体装置１０Ｂの断面図であり、図２（Ｂ）は半導体装置１０Ｂを下方から見た平面図である。半導体装置１０Ｂの基本的な構成は、上記した半導体装置１０Ａと同様である。半導体装置１０Ｂでは、アイランド１４の下面に半導体素子１２Ａが実装され、金属接続板１６Ｃ、１６Ｄが、封止樹脂３８の下面から露出している。   With reference to FIG. 2, a configuration of another form of semiconductor device 10B will be described. 2A is a cross-sectional view of the semiconductor device 10B, and FIG. 2B is a plan view of the semiconductor device 10B viewed from below. The basic configuration of the semiconductor device 10B is the same as that of the semiconductor device 10A described above. In the semiconductor device 10 </ b> B, the semiconductor element 12 </ b> A is mounted on the lower surface of the island 14, and the metal connection plates 16 </ b> C and 16 </ b> D are exposed from the lower surface of the sealing resin 38.

図２（Ａ）を参照して、半導体装置１０Ｂでは、平坦に成形されるリード２０Ｂ、２０Ｆの端部と、金属接続板１６Ｃの露出面とが、封止樹脂３８の下面と同一平面上に位置している。ここで、外部に露出するリード２０Ｂ、２０Ｆの端部を、金属接続板１６Ｃの露出面よりも下方に位置させても良い。この様にすることで、半導体装置１０Ｂを実装基板に実装した際に、下方に突出するリード２０Ｂ、２０Ｆの端部が実装基板に接触することで、封止樹脂３８の下面から外部に露出する金属接続板１６Ｃが実装基板から離間される。結果的に、金属接続板１６Ｃと外部とのショートが防止される。   Referring to FIG. 2A, in semiconductor device 10B, the ends of leads 20B and 20F that are formed flat and the exposed surface of metal connection plate 16C are flush with the lower surface of sealing resin 38. positioned. Here, the end portions of the leads 20B and 20F exposed to the outside may be positioned below the exposed surface of the metal connection plate 16C. By doing so, when the semiconductor device 10B is mounted on the mounting substrate, the ends of the leads 20B and 20F protruding downward are in contact with the mounting substrate, so that they are exposed to the outside from the lower surface of the sealing resin 38. The metal connection plate 16C is separated from the mounting substrate. As a result, short-circuit between the metal connection plate 16C and the outside is prevented.

図２（Ｂ）を参照して、半導体素子１２ＡとしてＭＯＳＦＥＴが採用されると、その下面にはソース電極とゲート電極が設けられる。そして、半導体素子１２Ａのソース電極は、金属接続板１６Ｃを介してリード２０Ｇ−２０Ｅの接続部２６に接続される。また、半導体素子１２Ａのゲート電極は、金属接続板１６Ｄを介してリード２０Ｈの接続部２４と接続される。ここで、半導体素子１２Ａのゲート電極と接続する金属接続板１６Ｄに替えて金属細線が使用されても良い。   Referring to FIG. 2B, when a MOSFET is employed as the semiconductor element 12A, a source electrode and a gate electrode are provided on the lower surface thereof. The source electrode of the semiconductor element 12A is connected to the connection portion 26 of the leads 20G-20E via the metal connection plate 16C. The gate electrode of the semiconductor element 12A is connected to the connection portion 24 of the lead 20H via the metal connection plate 16D. Here, a thin metal wire may be used instead of the metal connection plate 16D connected to the gate electrode of the semiconductor element 12A.

図３を参照して、他の形態の半導体装置１０Ｃの構成を説明する。図３（Ａ）は半導体装置１０Ｃの断面図であり、図３（Ｂ）は半導体装置１０Ｃを上方から見た平面図であり、図３（Ｃ）は半導体装置１０Ｃを下方から見た平面図である。   With reference to FIG. 3, the configuration of another form of semiconductor device 10C will be described. 3A is a cross-sectional view of the semiconductor device 10C, FIG. 3B is a plan view of the semiconductor device 10C viewed from above, and FIG. 3C is a plan view of the semiconductor device 10C viewed from below. It is.

これらの図に示す半導体装置１０Ｃの基本的な構成は上記した半導体装置１０Ａと同様であり、相違点はアイランド１４の上面および下面の両方に、重畳して半導体素子１２Ａおよび半導体素子１２Ｂが固着されていることである。   The basic configuration of the semiconductor device 10C shown in these drawings is the same as that of the above-described semiconductor device 10A. The difference is that the semiconductor element 12A and the semiconductor element 12B are fixedly superposed on both the upper surface and the lower surface of the island 14. It is that.

半導体素子１２Ａおよび半導体素子１２Ｂとしては、上記したように、裏面に電極を備えたＭＯＳＦＥＴ等のディスクリートのトランジスタが採用される。半導体素子１２Ａおよび半導体素子１２Ｂの組合せとしては、同種のトランジスタ（例えば両方ともＭＯＳＦＥＴ）でも良いし、異種のトランジスタ（例えばＭＯＳＦＥＴとＩＧＢＴ）でも良い。   As described above, as the semiconductor element 12A and the semiconductor element 12B, discrete transistors such as MOSFETs having electrodes on the back surface are employed. The combination of the semiconductor element 12A and the semiconductor element 12B may be the same type of transistor (for example, both MOSFETs) or different types of transistors (for example, MOSFET and IGBT).

更に、半導体素子１２Ａおよび半導体素子１２Ｂの両方を、半田等の導電性固着材を用いてアイランド１４の上面および下面に固着しても良い。この様にすることで、半導体素子１２Ａの裏面電極と、半導体素子１２Ｂの裏面電極とが、アイランド１４を経由して接続される。更には、半導体素子１２Ａおよび半導体素子１２Ｂのいずれか一方を、絶縁性接着材を介してアイランド１４と接続すると、両素子を絶縁した状態でアイランド１４に実装できる。更には、半導体素子１２Ａおよび半導体素子１２Ｂの両方を、絶縁性の接合材を用いてアイランドに固着しても良い。   Furthermore, both the semiconductor element 12A and the semiconductor element 12B may be fixed to the upper surface and the lower surface of the island 14 using a conductive fixing material such as solder. By doing so, the back electrode of the semiconductor element 12A and the back electrode of the semiconductor element 12B are connected via the island 14. Furthermore, when one of the semiconductor element 12A and the semiconductor element 12B is connected to the island 14 via an insulating adhesive, it can be mounted on the island 14 in a state where both elements are insulated. Further, both the semiconductor element 12A and the semiconductor element 12B may be fixed to the island using an insulating bonding material.

ＭＯＳＦＥＴである半導体素子１２Ａ、１２Ｂが、導電性固着材を介してアイランド１４の両主面に実装されると、アイランド１４に接続するリード２０Ａ−２０Ｄを、両素子の共通したドレイン端子として用いることができる。同様に、図３（Ｂ）に示す半導体素子１２Ａのゲート電極を、金属接続板１６Ｂを介してリード２０Ｈの接続部２４に接続する。更に、図３（Ｃ）に示す半導体素子１２Ｂのゲート電極を、金属接続板１６Ｄを介して、リード２０Ｈの接続部２４に接続する。この様にすると、リード２０Ｈが両素子の共通なゲート端子となる。同様に、リード２０Ｇ−２０Ｅと連続する接続部２６は、金属接続板１６Ａ、１６Ｃを経由して、両半導体素子のソース電極と接続されて共通なソース端子を構成している。従って、半導体装置１０Ｃは、全体として３つの端子（ゲート端子、ソース端子、ドレイン端子）を備えた構成となっている。このことから、リード２０Ｈから制御信号が供給されると、半導体素子１２Ａと半導体素子１２Ｂとは、同期してスイッチング動作を行う。そして、リード２０Ｇ−２０Ｅおよびリード２０Ａ−２０Ｄを通過する主電流が、半導体素子１２Ａ、１２Ｂによりスイッチング制御される。   When the semiconductor elements 12A and 12B, which are MOSFETs, are mounted on both main surfaces of the island 14 via a conductive fixing material, the lead 20A-20D connected to the island 14 is used as a common drain terminal for both elements. Can do. Similarly, the gate electrode of the semiconductor element 12A shown in FIG. 3B is connected to the connection portion 24 of the lead 20H through the metal connection plate 16B. Further, the gate electrode of the semiconductor element 12B shown in FIG. 3C is connected to the connection portion 24 of the lead 20H through the metal connection plate 16D. In this way, the lead 20H serves as a common gate terminal for both elements. Similarly, the connection part 26 continuous with the leads 20G-20E is connected to the source electrodes of both semiconductor elements via the metal connection plates 16A and 16C to constitute a common source terminal. Therefore, the semiconductor device 10C has a configuration including three terminals (a gate terminal, a source terminal, and a drain terminal) as a whole. Therefore, when a control signal is supplied from the lead 20H, the semiconductor element 12A and the semiconductor element 12B perform a switching operation in synchronization. The main current passing through the leads 20G-20E and the leads 20A-20D is subjected to switching control by the semiconductor elements 12A and 12B.

半導体装置１０Ｃでは、図３（Ａ）を参照して、封止樹脂３８の上面および下面の両方から、金属接続板１６Ａおよび金属接続板１６Ｃの主面を露出させている。従って、２つの金属接続板１６Ａ、１６Ｃを経由して放熱されるため、半導体素子１２Ａ、１２Ｂの過熱が防止される効果が大きくなる。また、上記したように、半導体素子１２Ａと半導体素子１２Ｂとは、リード２０Ｈから供給される制御信号に基づいて同期してオン−オフ動作を行い同時に発熱するため、１つの半導体素子が内蔵された場合と比較すると発熱量が倍となる。しかしながら、本実施の形態では、金属接続板１６Ａ、１６Ｃを経由して個別に外部に熱を放出させているので、両半導体素子の過熱が防止されている。   In semiconductor device 10C, referring to FIG. 3A, the main surfaces of metal connection plate 16A and metal connection plate 16C are exposed from both the upper surface and the lower surface of sealing resin 38. Therefore, since the heat is radiated through the two metal connection plates 16A and 16C, the effect of preventing the semiconductor elements 12A and 12B from being overheated is increased. Further, as described above, the semiconductor element 12A and the semiconductor element 12B perform on-off operation synchronously based on the control signal supplied from the lead 20H and generate heat at the same time, so that one semiconductor element is incorporated. Compared with the case, the calorific value is doubled. However, in this embodiment, since heat is individually released to the outside via the metal connection plates 16A and 16C, overheating of both semiconductor elements is prevented.

図４を参照して、他の形態の半導体装置１０Ｄの構成を説明する。図４（Ａ）は半導体装置１０Ｄの断面図であり、図４（Ｂ）は半導体装置１０Ｄを上方から見た平面図であり、図４（Ｃ）は変形例を示す平面図である。半導体装置１０Ｄの基本的な構成は、上記した半導体装置１０Ｃと同様であり、相違点はアイランド１４の一部分が封止樹脂３８の側方から外部に導出している点にある。   With reference to FIG. 4, a configuration of another form of semiconductor device 10D will be described. 4A is a cross-sectional view of the semiconductor device 10D, FIG. 4B is a plan view of the semiconductor device 10D viewed from above, and FIG. 4C is a plan view showing a modification. The basic configuration of the semiconductor device 10D is the same as that of the semiconductor device 10C described above, and the difference is that a part of the island 14 is led out from the side of the sealing resin 38 to the outside.

図４（Ａ）および図４（Ｂ）を参照して、ランド１４の左端は、封止樹脂３８の左側の側面から外部に導出している。そして、封止樹脂３８の外部に位置するアイランド１４の左側側辺から、リード２０Ｄ−２０Ａが分岐している。この様にすることで、半導体素子１２Ａおよび半導体素子１２Ｂから発生した熱が、アイランド１４を経由して外部に伝導されるので、装置全体の放熱性を向上させることができる。特に、図４（Ａ）を参照すると、アイランド１４には、上下両主面に固着された２つの半導体素子から発生する熱が伝導されるので、アイランド１４は高温と成りやすい条件である。しかしながら、係る構成にすることで、アイランド１４を経由して放熱が良好となり、半導体素子１２Ａ、１２Ｂの過熱が抑制される。   4A and 4B, the left end of the land 14 is led out from the left side surface of the sealing resin 38 to the outside. The lead 20D-20A branches off from the left side of the island 14 located outside the sealing resin 38. By doing in this way, the heat generated from the semiconductor element 12A and the semiconductor element 12B is conducted to the outside via the island 14, so that the heat dissipation of the entire device can be improved. In particular, referring to FIG. 4A, since the heat generated from the two semiconductor elements fixed to the upper and lower main surfaces is conducted to the island 14, the island 14 is subject to a high temperature. However, by adopting such a configuration, heat dissipation is improved through the island 14 and the overheating of the semiconductor elements 12A and 12B is suppressed.

図４（Ｃ）を参照すると、アイランド１４の左側の端部が封止樹脂３８の側面から外部に露出し、アイランドの端部が接続用の端子として機能している。即ち、図４（Ａ）を参照すると、封止樹脂３８から外部に露出するアイランド１４がガルウイング形状に構成される。そして、半導体装置１０Ｄを実装基板等に実装する際には、アイランド１４の端部に半田を付着して実装される。この様にすることで、アイランド１４を経由して多量の熱エネルギーが外部に放出されるので、回路装置１０Ｄ全体の放熱性が更に向上される。   Referring to FIG. 4C, the left end of the island 14 is exposed from the side surface of the sealing resin 38, and the end of the island functions as a connection terminal. That is, referring to FIG. 4A, the island 14 exposed to the outside from the sealing resin 38 is configured in a gull wing shape. When the semiconductor device 10D is mounted on a mounting board or the like, the solder is attached to the end portion of the island 14 and mounted. By doing so, a large amount of heat energy is released to the outside via the island 14, so that the heat dissipation of the entire circuit device 10D is further improved.

図５から図８を参照して、次に、上記した構成の半導体装置の製造方法を説明する。なお、以下の説明では、図１に構造を示した半導体装置１０Ａの製造方法を説明する。   Next, a method for manufacturing the semiconductor device having the above-described configuration will be described with reference to FIGS. In the following description, a method for manufacturing the semiconductor device 10A whose structure is shown in FIG. 1 will be described.

先ず、図５を参照して、リードフレーム５０を加工することにより、複数のユニット５４を設ける。図５（Ａ）はリードフレーム５０全体を示す平面図であり、図５（Ｂ）は１つのユニット５４を斜め上方から見た斜視図である。   First, referring to FIG. 5, a plurality of units 54 are provided by processing the lead frame 50. FIG. 5A is a plan view showing the entire lead frame 50, and FIG. 5B is a perspective view of one unit 54 as viewed obliquely from above.

図５（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の銅から成る導電板に対して、プレス加工やエッチングを行うことで、数個〜数百個のユニット５４が外枠５２の内部に設けられたリードフレーム５０を形成する。ここでユニットとは、１つの半導体装置を構成する要素単位である。この図では、額縁状の外枠５２と連結された７個のユニット５４が図示されているが、外枠５２の内部にマトリックス状に多数個のユニット５４が設けられても良い。   With reference to FIG. 5 (A), several to several hundred units 54 of the outer frame 52 are formed by pressing or etching a conductive plate made of copper having a thickness of, for example, about 0.5 mm. A lead frame 50 provided inside is formed. Here, the unit is an element unit constituting one semiconductor device. In this figure, seven units 54 connected to the frame-shaped outer frame 52 are shown, but a large number of units 54 may be provided in a matrix in the outer frame 52.

図５（Ｂ）を参照して、ユニット５４は、アイランド１４およびリード２０Ａ−２０Ｅを具備している。具体的には、中央部に四角形状のアイランド１４が配置されている。そして、アイランド１４の左側側辺から連続して外側に４本のリード（リード２０Ａ−２０Ｄ）が延在している。更に、アイランド１４の右側には、４本のリード（リード２０Ｅ−２０Ｈ）が配置されている。そして、リード２０Ｅ、２０Ｆ、２０Ｇの左側の端部は接続部２６に連続している。また、リード２０Ｈの左側の端部は、幅広の接続部２４として形成されている。   Referring to FIG. 5B, the unit 54 includes an island 14 and leads 20A-20E. Specifically, a quadrangular island 14 is arranged at the center. Then, four leads (leads 20A to 20D) extend outward from the left side of the island 14 continuously. Further, four leads (leads 20E-20H) are arranged on the right side of the island 14. The left ends of the leads 20E, 20F, and 20G are continuous with the connecting portion 26. The left end of the lead 20H is formed as a wide connecting portion 24.

図６（Ａ）および図６（Ｂ）を参照して、次に、各ユニット５４毎に半導体素子１２Ａを接続する。半導体素子１２Ａの固着は、半田等の導電性接合材またはエポキシ樹脂等の絶縁性接合材を介して行われる。また、共晶結合により半導体素子１２Ａの裏面がアイランド１４の上面に固着されても良い。ここで、半導体素子１２Ａとしては、上記したように、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＩＣ、ＬＳＩ、ダイオード等が採用できる。本工程では、リードフレーム５０の全てのユニット５４に対して、一括して半導体素子１２Ａのダイボンディングが行われる。   Next, referring to FIG. 6A and FIG. 6B, the semiconductor element 12 </ b> A is connected for each unit 54. The semiconductor element 12A is fixed through a conductive bonding material such as solder or an insulating bonding material such as epoxy resin. Further, the back surface of the semiconductor element 12A may be fixed to the upper surface of the island 14 by eutectic bonding. Here, as described above, a MOSFET, a bipolar transistor, an IGBT, an IC, an LSI, a diode, or the like can be adopted as the semiconductor element 12A. In this step, die bonding of the semiconductor element 12A is performed collectively for all the units 54 of the lead frame 50.

図７（Ａ）および図７（Ｂ）を参照して、次に、各ユニット５４の半導体素子１２Ａを電気的に接続する。   Next, referring to FIGS. 7A and 7B, the semiconductor elements 12A of the units 54 are electrically connected.

図７（Ｂ）を参照すると、半導体素子１２ＡとしてＭＯＳＦＥＴが採用された場合、半導体素子１２Ａのソース電極は、金属接続板１６Ａを経由して接続部２６に接続される。また、半導体素子１２Ａのゲート電極は、金属接続板１６Ｂを経由して接続部２４に接続される。金属接続板１６Ａ、１６Ｂの接続は、半田または導電性ペーストを用いて行われる。例えば、半田を用いて金属接続板１６Ａを固着する場合は、半導体素子１２Ａの電極および接続部２６の上面に半田ペーストを塗布し、この半田ペーストに金属接続板１６Ａを載置し、この状態で加熱処理して半田ペーストを溶融させる。   Referring to FIG. 7B, when a MOSFET is employed as the semiconductor element 12A, the source electrode of the semiconductor element 12A is connected to the connection portion 26 via the metal connection plate 16A. Further, the gate electrode of the semiconductor element 12A is connected to the connection portion 24 via the metal connection plate 16B. The metal connection plates 16A and 16B are connected using solder or a conductive paste. For example, when the metal connection plate 16A is fixed using solder, a solder paste is applied to the electrodes of the semiconductor element 12A and the upper surface of the connection portion 26, and the metal connection plate 16A is placed on the solder paste. Heat treatment is performed to melt the solder paste.

図８を参照して、次に、各ユニットの半導体素子１２Ａを樹脂モールドする。図８（Ａ）は本工程を示す断面図であり、図８（Ｂ）は平面図である。   Referring to FIG. 8, next, the semiconductor element 12A of each unit is resin-molded. FIG. 8A is a cross-sectional view showing this step, and FIG. 8B is a plan view.

本工程では、モールド金型を使用したトランスファーモールドにより各ユニットを樹脂封止している。モールド金型６０は、上金型６２と下金型６４とから成り、両者を当接することにより形成されるキャビティ６６の内部に、アイランド１４、半導体素子１２Ａおよび金属接続板１６Ａが収納される。そして、液状または半固形状の封止樹脂をキャビティ６６に充填して加熱硬化することより、アイランド１４、半導体素子１２Ａおよび金属接続板１６Ａは樹脂封止される。   In this step, each unit is resin-sealed by transfer molding using a mold. The mold 60 includes an upper mold 62 and a lower mold 64, and the island 14, the semiconductor element 12A, and the metal connection plate 16A are accommodated in a cavity 66 formed by abutting both. Then, the island 14, the semiconductor element 12 </ b> A, and the metal connection plate 16 </ b> A are resin-sealed by filling the cavity 66 with a liquid or semi-solid sealing resin and heat-curing.

ここで、金属接続板１６Ａを部分的に外部に露出させるために、金属接続板１６Ａの上面は部分的に上金型６２の内壁に接触している。この様にすることで、上金型６２の内壁に接触する部分の金属接続板１６Ａは封止樹脂により被覆されずに外部に露出する。また、上金型６２と接触することによる金属接続板１６Ａの損傷を防止するために、上金型６２の内壁を樹脂膜等により被覆しても良い。このことにより、上金型６２の内壁を被覆する樹脂膜に金属接続板１６Ａの上面が接触するので、本工程に於ける金属接続板１６Ａの破損が防止される。   Here, in order to partially expose the metal connection plate 16 </ b> A to the outside, the upper surface of the metal connection plate 16 </ b> A partially contacts the inner wall of the upper mold 62. By doing in this way, the metal connection plate 16 </ b> A in contact with the inner wall of the upper mold 62 is exposed to the outside without being covered with the sealing resin. In order to prevent damage to the metal connection plate 16A due to contact with the upper mold 62, the inner wall of the upper mold 62 may be covered with a resin film or the like. As a result, the upper surface of the metal connection plate 16A comes into contact with the resin film covering the inner wall of the upper mold 62, thereby preventing the metal connection plate 16A from being damaged in this step.

図８（Ｂ）に本工程が終了した後のリードフレーム５０の平面図を示す。各ユニット５４のアイランドおよび半導体素子は封止樹脂３８により被覆され、多数のリードが封止樹脂３８の側辺から露出している。更に、各ユニット５４の封止樹脂３８の上面からは、金属接続板１６Ａ、１６Ｂが部分的に露出している。   FIG. 8B shows a plan view of the lead frame 50 after this process is completed. The island and the semiconductor element of each unit 54 are covered with the sealing resin 38, and a large number of leads are exposed from the side of the sealing resin 38. Further, the metal connection plates 16A and 16B are partially exposed from the upper surface of the sealing resin 38 of each unit 54.

上記工程が終了した後は、露出するリードをメッキ膜により被覆する工程、各ユニットのリードをリードフレーム５０から分離させる工程、各ユニットの電気的特性を測定する工程等を経て、図１に示す半導体装置１０Ａが製造される。   After the above steps are completed, the steps of covering the exposed leads with a plating film, separating the leads of each unit from the lead frame 50, measuring the electrical characteristics of each unit, etc. are shown in FIG. The semiconductor device 10A is manufactured.

ここで、図２に示した半導体装置１０Ｂを製造する場合は、図７に示す各ユニット５４のアイランド１４の下面に半導体素子１２Ａを実装し、接続部２４、２６の下面と半導体素子１２Ａとを、金属接続板１６Ａ、１６Ｂを介して接続する。更に、図８を参照して、下金型６４の下面に金属接続板１６Ａを接触させた状態で、樹脂封止を行う。   Here, when the semiconductor device 10B shown in FIG. 2 is manufactured, the semiconductor element 12A is mounted on the lower surface of the island 14 of each unit 54 shown in FIG. 7, and the lower surfaces of the connecting portions 24 and 26 and the semiconductor element 12A are connected. The metal connection plates 16A and 16B are connected. Further, referring to FIG. 8, resin sealing is performed with the metal connection plate 16 </ b> A in contact with the lower surface of the lower mold 64.

更に、図３に示した半導体装置１０Ｃを製造する場合は、図７に示すアイランド１４の上面および下面の両方に半導体素子を固着し、接続部２４、２６の上下主面と両半導体素子とを金属接続板により接続する。更に、図８を参照して、上金型６２および下金型６４の内壁の両方に、金属接続板を部分的に接触させた状態で樹脂封止を行う。   Further, when the semiconductor device 10C shown in FIG. 3 is manufactured, the semiconductor elements are fixed to both the upper surface and the lower surface of the island 14 shown in FIG. 7, and the upper and lower main surfaces of the connecting portions 24 and 26 and the both semiconductor elements are connected. Connect with a metal connection plate. Further, referring to FIG. 8, resin sealing is performed in a state where the metal connection plate is partially in contact with both the inner walls of the upper mold 62 and the lower mold 64.

本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device of this invention, (A) is a perspective view, (B) is a top view, (C) is sectional drawing. 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。1A is a cross-sectional view of a semiconductor device according to the present invention, and FIG. 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device of this invention, (A) is sectional drawing, (B) and (C) are top views. 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device of this invention, (A) is sectional drawing, (B) and (C) are top views. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a top view, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a top view, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a top view, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is sectional drawing, (B) is a top view. 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。It is a figure which shows the semiconductor device of background art, (A) is a top view, (B) is sectional drawing.

符号の説明Explanation of symbols

１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 半導体装置
１２Ａ、１２Ｂ 半導体素子
１４ アイランド
１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ 金属接続板
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
２４ 接続部
２６ 接続部
２８ 接合材
３０ 接合材
３２ 接合材
３８ 封止樹脂
５０ リードフレーム
５２ 外枠
５４ ユニット
６０ モールド金型
６２ 上金型
６４ 下金型
６６ キャビティ
10A, 10B, 10C, 10D Semiconductor device 12A, 12B Semiconductor element 14 Island 16A, 16B, 16C, 16D Metal connection plate 20, 20A, 20B, 20C, 20D, 20E, 20F, 20G, 20H Lead 24 Connection portion 26 Connection portion 28 Bonding material 30 Bonding material 32 Bonding material 38 Sealing resin 50 Lead frame 52 Outer frame 54 Unit 60 Mold die 62 Upper die 64 Lower die 66 Cavity

Claims (5)

半導体素子と、
前記半導体素子が主面に固着されるアイランドと、
前記半導体素子と電気的に接続されて一部が外部に導出するリードと、
一方が前記半導体素子の主面に形成された電極に接続され、他方が前記リードに接続された金属接続板と、
前記半導体素子、前記アイランド、前記リードおよび前記金属接続板を被覆する封止樹脂と、を備え、
前記金属接続板の一部分を前記封止樹脂から露出させることを特徴とする半導体装置。 A semiconductor element;
An island where the semiconductor element is fixed to the main surface;
A lead that is electrically connected to the semiconductor element and partially leads to the outside;
One is connected to the electrode formed on the main surface of the semiconductor element, the other is connected to the lead metal connection plate,
A sealing resin that covers the semiconductor element, the island, the lead, and the metal connection plate;
A semiconductor device, wherein a portion of the metal connection plate is exposed from the sealing resin. 前記アイランドの一主面および他主面には、第１半導体素子および第２半導体素子が重畳して固着され、
前記第１半導体素子の第１主電極は第１金属接続板を介して第１リードと接続され、
前記第２半導体素子の第１主電極は第２金属接続板を介して前記第１リードと接続され、
前記第１金属接続板の一部分が前記封止樹脂の一主面から外部に露出し、前記第２金属板の一部分が前記封止樹脂の他主面から外部に露出する、ことを特徴とする請求項１記載の半導体装置。 A first semiconductor element and a second semiconductor element are superimposed and fixed on one main surface and the other main surface of the island,
A first main electrode of the first semiconductor element is connected to a first lead through a first metal connection plate;
A first main electrode of the second semiconductor element is connected to the first lead through a second metal connection plate;
A part of the first metal connection plate is exposed to the outside from one main surface of the sealing resin, and a part of the second metal plate is exposed to the outside from the other main surface of the sealing resin. The semiconductor device according to claim 1. 前記第１半導体素子の第２主電極と、前記第２半導体素子の第２主電極とは、前記アイランドを経由して共通に接続され、前記アイランドと連続する第２リードが前記封止樹脂から外部に導出することを特徴とする請求項２記載の半導体装置。   The second main electrode of the first semiconductor element and the second main electrode of the second semiconductor element are connected in common via the island, and a second lead continuous with the island is formed from the sealing resin. 3. The semiconductor device according to claim 2, wherein the semiconductor device is derived outside. 前記第１半導体素子の制御電極は、第３金属接続板を経由して第３リードに接続され、
前記第２半導体素子の制御電極は、第４金属接続板を経由して前記第３リードに接続され、
前記第３金属接続板および前記第４金属接続板の一部を前記封止樹脂から外部に露出させることを特徴とする請求項３記載の半導体装置。 The control electrode of the first semiconductor element is connected to a third lead via a third metal connection plate,
The control electrode of the second semiconductor element is connected to the third lead via a fourth metal connection plate,
4. The semiconductor device according to claim 3, wherein a part of the third metal connection plate and the fourth metal connection plate are exposed to the outside from the sealing resin. アイランドと、
前記アイランドの第１主面に固着された第１半導体と、
前記アイランドの第２主面に固着された第２半導体と、
前記第１半導体または前記第２半導体と接続されて一端が外部に露出するリードと、
前記アイランド、前記第１半導体素子、前記第２半導体素子および前記リードを被覆する封止樹脂と、を備え、
前記アイランドの少なくとも一部分を前記封止樹脂の側方から外部に導出させることを特徴とする半導体装置。 The island,
A first semiconductor fixed to the first main surface of the island;
A second semiconductor fixed to the second main surface of the island;
A lead connected to the first semiconductor or the second semiconductor and having one end exposed to the outside;
A sealing resin that covers the island, the first semiconductor element, the second semiconductor element, and the lead;
A semiconductor device, wherein at least a part of the island is led out from a side of the sealing resin.
JP2008195786A 2008-07-30 2008-07-30 Semiconductor device Pending JP2010034350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008195786A JP2010034350A (en) 2008-07-30 2008-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195786A JP2010034350A (en) 2008-07-30 2008-07-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2010034350A true JP2010034350A (en) 2010-02-12

Family

ID=41738475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195786A Pending JP2010034350A (en) 2008-07-30 2008-07-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2010034350A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068935A1 (en) * 2012-11-05 2014-05-08 日本精工株式会社 Semiconductor module
JP2014096412A (en) * 2012-11-07 2014-05-22 Toyota Motor Corp Semiconductor module
US20150076570A1 (en) * 2012-05-29 2015-03-19 Nsk Ltd. Semiconductor Module and Method for Manufacturing the Same
CN105474386A (en) * 2013-10-21 2016-04-06 日本精工株式会社 Semiconductor module
JP2016517171A (en) * 2013-03-14 2016-06-09 ヴィシェイ−シリコニックス Method for manufacturing a stacked die package
JP2016523069A (en) * 2013-04-25 2016-08-04 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ POWER MODULE, POWER CONVERTER, AND DRIVE DEVICE PROVIDED WITH POWER MODULE
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US10229893B2 (en) 2010-09-09 2019-03-12 Vishay-Siliconix Dual lead frame semiconductor package and method of manufacture
EP4333051A1 (en) * 2022-08-24 2024-03-06 Littelfuse Semiconductor (Wuxi) Co., Ltd. Two-in-one lead frame package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778911A (en) * 1993-09-06 1995-03-20 Sony Corp Resin molded type semiconductor device
JPH113970A (en) * 1997-04-17 1999-01-06 Sharp Corp Semiconductor device
JP2004153234A (en) * 2002-09-05 2004-05-27 Toshiba Corp Semiconductor device
JP2008078685A (en) * 2007-12-10 2008-04-03 Renesas Technology Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778911A (en) * 1993-09-06 1995-03-20 Sony Corp Resin molded type semiconductor device
JPH113970A (en) * 1997-04-17 1999-01-06 Sharp Corp Semiconductor device
JP2004153234A (en) * 2002-09-05 2004-05-27 Toshiba Corp Semiconductor device
JP2008078685A (en) * 2007-12-10 2008-04-03 Renesas Technology Corp Semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229893B2 (en) 2010-09-09 2019-03-12 Vishay-Siliconix Dual lead frame semiconductor package and method of manufacture
US20150076570A1 (en) * 2012-05-29 2015-03-19 Nsk Ltd. Semiconductor Module and Method for Manufacturing the Same
US9312234B2 (en) * 2012-05-29 2016-04-12 Nsk Ltd. Semiconductor module and method for manufacturing the same
US9402311B2 (en) 2012-11-05 2016-07-26 Nsk Ltd. Semiconductor module
JP5892250B2 (en) * 2012-11-05 2016-03-23 日本精工株式会社 Semiconductor module
WO2014068935A1 (en) * 2012-11-05 2014-05-08 日本精工株式会社 Semiconductor module
JP2014096412A (en) * 2012-11-07 2014-05-22 Toyota Motor Corp Semiconductor module
JP2016517171A (en) * 2013-03-14 2016-06-09 ヴィシェイ−シリコニックス Method for manufacturing a stacked die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US10546840B2 (en) 2013-03-14 2020-01-28 Vishay SIliconix, LLC Method for fabricating stack die package
JP2016523069A (en) * 2013-04-25 2016-08-04 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ POWER MODULE, POWER CONVERTER, AND DRIVE DEVICE PROVIDED WITH POWER MODULE
US10027094B2 (en) 2013-04-25 2018-07-17 Conti Temic Microelectronic Gmbh Power module, power converter and drive arrangement with a power module
CN105474386A (en) * 2013-10-21 2016-04-06 日本精工株式会社 Semiconductor module
EP4333051A1 (en) * 2022-08-24 2024-03-06 Littelfuse Semiconductor (Wuxi) Co., Ltd. Two-in-one lead frame package

Similar Documents

Publication Publication Date Title
JP2010034350A (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
JP5936310B2 (en) Power semiconductor module and its mounting structure
US9129931B2 (en) Power semiconductor module and power unit device
US6841866B2 (en) Power semiconductor device
JPWO2007026944A1 (en) Circuit device and manufacturing method thereof
KR20090052688A (en) Power device package and method of fabricating the same
US9466542B2 (en) Semiconductor device
CN107123624A (en) Power module package with double-sided cooled
JP2017506432A (en) DC-DC converter having terminal of semiconductor chip
JP2007184501A (en) Resin-sealed semiconductor device with externally exposed radiators at its top, and method for fabrication thereof
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2017017109A (en) Semiconductor device
US11315850B2 (en) Semiconductor device
KR20130069108A (en) Semiconductor package
JP5161688B2 (en) Semiconductor device and semiconductor module
JP5341339B2 (en) Circuit equipment
JP2010177619A (en) Semiconductor module
KR20120138984A (en) Power module package and method for manufacturing the same
JP7118205B1 (en) Semiconductor device and semiconductor module using the same
JP2005286187A (en) Semiconductor device
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
JP2012238737A (en) Semiconductor module and manufacturing method therefor
JP5682511B2 (en) Semiconductor module
JP2004349300A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212