JP5341339B2 - Circuit equipment - Google Patents

Circuit equipment Download PDF

Info

Publication number
JP5341339B2
JP5341339B2 JP2007281919A JP2007281919A JP5341339B2 JP 5341339 B2 JP5341339 B2 JP 5341339B2 JP 2007281919 A JP2007281919 A JP 2007281919A JP 2007281919 A JP2007281919 A JP 2007281919A JP 5341339 B2 JP5341339 B2 JP 5341339B2
Authority
JP
Japan
Prior art keywords
circuit board
circuit
land portion
conductive pattern
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007281919A
Other languages
Japanese (ja)
Other versions
JP2008135735A (en
Inventor
貞道 高草木
則明 坂本
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2007281919A priority Critical patent/JP5341339B2/en
Publication of JP2008135735A publication Critical patent/JP2008135735A/en
Application granted granted Critical
Publication of JP5341339B2 publication Critical patent/JP5341339B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit device with the packaging density improved. <P>SOLUTION: The circuit device includes a circuit board 11 having its surface covered with an insulating layer 12; a conductive pattern 13 formed on a surface of the insulating layer 12; a circuit element electrically connected to the conductive pattern 13; and a lead 25 connected to a pad 13A formed of the conductive pattern 13. Furthermore, a control element 15A is fixed to the upper surface of a land part 18A, formed of a part of a lead 25A, and the back surface of the land part 18A is spaced separated from the upper surface of the circuit board 11. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は回路装置に関し、特に、半導体素子等の多数の回路素子から成る混成集積回路が組み込まれる回路装置に関するものである。   The present invention relates to a circuit device, and more particularly to a circuit device in which a hybrid integrated circuit composed of a large number of circuit elements such as semiconductor elements is incorporated.

図７を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されて、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。   With reference to FIG. 7, a configuration of a conventional hybrid integrated circuit device 100 will be described (see Patent Document 1 below). A conductive pattern 103 is formed on the surface of the rectangular substrate 101 via an insulating layer 102, and a circuit element is fixed to a desired portion of the conductive pattern 103 to form a predetermined electric circuit. Here, the semiconductor element 105 </ b> A and the chip element 105 </ b> B are connected to the conductive pattern 103 as circuit elements. The lead 104 is connected to a pad 109 made of a conductive pattern 103 formed in the peripheral portion of the substrate 101 and functions as an external terminal. The sealing resin 108 has a function of sealing an electric circuit formed on the surface of the substrate 101.

半導体素子１０５Ａは、例えば１アンペア以上の大電流が通過するパワー系の素子であり、発熱量が非常に大きいデバイスである。このことから、半導体素子１０５Ａは、導電パターン１０３に載置されたヒートシンク１１０の上部に載置されていた。ヒートシンク１１０は、例えば縦×横×厚み＝１０ｍｍ×１０ｍｍ×０．５〜１ｍｍ程度の銅等の金属片から成る。ヒートシンク１１０を採用することにより、半導体素子１０５Ａから発生した熱を外部に積極的に放出することができる。更に、図示はしないが、表面に多数の電極が設けられたＬＳＩが、回路素子として基板１０１の上面に配置されている。
特開平５−１０２６４５号公報 The semiconductor element 105A is a power element through which a large current of, for example, 1 ampere or more passes, and is a device that generates a very large amount of heat. Therefore, the semiconductor element 105 </ b> A is placed on the heat sink 110 placed on the conductive pattern 103. The heat sink 110 is made of, for example, a piece of metal such as copper having a length × width × thickness = 10 mm × 10 mm × 0.5 to 1 mm. By employing the heat sink 110, heat generated from the semiconductor element 105A can be positively released to the outside. Further, although not shown, an LSI having a large number of electrodes on the surface is arranged on the upper surface of the substrate 101 as a circuit element.
JP-A-5-102645

上述した構成の混成集積回路装置１００では、装置内部に於いて混成集積回路を構成する素子の全てが基板１０１の上面に配置される。基板１０１は放熱性に優れた金属から成るので、半導体素子１０５Ａ等の回路素子から発生した熱は基板１０１を経由して良好に外部に放出される。   In the hybrid integrated circuit device 100 having the above-described configuration, all elements constituting the hybrid integrated circuit are disposed on the upper surface of the substrate 101 in the device. Since the substrate 101 is made of a metal having excellent heat dissipation, heat generated from the circuit elements such as the semiconductor element 105A can be discharged to the outside through the substrate 101.

しかしながら、基板１０１に実装される回路素子の中には、小信号系の半導体素子等の発熱が極めて小さい物もあった。このような発熱の小さい回路素子は、放熱性に優れた金属から成る基板１０１に実装される必要はない。このように、放熱が必要とされない回路素子を回路基板１０１の上面に配置してしまうことで、基板１０１の上面の実質的な実装密度が低下してしまう問題があった。
更に、発熱量が極めて大きい半導体素子１０５Ａの近傍にＬＳＩ等を配置すると、熱伝導性に優れる基板１０１を半導体素子１０５Ａから発生した熱が伝導して、この熱によりＬＳＩが加熱されて特性が劣化してしまう虞もあった。 However, some circuit elements mounted on the substrate 101 have extremely small heat generation such as small-signal semiconductor elements. Such a circuit element that generates a small amount of heat does not need to be mounted on the substrate 101 made of metal having excellent heat dissipation. As described above, by disposing circuit elements that do not require heat dissipation on the upper surface of the circuit board 101, there is a problem that the substantial mounting density of the upper surface of the substrate 101 is lowered.
Furthermore, when an LSI or the like is disposed in the vicinity of the semiconductor element 105A that generates an extremely large amount of heat, heat generated from the semiconductor element 105A is conducted through the substrate 101 having excellent thermal conductivity, and the LSI is heated by this heat to deteriorate the characteristics. There was also a risk of doing so.

本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、実装密度が向上された回路装置を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device with improved packaging density.

本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードと、前記回路素子および前記回路基板を封止する封止樹脂と、を具備し、前記リードの一部から成るランド部の上面に半導体素子は実装され、前記ランド部の下面は前記回路基板の上面から離間し、前記ランド部と前記回路基板との間に前記封止樹脂が充填され、前記ランド部の下方の領域の前記回路基板に、前記導電パターンを延在させることを特徴とする。

The circuit device of the present invention includes a circuit board, a conductive pattern formed on an upper surface of the circuit board, a circuit element electrically connected to the conductive pattern, and an external connection electrically connected to the circuit element. A lead that leads out, and a sealing resin that seals the circuit element and the circuit board, and a semiconductor element is mounted on an upper surface of a land portion formed of a part of the lead, and a lower surface of the land portion is spaced from the upper surface of the circuit board, wherein the sealing resin between the land portion and the circuit board is filled, on the circuit board below the area of the land portion, the Rukoto extend the conductive pattern Features.

本発明の回路装置によれば、リードの一部から成るランド部の上面に半導体素子を実装し、このランド部の下面を回路基板の上面から離間させた。このことにより、発熱量が少なく回路基板に実装される必要性がない半導体素子を、装置内部に於いて回路基板の上面以外の場所に配置させることができるので、装置全体の実装密度を向上させることができる。   According to the circuit device of the present invention, the semiconductor element is mounted on the upper surface of the land portion formed of a part of the lead, and the lower surface of the land portion is separated from the upper surface of the circuit board. As a result, semiconductor elements that generate a small amount of heat and do not need to be mounted on the circuit board can be arranged in a location other than the top surface of the circuit board inside the device, thereby improving the mounting density of the entire device. be able to.

更に、ランド部に実装されて回路基板から離間して配置された半導体素子は、回路基板と熱的に分離される。従って、回路基板に実装されたパワー系の他の半導体素子から発生する熱は、回路基板から離間して位置する半導体素子にはそれほど伝導しないので、この半導体素子の熱による特性劣化等を抑制することができる。   Further, the semiconductor element mounted on the land portion and arranged away from the circuit board is thermally separated from the circuit board. Therefore, heat generated from other power-related semiconductor elements mounted on the circuit board does not conduct so much to the semiconductor elements located away from the circuit board, so that deterioration of characteristics of the semiconductor elements due to heat is suppressed. be able to.

＜第１の実施の形態＞
本形態では、図１から図３を参照して、回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本形態の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。 <First Embodiment>
In this embodiment, a structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device with reference to FIGS. 1 to 3.
With reference to FIG. 1, the structure of the hybrid integrated circuit device 10 of this embodiment will be described. FIG. 1A is a perspective view of the hybrid integrated circuit device 10 as viewed obliquely from above. FIG. 1B is a perspective view of the hybrid integrated circuit device 10 in which the sealing resin 14 for sealing the whole is omitted.

図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、回路基板１１の上面に、導電パターン１３および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、矩形の回路基板１１の上面は絶縁層１２により被覆され、絶縁層１２の上面に形成された導電パターン１３の所定の箇所には、半導体素子やチップ素子等の回路素子が電気的に接続されている。更に、回路基板１１の表面に形成された導電パターン１３および回路素子は封止樹脂１４により被覆されている。また、リード２５は封止樹脂１４から外部に導出している。   Referring to FIGS. 1A and 1B, a hybrid integrated circuit device 10 is configured such that a hybrid integrated circuit having a predetermined function including a conductive pattern 13 and circuit elements is formed on an upper surface of a circuit board 11. Yes. Specifically, first, the upper surface of the rectangular circuit board 11 is covered with the insulating layer 12, and a circuit element such as a semiconductor element or a chip element is provided at a predetermined position of the conductive pattern 13 formed on the upper surface of the insulating layer 12. Are electrically connected. Further, the conductive pattern 13 and the circuit element formed on the surface of the circuit board 11 are covered with a sealing resin 14. The lead 25 is led out from the sealing resin 14 to the outside.

尚、前述した封止手段は、封止樹脂の他に、樹脂や金属から成るケースを使って封止しても良い。更には、基板の全周囲を覆う枠部材を設け、この枠部材の中に樹脂を流し込んでも良い。   The sealing means described above may be sealed using a case made of resin or metal in addition to the sealing resin. Furthermore, a frame member that covers the entire periphery of the substrate may be provided, and resin may be poured into the frame member.

回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×１．５ｍｍ程度である。回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。   The circuit board 11 is a metal board whose main material is a metal such as aluminum (Al) or copper (Cu). The specific size of the circuit board 11 is, for example, about vertical × horizontal × thickness = 30 mm × 15 mm × 1.5 mm. When a substrate made of aluminum is employed as the circuit board 11, both main surfaces of the circuit board 11 are anodized.

絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。絶縁層１２は、ＡＬ２Ｏ３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。装置全体を封止する封止樹脂１４にも同様にフィラーが混入されるが、フィラーの混入量は絶縁層１２の方が多い。フィラーが混入されることにより、絶縁層１２の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層１２および回路基板１１を介して積極的に外部に放出することができる。絶縁層１２の具体的な厚みは、例えば５０〜１００μｍ程度である。また、図では、回路基板１１の上面のみが絶縁層１２により被覆されているが、回路基板１１の裏面も絶縁層１２により被覆しても良い。このようにすることで、回路基板１１の裏面を封止樹脂１４から外部に露出させても、回路基板１１の裏面を外部と絶縁させることができる。   The insulating layer 12 is formed so as to cover the entire upper surface of the circuit board 11. The insulating layer 12 is made of an epoxy resin or the like in which a filler such as AL2O3 is highly filled to about 60 wt% to 80 wt%, for example. Similarly, the filler is mixed in the sealing resin 14 that seals the entire apparatus, but the insulating layer 12 is more mixed in the filler. Since the thermal resistance of the insulating layer 12 is reduced by mixing the filler, the heat generated from the built-in circuit element can be positively released to the outside through the insulating layer 12 and the circuit board 11. it can. The specific thickness of the insulating layer 12 is, for example, about 50 to 100 μm. In the figure, only the upper surface of the circuit board 11 is covered with the insulating layer 12, but the back surface of the circuit board 11 may also be covered with the insulating layer 12. By doing in this way, even if the back surface of the circuit board 11 is exposed outside from the sealing resin 14, the back surface of the circuit board 11 can be insulated from the outside.

導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。更に、制御素子１５Ａ（ランド部１８Ａ）の周囲にも多数個のパッド１３Ａが形成され、パッド１３Ａと制御素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。   The conductive pattern 13 is made of a metal such as copper, and is formed on the surface of the insulating layer 12 so that a predetermined electric circuit is formed. A pad 13A made of the conductive pattern 13 is formed on the side from which the lead 25 is led out. Further, a large number of pads 13A are also formed around the control element 15A (land portion 18A), and the pads 13A and the control element 15A are connected by a thin metal wire 17. Although a single-layer conductive pattern 13 is shown here, a multilayer conductive pattern 13 laminated via an insulating layer may be formed on the upper surface of the circuit board 11.

導電パターン１３は、絶縁層１２の上面に設けた厚みが３０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。従って、等方性エッチングにより実現されるとすれば、導電パターン１３の間隔は、３０μｍ〜１００μｍ程度に狭く形成することができる。従って、最後に詳述するが、制御素子１５Ａが数百個の電極を有する素子であっても、電極の数に応じたパッド１３Ａを制御素子１５Ａの周囲に形成することができる。更に、微細に形成される導電パターン１３により複雑な電気回路を回路基板１１の表面に形成することもできる。   The conductive pattern 13 is formed by patterning a thin conductive film having a thickness of about 30 μm to 100 μm provided on the upper surface of the insulating layer 12. Therefore, if it is realized by isotropic etching, the interval between the conductive patterns 13 can be formed as narrow as about 30 μm to 100 μm. Therefore, as will be described in detail lastly, even if the control element 15A is an element having several hundred electrodes, pads 13A corresponding to the number of electrodes can be formed around the control element 15A. Further, a complicated electric circuit can be formed on the surface of the circuit board 11 by the conductive pattern 13 formed finely.

導電パターン１３に電気的に接続される回路素子としては、能動素子や受動素子を採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、回路素子が封止された樹脂封止型パッケージ等も、回路素子として導電パターン１３に固着することができる。   As a circuit element electrically connected to the conductive pattern 13, an active element or a passive element can be employed. Specifically, transistors, LSI chips, diodes, chip resistors, chip capacitors, inductances, thermistors, antennas, oscillators, and the like can be employed as circuit elements. Furthermore, a resin-sealed package or the like in which circuit elements are sealed can be fixed to the conductive pattern 13 as circuit elements.

図１（Ｂ）を参照すると、回路基板１１の上面には、回路素子として制御素子１５Ａ、パワー素子１５Ｂ、１５Ｃおよびチップ素子１５Ｄが配置されている。   Referring to FIG. 1B, a control element 15A, power elements 15B and 15C, and a chip element 15D are arranged on the upper surface of the circuit board 11 as circuit elements.

制御素子１５Ａは、所定の電気回路が表面に形成された半導体素子（小信号系の半導体素子）であり、パワー素子１５Ｂの制御電極に電気信号（制御信号）を供給している。制御素子１５Ａは、例えば１アンペア未満の電流が流れる半導体素子であり、発熱量は極めて小さく、例えば１００度以上に高温になる恐れがない。従って、制御素子１５Ａを回路基板１１の上面に直に載置することも可能であるが、この場合は回路基板１１が放熱性に優れる利点を活用できない。また、制御素子１５Ａは発熱量が少ないので、回路基板１１の上面から離間して装置に内蔵させることも可能である。このことから、本形態では、制御素子１５Ａをリード２５Ａのランド部１８Ａの上面に載置して、ランド部１８Ａの下面を回路基板１１の上面から離間させている。この構成の詳細は、図２を参照して後述する。また、制御素子１５Ａとしては、ＩＣ、ＬＳＩ等の半導体内蔵樹脂封止型パッケージが採用可能である。   The control element 15A is a semiconductor element (small signal semiconductor element) on which a predetermined electric circuit is formed, and supplies an electric signal (control signal) to the control electrode of the power element 15B. The control element 15A is a semiconductor element in which a current of, for example, less than 1 ampere flows, and the amount of heat generation is extremely small, and there is no possibility of becoming a high temperature, for example, 100 degrees or more. Therefore, the control element 15A can be mounted directly on the upper surface of the circuit board 11, but in this case, the advantage that the circuit board 11 is excellent in heat dissipation cannot be utilized. Further, since the control element 15A generates a small amount of heat, it can be separated from the upper surface of the circuit board 11 and incorporated in the apparatus. Therefore, in this embodiment, the control element 15A is placed on the upper surface of the land portion 18A of the lead 25A, and the lower surface of the land portion 18A is separated from the upper surface of the circuit board 11. Details of this configuration will be described later with reference to FIG. As the control element 15A, a resin-encapsulated package with a built-in semiconductor such as an IC or LSI can be used.

パワー素子１５Ｂ、１５Ｃは、例えば１アンペア以上の大電流が主電極を通過する素子（大信号系の半導体素子）であり、制御素子１５Ａによりその動作が制御される。具体的には、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ型トランジスタ等をパワー素子１５Ｂとして採用可能である。ここでは、パワー素子１５Ｂは、リード２５Ｂの一部分から成るランド部１８Ｂの上面に載置されている。この事項の詳細は下記する。   The power elements 15B and 15C are elements (large-signal semiconductor elements) through which a large current of, for example, 1 ampere or more passes through the main electrode, and their operations are controlled by the control element 15A. Specifically, a MOSFET, IGBT, bipolar transistor, or the like can be used as the power element 15B. Here, the power element 15B is placed on the upper surface of the land portion 18B formed of a part of the lead 25B. Details of this matter are described below.

更に、パワー素子１５Ｃは、ヒートシンク２６の上面に実装されている。ここで、パワー素子１５Ｃは絶縁層１２の上面に配置されたランド状の導電パターン１３に直に固着されても良い。   Further, the power element 15 </ b> C is mounted on the upper surface of the heat sink 26. Here, the power element 15 </ b> C may be directly fixed to the land-like conductive pattern 13 disposed on the upper surface of the insulating layer 12.

封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、封止樹脂１４により、導電パターン１３、回路素子、金属細線１７等が封止されている。また、回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されても良いし、回路基板１１の裏面を封止樹脂１４から露出させても良い。更に、封止樹脂１４には、熱伝導性の向上等を目的として酸化シリコン等のフィラーが混入され、例えばフィラーが５０ｗｔ％〜８０ｗｔ％程度混入された熱硬化性樹脂から封止樹脂１４は構成される。ここで、熱抵抗を低減させることを考慮すると、封止樹脂１４には多量のフィラーが含まれた方が良いが、樹脂封止の工程に於けるボイドの出現を防止するために、封止樹脂１４の流動性が一定程度以上確保できる範囲でフィラーの混入量が決定される。   The sealing resin 14 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. Here, the conductive pattern 13, the circuit element, the fine metal wire 17, and the like are sealed with the sealing resin 14. Further, the entire circuit board 11 including the back surface of the circuit board 11 may be covered with the sealing resin 14, or the back surface of the circuit board 11 may be exposed from the sealing resin 14. Further, the sealing resin 14 is mixed with a filler such as silicon oxide for the purpose of improving thermal conductivity. For example, the sealing resin 14 is composed of a thermosetting resin mixed with about 50 wt% to 80 wt% of filler. Is done. Here, in consideration of reducing the thermal resistance, it is better that the sealing resin 14 contains a large amount of filler, but in order to prevent the appearance of voids in the resin sealing process, sealing is performed. The amount of filler mixed is determined within a range in which the fluidity of the resin 14 can be secured to a certain level or more.

リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。即ち、リード２５は、回路基板１１の上面に形成された導電パターン１３を経由して回路素子と電気的に接続されている。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。   One end of the lead 25 is electrically connected to the pad 13 </ b> A on the circuit board 11, and the other end is led out from the sealing resin 14. That is, the lead 25 is electrically connected to the circuit element via the conductive pattern 13 formed on the upper surface of the circuit board 11. The lead 25 is made of a metal whose main component is copper (Cu), aluminum (Al), an Fe—Ni alloy, or the like. Here, the lead 25 is connected to the pad 13A provided along two opposing sides of the circuit board 11. However, the pad 13A may be provided along one side or four sides of the circuit board 11, and the lead 25 may be connected to the pad 13A.

また、金属が露出している回路基板１１の側面とリード２５とのショートを防止するために、リード２５はＬ字型に上方に曲げられた後再度曲げられて水平に延在されている。即ち、リード２５の途中に於いて、回路基板１１の外周端部よりも内側の領域で、上方に向かって傾斜する傾斜部が設けられ、他の部分のリード２５は回路基板１１の上面に対して平行に延在している。また、回路基板１１の上面と離間して配置されるリード２５Ａは、傾斜部が設けられていないストレート形状でも良い。   Further, in order to prevent a short circuit between the side surface of the circuit board 11 where the metal is exposed and the lead 25, the lead 25 is bent upward in an L shape and then bent again to extend horizontally. That is, in the middle of the lead 25, an inclined portion that is inclined upward is provided in a region inside the outer peripheral end portion of the circuit board 11, and the other portion of the lead 25 is relative to the upper surface of the circuit board 11. Extending in parallel. In addition, the lead 25A arranged away from the upper surface of the circuit board 11 may have a straight shape without an inclined portion.

本形態では、リード２５Ａの一部分にランド部１８Ａを設け、このランド部１８Ａの裏面を回路基板１１の上面から離間させている。更に、ランド部１８Ａの上面に制御素子１５Ａを実装している。このことにより、ランド部１８Ａの下方の領域に回路素子や導電パターン１３を配置させることが可能となり、装置全体の実装密度を上昇させることができる。更に、制御素子１５Ａを回路基板１１から熱的に分離することが可能となり、他の回路素子から発生する熱により制御素子１５Ａが悪影響を受けることを防止することができる。   In this embodiment, a land portion 18A is provided in a part of the lead 25A, and the back surface of the land portion 18A is separated from the upper surface of the circuit board 11. Further, a control element 15A is mounted on the upper surface of the land portion 18A. As a result, the circuit elements and the conductive pattern 13 can be disposed in the region below the land portion 18A, and the mounting density of the entire apparatus can be increased. Furthermore, the control element 15A can be thermally separated from the circuit board 11, and the control element 15A can be prevented from being adversely affected by heat generated from other circuit elements.

ランド部１８Ａは、制御素子１５Ａが実装可能なように、リード２５Ａの端部をランド状に形成した部位である。このランド部１８Ａの平面的な大きさは、実装される制御素子１５Ａと同等でよいし、大きくても小さくても良い。ランド部１８Ａは、回路基板１１の上方に配置される。   The land portion 18A is a portion where the end portion of the lead 25A is formed in a land shape so that the control element 15A can be mounted. The planar size of the land portion 18A may be the same as that of the mounted control element 15A, and may be large or small. The land portion 18 </ b> A is disposed above the circuit board 11.

ランド部１８Ａの周囲の回路基板１１の上面には、導電パターン１３から成るパッド１３Ａが複数配置される。そして、制御素子１５Ａの上面に配置された電極は、金属細線１７を経由して、パッド１３Ａと電気的に接続される。   A plurality of pads 13A made of a conductive pattern 13 are arranged on the upper surface of the circuit board 11 around the land portion 18A. The electrode disposed on the upper surface of the control element 15A is electrically connected to the pad 13A via the fine metal wire 17.

次にパワー素子１５Ｂが実装されるリード２５Ｂのランド部１８Ｂの構成を説明する。ランド部１８Ｂは、リード２５Ａの一部分から成り、ランド部１８Ｂの裏面が回路基板１１の上面に貼着されることで、リード２５Ａは回路基板１１に固着されている。ランド部１８Ｂの平面的な大きさは、上面に載置されるパワー素子１５Ｂと同程度である。   Next, the configuration of the land portion 18B of the lead 25B on which the power element 15B is mounted will be described. The land portion 18 </ b> B includes a part of the lead 25 </ b> A, and the back surface of the land portion 18 </ b> B is attached to the upper surface of the circuit board 11, whereby the lead 25 </ b> A is fixed to the circuit board 11. The planar size of the land portion 18B is approximately the same as that of the power element 15B placed on the upper surface.

リード２５Ｂは、厚みが０．５ｍｍ程度の金属板を、エッチング加工またはプレス加工することにより形成される。従って、回路基板１１の上面に形成される導電パターン１３と比較するとリード２５Ａは、約一桁厚く形成される。このことから、リード２５Ａの一部から成るランド部１８Ｂも厚く形成され、ヒートシンクとして機能し、パワー素子１５Ｂから発生する熱の放熱向上に寄与する。ここでは、パワー素子１５Ｂから発生した熱は、ランド部１８Ｂ、絶縁層１２および回路基板１１を介して良好に外部に放出される。   The lead 25B is formed by etching or pressing a metal plate having a thickness of about 0.5 mm. Accordingly, the lead 25A is formed to be about one digit thicker than the conductive pattern 13 formed on the upper surface of the circuit board 11. For this reason, the land portion 18B formed of a part of the lead 25A is also formed thick, functions as a heat sink, and contributes to the heat dissipation improvement of the heat generated from the power element 15B. Here, the heat generated from the power element 15 </ b> B is favorably released to the outside through the land portion 18 </ b> B, the insulating layer 12, and the circuit board 11.

パワー素子１５Ｂは、半田等の導電性の接合材を介して、リード２５Ｂのランド部１８Ｂの上面に固着される。従って、パワー素子１５Ｂの裏面電極は、回路基板１１上の導電パターン１３を介さずに、ダイレクトにリード２５Ｂに接続されている。このことから、大きな電流容量を確保するために、回路基板１１の表面に、導電パターン１３と同じ膜厚で、幅が広い導電パターンを形成する必要がないので、回路基板１１を小型にすることができる。また、リード２５Ａの断面は、例えば縦×横＝０．５ｍｍ×０．６ｍｍ程度と大きく、電流容量を十分に確保することができる。   The power element 15B is fixed to the upper surface of the land portion 18B of the lead 25B via a conductive bonding material such as solder. Therefore, the back electrode of the power element 15B is directly connected to the lead 25B without passing through the conductive pattern 13 on the circuit board 11. For this reason, in order to secure a large current capacity, it is not necessary to form a wide conductive pattern with the same film thickness as the conductive pattern 13 on the surface of the circuit board 11, and thus the circuit board 11 can be made small. Can do. Further, the cross section of the lead 25A is as large as, for example, length × width = 0.5 mm × 0.6 mm, and a sufficient current capacity can be secured.

更に、パワー素子１５Ｂの上面に形成された電極は、金属細線１７を介して、回路基板１１上のパッド１３Ａに接続される。電流容量が必要とされる場合は、金属細線１７として直径が１５０μｍ程度以上の太線を用いる。   Furthermore, the electrode formed on the upper surface of the power element 15 </ b> B is connected to the pad 13 </ b> A on the circuit board 11 through the fine metal wire 17. When current capacity is required, a thick wire having a diameter of about 150 μm or more is used as the thin metal wire 17.

図２の断面図を参照して、制御素子１５Ａが実装される箇所の構成を説明する。上述したように、リード２５Ａの一部から成るランド部１８Ａの上面には、半田、銀ペーストまたは絶縁性接着剤等の接合材１６を介して制御素子１５Ａが接合される。更に、ランド部１８Ａの下面は回路基板１１の上面から離間している。ここで、ランド部１８Ａの下面を回路基板１１の上面から離間させる構造としては、２つの構造が考えられる。１つは図に示すようにランド部１８Ａを回路基板１１の上面よりも上方に浮かせる構造であり、他は回路基板１１の導電パターン１３が被覆されるように樹脂皮膜を形成し、この樹脂皮膜の上面にランド部１８Ａを配置する構造である。
上記構成により、ランド部１８Ａの下方に対応する領域の回路基板１１の上面には、導電パターン１３および回路素子１９が配置できる。このことにより、回路基板１１の上面により多数の導電パターン１３や回路素子を配置することが可能となり、実装密度が向上される。特に制御素子１５Ａは、他の回路素子と比較すると占有する実装面積が大きな回路素子である。従って、大型の制御素子１５Ａの下方の領域に導電パターン１３や回路素子１９を配置することで、より複雑で高機能な電気回路を装置に内蔵させることができる。更に、ランド部１８Ａの裏面と回路基板１１の上面との間の間隙には、封止樹脂１４が充填されている。 With reference to the cross-sectional view of FIG. 2, the configuration of the place where the control element 15A is mounted will be described. As described above, the control element 15A is bonded to the upper surface of the land portion 18A formed of a part of the lead 25A via the bonding material 16 such as solder, silver paste, or insulating adhesive. Further, the lower surface of the land portion 18 </ b> A is separated from the upper surface of the circuit board 11. Here, two structures are conceivable as the structure in which the lower surface of the land portion 18 </ b> A is separated from the upper surface of the circuit board 11. One is a structure in which the land portion 18A is floated above the upper surface of the circuit board 11 as shown in the figure, and the other is a resin film formed so that the conductive pattern 13 of the circuit board 11 is covered. The land portion 18A is disposed on the upper surface of the structure.
With the above configuration, the conductive pattern 13 and the circuit element 19 can be arranged on the upper surface of the circuit board 11 in a region corresponding to the lower side of the land portion 18A. As a result, a large number of conductive patterns 13 and circuit elements can be arranged on the upper surface of the circuit board 11, and the mounting density is improved. In particular, the control element 15A is a circuit element that occupies a large mounting area as compared with other circuit elements. Therefore, by disposing the conductive pattern 13 and the circuit element 19 in a region below the large control element 15A, a more complicated and highly functional electric circuit can be built in the apparatus. Further, a sealing resin 14 is filled in a gap between the back surface of the land portion 18 </ b> A and the upper surface of the circuit board 11.

制御素子１５Ａが実装されたランド部１８Ａが回路基板１１の上面から離間させることで、回路基板１１を経由した放熱は期待できないので、制御素子１５Ａから発生した熱は外部に放出されにくくは成る。しかしながら、制御素子１５Ａ自体から発生する熱は少量であり、且つリード２５Ａを経由してある程度放熱されるので、制御素子１５Ａの加熱による特性劣化は抑制される。   Since the land portion 18A on which the control element 15A is mounted is separated from the upper surface of the circuit board 11, heat radiation through the circuit board 11 cannot be expected, so that heat generated from the control element 15A is not easily released to the outside. However, since the heat generated from the control element 15A itself is small and is dissipated to some extent via the lead 25A, the characteristic deterioration due to heating of the control element 15A is suppressed.

また制御素子が設けられたリード２５Ａの下は、受動部品や配線が好ましい。   Passive components and wiring are preferable under the lead 25A provided with the control element.

図３を参照して、次に、パワー素子１５Ｂが接続される構造を説明する。図３（Ａ）および図３（Ｂ）はパワー素子１５Ｂが固着される構造を示す断面図である。   Next, a structure to which the power element 15B is connected will be described with reference to FIG. 3A and 3B are cross-sectional views showing a structure to which the power element 15B is fixed.

図３（Ａ）を参照して、ここでは、回路基板１１の上面を被覆する絶縁層１２に、直にリード２５Ｂのランド部１８Ｂが固着されている。この場合は、Ｂステージ状態の絶縁層１２の上面にランド部１８Ｂを貼着した後に、絶縁層１２を加熱硬化させることにより、ランド部１８Ｂの裏面は回路基板１１に固着される。このような構造にすることで、ランド部１８Ｂと回路基板１１との間に介在するのは絶縁層１２のみになるので、パワー素子１５Ｂから発生する熱を効率良く外部に放出することができる。   Referring to FIG. 3A, here, the land portion 18B of the lead 25B is fixed to the insulating layer 12 covering the upper surface of the circuit board 11. In this case, after attaching the land portion 18B to the upper surface of the B-stage state insulating layer 12, the back surface of the land portion 18B is fixed to the circuit board 11 by heating and curing the insulating layer 12. With such a structure, since only the insulating layer 12 is interposed between the land portion 18B and the circuit board 11, heat generated from the power element 15B can be efficiently released to the outside.

図３（Ｂ）では、ランド部１８Ｂの裏面は、半田等の接合材１６Ｂを介して、絶縁層１２の上面に形成されたランド状の導電パターン１３に固着されている。   In FIG. 3B, the back surface of the land portion 18B is fixed to a land-like conductive pattern 13 formed on the upper surface of the insulating layer 12 via a bonding material 16B such as solder.

また、この場合に於いて、パワー素子１５Ｂの実装に用いる接合材１６Ａと、ランド部１８Ｂの実装に用いる接合材１６Ｂとは、融点が異なるものを採用することが好ましい。   In this case, it is preferable that the bonding material 16A used for mounting the power element 15B and the bonding material 16B used for mounting the land portion 18B have different melting points.

具体的には、パワー素子１５Ｂをランド部１８Ｂの上面に固着してから、ランド部１８Ｂの裏面を回路基板１１に実装する場合は、接合材１６Ａが溶融する温度を、接合材１６Ｂよりも高くすることが好ましい。このことにより、接合材１６Ａを介してパワー素子１５Ｂが固着されたランド部１８Ｂを、溶融した接合材１６Ｂを用いて回路基板１１に実装する工程に於いて、接合材１６Ａが溶融することを防止することができる。   Specifically, when the power element 15B is fixed to the upper surface of the land portion 18B and the back surface of the land portion 18B is mounted on the circuit board 11, the temperature at which the bonding material 16A melts is higher than that of the bonding material 16B. It is preferable to do. This prevents the bonding material 16A from melting in the process of mounting the land portion 18B to which the power element 15B is fixed via the bonding material 16A on the circuit board 11 using the molten bonding material 16B. can do.

また、ランド部１８Ｂを回路基板１１に固着してから、パワー素子１５Ｂをランド部１８Ｂに実装する場合は、接合材１６Ｂの溶融する温度を、接合材１６Ａよりも高くすることが好ましい。このことにより、接合材１６Ａを溶融させてパワー素子１５Ｂをランド部１８Ｂの上面に実装する工程に於いて、ランド部１８Ｂの固着に用いる接合材１６Ｂが溶融することを防止することができる。   Further, when the power element 15B is mounted on the land portion 18B after the land portion 18B is fixed to the circuit board 11, the temperature at which the bonding material 16B melts is preferably higher than that of the bonding material 16A. As a result, in the step of melting the bonding material 16A and mounting the power element 15B on the upper surface of the land portion 18B, it is possible to prevent the bonding material 16B used for fixing the land portion 18B from melting.

＜第２の実施の形態＞
本形態では、図４から図６を参照して、上述した構成の混成集積回路装置の製造方法を説明する。前述したように、リードは、ＳＩＰ、ＤＩＰ、ＱＩＰ型で可能であるが、ここではＤＩＰ型で説明する。 <Second Embodiment>
In this embodiment, a method for manufacturing a hybrid integrated circuit device having the above-described configuration will be described with reference to FIGS. As described above, the lead can be a SIP, DIP, or QIP type. Here, the DIP type will be described.

図４を参照して、先ず、多数個のリード２５が設けられたリードフレーム４０を用意する。図４（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、図４（Ｂ）はリードフレーム４０の全体を示す平面図であり、図４（Ｃ）はリード２５Ａに設けたランド部１８Ａを示す断面図である。図４（Ａ）では、後の工程にて回路基板１１が載置される領域を点線にて示している。   Referring to FIG. 4, first, a lead frame 40 provided with a large number of leads 25 is prepared. 4A is a plan view showing one unit 46 provided in the lead frame 40, FIG. 4B is a plan view showing the entire lead frame 40, and FIG. 4C is a lead 25A. It is sectional drawing which shows 18 A of land parts provided in. In FIG. 4A, a region where the circuit board 11 is placed in a later process is indicated by a dotted line.

図４（Ａ）を参照して、ユニット４６は、一つの混成集積回路装置を構成する多数のリード２５から成り、個々のリード２５の一端は回路基板１１が載置される領域内に、つまりパッド１３に対応する領域に位置する。ここではリード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、２本の外枠４１を接続するように延在するタイバー４４により互いに連結されることで、変形が防止されている。また右側タイバー４４を中心に見ると、タイバー４４の左側は、ユニット４６のリード２５が一体で形成され、右側は、右隣のユニットのリードか一体で設けられている。   Referring to FIG. 4A, the unit 46 is composed of a large number of leads 25 constituting one hybrid integrated circuit device, and one end of each lead 25 is within an area where the circuit board 11 is placed, that is, It is located in an area corresponding to the pad 13. Here, the lead 25 extends from both the left and right directions toward a region where the circuit board 11 is placed on the paper surface. The plurality of leads 25 are connected to each other by tie bars 44 extending so as to connect the two outer frames 41, thereby preventing deformation. Looking at the right tie bar 44 as a center, the lead 25 of the unit 46 is integrally formed on the left side of the tie bar 44, and the lead of the right adjacent unit is integrally formed on the right side.

更に本形態では、リード２５の先端部を部分的に幅広にすることでランド部が設けられている。具体的には、リード２５Ａの先端部を幅広にしてランド部１８Ａが設けられており、このランド部１８ＡはＬＳＩ等から成る制御素子が実装されるためのものである。更に、リード２５Ｂの先端部を幅広にすることでランド部１８Ｂが設けられており、このランド部１８ＢはパワーＭＯＳ等のパワー系の半導体素子が実装されるための物である。ここで、複数のランド部１８Ａ、１８Ｂが設けられても良い。   Furthermore, in this embodiment, the land portion is provided by partially widening the tip of the lead 25. Specifically, a land portion 18A is provided with the leading end of the lead 25A being wide, and this land portion 18A is for mounting a control element made of LSI or the like. Further, a land portion 18B is provided by widening the tip of the lead 25B, and this land portion 18B is for mounting a power semiconductor element such as a power MOS. Here, a plurality of land portions 18A and 18B may be provided.

図４（Ｂ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。   Referring to FIG. 4B, a plurality of units 46 having the above-described configuration are arranged on the strip-shaped lead frame 40 so as to be separated from each other. In this embodiment, a plurality of units 46 are provided in the lead frame 40 to manufacture a hybrid integrated circuit device, whereby wire bonding and a molding process are performed collectively to improve productivity.

図４（Ｃ）を参照して、ここでは、リードフレーム４０に回路基板１１を固定する前に、リード２５Ａのランド部１８Ａに制御素子１５Ａを固着している。ここでは、半田や導電性ペーストから成る接合材１６を介して、制御素子１５Ａの裏面がランド部１８Ａの上面に固着されている。しかし制御素子の裏面がフローティング等の理由により、絶縁性接着剤で固着しても良い。   Referring to FIG. 4C, here, before the circuit board 11 is fixed to the lead frame 40, the control element 15A is fixed to the land portion 18A of the lead 25A. Here, the back surface of the control element 15A is fixed to the upper surface of the land portion 18A through a bonding material 16 made of solder or conductive paste. However, the back surface of the control element may be fixed with an insulating adhesive for reasons such as floating.

同様に、リード２５Ｂに設けたランド部１８Ｂの上面にもパワー素子が実装されても良い。また、ここでは回路基板１１をリードフレーム４０に固定する前に、ランド部１８Ａ等の上面に回路素子を実装しているが、回路基板１１のリードフレーム４０への固定を行った後に、ランド部１８Ａ等への回路素子の実装を行っても良い。同様に、ランド部１８Ｂに関しても、上面にパワー系の素子が実装された状態で用意されても良い。ここでパワーＴｒ、パワーＭＯＳ等のチップ裏面は、コレクタであったり、ドレイン電極であり、一般には、ロウ材、銀ペースト等で電気的に固着される。   Similarly, a power element may be mounted on the upper surface of the land portion 18B provided on the lead 25B. Here, before the circuit board 11 is fixed to the lead frame 40, the circuit element is mounted on the upper surface of the land portion 18A or the like. However, after the circuit board 11 is fixed to the lead frame 40, the land portion Circuit elements may be mounted on 18A or the like. Similarly, the land portion 18B may be prepared in a state where a power element is mounted on the upper surface. Here, the back surface of the chip such as power Tr or power MOS is a collector or a drain electrode, and is generally electrically fixed by a brazing material, silver paste or the like.

図５を参照して、次に、リードフレーム４０に回路基板１１を固着する。図５（Ａ）はリードフレーム４０のユニット４６を示す平面図であり、図５（Ｂ）はランド部１８Ａの断面図であり、図５（Ｃ）はランド部１８Ｂの断面図である。   Next, referring to FIG. 5, the circuit board 11 is fixed to the lead frame 40. 5A is a plan view showing the unit 46 of the lead frame 40, FIG. 5B is a cross-sectional view of the land portion 18A, and FIG. 5C is a cross-sectional view of the land portion 18B.

図５（Ａ）を参照して、回路基板１１の周辺部に形成されたパッド１３Ａに、リード２５を固着することで、回路基板１１をリードフレーム４０に固定する。リード２５の先端部は、半田等の固着材を介して回路基板１１上のパッド１３Ａに固着される。   With reference to FIG. 5A, the circuit board 11 is fixed to the lead frame 40 by fixing the leads 25 to the pads 13 </ b> A formed in the peripheral portion of the circuit board 11. The leading end portion of the lead 25 is fixed to the pad 13A on the circuit board 11 through a fixing material such as solder.

更に、回路基板１１上に、半導体素子等の回路素子が実装される。ここで、予め回路素子が実装された回路基板１１をリードフレーム４０に固定しても良いし、回路基板１１をリードフレーム４０に固定した後に、回路素子を回路基板１１に実装しても良い。更に、実装された回路素子は、金属細線１７を介して、導電パターン１３と接続される。   Further, a circuit element such as a semiconductor element is mounted on the circuit board 11. Here, the circuit board 11 on which the circuit elements are mounted in advance may be fixed to the lead frame 40, or the circuit elements may be mounted on the circuit board 11 after the circuit board 11 is fixed to the lead frame 40. Further, the mounted circuit element is connected to the conductive pattern 13 through the fine metal wire 17.

図５（Ｂ）を参照して、ここでは、ランド部１８Ａの上面に配置された制御素子１５Ａの上面の電極は、回路基板１１の上面に配置されたパッド１３Ａと金属細線１７を経由して接続される。更に、上述したように、ランド部１８Ａの下面は、回路基板１１の上面から離間した上方に配置されているので、ランド部１８Ａの下方に対応する領域の回路基板１１の上面には、導電パターン１３や回路素子を配置させることが可能となる。   Referring to FIG. 5B, here, the electrode on the upper surface of the control element 15A disposed on the upper surface of the land portion 18A passes through the pad 13A and the fine metal wire 17 disposed on the upper surface of the circuit board 11. Connected. Further, as described above, since the lower surface of the land portion 18A is disposed above the upper surface of the circuit board 11, the conductive pattern is formed on the upper surface of the circuit board 11 in a region corresponding to the lower portion of the land portion 18A. 13 and circuit elements can be arranged.

図５（Ｃ）を参照して、リード２５Ｂの先端部に形成されたランド部１８Ｂの裏面は、半田等の接合材１６Ｂを介して、ランド形状の導電パターン１３に固着されている。更に、ランド部１８Ｂの上面には、パワーＭＯＳ等のパワー素子１５Ｂが、接合材１６Ａを介して固着される。パワー素子１５Ｂの上面に形成された電極は、金属細線１７を介して導電パターン１３と接続される。   Referring to FIG. 5C, the back surface of the land portion 18B formed at the tip of the lead 25B is fixed to the land-shaped conductive pattern 13 through a bonding material 16B such as solder. Further, a power element 15B such as a power MOS is fixed to the upper surface of the land portion 18B via a bonding material 16A. The electrode formed on the upper surface of the power element 15 </ b> B is connected to the conductive pattern 13 through the thin metal wire 17.

図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。   Next, referring to FIG. 6, a sealing resin is formed so as to cover the circuit board 11. FIG. 6A is a cross-sectional view showing a process of molding the circuit board 11 using a mold, and FIG. 6B is a plan view showing the lead frame 40 after the molding.

図６（Ａ）を参照して、先ず、上金型２２Ａおよび下金型２２Ｂから形成されるキャビティ２３に、回路基板１１を収納させる。ここでは、上金型２２Ａおよび下金型２２Ｂをリード２５に当接させることにより、キャビティ２３内部に於ける回路基板１１の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。ここで、回路基板１１を封止する構造としては、ポッティング、ケース材による封止などでも良い。   With reference to FIG. 6A, first, the circuit board 11 is accommodated in the cavity 23 formed from the upper mold 22A and the lower mold 22B. Here, the position of the circuit board 11 inside the cavity 23 is fixed by bringing the upper mold 22 </ b> A and the lower mold 22 </ b> B into contact with the leads 25. Further, resin is injected into the cavity 23 from a gate (not shown) provided in the mold, and the circuit board 11 is sealed. In this step, transfer molding using a thermosetting resin or injection molding using a thermoplastic resin is performed. Here, the structure for sealing the circuit board 11 may be potting, sealing with a case material, or the like.

上述したように、本形態では、リード２５Ａのランド部１８Ａの上面には制御素子１５Ａが実装されており、ランド部１８Ａの裏面は回路基板１１の上面から離間している。そして、ランド部１８Ａの裏面と回路基板１１の上面との間隙にも封止樹脂が充填される。この充填が好適に行われるように、ランド部１８Ａの下面と回路基板１１の上面とが離間する距離を、例えば０．５ｍｍ以上にしても良い。   As described above, in this embodiment, the control element 15A is mounted on the upper surface of the land portion 18A of the lead 25A, and the back surface of the land portion 18A is separated from the upper surface of the circuit board 11. The gap between the back surface of the land portion 18A and the upper surface of the circuit board 11 is also filled with the sealing resin. For example, the distance between the lower surface of the land portion 18A and the upper surface of the circuit board 11 may be set to 0.5 mm or more so that the filling is preferably performed.

図６（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。具体的には、タイバー４４が設けられた箇所にてリード２５を個別に分離し、図１に示すような混成集積回路装置をリードフレーム４０から分離する。   With reference to FIG. 6B, after the molding process described above is completed, the lead 25 is separated from the lead frame 40. Specifically, the leads 25 are individually separated at the locations where the tie bars 44 are provided, and the hybrid integrated circuit device as shown in FIG. 1 is separated from the lead frame 40.

以上本発明を以下にまとめてみたい。回路基板または混成集積回路基板の上には、一般的にＣｕ箔を全面に貼ってから、導電パターンを形成する都合上、その導電パターンは、全て実質的に同じ膜厚である。しかしながら、混成集積回路装置では、小信号と大信号を取り扱うため、大信号（大電流）用の導電パターンは、その幅を広くして対応を取っていた。つまりその分、基板に占める面積を広く取る必要があった。   The present invention will be summarized below. On a circuit board or a hybrid integrated circuit board, generally, a Cu foil is applied to the entire surface, and then, for the convenience of forming a conductive pattern, all the conductive patterns have substantially the same film thickness. However, in the hybrid integrated circuit device, since the small signal and the large signal are handled, the conductive pattern for the large signal (large current) has been dealt with by widening the width. In other words, it is necessary to increase the area occupied by the substrate accordingly.

そのため、今までの厚みの薄いＣｕ箔と、大信号用の厚いＣｕ箔を形成するには、全面に貼るＣｕ箔自体を大信号用のＣｕ箔にして、何度かエッチングしながら、厚薄のＣｕパターンを形成する必要があった。これは、プロセスが長くなる不都合があった。
本発明は、これを一揆に解決するものとして、本発明のリードを採用した。このリードは、通常のリードフレームであり、パンチングやエッチングで製造できる。そして膜厚は、ある程度任意に選択できるので、前述した厚い導電パターンの代わりにすることが可能である。ここでは、約１０倍の４００μｍ厚を採用した。またヒートシンク２６とは、全く別に形成されるもので有り、ヒートシンクよりも薄いものである。
これにより導電パターンは、薄いＣｕ箔を貼ってパターニングし、しかも小信号の導電パターンのみパターニングすればよい。よって膜厚で決定されるパターン間隔も厚いパターンが必要ないことから、高密度化できる。 Therefore, in order to form a Cu foil with a small thickness and a thick Cu foil for large signals, the Cu foil itself to be pasted on the entire surface is made a Cu foil for large signals and etched several times. It was necessary to form a Cu pattern. This has the disadvantage of lengthening the process.
The present invention employs the lead of the present invention as a solution to this problem. This lead is a normal lead frame and can be manufactured by punching or etching. Since the film thickness can be arbitrarily selected to some extent, it can be used in place of the above-described thick conductive pattern. Here, a thickness of 400 μm, which is about 10 times, was adopted. The heat sink 26 is formed completely separately and is thinner than the heat sink.
Thus, the conductive pattern may be patterned by attaching a thin Cu foil, and only the small-signal conductive pattern may be patterned. Therefore, since the pattern interval determined by the film thickness does not require a thick pattern, the density can be increased.

図８は、この説明を模式的に説明したものである。実線で中塗りされていないパターンが薄い導電パターンであり、斜め斜線で中塗りしたパターンが、リードとして用意したものである。リード２５Ａ、２５Ｂは、今まで説明したものである。
リード２５Ｂは、外部リードであり、ランドであり、或る意味基板の上を長きに渡り延在しているので配線でもある。更には、厚みがあることからヒートシンクでもあり、放熱手段である。つまりパッケージから外に延在したリードがフィンになる。 FIG. 8 schematically illustrates this explanation. A pattern that is not solid-coated with a solid line is a thin conductive pattern, and a pattern that is smeared with a diagonal line is prepared as a lead. The leads 25A and 25B have been described so far.
The lead 25B is an external lead, is a land, and is also a wiring because it extends over the board for a long time. Furthermore, since it is thick, it is also a heat sink and a heat dissipation means. In other words, the lead extending out from the package becomes a fin.

続いてリード２５Ａは、特にランド１８Ａの下に配線等を延在させることで、部分多層を実現することができる。ここでは小信号系のＩＣで説明したが、大電力を扱うＩＣでも良い。２５Ｂと同様にヒートシンク、放熱フィンとして機能するからである。また部分多層として機能させない場合、ランド部１８Ａが直接絶縁層１２に接着されても良い。すれば外部リード、ランド、ヒートシンクおよび放熱フィンとして機能させることができる。
続いて、リード２５Ｘについて説明する。これは、配線として機能させるものである。一つは、パッド１３Ａから回路基板の内部に延在され、薄い導電パターンの端子と回路基板の側辺にある外部リード端子を接続している。この部分は、例えば配線として機能させることができる。またここでは外部リードとして成っているが、外部リード端子の部分で終結しても良い。
もう一つは、２つの外部リード端子をつなぐように設けられている。これは外部リードとして機能しておらず、封止樹脂から外部に出ていない。 Subsequently, the lead 25A can realize a partial multilayer by extending a wiring or the like under the land 18A. Here, the small signal IC has been described, but an IC that handles large power may be used. It is because it functions as a heat sink and a radiation fin similarly to 25B. When not functioning as a partial multilayer, the land portion 18 </ b> A may be directly bonded to the insulating layer 12. Then, it can function as an external lead, a land, a heat sink and a heat radiating fin.
Next, the lead 25X will be described. This is to function as wiring. One extends from the pad 13A to the inside of the circuit board, and connects a thin conductive pattern terminal to an external lead terminal on the side of the circuit board. This portion can function as wiring, for example. Although the external lead is used here, it may be terminated at the external lead terminal portion.
The other is provided to connect two external lead terminals. This does not function as an external lead and does not come out of the sealing resin.

図８で示す二点鎖線は、外部端子の配置領域の近傍を説明したものである。ここにパワー系の素子、つまりディスクリート素子、パワーＩＣ等を実装すれば、ここで必要な導電パターンは、リードフレームで用意することができる。図５に示すリードフレーム４０を見れば判るように、タイバーと一体で形成する場合は、外部端子の近傍にあるほうが良い。
また２５Ｘは、別途小片として用意し、これをマニュピレータ等で実装しても良い。
以上説明したように、一般に厚薄の導電パターンを回路基板上で実現しようとした際、厚いリードフレームで用意することで、プロセスフローを簡略化でき、しかも薄いパターンのみのエッチングで良いため、パターン間隔を狭くすることができる。
更には、大電流路、ヒートシンク、放熱フィンとして機能させることも可能であるため、放熱性も優れる。 The two-dot chain line shown in FIG. 8 explains the vicinity of the external terminal arrangement region. If a power element, that is, a discrete element, a power IC, or the like is mounted here, a necessary conductive pattern can be prepared by a lead frame. As can be seen from the lead frame 40 shown in FIG. 5, when it is formed integrally with the tie bar, it should be in the vicinity of the external terminal.
Alternatively, 25X may be prepared as a small piece and mounted with a manipulator or the like.
As described above, generally, when a thin conductive pattern is to be realized on a circuit board, the process flow can be simplified by preparing with a thick lead frame, and only a thin pattern can be etched, so the pattern spacing can be reduced. Can be narrowed.
Furthermore, since it can be made to function as a large current path, a heat sink, and a heat radiating fin, heat dissipation is excellent.

ＤＩＰの場合、両側辺に位置する外部リード用パッドの近傍にパワー系の素子を配置すれば、外部リード用のパッドの外側は、すぐに外部雰囲気となる。よって回路基板の中央に素子を配置するのと違い、樹脂を介して放熱するパスも短いし、更には外部リードの放熱も良好となる。   In the case of DIP, if power elements are arranged in the vicinity of external lead pads located on both sides, the outside of the external lead pads immediately becomes an external atmosphere. Therefore, unlike the case where the element is arranged at the center of the circuit board, the path for radiating heat through the resin is short, and the heat radiation of the external leads is also good.

本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は斜視図である。It is a figure which shows the circuit apparatus of this invention, (A) and (B) are perspective views. 本発明の回路装置を示す断面図である。It is sectional drawing which shows the circuit apparatus of this invention. 本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) and (B) are sectional drawings. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is a top view, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 従来の混成集積回路装置を示す断面図である。It is sectional drawing which shows the conventional hybrid integrated circuit device. 本発明のポイントを説明する回路装置の概略図である。It is the schematic of the circuit apparatus explaining the point of this invention.

符号の説明Explanation of symbols

１０ 混成集積回路装置
１１ 回路基板
１２ 絶縁層
１３ 導電パターン
１３Ａ パッド
１４ 封止樹脂
１５Ａ 制御素子
１５Ｂ、１５Ｃ パワー素子
１５Ｄ チップ素子
１６、１６Ａ、１６Ｂ 接合材
１７ 金属細線
１８Ａ、１８Ｂ ランド部
１９ 回路素子
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５、２５Ａ、２５Ｂ リード
２６ ヒートシンク
４０ リードフレーム
４１ 外枠
４６ ユニット DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 11 Circuit board 12 Insulating layer 13 Conductive pattern 13A Pad 14 Sealing resin 15A Control element 15B, 15C Power element 15D Chip element 16, 16A, 16B Bonding material 17 Metal fine wire 18A, 18B Land part 19 Circuit element 22A Upper die 22B Lower die 23 Cavity 25, 25A, 25B Lead 26 Heat sink 40 Lead frame 41 Outer frame 46 Unit

Claims (6)

回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードと、前記回路素子および前記回路基板を封止する封止樹脂と、を具備し、
前記リードの一部から成るランド部の上面に半導体素子は実装され、
前記ランド部の下面は前記回路基板の上面から離間し、
前記ランド部と前記回路基板との間に前記封止樹脂が充填され、
前記ランド部の下方の領域の前記回路基板に、前記導電パターンを延在させることを特徴とする回路装置。 A circuit board; a conductive pattern formed on an upper surface of the circuit board; a circuit element electrically connected to the conductive pattern; a lead electrically connected to the circuit element and led out; and the circuit A sealing resin for sealing the element and the circuit board,
The semiconductor element is mounted on the upper surface of the land portion formed of a part of the lead
The lower surface of the land portion is separated from the upper surface of the circuit board,
The sealing resin is filled between the land portion and the circuit board,
On the circuit board below the area of the land portion, the circuit device according to claim Rukoto extend the conductive pattern. 前記ランド部に実装された前記半導体素子の上面に設けられた電極は、前記導電パターンから成るパッドと金属細線を経由して接続されることを特徴とする請求項１に記載の回路装置。   2. The circuit device according to claim 1, wherein an electrode provided on an upper surface of the semiconductor element mounted on the land portion is connected to a pad formed of the conductive pattern via a thin metal wire. 前記ランド部の下方の領域の前記回路基板に、前記回路素子を配置することを特徴とする請求項１または請求項２に記載の回路装置。   The circuit device according to claim 1, wherein the circuit element is arranged on the circuit board in a region below the land portion. 前記導電パターンの少なくとも一部を覆う樹脂皮膜が設けられ、
前記樹脂皮膜の上面に前記ランド部が載置されることを特徴とする請求項１から請求項３の何れかに記載の回路装置。 A resin film covering at least a part of the conductive pattern is provided,
The circuit device according to any one of claims 1 to 3, wherein the land portion is placed on an upper surface of the resin film. 前記回路基板の上面を被覆する絶縁層の上面に前記導電パターンが形成され、前記回路素子および前記導電パターンが被覆されるように封止樹脂が形成され、
前記絶縁層には、前記封止樹脂よりも多量のフィラーが充填されることを特徴とする請求項１から請求項４の何れかに記載の回路装置。 The conductive pattern is formed on the upper surface of the insulating layer covering the upper surface of the circuit board, and a sealing resin is formed so as to cover the circuit element and the conductive pattern,
The circuit device according to claim 1, wherein the insulating layer is filled with a larger amount of filler than the sealing resin. 前記回路素子には、小信号系の半導体素子と、前記小信号系の半導体素子よりも大きな電流が通過する大信号系の半導体素子とが含まれ、
前記小信号系の半導体素子は、前記ランド部の上面に実装され、
前記大信号系の半導体素子は、前記導電パターンまたは前記導電パターンに固着されたヒートシンクに実装されることを特徴とする請求項１から請求項５の何れかに記載の回路装置。

The circuit element includes a small signal semiconductor element and a large signal semiconductor element through which a larger current passes than the small signal semiconductor element.
The small-signal semiconductor element is mounted on the upper surface of the land portion,
6. The circuit device according to claim 1, wherein the large-signal semiconductor element is mounted on the conductive pattern or a heat sink fixed to the conductive pattern.

JP2007281919A 2006-10-31 2007-10-30 Circuit equipment Active JP5341339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007281919A JP5341339B2 (en) 2006-10-31 2007-10-30 Circuit equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006296255 2006-10-31
JP2006296255 2006-10-31
JP2007281919A JP5341339B2 (en) 2006-10-31 2007-10-30 Circuit equipment

Publications (2)

Publication Number Publication Date
JP2008135735A JP2008135735A (en) 2008-06-12
JP5341339B2 true JP5341339B2 (en) 2013-11-13

Family

ID=39560317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281919A Active JP5341339B2 (en) 2006-10-31 2007-10-30 Circuit equipment

Country Status (1)

Country Link
JP (1) JP5341339B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285348B2 (en) * 2008-07-30 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit equipment
DE102010044709B4 (en) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Power semiconductor module with metal sintered connections and manufacturing process
CN105359262B (en) 2013-07-04 2019-02-19 三菱电机株式会社 The manufacturing method of semiconductor device, semiconductor device
JP6330924B2 (en) * 2015-02-06 2018-05-30 株式会社村田製作所 Power semiconductor module
CN115943491A (en) * 2020-06-08 2023-04-07 罗姆股份有限公司 Semiconductor device with a plurality of semiconductor chips

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (en) * 1994-02-10 1995-08-22 Hitachi Ltd Power semiconductor module and its manufacturing method
JP4100332B2 (en) * 2003-11-12 2008-06-11 株式会社デンソー Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008135735A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US7957158B2 (en) Circuit device
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
CN101681897B (en) Dual side cooling integrated power device package and module and methods of manufacture
JP3516789B2 (en) Semiconductor power module
US7529093B2 (en) Circuit device
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
JPWO2012111254A1 (en) Semiconductor device and manufacturing method thereof
US20080106875A1 (en) Circuit Device And Method Of Manufacturing The Same
JP2005303018A (en) Semiconductor device
JP6266168B2 (en) Semiconductor device
JP2019071412A (en) Chip package
JP2005191071A (en) Semiconductor device
JP2010034350A (en) Semiconductor device
JP5341339B2 (en) Circuit equipment
JP2009081281A (en) Circuit device
JP4845090B2 (en) Circuit device manufacturing method
JP2011199148A (en) Semiconductor device
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JP2010109255A (en) Semiconductor device
US8120169B2 (en) Thermally enhanced molded leadless package
JP2008112928A (en) Method for manufacturing circuit device
JP2004048084A (en) Semiconductor power module
JP2006073554A (en) Circuit device and its manufacturing method
KR20190085587A (en) High thermal conductivity semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5341339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250