JP2004349300A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2004349300A
JP2004349300A JP2003141708A JP2003141708A JP2004349300A JP 2004349300 A JP2004349300 A JP 2004349300A JP 2003141708 A JP2003141708 A JP 2003141708A JP 2003141708 A JP2003141708 A JP 2003141708A JP 2004349300 A JP2004349300 A JP 2004349300A
Authority
JP
Japan
Prior art keywords
plate
conductive
semiconductor device
electrode
connection plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003141708A
Other languages
Japanese (ja)
Inventor
Masaru Ando
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003141708A priority Critical patent/JP2004349300A/en
Publication of JP2004349300A publication Critical patent/JP2004349300A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which the reliability of wirings when electrodes provided on the surfaces of semiconductor pellets or the electrodes and a board or the like are connected, are improved. <P>SOLUTION: The semiconductor device is equipped with semiconductor pellets 106 and 107 provided with electrodes on their front surfaces and a connection plate 111. The connection plate 111 is provided with a first main surface where non-conductive layer patterns 112 and conductive layer 113 formed between the non-conductive layer patterns 112 are formed and which is provided over the above electrodes in face to face with them and connected to the electrodes through the intermediary of the conductive layers 113. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にＩＧＢＴやダイオードなどが形成された半導体ペレットを有した半導体装置であって、半導体ペレット上の電極と基板等の接続構造に関する。
【０００２】
【従来の技術】
図１２に、従来の技術の半導体装置の要部断面図を示す。セラミック基板９０１の上面に、第１の銅板９０２，第２の銅板９０３及び第３の銅板９０４が接合され、セラミック基板９０１の下面に、第４の銅板９０５が形成されている。セラミック基板９０１の上面に形成された第１の銅板９０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット９０６及び第２の半導体ペレット９０７が半田付けされて搭載されている。また、セラミック基板９０１の下面に形成された第４の銅板９０５下には、ヒートシンクとなるベース板９０８が半田付けされて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース９０９が、ベース板９０８の周囲に接着されており、ベース板９０８の下面を露出するよう形成され、セラミック基板９０１や半導体ペレット９０６，９０７等を覆っている。樹脂ケース９０９は、内壁に信号端子９１０が埋め込み形成されており、信号端子９１０は、半導体素子に形成された制御電極やセンス用電極と、ワイヤを介して接続されている。
【０００３】
また、第１及び第２の半導体ペレット９０６，９０７の表面に形成された主電極（図示しない）は、複数のワイヤ９１１を介して、それぞれ接続されている。また、第２の半導体ペレット９０７の表面に形成された主電極（図示しない）は、セラミック基板９０１の上面に形成された第３の銅板９０４と、複数のワイヤ９１２を介して接続されている。また、第３の銅板９０４上には、パッケージの外部に引き出す外部端子９１３が接続されている。外部端子９１３は、パッケージの外部において、樹脂ケース９０９側に折り曲げられており、外部端子９１３の端部に形成されたねじ用開口部９１４に、ねじを挿入して固定することができる。第３の銅板９０４上に形成された外部端子９１３は、素子の出力端子数に応じて、複数設けることも可能である。図９に示した半導体装置には、出力端子が２つ設けられている。
【０００４】
半導体ペレットの上部には、信号端子９１０に固定されたプリント基板９１５が設けられており、プリント基板９１５上には、信号用コネクタ端子９１６が形成されている。信号用コネクタ端子９１６は、樹脂ケース９０９の外に露出して形成されている。
【０００５】
この半導体装置では、半導体素子として主にＭＯＳＦＥＴが搭載されている場合には、例えば耐圧は１００Ｖ程度であり、電気自動車用発電機などの用途に使用され、半導体素子として主にＩＧＢＴが搭載されている場合には、例えば耐圧は６００Ｖ程度であり、モーター駆動用インバータなどの用途に使用される。このような半導体装置を４００Ａで駆動する場合、セラミック基板９０１上に半導体ペレットが４つ設けられているとすると、１つの半導体ペレットあたり、１００Ａの電流が流れることになる。主電極上に接続されているワイヤは、電流量を稼ぐために、複数本形成されているが、例えば、１０本のワイヤが形成されている場合、一本あたりに流れる電流は、１０Ａである。複数のワイヤ９１１，９１２は、長さの異なるワイヤを用い、限られたスペース内に収まるよう形成されている。このように、複数のワイヤを用いて電極及び基板を接続した半導体装置の例として、特許文献１が知られている。
【０００６】
【特許文献１】
特開平１１−７４４３３号公報（図１）
【０００７】
【発明が解決しようとする課題】
半導体ペレット上の主電極間や、主電極と外部端子や基板等を接続するワイヤは、本数が多く、大型の半導体モジュールでは、ワイヤの総数が数百〜千本以上にのぼるため、ワイヤのボンディング接続に時間がかかり大幅なコストアップにつながっているという問題があった。また、接続個所が多いため、断線、ショートなどの欠陥が生じるという問題があった。
【０００８】
本発明は、上記した問題点を解決すべくなされたもので、半導体ペレットの表面に設けられた主電極間や、主電極と基板等を接続する際の配線の信頼性を向上した半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、表面に電極が形成された１または複数の半導体ペレットと、
第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートとを具備したことを特徴としている。
【００１０】
また、上記した目的を達成するための本発明の半導体装置の製造方法の一形態は、複数の半導体ペレットの表面に電極を形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成する工程と、
前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程とを具備している。
【００１１】
上記した本発明の形態によれば、半導体ペレットの表面に設けられた電極間や、電極と基板等を接続する際の配線の信頼性を向上することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１及び図２に本発明の第１の実施の形態に係る半導体装置を示す。図１（ａ）に、本実施の形態の半導体装置の平面図を示し、図１（ｂ）に、図１（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００１３】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００１４】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート１１１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート１１１の領域を主電極部と呼ぶ。また、この接続プレート１１１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート１１１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート１１１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。
【００１５】
また、第２の導電板１０３上には、パッケージの外部に引き出す外部端子１１４が接続されている。外部端子１１４は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子１１４の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図１に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００１６】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００１７】
接続プレート１１１は、図２（ａ）に示すように、あらかじめ半田レジストを塗布し、主電極と接続される予定個所をエッチングして複数の開口部１１９を形成することによって、任意の間隔をもった半田レジストパターン１１２を形成する。続いて、図２（ｂ）に示すように、開口部１１９に半田層１１３を形成した後、加熱溶融し、図２（ｃ）に示すように、例えば半球状の半田層１１３を複数形成している。ここで、エッチングによって開口部１１９を有する半田レジストパターン１１２を形成したが、穴のあいたマスクパターンを形成し、マスクパターン上に半田レジストを塗布して半田レジストパターン１１２を形成してもかまわない。
【００１８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート１１１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００１９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００２０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００２１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００２２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに、配線の信頼性を向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００２３】
（第２の実施の形態）
図３に本発明の第２の実施の形態に係る半導体装置を示す。図３（ａ）に、本実施の形態の半導体装置の平面図を示し、図３（ｂ）に、図３（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００２４】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００２５】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート３０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート３０１の領域を主電極部と呼ぶ。また、この接続プレート３０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート３０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート３０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート３０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００２６】
また、第２の導電板１０３に接続された接続プレート３０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレートの端部に形成された外部端子部３０２は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子部３０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図３に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子部の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００２７】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００２８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート３０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００２９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００３０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００３１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００３２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００３３】
（第３の実施の形態）
図４乃至図６に本発明の第３の実施の形態に係る半導体装置を示す。図４（ａ）に、本実施の形態の半導体装置の平面図を示し、図４（ｂ）に、図４（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００３４】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００３５】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート４０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート４０１の領域を主電極部と呼ぶ。また、この接続プレート４０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート４０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート４０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート４０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００３６】
また、第２の導電板１０３上には、パッケージの外部に引き出す外部端子１１４が接続されている。外部端子１１４は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子１１４の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図４に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００３７】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００３８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート４０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００３９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００４０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００４１】
また、図５に示すように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。そこで、この応力を緩和するために、図４に示すように、接続プレート４０１の主電極部と、接続プレート４０１の端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部４０２を形成している。応力緩和部４０２の断面の形状は、コの字形状に限定されず、角に丸みをもったＵ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００４２】
また、図６に示すように、接続プレート６０１の応力緩和部６０２を形成する際、上に突出したコの字形状を２つ形成しても良い。この場合、突出した部分の高さＬは、接続プレート６０１の厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。断面のコの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。
【００４３】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００４４】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートに応力緩和部を設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生を低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００４５】
（第４の実施の形態）
図７及び図８に本発明の第４の実施の形態に係る半導体装置を示す。図７（ａ）に、本実施の形態の半導体装置の平面図を示し、図７（ｂ）に、図７（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００４６】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００４７】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート７０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート７０１の領域を主電極部と呼ぶ。また、この接続プレート７０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート７０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート７０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート７０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００４８】
また、第２の導電板１０３に接続された接続プレート７０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレート７０１の端部に形成された外部端子部７０２は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子部７０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図７に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００４９】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００５０】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート７０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００５１】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００５２】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００５３】
また、前記したように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。特に、外部端子を一体化して形成している場合には、接続プレートの大きさがより大きくなる上、固着部分が増加するため、接続プレートに、さらに大きな応力が発生する。
【００５４】
そこで、この応力を緩和するために、図７に示すように、接続プレートの主電極部と、接続プレートの端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部７０３を形成している。応力緩和部７０３の断面の形状は、コの字形状に限定されず、角に丸みをもったＵ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００５５】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００５６】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、接続プレートに応力緩和部を設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生をより低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００５７】
（第５の実施の形態）
図８乃至図１０に本発明の第１の実施の形態に係る半導体装置を示す。図８（ａ）に、本実施の形態の半導体装置の平面図を示し、図９（ｂ）に、図８（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００５８】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００５９】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート８０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート８０１の領域を主電極部と呼ぶ。また、この接続プレート８０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート８０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート８０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート８０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００６０】
図９（ａ）に、接続プレートの平面図を示し、図９（ｂ）に、図９（ａ）に示した接続プレートのＢ−Ｂにおける要部断面図を示す。接続プレート８０１には、１以上のスリット８０４を形成し、続いて、図２に示すように、あらかじめ任意の間隔をもって形成された半田層１１３が形成されている。図９（ａ）では、スリット８０４上に半田層１１３が一列に形成されているが、二列以上であってもかまわない。
【００６１】
半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート８０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と接続して形成されている。
【００６２】
また、第２の導電板１０３に接続された接続プレート８０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレート８０１の端部に形成された外部端子部８０２は、パッケージの外部で、樹脂ケース１０９側に折り曲げられており、外部端子部８０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図８に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００６３】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００６４】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート８０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００６５】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００６６】
また、前記したように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。特に、外部端子を一体化して形成している場合には、接続プレートが大きくなる上、固着部分が増加するため、接続プレートにより大きな応力が発生する。
【００６７】
そこで、この応力を緩和するために、図８に示すように、接続プレートの主電極部と、接続プレートの端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部８０３を形成している。応力緩和部８０３の形状は、コの字形状に限定されず、Ｕ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００６８】
また、図９に示すように、スリット８０４を形成することによって、応力を緩和するための空間を設けることができ、基板表面と平行方向、かつスリット８０４に対して垂直方向の応力を緩和することができる。したがって、応力緩和部８０３とスリット８０４によって、基板表面と平行方向に働く応力を十分に緩和することができる。
【００６９】
また、図１０に示すように、接続プレート８１１の応力緩和部８１３を形成する際、上に突出したコの字形状を２つ形成しても良い。この場合、突出した部分の高さＬは、接続プレートの厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。コの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。ここでは、接続プレート８１１の端部に、外部端子部８１２が形成されている。
【００７０】
また、図１１に示すように、接続プレート８２１の応力緩和部８２３を形成する際、上に突出したコの字形状を、第１及び第２の半導体ペレット１０６，１０７表面の主電極上にそれぞれ形成された、接続プレートの主電極部の間に形成し、かつ、第２の半導体ペレット１０７表面の主電極上に形成された接続プレート８２１の主電極部と第２の導電板１０４上に形成された接続プレート８２１の端子部との間に形成しても良い。この場合、突出した部分の高さＬは、接続プレートの厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。コの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。ここでは、接続プレート８２１の端部に、外部端子部８２２が形成されている。
【００７１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００７２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、接続プレートに応力緩和部を設けるとともに、スリットを設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生をより低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００７３】
以上、第１乃至第５の実施の形態では、半田レジストパターンの複数の開口部に半田層を形成することによって、任意の間隔をもった複数の半田層を形成したが、これに限定されず、ポリイミドテープに複数の開口部を形成し、この開口部に半田層を形成することによって、任意の間隔をもった複数の半田層を形成してもかまわない。ポリイミドテープに開口部を形成する際には、露光工程ではなく、型抜きプレスによって加工することができるため、工程をより容易化することができる。また、ポリイミドテープでは、厚さの調節が容易である。
【００７４】
さらに、半田レジストの代わりに、プラスチック板に複数の開口部を形成し、半田層を形成して任意の間隔をもって形成された複数の半田層を形成してもかまわない。この場合、プラスチック板は、例えば、エポキシ系接着剤などによって、接続プレートに固定される。また、接着剤で固定したプラスチック板は、一定以上の厚さにおいて、厚さの調節が容易である。
【００７５】
また、第１乃至第５の実施の形態を、種々組み合わせて実施することも可能である。例えば、第５の実施の形態では、外部端子と一体化し、応力緩和部を設けた接続プレートにスリットを形成した例を記載したが、第１または第２の実施の形態に記載した例のように、応力緩和部を設けていない接続プレートにスリットを形成してもよいし、第１または第３の実施の形態に記載した例のように、外部端子と一体化していない接続プレートにスリットを形成してもよい。また、半導体素子が形成された半導体ペレットを例に記載したが、半導体チップであってもよい。
【００７６】
【発明の効果】
以上詳述したように、本発明によれば、半導体ペレットの表面に設けられた電極間や、電極と基板等を接続する際の配線の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図４】本発明の第３の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図６】本発明の第３の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図７】本発明の第４の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図８】本発明の第５の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図９】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１０】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１１】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１２】従来の技術の半導体装置を示す平面図及び要部断面図である。
【符号の説明】
１０１…セラミック基板
１０２…第１の導電板
１０３…第２の導電板
１０４…第３の導電板
１０５…第４の導電板
１０６…第１の半導体ペレット
１０７…第２の半導体ペレット
１０８…ベース板
１０９…樹脂ケース
１１０…信号端子
１１１，３０１，４０１，５０１，６０１，７０１，８０１，８１１，８２１…接続プレート
１１２…半田レジストパターン
１１３…半田層
１１４，１１６…外部端子
１１５…ねじ用開口部
１１７…プリント基板
１１８…信号用コネクタ端子
１１９…開口部
４０２，６０２，７０３，８０３，８１３，８２３…応力緩和部
３０２，７０２，８０２，８１２，８２２…外部端子部
８０４…スリット
９０１…セラミック基板
９０２…第１の銅板
９０３…第２の銅板
９０４…第３の銅板
９０５…第４の銅板
９０６…第１の半導体ペレット
９０７…第２の半導体ペレット
９０８…ベース板
９０９…樹脂ケース
９１０…信号端子
９１１，９１２…複数のワイヤ
９１３…外部端子
９１４…ねじ用開口部
９１５…プリント基板
９１６…信号用コネクタ端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a semiconductor pellet in which an IGBT, a diode, or the like is formed, and a connection structure between an electrode on the semiconductor pellet and a substrate.
[0002]
[Prior art]
FIG. 12 is a cross-sectional view of a main part of a conventional semiconductor device. A first copper plate 902, a second copper plate 903 and a third copper plate 904 are joined to the upper surface of the ceramic substrate 901, and a fourth copper plate 905 is formed on the lower surface of the ceramic substrate 901. On a first copper plate 902 formed on the upper surface of the ceramic substrate 901, a first semiconductor pellet 90 such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode is formed. The second semiconductor pellet 907 is soldered and mounted. Further, a base plate 908 serving as a heat sink is mounted by soldering under a fourth copper plate 905 formed on the lower surface of the ceramic substrate 901. In addition, a resin case 909 made of polyphenylene sulfide (PPS) or the like is bonded to the periphery of the base plate 908 and formed so as to expose the lower surface of the base plate 908, and covers the ceramic substrate 901, the semiconductor pellets 906, 907, and the like. ing. In the resin case 909, a signal terminal 910 is embedded in an inner wall, and the signal terminal 910 is connected to a control electrode or a sense electrode formed in a semiconductor element through a wire.
[0003]
In addition, main electrodes (not shown) formed on the surfaces of the first and second semiconductor pellets 906 and 907 are connected via a plurality of wires 911, respectively. A main electrode (not shown) formed on the surface of the second semiconductor pellet 907 is connected to a third copper plate 904 formed on the upper surface of the ceramic substrate 901 via a plurality of wires 912. Further, on the third copper plate 904, an external terminal 913 that is drawn out of the package is connected. The external terminal 913 is bent to the resin case 909 side outside the package, and can be fixed by inserting a screw into a screw opening 914 formed at the end of the external terminal 913. A plurality of external terminals 913 formed on the third copper plate 904 can be provided in accordance with the number of output terminals of the element. The semiconductor device shown in FIG. 9 is provided with two output terminals.
[0004]
A printed circuit board 915 fixed to the signal terminal 910 is provided on the upper portion of the semiconductor pellet, and a signal connector terminal 916 is formed on the printed circuit board 915. The signal connector terminal 916 is exposed outside the resin case 909.
[0005]
In this semiconductor device, when a MOSFET is mainly mounted as a semiconductor element, for example, the withstand voltage is about 100 V, which is used for an electric vehicle generator and the like, and an IGBT is mainly mounted as a semiconductor element. In such a case, for example, the withstand voltage is about 600 V and is used for applications such as a motor drive inverter. When such a semiconductor device is driven at 400 A, if four semiconductor pellets are provided on the ceramic substrate 901, a current of 100 A flows per semiconductor pellet. A plurality of wires connected to the main electrode are formed in order to increase the amount of current. For example, when 10 wires are formed, the current flowing per wire is 10A. . The plurality of wires 911 and 912 are formed using wires having different lengths so as to fit in a limited space. As described above, Patent Document 1 is known as an example of a semiconductor device in which an electrode and a substrate are connected using a plurality of wires.
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-74433 (FIG. 1)
[0007]
[Problems to be solved by the invention]
There are many wires that connect the main electrodes on the semiconductor pellet, and between the main electrodes and external terminals, substrates, etc. In large-sized semiconductor modules, the total number of wires is several hundred to 1,000 or more. There was a problem that it took a long time and led to a significant cost increase. In addition, since there are many connection points, there is a problem that defects such as disconnection and short circuit occur.
[0008]
The present invention has been made to solve the above-described problems, and a semiconductor device having improved wiring reliability between main electrodes provided on the surface of a semiconductor pellet or between the main electrode and a substrate is provided. The purpose is to provide.
[0009]
[Means for Solving the Problems]
One mode of the semiconductor device of the present invention for achieving the above-described object is one or more semiconductor pellets having electrodes formed on the surface,
A conductive layer formed between the non-conductive layer pattern and the non-conductive layer pattern is provided on the first main surface, and the first main surface is provided on the electrode so as to face the electrode. A connection plate connected to the electrode via a layer is provided.
[0010]
Moreover, one form of the manufacturing method of the semiconductor device of this invention for achieving the above-mentioned object is a step of forming electrodes on the surfaces of a plurality of semiconductor pellets,
Forming a non-conductive layer pattern on the first main surface of the connection plate, and forming a conductive layer between the non-conductive layer patterns;
The first main surface of the connection plate is disposed on the electrode so as to face the electrode, and includes a step of connecting the electrode and the connection plate via the conductive layer.
[0011]
According to the embodiment of the present invention described above, it is possible to improve the reliability of the wiring between the electrodes provided on the surface of the semiconductor pellet, or when connecting the electrode and the substrate.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
1 and 2 show a semiconductor device according to the first embodiment of the present invention. FIG. 1A is a plan view of the semiconductor device according to the present embodiment, and FIG. 1B is a cross-sectional view taken along the line AA of the semiconductor device according to the present embodiment shown in FIG. The figure is shown. A first conductive plate 102, a second conductive plate 103, and a third conductive plate 104 made of copper are bonded to the upper surface of the ceramic substrate 101, and a fourth conductive plate 105 made of copper is bonded to the lower surface of the ceramic substrate 101. Is formed. On a first conductive plate 102 formed on the upper surface of the ceramic substrate 101, a first semiconductor pellet in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode is formed. 106 and the second semiconductor pellet 107 are mounted by soldering or the like. The number of semiconductor pellets may be four or six, and is not particularly limited. The conductive plate and the ceramic substrate formed on the upper and lower surfaces of the ceramic substrate are bonded together, and here, these are collectively referred to as a substrate.
[0013]
A base plate 108 serving as a heat sink is mounted by soldering or the like under the fourth conductive plate 105 formed on the lower surface of the ceramic substrate 101. A resin case 109 made of polyphenylene sulfide (PPS) or the like is adhered to the periphery of the base plate 108 so as to expose the lower surface of the base plate 108, and the ceramic substrate 101, the semiconductor pellets 106, 107, and the like. Covering. The resin case 109 has an inner wall embedded with a signal terminal 110, and the signal terminal 110 is connected to a control electrode or a sensing electrode (not shown) formed on the semiconductor element via a wire. The wire and the signal terminal 110 are connected by ultrasonic bonding, solder bonding, or the like.
[0014]
Further, main electrodes (not shown) formed on the surfaces of the first and second semiconductor pellets 106 and 107 are electrically connected to the connection plate 111. Here, the region of the connection plate 111 connected to the main electrode so as to correspond to the first and second semiconductor pellets 106 and 107 is referred to as a main electrode portion. Further, the main electrode (not shown) formed on the surface of the second semiconductor pellet 107 and the second conductive plate 103 formed on the upper surface of the ceramic substrate 101 are connected via the connection plate 111. . Here, the region of the connection plate 111 connected to the second conductive plate 103 is referred to as a terminal portion. The connection plate 111 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is connected to the main electrode on the first and second semiconductor pellets 106 and 107 via the solder layer 113.
[0015]
On the second conductive plate 103, an external terminal 114 is connected to the outside of the package. The external terminal 114 is bent toward the resin case 109 outside the package, and can be fixed by inserting a screw into a screw opening 115 formed at the end of the external terminal 114. An external terminal 116 is also connected to the third conductive plate 104 to be drawn out of the package. A plurality of external terminals can be provided according to the number of output terminals of the element. The semiconductor device shown in FIG. 1 has two output terminals. As for the fixing method of the external terminal, the method of fixing by bending the end of the external terminal and inserting the screw into the screw opening is described, but it is not particularly limited thereto.
[0016]
A printed circuit board 117 fixed to the signal terminal 110 is provided on the top of the semiconductor pellet, and a signal connector terminal 118 is formed on the printed circuit board 117. The signal connector terminal 118 is formed so as to be exposed outside the resin case 109.
[0017]
As shown in FIG. 2A, the connection plate 111 has a predetermined interval by applying a solder resist in advance and etching a portion to be connected to the main electrode to form a plurality of openings 119. A solder resist pattern 112 is formed. Subsequently, as shown in FIG. 2B, a solder layer 113 is formed in the opening 119, and then heated and melted. As shown in FIG. 2C, for example, a plurality of hemispherical solder layers 113 are formed. ing. Here, the solder resist pattern 112 having the opening 119 is formed by etching. However, a solder resist pattern 112 may be formed by forming a mask pattern having holes and applying a solder resist on the mask pattern.
[0018]
Since the solder layer 113 is formed at intervals on the surface of the connection plate 111 provided between the main electrodes provided on the surface of the semiconductor pellet or for connecting the main electrode and the substrate, particularly the semiconductor pellet Stress acting in a direction parallel to the surface can be relaxed, and deterioration due to heat such as a temperature cycle test can be suppressed.
[0019]
Note that when the main electrode and the connection plate are joined with a paste-like conductive adhesive, the stress acting in the direction parallel to the surface of the semiconductor pellet cannot be relieved, so deterioration due to heat such as a temperature cycle test may occur. Arise.
[0020]
Here, the solder layer 113 is formed with a certain thickness. By forming the solder layer 113 having a certain thickness, a space can be provided in the vertical direction in addition to the horizontal direction, and further, stress can be reduced and deterioration due to heat can be suppressed. A preferable thickness of the solder layer 113 is not less than 0.15 mm and not more than 0.35 mm. The thickness of the solder resist pattern 112 is preferably 0.1 mm or greater and 0.3 mm or less. If the thickness of the solder resist pattern 112 is less than 0.1 mm, it is not preferable because the solder layer 113 having a sufficient thickness cannot be formed. On the other hand, if the thickness of the solder resist pattern 112 is greater than 0.3 mm, it is difficult to form the solder resist pattern 112 having a good pattern, which is not preferable. Further, the shape of the solder layer 113 is not limited to a hemispherical shape.
[0021]
Further, the problem relating to the relaxation of stress when connecting the connection plate to the semiconductor pellet and the conductive plate becomes a problem particularly in a semiconductor device having a large area of the connection plate connected to the semiconductor pellet. That is, as shown in this embodiment, it is effective to apply this embodiment to a semiconductor device having a large connection plate area having a plurality of semiconductor pellets.
[0022]
According to the present embodiment, the connection plate is used to connect between the main electrodes provided on the surface of the semiconductor pellet or between the main electrode and the substrate, thereby reducing the occurrence of defects such as disconnection and short circuit. In addition, the electrical resistance can be reduced and the reliability of the wiring can be improved. In addition, since connection is performed using a connection plate in which a solder layer is formed in advance, assembly can be facilitated and throughput can be improved.
[0023]
(Second Embodiment)
FIG. 3 shows a semiconductor device according to the second embodiment of the present invention. 3A is a plan view of the semiconductor device of the present embodiment, and FIG. 3B is a cross-sectional view of the main part taken along the line AA of the semiconductor device of the present embodiment shown in FIG. The figure is shown. A first conductive plate 102, a second conductive plate 103, and a third conductive plate 104 made of copper are bonded to the upper surface of the ceramic substrate 101, and a fourth conductive plate 105 made of copper is bonded to the lower surface of the ceramic substrate 101. Is formed. On the first conductive plate 102 formed on the upper surface of the ceramic substrate 101, a first semiconductor in which an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a semiconductor element such as a diode is formed. The pellet 106 and the second semiconductor pellet 107 are mounted by soldering or the like. The number of semiconductor pellets may be four or six, and is not particularly limited. The conductive plate and the ceramic substrate formed on the upper and lower surfaces of the ceramic substrate are bonded together, and here, these are collectively referred to as a substrate.
[0024]
A base plate 108 serving as a heat sink is mounted by soldering or the like under the fourth conductive plate 105 formed on the lower surface of the ceramic substrate 101. A resin case 109 made of polyphenylene sulfide (PPS) or the like is adhered to the periphery of the base plate 108 so as to expose the lower surface of the base plate 108, and the ceramic substrate 101, the semiconductor pellets 106, 107, and the like. Covering. The resin case 109 has an inner wall embedded with a signal terminal 110, and the signal terminal 110 is connected to a control electrode or a sensing electrode (not shown) formed on the semiconductor element via a wire. The wire and the signal terminal 110 are connected by ultrasonic bonding, solder bonding, or the like.
[0025]
Further, main electrodes (not shown) formed on the surfaces of the first and second semiconductor pellets 106 and 107 are electrically connected to the connection plate 301. Here, the region of the connection plate 301 connected to the main electrode so as to correspond to the first and second semiconductor pellets 106 and 107 is referred to as a main electrode portion. Further, a main electrode (not shown) formed on the surface of the second semiconductor pellet 107 and the second conductive plate 103 formed on the upper surface of the ceramic substrate 101 are connected via the connection plate 301. . Here, the region of the connection plate 301 connected to the second conductive plate 103 is referred to as a terminal portion. The connection plate 301 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is connected to the main electrode on the first and second semiconductor pellets 106 and 107 via the solder layer 113. The method of forming the solder resist pattern 112 and the plurality of solder layers 113 on the connection plate 301 is the same as that in FIG.
[0026]
In addition, the terminal portion of the connection plate 301 connected to the second conductive plate 103 is formed so as to extend and be integrated with an external terminal formed to be pulled out of the package from the second conductive plate 103. Is formed. The external terminal portion 302 formed at the end of the connection plate is bent toward the resin case 109 outside the package, and a screw is inserted into the screw opening 115 formed at the end of the external terminal portion 302. Can be inserted and fixed. An external terminal 116 is also connected to the third conductive plate 104 to be drawn out of the package. A plurality of external terminals can be provided according to the number of output terminals of the element. The semiconductor device shown in FIG. 3 is provided with two output terminals. Regarding the fixing method of the external terminal, the method of fixing by bending the end portion of the external terminal portion and inserting the screw into the screw opening is described, but is not particularly limited thereto.
[0027]
A printed circuit board 117 fixed to the signal terminal 110 is provided on the top of the semiconductor pellet, and a signal connector terminal 118 is formed on the printed circuit board 117. The signal connector terminal 118 is formed so as to be exposed outside the resin case 109.
[0028]
Since the solder layer 113 is formed at intervals between the main electrodes provided on the surface of the semiconductor pellet, or on the surface of the connection plate 301 provided for connecting the main electrode and the substrate, in particular, the semiconductor pellet Stress acting in a direction parallel to the surface can be relaxed, and deterioration due to heat such as a temperature cycle test can be suppressed.
[0029]
Note that when the main electrode and the connection plate are joined with a paste-like conductive adhesive, the stress acting in the direction parallel to the surface of the semiconductor pellet cannot be relieved, so deterioration due to heat such as a temperature cycle test may occur. Arise.
[0030]
Here, the solder layer 113 is formed with a certain thickness. By forming the solder layer 113 having a certain thickness, a space can be provided in the vertical direction in addition to the horizontal direction, and further, stress can be reduced and deterioration due to heat can be suppressed. A preferable thickness of the solder layer 113 is not less than 0.15 mm and not more than 0.35 mm. The thickness of the solder resist pattern 112 is preferably 0.1 mm or greater and 0.3 mm or less. If the thickness of the solder resist pattern 112 is less than 0.1 mm, it is not preferable because the solder layer 113 having a sufficient thickness cannot be formed. On the other hand, if the thickness of the solder resist pattern 112 is greater than 0.3 mm, it is difficult to form the solder resist pattern 112 having a good pattern, which is not preferable. Further, the shape of the solder layer 113 is not limited to a hemispherical shape.
[0031]
Further, the problem relating to the relaxation of stress when connecting the connection plate to the semiconductor pellet and the conductive plate becomes a problem particularly in a semiconductor device having a large area of the connection plate connected to the semiconductor pellet. That is, as shown in this embodiment, it is effective to apply this embodiment to a semiconductor device having a large connection plate area having a plurality of semiconductor pellets.
[0032]
According to the present embodiment, the connection plate is used to connect between the main electrodes provided on the surface of the semiconductor pellet or between the main electrode and the substrate, thereby reducing the occurrence of defects such as disconnection and short circuit. In addition, the electrical resistance can be reduced and the reliability of the wiring can be improved. Moreover, since the connection plate and the external terminal are integrally formed, the electric resistance and the inductance can be further reduced. In addition, since connection is performed using a connection plate in which a solder layer is formed in advance, assembly can be facilitated and throughput can be improved.
[0033]
(Third embodiment)
4 to 6 show a semiconductor device according to the third embodiment of the present invention. FIG. 4A shows a plan view of the semiconductor device of the present embodiment, and FIG. 4B shows a cross-sectional view of the main part at AA of the semiconductor device of the present embodiment shown in FIG. The figure is shown. A first conductive plate 102, a second conductive plate 103, and a third conductive plate 104 made of copper are bonded to the upper surface of the ceramic substrate 101, and a fourth conductive plate 105 made of copper is bonded to the lower surface of the ceramic substrate 101. Is formed. On a first conductive plate 102 formed on the upper surface of the ceramic substrate 101, a first semiconductor pellet in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode is formed. 106 and the second semiconductor pellet 107 are mounted by soldering or the like. The number of semiconductor pellets may be four or six, and is not particularly limited. The conductive plate and the ceramic substrate formed on the upper and lower surfaces of the ceramic substrate are bonded together, and here, these are collectively referred to as a substrate.
[0034]
A base plate 108 serving as a heat sink is mounted by soldering or the like under the fourth conductive plate 105 formed on the lower surface of the ceramic substrate 101. A resin case 109 made of polyphenylene sulfide (PPS) or the like is adhered to the periphery of the base plate 108 so as to expose the lower surface of the base plate 108, and the ceramic substrate 101, the semiconductor pellets 106, 107, and the like. Covering. The resin case 109 has an inner wall embedded with a signal terminal 110, and the signal terminal 110 is connected to a control electrode or a sensing electrode (not shown) formed on the semiconductor element via a wire. The wire and the signal terminal 110 are connected by ultrasonic bonding, solder bonding, or the like.
[0035]
A main electrode (not shown) formed on the surfaces of the first and second semiconductor pellets 106 and 107 is electrically connected to the connection plate 401. Here, the region of the connection plate 401 connected to the main electrode so as to correspond to the first and second semiconductor pellets 106 and 107 is referred to as a main electrode portion. Further, the main electrode (not shown) formed on the surface of the second semiconductor pellet 107 and the second conductive plate 103 formed on the upper surface of the ceramic substrate 101 are connected via the connection plate 401. . Here, the region of the connection plate 401 connected to the second conductive plate 103 is referred to as a terminal portion. The connection plate 401 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is connected to the main electrode on the first and second semiconductor pellets 106 and 107 via the solder layer 113. The method for forming the solder resist pattern 112 and the plurality of solder layers 113 on the connection plate 401 is the same as that shown in FIG.
[0036]
On the second conductive plate 103, an external terminal 114 is connected to the outside of the package. The external terminal 114 is bent toward the resin case 109 outside the package, and can be fixed by inserting a screw into a screw opening 115 formed at the end of the external terminal 114. An external terminal 116 is also connected to the third conductive plate 104 to be drawn out of the package. A plurality of external terminals can be provided according to the number of output terminals of the element. The semiconductor device shown in FIG. 4 is provided with two output terminals. As for the fixing method of the external terminal, the method of fixing by bending the end of the external terminal and inserting the screw into the screw opening is described, but it is not particularly limited thereto.
[0037]
A printed circuit board 117 fixed to the signal terminal 110 is provided on the top of the semiconductor pellet, and a signal connector terminal 118 is formed on the printed circuit board 117. The signal connector terminal 118 is formed so as to be exposed outside the resin case 109.
[0038]
Since the solder layer 113 is formed at intervals on the surface of the connection plate 401 provided between the main electrodes provided on the surface of the semiconductor pellet or for connecting the main electrode and the substrate, the semiconductor pellet is particularly formed. Stress acting in a direction parallel to the surface can be relaxed, and deterioration due to heat such as a temperature cycle test can be suppressed.
[0039]
Note that when the main electrode and the connection plate are joined with a paste-like conductive adhesive, the stress acting in the direction parallel to the surface of the semiconductor pellet cannot be relieved, so deterioration due to heat such as a temperature cycle test may occur. Arise.
[0040]
Here, the solder layer 113 is formed with a certain thickness. By forming the solder layer 113 having a certain thickness, a space can be provided in the vertical direction in addition to the horizontal direction, and further, stress can be reduced and deterioration due to heat can be suppressed. A preferable thickness of the solder layer 113 is not less than 0.15 mm and not more than 0.35 mm. The thickness of the solder resist pattern 112 is preferably 0.1 mm or greater and 0.3 mm or less. If the thickness of the solder resist pattern 112 is less than 0.1 mm, it is not preferable because the solder layer 113 having a sufficient thickness cannot be formed. On the other hand, if the thickness of the solder resist pattern 112 is greater than 0.3 mm, it is difficult to form the solder resist pattern 112 having a good pattern, which is not preferable. Further, the shape of the solder layer 113 is not limited to a hemispherical shape.
[0041]
As shown in FIG. 5, when the connection plate is connected and fixed, a relatively large stress is generated near the interface between the solder layer and the semiconductor pellet, and a relatively small stress is generated near the interface between the connection plate and the second conductive plate. Since stress is generated, a connection between the main electrode portion of the connection plate formed on the main electrode on the surface of the semiconductor pellet and the terminal portion of the connection plate formed on the second conductive plate is parallel to the substrate surface. A large stress is generated. Therefore, in order to relieve the stress, as shown in FIG. 4, a cross section is formed in a U shape between the main electrode portion of the connection plate 401 and the terminal portion of the connection plate 401, and protrudes upward. The stress relaxation portion 402 having the convex portion is formed. The shape of the cross section of the stress relieving part 402 is not limited to the U shape, and may be a U shape with rounded corners. The height L of the protruding portion is preferably about 3 to 5 times the thickness d of the connection plate.
[0042]
Moreover, as shown in FIG. 6, when forming the stress relaxation part 602 of the connection plate 601, you may form two U-shape protruding upwards. In this case, the height L of the protruding portion is preferably about 1.5 (3/2) to 2.5 (5/2) times the thickness d of the connection plate 601. The U shape of the cross section is not limited to two, and a plurality of U shapes may be formed. Further, it may be U-shaped.
[0043]
Further, the problem relating to the relaxation of stress when connecting the connection plate to the semiconductor pellet and the conductive plate becomes a problem particularly in a semiconductor device having a large area of the connection plate connected to the semiconductor pellet. That is, as shown in this embodiment, it is effective to apply this embodiment to a semiconductor device having a large connection plate area having a plurality of semiconductor pellets.
[0044]
According to the present embodiment, the connection plate is used to connect between the main electrodes provided on the surface of the semiconductor pellet or between the main electrode and the substrate, thereby reducing the occurrence of defects such as disconnection and short circuit. In addition, the electrical resistance can be reduced and the reliability of the wiring can be improved. In addition, by providing the connection plate with a stress relaxation portion, it is possible to reduce the occurrence of defects such as disconnection and non-connection due to the stress applied to the connection plate, and to further improve the reliability of the wiring. In addition, since connection is performed using a connection plate in which a solder layer is formed in advance, assembly can be facilitated and throughput can be improved.
[0045]
(Fourth embodiment)
7 and 8 show a semiconductor device according to the fourth embodiment of the present invention. FIG. 7A shows a plan view of the semiconductor device of the present embodiment, and FIG. 7B shows a cross-sectional view of the main part taken along line AA of the semiconductor device of the present embodiment shown in FIG. The figure is shown. A first conductive plate 102, a second conductive plate 103, and a third conductive plate 104 made of copper are bonded to the upper surface of the ceramic substrate 101, and a fourth conductive plate 105 made of copper is bonded to the lower surface of the ceramic substrate 101. Is formed. On a first conductive plate 102 formed on the upper surface of the ceramic substrate 101, a first semiconductor pellet in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode is formed. 106 and the second semiconductor pellet 107 are mounted by soldering or the like. The number of semiconductor pellets may be four or six, and is not particularly limited. The conductive plate and the ceramic substrate formed on the upper and lower surfaces of the ceramic substrate are bonded together, and here, these are collectively referred to as a substrate.
[0046]
A base plate 108 serving as a heat sink is mounted by soldering or the like under the fourth conductive plate 105 formed on the lower surface of the ceramic substrate 101. A resin case 109 made of polyphenylene sulfide (PPS) or the like is adhered to the periphery of the base plate 108 so as to expose the lower surface of the base plate 108, and the ceramic substrate 101, the semiconductor pellets 106, 107, and the like. Covering. The resin case 109 has an inner wall embedded with a signal terminal 110, and the signal terminal 110 is connected to a control electrode or a sensing electrode (not shown) formed on the semiconductor element via a wire. The wire and the signal terminal 110 are connected by ultrasonic bonding, solder bonding, or the like.
[0047]
Further, main electrodes (not shown) formed on the surfaces of the first and second semiconductor pellets 106 and 107 are electrically connected to the connection plate 701. Here, the region of the connection plate 701 connected to the main electrode so as to correspond to the first and second semiconductor pellets 106 and 107 is referred to as a main electrode portion. Further, the main electrode (not shown) formed on the surface of the second semiconductor pellet 107 and the second conductive plate 103 formed on the upper surface of the ceramic substrate 101 are connected via the connection plate 701. . Here, the region of the connection plate 701 connected to the second conductive plate 103 is referred to as a terminal portion. The connection plate 701 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is connected to the main electrode on the first and second semiconductor pellets 106 and 107 via the solder layer 113. The method for forming the solder resist pattern 112 and the plurality of solder layers 113 on the connection plate 701 is the same as that in FIG.
[0048]
In addition, the terminal portion of the connection plate 701 connected to the second conductive plate 103 is formed so as to extend and be integrated with an external terminal formed to be pulled out of the package from the second conductive plate 103. Is formed. The external terminal portion 702 formed at the end portion of the connection plate 701 is bent to the resin case 109 side outside the package, and is screwed into the screw opening 115 formed at the end portion of the external terminal portion 702. Can be inserted and fixed. An external terminal 116 is also connected to the third conductive plate 104 to be drawn out of the package. A plurality of external terminals can be provided according to the number of output terminals of the element. The semiconductor device shown in FIG. 7 is provided with two output terminals. As for the fixing method of the external terminal, the method of fixing by bending the end of the external terminal and inserting the screw into the screw opening is described, but it is not particularly limited thereto.
[0049]
A printed circuit board 117 fixed to the signal terminal 110 is provided on the top of the semiconductor pellet, and a signal connector terminal 118 is formed on the printed circuit board 117. The signal connector terminal 118 is formed so as to be exposed outside the resin case 109.
[0050]
Since the solder layers 113 are formed at intervals on the surface of the connection plate 701 provided between the main electrodes provided on the surface of the semiconductor pellet or for connecting the main electrode and the substrate, the semiconductor pellet is particularly formed. Stress acting in a direction parallel to the surface can be relaxed, and deterioration due to heat such as a temperature cycle test can be suppressed.
[0051]
Note that when the main electrode and the connection plate are joined with a paste-like conductive adhesive, the stress acting in the direction parallel to the surface of the semiconductor pellet cannot be relieved, so deterioration due to heat such as a temperature cycle test may occur. Arise.
[0052]
Here, the solder layer 113 is formed with a certain thickness. By forming the solder layer 113 having a certain thickness, a space can be provided in the vertical direction in addition to the horizontal direction, and further, stress can be reduced and deterioration due to heat can be suppressed. A preferable thickness of the solder layer 113 is not less than 0.15 mm and not more than 0.35 mm. The thickness of the solder resist pattern 112 is preferably 0.1 mm or greater and 0.3 mm or less. If the thickness of the solder resist pattern 112 is less than 0.1 mm, it is not preferable because the solder layer 113 having a sufficient thickness cannot be formed. On the other hand, if the thickness of the solder resist pattern 112 is greater than 0.3 mm, it is difficult to form the solder resist pattern 112 having a good pattern, which is not preferable. Further, the shape of the solder layer 113 is not limited to a hemispherical shape.
[0053]
As described above, when the connection plate is connected and fixed, a relatively large stress is generated near the interface between the solder layer and the semiconductor pellet, and a relatively small stress is generated near the interface between the connection plate and the second conductive plate. Therefore, a large stress parallel to the substrate surface is generated between the main electrode portion of the connection plate formed on the main electrode on the surface of the semiconductor pellet and the terminal portion of the connection plate formed on the second conductive plate. Will occur. In particular, when the external terminals are formed integrally, the size of the connection plate becomes larger and the number of fixed portions increases, so that a larger stress is generated on the connection plate.
[0054]
Therefore, in order to relieve this stress, as shown in FIG. 7, the cross section is formed in a U shape between the main electrode portion of the connection plate and the terminal portion of the connection plate, and the protrusion protruding upward is formed. A stress relaxation portion 703 having a portion is formed. The shape of the cross section of the stress relaxation portion 703 is not limited to the U shape, and may be a U shape with rounded corners. The height L of the protruding portion is preferably about 3 to 5 times the thickness d of the connection plate.
[0055]
Further, the problem relating to the relaxation of stress when connecting the connection plate to the semiconductor pellet and the conductive plate becomes a problem particularly in a semiconductor device having a large area of the connection plate connected to the semiconductor pellet. That is, as shown in this embodiment, it is effective to apply this embodiment to a semiconductor device having a large connection plate area having a plurality of semiconductor pellets.
[0056]
According to the present embodiment, the connection plate is used to connect between the main electrodes provided on the surface of the semiconductor pellet or between the main electrode and the substrate, thereby reducing the occurrence of defects such as disconnection and short circuit. In addition, the electrical resistance can be reduced and the reliability of the wiring can be improved. Moreover, since the connection plate and the external terminal are integrally formed, the electric resistance and the inductance can be further reduced. In addition, by providing the connection plate with the stress relaxation portion, it is possible to further reduce the occurrence of defects such as disconnection and unconnection due to the stress applied to the connection plate, and to further improve the reliability of the wiring. In addition, since connection is performed using a connection plate in which a solder layer is formed in advance, assembly can be facilitated and throughput can be improved.
[0057]
(Fifth embodiment)
8 to 10 show a semiconductor device according to the first embodiment of the present invention. FIG. 8A shows a plan view of the semiconductor device according to the present embodiment, and FIG. 9B shows a cross-sectional view taken along the line AA of the semiconductor device according to the present embodiment shown in FIG. The figure is shown. A first conductive plate 102, a second conductive plate 103, and a third conductive plate 104 made of copper are bonded to the upper surface of the ceramic substrate 101, and a fourth conductive plate 105 made of copper is bonded to the lower surface of the ceramic substrate 101. Is formed. On the first conductive plate 102 formed on the upper surface of the ceramic substrate 101, a first semiconductor in which an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a semiconductor element such as a diode is formed. The pellet 106 and the second semiconductor pellet 107 are mounted by soldering or the like. The number of semiconductor pellets may be four or six, and is not particularly limited. The conductive plate and the ceramic substrate formed on the upper and lower surfaces of the ceramic substrate are bonded together, and here, these are collectively referred to as a substrate.
[0058]
A base plate 108 serving as a heat sink is mounted by soldering or the like under the fourth conductive plate 105 formed on the lower surface of the ceramic substrate 101. A resin case 109 made of polyphenylene sulfide (PPS) or the like is adhered to the periphery of the base plate 108 so as to expose the lower surface of the base plate 108, and the ceramic substrate 101, the semiconductor pellets 106, 107, and the like. Covering. The resin case 109 has an inner wall embedded with a signal terminal 110, and the signal terminal 110 is connected to a control electrode or a sensing electrode (not shown) formed on the semiconductor element via a wire. The wire and the signal terminal 110 are connected by ultrasonic bonding, solder bonding, or the like.
[0059]
Further, main electrodes (not shown) formed on the surfaces of the first and second semiconductor pellets 106 and 107 are electrically connected to the connection plate 801. Here, the region of the connection plate 801 connected to the main electrode so as to correspond to the first and second semiconductor pellets 106 and 107 is referred to as a main electrode portion. Further, the main electrode (not shown) formed on the surface of the second semiconductor pellet 107 and the second conductive plate 103 formed on the upper surface of the ceramic substrate 101 are connected via the connection plate 801. . Here, the region of the connection plate 801 connected to the second conductive plate 103 is referred to as a terminal portion. The connection plate 801 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is connected to the main electrodes on the first and second semiconductor pellets 106 and 107 via the solder layer 113. The method for forming the solder resist pattern 112 and the plurality of solder layers 113 on the connection plate 801 is the same as that shown in FIG.
[0060]
FIG. 9A shows a plan view of the connection plate, and FIG. 9B shows a cross-sectional view of the main part at BB of the connection plate shown in FIG. 9A. One or more slits 804 are formed in the connection plate 801. Subsequently, as shown in FIG. 2, a solder layer 113 formed in advance at an arbitrary interval is formed. In FIG. 9A, the solder layer 113 is formed in a row on the slit 804, but it may be in two or more rows.
[0061]
The connection plate 801 on which the solder resist pattern 112 and the plurality of solder layers 113 are formed is formed so as to be connected to the main electrode on the first and second semiconductor pellets 106 and 107.
[0062]
In addition, the terminal portion of the connection plate 801 connected to the second conductive plate 103 is formed so as to extend and be integrated with an external terminal formed to be drawn out of the package from the second conductive plate 103. Is formed. The external terminal portion 802 formed at the end portion of the connection plate 801 is bent to the resin case 109 side outside the package, and the screw opening 115 formed at the end portion of the external terminal portion 802 is screwed. Can be inserted and fixed. An external terminal 116 is also connected to the third conductive plate 104 to be drawn out of the package. A plurality of external terminals can be provided according to the number of output terminals of the element. The semiconductor device shown in FIG. 8 is provided with two output terminals. As for the fixing method of the external terminal, the method of fixing by bending the end of the external terminal and inserting the screw into the screw opening is described, but it is not particularly limited thereto.
[0063]
A printed circuit board 117 fixed to the signal terminal 110 is provided on the top of the semiconductor pellet, and a signal connector terminal 118 is formed on the printed circuit board 117. The signal connector terminal 118 is formed so as to be exposed outside the resin case 109.
[0064]
Since the solder layer 113 is formed at intervals between the main electrodes provided on the surface of the semiconductor pellet or on the surface of the connection plate 801 provided for connecting the main electrode and the substrate, the semiconductor pellet is particularly Stress acting in a direction parallel to the surface can be relaxed, and deterioration due to heat such as a temperature cycle test can be suppressed. Note that when the main electrode and the connection plate are joined with a paste-like conductive adhesive, the stress acting in the direction parallel to the surface of the semiconductor pellet cannot be relieved, so deterioration due to heat such as a temperature cycle test may occur. Arise.
[0065]
Here, the solder layer 113 is formed with a certain thickness. By forming the solder layer 113 having a certain thickness, a space can be provided in the vertical direction in addition to the horizontal direction, and further, stress can be reduced and deterioration due to heat can be suppressed. A preferable thickness of the solder layer 113 is not less than 0.15 mm and not more than 0.35 mm. The thickness of the solder resist pattern 112 is preferably 0.1 mm or greater and 0.3 mm or less. If the thickness of the solder resist pattern 112 is less than 0.1 mm, it is not preferable because the solder layer 113 having a sufficient thickness cannot be formed. On the other hand, if the thickness of the solder resist pattern 112 is greater than 0.3 mm, it is difficult to form the solder resist pattern 112 having a good pattern, which is not preferable. Further, the shape of the solder layer 113 is not limited to a hemispherical shape.
[0066]
As described above, when the connection plate is connected and fixed, a relatively large stress is generated near the interface between the solder layer and the semiconductor pellet, and a relatively small stress is generated near the interface between the connection plate and the second conductive plate. Therefore, a large stress parallel to the substrate surface is generated between the main electrode portion of the connection plate formed on the main electrode on the surface of the semiconductor pellet and the terminal portion of the connection plate formed on the second conductive plate. Will occur. In particular, when the external terminals are integrally formed, the connection plate becomes large and the fixing portion increases, so that a large stress is generated by the connection plate.
[0067]
Therefore, in order to relieve this stress, as shown in FIG. 8, a cross section is formed in a U shape between the main electrode portion of the connection plate and the terminal portion of the connection plate, and the protrusion protruding upward is formed. A stress relaxation portion 803 having a portion is formed. The shape of the stress relaxation part 803 is not limited to the U-shape, and may be a U-shape. The height L of the protruding portion is preferably about 3 to 5 times the thickness d of the connection plate.
[0068]
Further, as shown in FIG. 9, by forming the slit 804, a space for relaxing stress can be provided, and stress in a direction parallel to the substrate surface and perpendicular to the slit 804 can be relaxed. Can do. Therefore, the stress relaxing part 803 and the slit 804 can sufficiently relax the stress acting in the direction parallel to the substrate surface.
[0069]
Moreover, as shown in FIG. 10, when forming the stress relaxation part 813 of the connection plate 811, you may form two U-shape protruding upwards. In this case, the height L of the protruding portion is preferably about 1.5 (3/2) to 2.5 (5/2) times the thickness d of the connection plate. The U shape is not limited to two, and a plurality of U shapes may be formed. Further, it may be U-shaped. Here, an external terminal portion 812 is formed at the end of the connection plate 811.
[0070]
Further, as shown in FIG. 11, when the stress relaxation portion 823 of the connection plate 821 is formed, the U-shape protruding upward is formed on the main electrodes on the surfaces of the first and second semiconductor pellets 106 and 107, respectively. Formed between the main electrode portion of the connection plate 821 formed on the main electrode portion of the surface of the second semiconductor pellet 107 and the second conductive plate 104. You may form between the terminal parts of the made connection plate 821. FIG. In this case, the height L of the protruding portion is preferably about 1.5 (3/2) to 2.5 (5/2) times the thickness d of the connection plate. The U shape is not limited to two, and a plurality of U shapes may be formed. Further, it may be U-shaped. Here, an external terminal portion 822 is formed at the end of the connection plate 821.
[0071]
Further, the problem relating to the relaxation of stress when connecting the connection plate to the semiconductor pellet and the conductive plate becomes a problem particularly in a semiconductor device having a large area of the connection plate connected to the semiconductor pellet. That is, as shown in this embodiment, it is effective to apply this embodiment to a semiconductor device having a large connection plate area having a plurality of semiconductor pellets.
[0072]
According to the present embodiment, the connection plate is used to connect between the main electrodes provided on the surface of the semiconductor pellet or between the main electrode and the substrate, thereby reducing the occurrence of defects such as disconnection and short circuit. In addition, the electrical resistance can be reduced and the reliability of the wiring can be improved. Moreover, since the connection plate and the external terminal are integrally formed, the electric resistance and the inductance can be further reduced. In addition to providing a stress relief portion on the connection plate and providing a slit, it is possible to further reduce the occurrence of defects such as disconnection and unconnection due to the stress applied to the connection plate, and to further improve the reliability of the wiring. it can. In addition, since connection is performed using a connection plate in which a solder layer is formed in advance, assembly can be facilitated and throughput can be improved.
[0073]
As described above, in the first to fifth embodiments, a plurality of solder layers having arbitrary intervals are formed by forming solder layers in a plurality of openings of the solder resist pattern. However, the present invention is not limited to this. Alternatively, a plurality of solder layers having arbitrary intervals may be formed by forming a plurality of openings in the polyimide tape and forming a solder layer in the openings. When the opening is formed in the polyimide tape, it can be processed not by an exposure process but by a die-cutting press, so that the process can be made easier. Moreover, with a polyimide tape, the thickness can be easily adjusted.
[0074]
Furthermore, instead of the solder resist, a plurality of openings may be formed in the plastic plate, a solder layer may be formed, and a plurality of solder layers formed at arbitrary intervals may be formed. In this case, the plastic plate is fixed to the connection plate with, for example, an epoxy adhesive. Further, the thickness of the plastic plate fixed with an adhesive can be easily adjusted at a certain thickness or more.
[0075]
The first to fifth embodiments can be implemented in various combinations. For example, in the fifth embodiment, the example in which the slit is formed in the connection plate integrated with the external terminal and provided with the stress relaxation portion is described. However, as in the example described in the first or second embodiment. In addition, a slit may be formed in the connection plate not provided with the stress relaxation portion, or the connection plate that is not integrated with the external terminal as in the example described in the first or third embodiment. It may be formed. Moreover, although the semiconductor pellet in which the semiconductor element was formed was described as an example, it may be a semiconductor chip.
[0076]
【The invention's effect】
As described in detail above, according to the present invention, it is possible to improve the reliability of the wiring between the electrodes provided on the surface of the semiconductor pellet or when connecting the electrode and the substrate.
[Brief description of the drawings]
FIGS. 1A and 1B are a plan view and a cross-sectional view of main parts showing a semiconductor device according to a first embodiment of the invention. FIGS.
FIG. 2 is a fragmentary cross-sectional view showing a part of the semiconductor device according to the first embodiment of the present invention;
FIGS. 3A and 3B are a plan view and a main part sectional view showing a semiconductor device according to a second embodiment of the invention. FIGS.
FIGS. 4A and 4B are a plan view and a main part sectional view showing a semiconductor device according to a third embodiment of the invention. FIGS.
FIG. 5 is a fragmentary sectional view showing a part of a semiconductor device according to a third embodiment of the present invention;
FIG. 6 is a fragmentary cross-sectional view showing a part of a semiconductor device according to a third embodiment of the present invention.
FIGS. 7A and 7B are a plan view and a cross-sectional view of main parts showing a semiconductor device according to a fourth embodiment of the invention. FIGS.
FIGS. 8A and 8B are a plan view and a main part sectional view showing a semiconductor device according to a fifth embodiment of the invention. FIGS.
FIG. 9 is a fragmentary cross-sectional view showing a part of a semiconductor device according to a fifth embodiment of the present invention;
FIG. 10 is a fragmentary cross-sectional view showing a part of a semiconductor device according to a fifth embodiment of the present invention;
FIG. 11 is a fragmentary cross-sectional view showing a part of a semiconductor device according to a fifth embodiment of the present invention;
12A and 12B are a plan view and a cross-sectional view of a main part showing a conventional semiconductor device.
[Explanation of symbols]
101 ... Ceramic substrate
102: First conductive plate
103 ... Second conductive plate
104. Third conductive plate
105. Fourth conductive plate
106: First semiconductor pellet
107: second semiconductor pellet
108 ... Base plate
109 ... Resin case
110: Signal terminal
111, 301, 401, 501, 601, 701, 801, 811, 821 ... connection plate
112 ... Solder resist pattern
113 ... Solder layer
114, 116 ... external terminals
115 ... Screw opening
117 ... Printed circuit board
118 ... Signal connector terminal
119 ... opening
402,602,703,803,813,823 ... Stress relaxation part
302, 702, 802, 812, 822 ... external terminal portion
804 ... Slit
901 ... Ceramic substrate
902 ... First copper plate
903 ... Second copper plate
904 ... Third copper plate
905 ... Fourth copper plate
906: First semiconductor pellet
907 ... Second semiconductor pellet
908 ... Base plate
909 ... Resin case
910 ... Signal terminal
911, 912 ... a plurality of wires
913: External terminal
914 ... Screw opening
915 ... Printed circuit board
916 ... Connector terminal for signal

Claims (17)

表面に電極が形成された１または複数の半導体ペレットと、
第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートとを具備した半導体装置。One or more semiconductor pellets having electrodes formed on the surface;
A conductive layer formed between the non-conductive layer pattern and the non-conductive layer pattern is provided on the first main surface, and the first main surface is provided on the electrode so as to face the electrode. A semiconductor device comprising a connection plate connected to the electrode through a layer. ベース板と、
前記ベース板上に形成された第１の導電板と、
前記第１の導電板上に形成された第１の基板と、
前記第１の基板上に形成された１または複数の第２の導電板と、
前記第２の導電板上に搭載され、表面に電極が形成された１または複数の半導体ペレットと、
前記第１の基板上に形成された第３の導電板と、
前記第３の導電板上に形成された外部端子と、
前記第３の導電板上に形成され、かつ、第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートと、
前記ベース板の表面及び前記外部端子の一端が露出するように形成された樹脂ケースとを具備した半導体装置。A base plate,
A first conductive plate formed on the base plate;
A first substrate formed on the first conductive plate;
One or more second conductive plates formed on the first substrate;
One or more semiconductor pellets mounted on the second conductive plate and having electrodes formed on the surface;
A third conductive plate formed on the first substrate;
An external terminal formed on the third conductive plate;
A conductive layer formed on the third conductive plate and formed between the non-conductive layer pattern and the non-conductive layer pattern on the first main surface, the first main surface being the electrode A connection plate provided on the electrode so as to face the electrode and connected to the electrode via the conductive layer;
A semiconductor device comprising: a resin case formed such that a surface of the base plate and one end of the external terminal are exposed. 前記接続プレートには、前記電極と接続されている領域に、１または複数のスリットが設けられていることを特徴とする請求項１または２に記載の半導体装置。The semiconductor device according to claim 1, wherein the connection plate is provided with one or more slits in a region connected to the electrode. 前記接続プレートは、断面がコの字またはＵ字形状の応力緩和部を有することを特徴とする請求項１または請求項２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the connection plate has a stress relaxation portion having a U-shaped or U-shaped cross section. 4. 前記導電層は、半田層であることを特徴とする請求項１または請求項２に記載の半導体装置。The semiconductor device according to claim 1, wherein the conductive layer is a solder layer. 前記非導電層パターンの厚さは、０．１ｍｍ以上０．３ｍｍ以下であることを特徴とする請求項１，２，５のいずれか一項に記載の半導体装置。6. The semiconductor device according to claim 1, wherein a thickness of the non-conductive layer pattern is 0.1 mm or more and 0.3 mm or less. 前記非導電層パターンは、半田レジスト層のパターンであることを特徴とする請求項１または２に記載の半導体装置。The semiconductor device according to claim 1, wherein the non-conductive layer pattern is a pattern of a solder resist layer. 前記非導電層パターンは、ポリイミドを含むことを特徴とする請求項１または請求項２に記載の半導体装置。The semiconductor device according to claim 1, wherein the non-conductive layer pattern includes polyimide. 前記非導電層パターンは、プラスチック板を含むことを特徴とする請求項１または請求項２に記載の半導体装置。The semiconductor device according to claim 1, wherein the non-conductive layer pattern includes a plastic plate. 前記接続プレート及び前記外部端子は、前記第３の導電板上で一体化して形成されていることを特徴とする請求項２に記載の半導体装置。The semiconductor device according to claim 2, wherein the connection plate and the external terminal are integrally formed on the third conductive plate. 前記第２の導電板及び前記第３の導電板は、並置されており、
前記接続プレートには、前記電極と接続されている領域に、前記第２の導電板から前記第３の導電板への方向と平行に、１または複数のスリットが設けられていることを特徴とする請求項２に記載の半導体装置。The second conductive plate and the third conductive plate are juxtaposed,
The connection plate is provided with one or a plurality of slits in a region connected to the electrode in parallel with a direction from the second conductive plate to the third conductive plate. The semiconductor device according to claim 2. 前記第１の基板は、セラミック基板であること特徴とする請求項２に記載の半導体装置。The semiconductor device according to claim 2, wherein the first substrate is a ceramic substrate. 前記接続プレートは、一端に、前記１または複数の半導体ペレットに対応して、電極と接続された電極部が１または複数形成され、他端に、前記第３の導電板と接続された端子部が形成されており、
前記電極部と前記端子部との間、または、前記電極部間に、応力緩和部が形成されていることを特徴とする請求項２または３に記載の半導体装置。The connection plate has one or more electrode portions connected to electrodes corresponding to the one or more semiconductor pellets at one end and a terminal portion connected to the third conductive plate at the other end. Is formed,
The semiconductor device according to claim 2, wherein a stress relaxation portion is formed between the electrode portion and the terminal portion or between the electrode portions. 前記応力緩和部は、凸部または凹部であり、断面がコの字形状またはＵ字形状であることを特徴とする請求項１３に記載の半導体装置。The semiconductor device according to claim 13, wherein the stress relaxation portion is a convex portion or a concave portion, and a cross-section thereof is a U shape or a U shape. 前記外部端子は、前記半導体ペレットの表面に対して垂直方向に一端を引き出していることを特徴とする請求項２に記載の半導体装置。3. The semiconductor device according to claim 2, wherein one end of the external terminal is pulled out in a direction perpendicular to the surface of the semiconductor pellet. 複数の半導体ペレットの表面に電極を形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成する工程と、
前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程とを具備した半導体装置の製造方法。Forming an electrode on the surface of a plurality of semiconductor pellets;
Forming a non-conductive layer pattern on the first main surface of the connection plate, and forming a conductive layer between the non-conductive layer patterns;
The first main surface of the connection plate is disposed on the electrode so as to face the electrode, and the semiconductor device includes a step of connecting the electrode and the connection plate via the conductive layer Method. 第１の基板下に、第１の導電板を形成し、前記第１の基板上に、１または複数の第２の導電板及び第３の導電板を形成する工程と、
第１の基板に形成された第１の導電板下に、ベース板を形成する工程と、
前記第２の導電板上に、表面に電極が形成された複数の半導体ペレットを形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成した後、前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程と、
前記第３の導電板上に外部端子を形成する工程と、
前記ベース板の表面及び前記外部端子の一端が露出するように樹脂ケースを形成する工程とを具備した半導体装置の製造方法。Forming a first conductive plate under the first substrate, and forming one or more second conductive plates and a third conductive plate on the first substrate;
Forming a base plate under the first conductive plate formed on the first substrate;
Forming a plurality of semiconductor pellets having electrodes formed on the surface thereof on the second conductive plate;
After forming a non-conductive layer pattern on the first main surface of the connection plate and forming a conductive layer between the non-conductive layer patterns, the first main surface of the connection plate is opposed to the electrode. Disposing on the electrode and connecting the electrode and the connection plate via the conductive layer;
Forming an external terminal on the third conductive plate;
Forming a resin case so that the surface of the base plate and one end of the external terminal are exposed.
JP2003141708A 2003-05-20 2003-05-20 Semiconductor device and its manufacturing method Pending JP2004349300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003141708A JP2004349300A (en) 2003-05-20 2003-05-20 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003141708A JP2004349300A (en) 2003-05-20 2003-05-20 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004349300A true JP2004349300A (en) 2004-12-09

Family

ID=33529996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003141708A Pending JP2004349300A (en) 2003-05-20 2003-05-20 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004349300A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064441A (en) * 2003-07-29 2005-03-10 Fuji Electric Holdings Co Ltd Semiconductor device
JP2010093033A (en) * 2008-10-07 2010-04-22 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2010177573A (en) * 2009-01-30 2010-08-12 Honda Motor Co Ltd Semiconductor device
JP2015130457A (en) * 2014-01-09 2015-07-16 三菱電機株式会社 Semiconductor device
WO2016136457A1 (en) * 2015-02-25 2016-09-01 三菱電機株式会社 Power module
JP2017504968A (en) * 2014-01-30 2017-02-09 クリー ファイエットヴィル インコーポレイテッド Thin and highly configurable current sharing parallel wide band gap power device power module
US10136529B2 (en) 2014-01-30 2018-11-20 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064441A (en) * 2003-07-29 2005-03-10 Fuji Electric Holdings Co Ltd Semiconductor device
JP2010093033A (en) * 2008-10-07 2010-04-22 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2010177573A (en) * 2009-01-30 2010-08-12 Honda Motor Co Ltd Semiconductor device
JP2015130457A (en) * 2014-01-09 2015-07-16 三菱電機株式会社 Semiconductor device
JP2017504968A (en) * 2014-01-30 2017-02-09 クリー ファイエットヴィル インコーポレイテッド Thin and highly configurable current sharing parallel wide band gap power device power module
US10136529B2 (en) 2014-01-30 2018-11-20 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
JP2019140418A (en) * 2014-01-30 2019-08-22 クリー ファイエットヴィル インコーポレイテッド Low profile, highly configurable, current sharing paralleled wide band gap power device power module
WO2016136457A1 (en) * 2015-02-25 2016-09-01 三菱電機株式会社 Power module
JPWO2016136457A1 (en) * 2015-02-25 2017-06-15 三菱電機株式会社 Power module

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5936310B2 (en) Power semiconductor module and its mounting structure
JP4459883B2 (en) Semiconductor device
JP5669866B2 (en) Power semiconductor module
EP2690658B1 (en) Power semiconductor module and power unit device
JP6665926B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7701054B2 (en) Power semiconductor module and method for its manufacture
US7714428B2 (en) High power semiconductor package and method of making the same
US20140167237A1 (en) Power module package
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP2010034350A (en) Semiconductor device
WO2015182284A1 (en) Semiconductor device
JP2005142189A (en) Semiconductor device
JP2020519027A (en) Semiconductor module
JP2004349300A (en) Semiconductor device and its manufacturing method
JPWO2002095824A1 (en) Power supply circuit device
KR20150071336A (en) Power module Package and Manufacturing Method for the same
JP2021072329A (en) Power semiconductor device
JP2009206406A (en) Power semiconductor device
JP2005051109A (en) Power semiconductor module
JP4150508B2 (en) Power semiconductor device
KR101502669B1 (en) Power module package and method for manufacturing the same
JP2004165525A (en) Semiconductor device and its manufacture
EP4123696A2 (en) Power module
JP7026688B2 (en) Semiconductor module and manufacturing method including first and second connecting elements for connecting semiconductor chips

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606