JP5075209B2 - デュプレクサ、およびデュプレクサを含むモジュール、通信機器 - Google Patents

Description

本発明は、例えば、携帯電話に代表される通信機器のアンテナに接続されるデュプレクサ、およびデュプレクサを含むモジュール、および通信機器に関する。

図１８は、従来のデュプレクサの構成を示す図である。従来のデュプレクサ８１は、共通端子Ａｎｔと送信端子Ｔｘの間に接続された送信フィルタ８２、共通端子Ａｎｔと受信端子Ｒｘとの間に接続された受信フィルタ８３および整合回路８４を備える。デュプレクサ８１が、例えば携帯電話で使われる場合には、共通端子Ａｎｔはアンテナ９４に接続される。送信端子Ｔｘは送信回路９３に、受信端子Ｒｘはバランス出力フィルタ９１を介して受信回路９２に接続される。

図中、矢印Ｙ１は、送信信号の流れを示す。送信フィルタ８２の通過帯域と受信フィルタ８３の通過帯域とは異なるので、送信端子Ｔｘに入力された送信信号は、矢印Ｙ１に示すように、送信フィルタ８２を通過すると、受信フィルタ８３側には流れずに共通端子Ａｎｔからアンテナ９４へ出力される。そして、送信信号はアンテナ９４から電波として放射される。

矢印Ｙ２は、受信信号の流れを示す。アンテナ９４が受信した受信信号は、矢印Ｙ２に示すように、整合回路８４および受信フィルタ８３を通過し、受信端子Ｒｘから出力される。バランス出力フィルタ９１は、その受信信号を差動信号に変換（平衡−不平衡変換）し、受信回路９２へ出力する。これが理想的なデュプレクサ内の信号の流れである。

しかし、実際のデュプレクサでは、送信フィルタ８２から出力された送信信号の全てが共通端子Ａｎｔからアンテナへ出力されるわけではなく、その一部が受信フィルタ８３に流れ込んで受信端子Ｒｘに到達する。矢印Ｙ３は、そのような受信フィルタへ漏れる送信信号（送受信間漏れ信号）の流れを示す。この送受信間漏れ信号のために、受信端子Ｒｘから受信回路に入力される受信信号はノイズを含むことに成り、その結果、受信性能が劣化するという問題があった。

ここで、送信回路から送信端子Ｔｘに入力された送信信号のうち、受信フィルタ８３側に漏れて受信端子Ｒｘへ到達する送受信間漏れ信号をどの程度抑えられるかを示す値として使用されるのが、送信−受信間アイソレーション（以下、単にアイソレーションと称する）である。

図１８に示すデュプレクサ８１では、受信端子Ｒｘと受信回路９２の間に接続されたバランス型フィルタ９１が、このアイソレーションを改善する役割を担っている。また、別の例として、送信回路から受信回路への送信信号漏れの原因の一つであるアンテナ分波器内での不要な電磁結合を取り除くためにシールド電極を設ける構成が開示されている（例えば、下記特許文献１参照）。
特開２００６−６０７４７号公報

しかしながら、上記バランス型フィルタ９１やシールド電極を設けることは、部品点数の増大、コスト高、複雑化を招いていた。このように、従来のデュプレクサの構成では、部品点数の増加、複雑化を避けつつも、アイソレーションを改善することが困難であった。

そこで、本発明は、部品点数の増加、複雑化を避けつつ、デュプレクサのアイソレーションを改善することを目的とする。

本発明にかかるデュプレクサは、受信帯域の受信信号を通過させる受信フィルタと、前記受信帯域とは異なる送信帯域の送信信号が入力されるための送信信号端子と、前記受信帯域の受信信号の入力と、前記送信帯域の送信信号の出力が行われるための共通端子と、複数の一方の端子と、複数の他方の端子を持ち、前記一方の端子のうち１つから入力された信号を位相差をもって分割して他方の端子へ出力するハイブリッドと、を有し、前記一方の端子には、前記共通端子と、送信信号端子とがそれぞれ接続され、前記他方の端子には、前記受信フィルタが接続される、デュプレクサ。

上記構成により、送信信号端子からハイブリッドの一方の端子のうち１つへ入力される送信帯域の送信信号は、受信フィルタ側の複数の他方の端子に位相差を持ってそれぞれ伝達されるが、受信フィルタの通過周波数帯域と異なる成分は前記他方の端子で反射する。このとき、他方の端子それぞれで反射した信号のうち、送信信号端子が接続された一方の端子に伝達される信号の位相は逆位相となって打ち消しあうが、共通端子に接続された一方の端子に伝達される信号の位相は同位相となる。そのため、送信信号端子から入力された信号のほとんどは共通端子から出力されることになる。

一方、共通端子からハイブリッドへ入力される受信帯域の信号は、受信フィルタ側の複数の他方の端子へ位相差をもって出力される。また、送信信号端子から入力されて受信フィルタへ漏れる送信信号、すなわち送受信間漏れ信号は、受信フィルタ側の複数の他方の端子へ位相差をもって出力される。このとき、ハイブリッドの性質により、共通端子から入力されて複数の他方の端子にそれそれ出力される信号の位相差と、送信信号端子から入力されて複数の他方の端子にそれそれ出力される信号間の位相差とは、位相のずれる方向が逆になる。このように、複数の他方の端子からそれぞれ出力される信号の位相は、共通端子からの受信信号と、送信信号端子からの送受信間漏れ信号とで位相のずれ方が異なる。そのため、共通端子からの受信信号と送受信間漏れ信号とを分離することが可能になり、アイソレーション特性の改善が可能になる。

本発明によれば、部品点数の増加、複雑化を避けつつ、デュプレクサのアイソレーションを改善することができる。

第１の実施形態にかかるデュプレクサの概略構成を示す図 集中定数型の９０°ハイブリッドの回路構成例を示す図 集中定数型の９０°ハイブリッドの他の回路構成例を示す図 集中定数型の９０°ハイブリッドのさらに他の回路構成例を示す図 送信フィルタまたは受信フィルタに用いるフィルタの回路構成例を示す図 位相シフタの回路構成例を示す図 位相シフタの他の回路構成例を示す図 位相シフタのさらに他の回路構成例を示す図 位相シフタのさらに他の回路構成例を示す図 デュプレクサにおける送信信号の流れを概念的に示した図 デュプレクサにおける受信信号の流れを概念的に示した図 デュプレクサにおける送受信間漏れ信号の流れを概念的に示した図 デュプレクサの送信フィルタおよび受信フィルタの周波数特性を示すグラフ デュプレクサのアイソレーション特性を示すグラフ 第１の実施形態におけるデュプレクサの構成の変形例を示す図 第２の実施形態にかかるデュプレクサの回路構成を示す図 デュプレクサにおける送信信号の流れを概念的に示した図 デュプレクサにおける受信信号の流れを概念的に示した図 デュプレクサにおける送受信間漏れ信号の流れを概念的に示した図 デュプレクサの送信フィルタおよび受信フィルタの周波数特性を示すグラフ デュプレクサのアイソレーション特性を示すグラフ 図１に示すデュプレクサの２つの受信フィルタ４ａ、４ｂを、バランス型フィルタ４ｃに置き換えた構成を示す図 図８に示すデュプレクサの２つの受信フィルタ４ａ、４ｂを、バランス型フィルタ４ｃに置き換えた構成を示す図 ラダー型のＳＡＷフィルタにより構成されたバランス型フィルタの回路構成図 デュプレクサをセラミック基板上に実装した場合の構造を示す図 デュプレクサをセラミック基板上に実装した場合の他の構造を示す図 デュプレクサをプリント基板上に実装した場合の構造を示す図 デュプレクサをプリント基板上に実装した場合の他の構造を示す図 デュプレクサを圧電基板上に実装した場合の構造を示す図 デュプレクサを含む通信機器３０の概略構成を示す図 従来のデュプレクサの構成を示す図

本発明の実施形態において、前記ハイブリッドは、前記一方の端子のうち１つから入力された信号を９０度の位相差をもって他方の端子へ出力し、デュプレクサは、前記共通端子から前記ハイブリッドへ入力されて前記他方の端子それぞれから９０度の位相差を持って出力される受信信号の少なくとも一方を移相して、前記位相差を１８０度にする位相シフタをさらに備えてもよい。

これにより、共通端子から入力されて複数の前記他方の端子からそれぞれ出力される受信信号は、位相シフタにより位相差１８０度（逆位相）となって差動信号として前記他方の端子から出力される。一方、送信信号端子から入力されて複数の前記他方の端子からそれぞれ出力される送受信間漏れ信号は、位相のずれる方向が受信信号と逆なので、位相シフタによって位相差０度（同位相）となる。そのため、他方の端子から出力される送受信間漏れ信号による差動振幅は極めて小さくなる。すなわち、他方の端子から出力される差動信号の差動振幅は、送受信間漏れ信号の成分をほとんど含まないで、受信信号の成分が大半を占める。そのため、バランス型フィルタ等の差動信号出力のための素子を追加することなくアイソレーションを改善することができる。さらに、シングルエンド信号に比べてノイズに対する耐性が強い差動信号の出力が可能になる。

本発明の実施形態におけるデュプレクサは、複数の一方の端子と、複数の他方の端子を持ち、前記一方の端子のうち１つから入力された信号を位相差をもって分割して他方の端子へ出力する第２のハイブリッドをさらに備え、前記ハイブリッドの前記他方の端子と、前記第２のハイブリッドの前記一方の端子が前記受信フィルタを介してそれぞれ接続され、前記第２のハイブリッドの残り他方の端子のうち１つに終端抵抗が接続される構成であり、前記終端抵抗は、前記送信信号端子から前記ハイブリッドの前記一方の端子のうち１つに入力されて位相差を持って前記ハイブリッドの他方の端子からそれぞれ出力され、受信フィルタを通過して前記第２のハイブリッドの前記一方の端子にそれぞれ入った送信信号が、同位相で伝達される第２のハイブリッドの前記他方の端子に接続されている態様とすることができる。

上記構成により、共通端子から前記ハイブリッドに入力され複数の前記他方の端子から位相差をもって出力された受信信号は、受信フィルタを経て第２のハイブリッドの複数の一方の端子に入力それぞれされる。そして、この受信信号は、第２のハイブリッドの他方の端子のうち１つの端子には逆位相で、他の端子に同位相で到達する。一方、送信信号端子から前記ハイブリッドに入力され前記他方の端子から受信信号とは逆向きに９０度の位相差をもって出力された送受信間漏れ信号は、受信フィルタを経て前記第２のハイブリッドに入力されて、第２のハイブリッドの他方端子のうち１つの端子には同位相で、他の端子には逆位相で到達する。そのため、送受信間漏れ信号は、第２のハイブリッドの他方の端子のうち終端抵抗が接続された前記１つの端子に、受信信号は、他の端子に出力される。その結果、第２のハイブリッドの他方の端子のうち他の端子からは送受信間漏れ信号を殆ど含まない受信信号が出力される。これにより、アイソレーション特性が改善される。

本発明の実施形態において、前記ハイブリッドは、集積受動素子で構成され、当該集積受動素子、前記受信フィルタおよび送信フィルタが同一基板に実装される態様であってもよい。なお、上記デュプレクサを備えたモジュールまたは通信機器も、本発明の実施形態に含まれる。

［第１の実施形態］
図１は、第１の実施形態にかかるデュプレクサの概略構成を示す図である。デュプレクサ１は、ハイブリッド３、送信用フィルタ２、受信用フィルタ４ａ、４ｂおよび位相シフタ５を備える。デュプレクサ１において、ハイブリッド３の端子１が共通端子Ａｎｔとなっている。ハイブリッド３の端子４と送信端子（送信信号端子）Ｔｘとの間に送信フィルタ２が接続されている。ハイブリッド３の端子２と受信端子Ｒｘ１との間には受信フィルタ４ａが接続されている。ハイブリッド３の端子３と受信端子Ｒｘ２との間には受信フィルタ４ｂおよび位相シフタ５が接続されている。位相シフタ５は、信号の位相を９０°遅らせる機能を持つ。

送信フィルタ２の通過周波数および受信フィルタ４ａ、４ｂの通過周波数はデュプレクサ１の用途に応じて設定され、これらの通過周波数は互いに異なっている。なお、受信フィルタ４ａの通過周波数と、受信フィルタ４ｂの通過周波数は、互いにほぼ等しくなるように設定される。

この構成により、共通端子Ａｎｔから端子１を経てハイブリッド３に入った受信信号は、受信フィルタ４ａ、４ｂを通って受信端子Ｒｘ１および受信端子Ｒｘ２からバランス出力される。また、送信端子Ｔｘから入った送信信号は、送信フィルタ２を通り、端子４を経てハイブリッド３に入り、端子１から出て共通端子Ａｎｔへ出力される。すなわち、デュプレクサ１は、受信端子Ｒｘ１および受信端子Ｒｘ２をバランス端子とするバランス出力型デュプレクサである。

デュプレクサ１は、例えば、携帯電話に代表される移動通信機器または無線通信機器のデュプレクサに用いられる。このような移動通信機器または無線通信機器は、アンテナと、アンテナから送出する送信信号を処理する送信回路と、アンテナで受信した受信信号を処理する受信回路とを備える。デュプレクサ１の共通端子Ａｎｔは、アンテナに接続され、送信端子Ｔｘは送信回路に、受信端子Ｒｘ１、Ｒｘ２は受信回路に接続される。

ここで、ハイブリッド３について説明する。本実施形態では、ハイブリッド３として、公知の９０°ハイブリッド（９０°３ｄＢハイブリッドカプラまたは９０°３ｄＢカプラと称されることもある）が用いられる。ハイブリッド３は、端子１〜４の４端子をもつ回路素子であり、各端子１〜４を無反射終端した場合に、いずれか１つの端子から入力された信号が残りの３端子のうち２端子にパワ等分配されて、９０°の位相差をもって伝達される性質がある。なお、ハイブリッド３が実装された状態で各端子１〜４が常に無反射終端であることは必ずしも必要でない。

以下では、端子１〜４のうち、信号が入力される端子を「入力端子」、その信号が出力される２つの端子をそれぞれ「出力端子１」「出力端子２」、残りの端子を「アイソレーション端子」と称する。すなわち、入力端子に信号を入力すると、出力端子１と出力端子２からパワ等分配された信号が出力される。このとき、出力端子２の出力信号の位相は、出力端子１の出力信号の位相に比べて９０°遅れたものとなる。また、入力端子に入力した信号は、アイソレーション端子からはほとんど出力されない。

ハイブリッド３は、電気的に対称な構造となっているので、端子１〜４のうちどれが入力端子となっても、他の２つの端子が出力端子１、２となり、残りの端子がアイソレーション端子として機能する。例えば、端子１が入力端子である場合は、端子２、３が出力端子１、２に、端子４がアイソレーション端子になり、端子２が入力端子の場合は、端子１、４が出力端子１、２に、端子３がアイソレーション端子になる。

図１のデュプレクサ１は、共通端子Ａｎｔをハイブリッド３の入力端子をとした場合に、アイソレーション端子に送信フィルタ２が接続され、出力端子１、出力端子２に受信フィルタ４ａ、４ｂが接続された構成であると言える。

ハイブリッド３には、分布定数型のブランチラインカプラが用いられてもよいし、インダクタとキャパシタから成る集中定数型の９０°ハイブリッドが用いられてもよい。図２Ａ、２Ｂおよび２Ｃに、集中定数型の９０°ハイブリッドの回路構成例を示す。

図２Ａに示す例では、端子１〜４それぞれに一端を接地したキャパシタ１１ｇが接続されている。また、端子１、２間および端子３、４間がそれぞれインダクタ９ｇを介して接続され、端子１、４間および端子２、３間がそれぞれキャパシタ１１ｈを介して接続されている。図２Ｂに示す例では、端子１、２間、端子２、３間、端子３、４間および端子１、４間が、それぞれインダクタ９ｇを介して接続されている。図２Ｃに示す例では、端子１、２間、端子２、３間、端子３、４間および端子１、４間がそれぞれキャパシタ１１ｉを介して接続されている。端子１〜４それぞれに一端を接地したインダクタ９ｈが接続されている。図２Ａ〜２Ｃに示すように、集中定数型の９０°ハイブリッドの回路構成は左右対称かつ上下対称の回路構成となっている。なお、集中定数型の９０°ハイブリッドの回路構成は、図２Ａ〜２Ｃに示す例に限られない。

なお、本発明に用いられるハイブリッドは、上記の例に限られない。ハイブリッドは、例えば、少なくとも４つの端子を有し、前記４つの端子を無反射終端とした場合にいずれか１つの端子から入力された信号を残りの端子のうち２端子に９０度の位相差をもって伝達する機能を備えるものを用いることができる。例えば、ハイブリッドが有する端子の数は上記例のように４つに限られない。また、ハイブリッドに入力された信号が出力される際の位相差も、現実の回路において誤差なく９０度であることが必要とされない場合も有り得る。後述する動作を達成できるのに問題ない程度であれば位相差の誤差があってもよい。また、下記動作を実現できるのであれば、ハイブリッドの構成は、位相差が９０度の構成や、４端子回路に限定されない。

以上が、ハイブリッド３の説明である。その他の構成要素である、送信フィルタ２、受信フィルタ４ａ、４ｂ、位相シフタ５は、公知のものを用いることができる。

図３は、送信フィルタ２または受信フィルタ４ａ、４ｂに用いることのできるフィルタの回路構成例を示す図である。図３に示すフィルタは、入力端子Ｉｎと出力端子Ｏｕｔ間に直列に接続された直列共振器７ａ、７ｂ、７ｃと、並列に接続された並列共振器８ａ、８ｂで構成されるラダー型フィルタである。直列共振器７ａ、７ｂ、７ｃおよび並列共振器８ａ、８ｂとして、例えば、弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：ＳＡＷ）共振器、弾性境界波共振器、圧電薄膜共振器（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ ｗａｖｅ Ｒｅｓｏｎａｔｏｒ：ＦＢＡＲ）、ＳＭＲ（Ｓｏｌｉｄｌｙ Ｍｏｕｎｔｅｄ Ｒｅｓｏｎａｔｏｒ）、またはセラミックフィルタを用いることができる。図３に示す例では、１ポートＳＡＷ共振器が用いられている。

図４Ａ、４Ｂ、４Ｃおよび４Ｄは、位相シフタ５の回路構成例を示す図である。図４Ａに示す位相シフタは、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続されたインダクタ９ａと、並列に接続された２つのキャパシタ１１ａ、１１ｂで構成されている。図４Ｂに示す位相シフタは、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続された２つのインダクタ９ｂ、９ｃと、並列に接続されたキャパシタ１１ｃで構成されている。図４Ａおよび４Ｂに示す移相回路は、例えば、入力端子Ｉｎから入った信号の位相を９０°遅らせて出力端子Ｏｕｔから出力する遅れ移相型の位相シフタとして用いることができる。

図４Ｃに示す位相シフタは、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続されたキャパシタ１１ｄと、並列に接続された２つのインダクタ９ｄ、９ｅで構成されている。図４Ｄに示す位相シフタは、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続された２つのキャパシタ１１ｅ、１１ｆと、並列に接続されたインダクタ９ｆで構成されている。図４Ｃおよび４Ｄに示す位相シフタは、例えば、入力端子Ｉｎから入った信号の位相を９０°進ませて出力端子Ｏｕｔから出力する進み移相型の位相シフタとして用いることができる。

なお、位相シフタの具体的構成は、図４Ａ〜４Ｄに限定されず、その他、公知の位相シフタの構成であってもよい。また、図４Ａ〜図４Ｄに示す位相シフタは、コイル、コンデンサ等の集中定数型素子と、ストリップ線路や、マイクロストリップ線路等の分布定数型の素子と組み合わせにより構成されてもよい。また、図４Ａ〜図４Ｄに示す位相シフタは、チップコンデンサとチップコイルにより構成されてもよいし、ＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）を用いて構成されてもよい。

次に、図５Ａ〜５Ｃを用いて、デュプレクサ１の動作について説明する。図５Ａは、デュプレクサにおける送信信号の流れを概念的に示した図である。送信回路（図示せず）から送信端子Ｔｘに入力された送信周波数の送信信号は、送信フィルタ２を通過しハイブリッド３の端子４に入力される。端子４から入力された送信信号は、パワ等分配されて端子２および端子３から出力され受信フィルタ４ａ、４ｂにそれぞれ到達する。ここで、ハイブリッド３の位相特性により、端子４から入力されて端子３から出力される信号（図中実線の経路）の位相よりも端子２から出力される信号（図中点線の経路）の位相の方が９０°遅れている。

これらの端子２および端子３から出力された信号の周波数は送信周波数であり、受信フィルタ４ａおよび４ｂの通過周波数ではないため、そのほとんどが受信フィルタ４ａ、４ｂの入り口（すなわち、端子２および端子３）で反射する。反射した２つの信号はそれぞれ端子２および端子３から再びハイブリッド３に入り、それぞれが端子１および端子４へパワ等分配される。このとき、端子２から端子４へ到達する信号の位相は、端子２から端子１へ到達する信号より９０°遅れる。同様に、端子３から端子１へ到達する信号の位相は、端子３から端子４へ到達する信号より９０°遅れる。

ここで、端子１に到達する反射信号を見ると、端子４→端子２→端子１（点線の経路）で到達した信号と、端子４→端子３→端子１（実線の経路）を経て到達した信号との位相差は０°（同位相）となる。一方、端子４に到達する反射信号を見ると、端子４→端子３→端子４（実線の経路）を経て到達した信号と、端子４→端子２→端子４（点線の経路）を経て到達した信号との位相差は１８０°（逆位相）となり、互いに打ち消しあう。したがって、端子２および端子３で反射した信号は端子４からは出力されず、端子１からのみ出力されることになる。つまり、端子２および３で反射した送信信号のエネルギーのほとんどは端子４へ出力される。これにより、送信端子Ｔｘに入力された送信周波数の送信信号のほとんどは、端子Ａｎｔからアンテナ（図示せず）へ出力される。

図５Ｂは、デュプレクサ１における受信信号の流れを概念的に示した図である。共通端子Ａｎｔに入力された受信周波数の受信信号は、端子１からハイブリッド３へ入力される。入力された受信信号はパワ等分配されて、端子２および端子３から出力される。ここで、ハイブリッド３の位相特性により、端子１から入力されて端子２から出力される信号（図中実線の経路）の位相よりも、端子１から入力されて端子３から出力される信号（図中点線の経路）の位相の方が９０°遅れている。ハイブリッド３の端子２および端子３から出力された受信周波数の信号は、それぞれ受信フィルタ４ａ、４ｂを通過する。

受信フィルタ４ａを通過した信号は受信端子Ｒｘ１に到達する。一方、受信フィルタ４ｂを通過した信号は位相シフタ５により９０°位相が遅らされて受信端子Ｒｘ２に到達する。したがって、共通端子Ａｎｔから入力された受信信号のうち、端子１→端子３→受信フィルタ４ｂ→位相シフタ５（点線の経路）を経て受信端子Ｒｘ２に到達する受信信号の位相は、端子１→端子２→受信フィルタ４ａ（実線の経路）を経て受信端子Ｒｘ１に到達する受信信号の位相より１８０°遅れることになる。そのため、共通端子Ａｎｔから入力された受信信号は、パワ等分配されて、１８０°の位相差をもって（逆位相で）受信端子Ｒｘ１および受信端子Ｒｘ２からそれぞれ出力される。すなわち、共通端子Ａｎｔに入った受信信号は、差動（バランス）信号として受信端子Ｒｘ１およびＲｘ２から出力される。このとき、受信信号の波形は、差動信号の差動振幅として表れる。

図５Ｃは、送受信間漏れ信号の流れを概念的に示した図である。送信端子Ｔｘに入力された送信信号は、端子４からハイブリッド３に入力され、ハイブリッド３でパワ等分配されて端子２および端子３にそれぞれ到達する。ここで、ハイブリッド３の位相特性により、端子４から入って端子３に到達する信号（図中実線の経路）の位相よりも端子２に到達する信号（図中点線の経路）の位相の方が９０°遅れている。

ここで、ハイブリッド３の端子２および端子３に到達する信号のうち受信フィルタ４ａ、４ｂを通過する成分、すなわち、送受信間漏れ信号が存在する。受信フィルタ４ｂの出力側には９０°位相を遅らせる位相シフタ５が挿入されているので、受信フィルタ４ｂを通過した信号の位相は９０°遅れる。したがって、送信端子Ｔｘから入力されて受信端子Ｒｘ１に到達する送受信間漏れ信号と、受信端子Ｒｘ２に到達する送受信間漏れ信号は同位相となる。そのため、受信端子Ｒｘ１および受信端子Ｒｘ２から出力される送受信間漏れ信号の成分による差動振幅は極めて小さくなる。

上記の動作により、共通端子Ａｎｔに入力された受信信号は１８０°の位相差（逆位相）で受信端子Ｒｘ１および受信端子Ｒｘ２から出力される。一方、送信端子Ｔｘから入力されて受信フィルタ４ａ、４ｂへ漏れる送受信間漏れ信号は、０°の位相差（同位相）で受信端子Ｒｘ１および受信端子Ｒｘ２から出力される。そのため、受信端子Ｒｘ１および受信端子Ｒｘ２から出力される差動信号では、送受信間漏れ信号は相殺され、受信信号の成分のみが現れることになる。その結果、アイソレーションが大幅に改善し、スーパーアイソレーションが実現される。

図６Ａおよび図６Ｂは、図１に示したデュプレクサ１の特性をシミュレーションした結果を示すグラフである。図６Ａおよび６Ｂのグラフにおいては、太線が本実施形態のデュプレクサ１の特性を示し、細線は図１８に示したデュプレクサ８１のシミュレーション特性を示す。図６Ａは、デュプレクサ１の送信フィルタ２および受信フィルタ４ａ、４ｂの周波数特性を示すグラフである。このグラフの縦軸は挿入損失（単位はｄＢ）、横軸は周波数（単位）を示す。図６Ａのグラフでは、デュプレクサ１の送信フィルタ２と受信フィルタ４ａ、４ｂの特性は従来のデュプレクサ８１とほぼ同等の特性となっている。

図６Ｂは、デュプレクサ１のアイソレーション特性を示すグラフである。このグラフの縦軸は挿入損失（単位はｄＢ）、横軸は周波数（単位）を示す。図６Ｂのグラフから、送信帯域および受信帯域においてデュプレクサ１のアイソレーションは、従来のデュプレクサ８１に比べて２０ｄＢ〜３０ｄＢも改善していることがわかる。すなわち、デュプレクサ１は、８０ｄＢ以上のスーパーアイソレーションが実現できることがわかる。

このように、本実施形態によれば、バランス出力型フィルタ等の部品を追加することなく、アイソレーションを大幅に改善できる。すなわち、図１８に示すデュプレクサ８１では、送信端子Ｔｘ−受信端子Ｒｘ間のアイソレーションレベルは、送受信帯域でおよそ５０ｄＢ程度である。この５０ｄＢというアイソレーションレベルは、要求されるレベルに達していないため、デュプレクサの受信端子Ｒｘに２０ｄＢ程度の減衰量を持つバランス出力型フィルタ９１を追加する必要があった。これに対して、図１に示すデュプレクサ１は、アイソレーションレベルを要求されるレベルにまで改善させるために、新たな部品を追加する必要はない。

また、デュプレクサ１は、バランス出力型フィルタ等のバランス出力用の部品を追加しなくても、受信信号を出力差動（バランス）信号として出力することができる。従来、ＦＢＡＲフィルタは原理的にバランス出力化が困難であったが、本実施形態のデュプレクサ１で、送信フィルタ２または受信フィルタ４ａ、４ｂにＦＢＡＲを用いた構成にすると、ＦＢＡＲを用いたバランス出力型デュプレクサを実現することができる。

なお、上記効果を奏するための構成は、図１に示したデュプレクサ１の構成に限られない。図７は、本実施形態におけるデュプレクサの構成の変形例を示す図である。デュプレクサ１ａは、受信フィルタ４ａと受信端子Ｒｘ１との間に、移相角が９０°の進み移相型の位相シフタ５１が設けられている。すなわち、ハイブリッド３において、受信信号が出力される出力端子（端子２、端子３）のうち、出力される受信信号の位相が９０°進む方の端子に接続された受信フィルタ４ａの出力端子Ｒｘ１側に、位相を９０°進ませる位相シフタ５１が設けられている。

この場合も、共通端子Ａｎｔから入力された受信信号は、１８０°の位相差をもって受信端子Ｒｘ１および受信端子Ｒｘ２からそれぞれ出力され、フィルタ２から受信フィルタ４ａ、４ｂへ流れる送受信間漏れ信号は、同位相（位相差０°）で受信端子Ｒｘ１および受信端子Ｒｘ２からそれぞれ出力される。そのため、図７に示す構成のデュプレクサ１ａでも図１に示したデュプレクサ１と同様の効果を得ることができる。

［第２の実施形態］
図８は、第２の実施形態にかかるデュプレクサ１０の回路構成を示す図である。図８において、図１と同じ部分には同じ番号を付している。図８に示すデュプレクサ１０では、受信フィルタ４ａおよび受信フィルタ４ｂの受信端子側に、ハイブリッド３１がさらに接続されている。ハイブリッド３１は、ハイブリッド３と同じ機能を持つ９０°ハイブリッドであり、端子５、端子６、端子７および端子８を有する。端子５は受信フィルタ４ａに、端子８は受信フィルタ４ｂに接続されている。端子６は受信端子Ｒｘ１に、端子７は受信端子Ｒｘ２に接続されている。

ハイブリッド３１の端子６が接続される受信端子Ｒｘ１には終端抵抗１２が接続されている。これにより、受信端子Ｒｘ１は無反射終端となっている。このため、受信端子Ｒｘ２がシングルエンドの出力端子となっている。この構成により、シングルエンド型デュプレクサが実現される。

次に、図９Ａ〜９Ｃを用いて、デュプレクサ１０の動作について説明する。図９Ａは、デュプレクサ１０における送信信号の流れを概念的に示した図である。図９Ａに示す送信信号の流れは、図５Ａに示した送信信号の流れと同じである。端子４から入力された送信周波数の送信信号のほとんどは、端子２および端子３で反射し、端子１から出力される。そのため、送信端子Ｔｘに入力された送信周波数の送信信号のほとんどは、共通端子Ａｎｔからアンテナ（図示せず）へ出力される。

図９Ｂは、デュプレクサ１０における受信信号の流れを概念的に示した図である。共通端子Ａｎｔに入力された受信周波数の受信信号は、端子１からハイブリッド３へ入力される。入力された受信信号はパワ等分配されて、端子２および端子３から出力される。ここで、端子２から出力される信号（図中実線の経路）の位相よりも、端子１から入力されて端子３から出力される信号（図中点線の経路）の位相の方が９０°遅れている。

ハイブリッド３の端子２および端子３から出力された受信信号は、受信フィルタ４ａ、４ｂを通過して、それぞれ端子５および端子８からハイブリッド３１へ入力される。端子５に入力された受信信号は、パワ分配されて端子６および端子７に到達する。このとき、端子７の受信信号の位相は端子６の受信信号の位相より９０°遅れる。端子８に入力された受信信号は、パワ分配されて端子６および端子７に到達する。このとき、端子６の受信信号の位相は端子７の受信信号の位相より９０°遅れる。

ここで、端子６に到達する受信信号をトータルで見ると、端子１→端子２→受信フィルタ４ａ→端子５→端子６の経路（実線の経路）で端子６に到達する受信信号の位相と、端子１→端子３→受信フィルタ４ｂ→端子８→端子６の経路（点線の経路）で端子６に到達する受信信号の位相とは逆位相（位相差１８０°）となる。そのため、これらの端子６に到達する受信信号は互いに打ち消し合う。

一方、端子７に到達する受信信号をトータルで見ると、端子１→端子２→受信フィルタ４ａ→端子５→端子７の経路（実線の経路）で端子７に到達する受信信号の位相は、端子１→端子３→受信フィルタ４ｂ→端子８→端子７の経路（点線の経路）で端子７に到達する受信信号の位相と同位相（位相差０°）になる。これらの端子６に到達する受信信号は互いに強めあう。そのため、共通端子Ａｎｔから入力された受信周波数の受信信号のエネルギーのほとんどは、端子７に伝達されることになる。

図９Ｃは、送受信間漏れ信号の流れを概念的に示した図である。送信端子Ｔｘに入力された送信信号は、ハイブリッド３でパワ等分配されて端子２および端子３にそれぞれ到達する。ここで、端子３に到達する信号（図中実線の経路）の位相よりも端子２に到達する信号（図中点線の経路）の位相の方が９０°遅れている。

ここで、ハイブリッド３の端子２および端子３に到達した送信信号のうち、受信フィルタ４ａおよび受信フィルタ４ｂを通過する成分、すなわち、送受信間漏れ信号が存在する。受信フィルタ４ａを通過した送受信間漏れ信号は、端子５からハイブリッド３１に入り、端子６および端子７にパワ等分配される。このとき端子７の送受信間漏れ信号の位相は、端子６の送受信間漏れ信号の位相より９０°遅れる。受信フィルタ４ｂを通過した送受信間漏れ信号は、端子８からハイブリッド３１に入り、端子６および端子７にパワ等分配される。このとき端子６の送受信間漏れ信号の位相は、端子７の送受信間漏れ信号の位相より９０°遅れる。

ここで、端子６に到達する送受信間漏れ信号をトータルで見ると、端子４→端子３→受信フィルタ４ｂ→端子８→端子６の経路（実線の経路）で端子６に到達する信号の位相と、端子４→端子２→受信フィルタ４ａ→端子５→端子６の経路（点線の経路）で端子６に到達する信号の位相とは同位相（位相差０°）となり、互いに強めあう。

一方、端子７に到達する送受信間漏れ信号をトータルで見ると、端子４→端子３→受信フィルタ４ｂ→端子８→端子７の経路（実線の経路）で端子７に到達する信号の位相と、端子４→端子２→受信フィルタ４ａ→端子５→端子７の経路（点線の経路）で端子７に到達する信号の位相とは逆位相（位相差１８０°）となる。そのため、端子６に到達する送受信間漏れ信号は打ち消し合う。

そのため、共通端子Ａｎｔから入力された送受信間漏れ信号のエネルギーのほとんどは、端子７に伝達されることになる。端子７に伝達された送受信間漏れ信号のエネルギーは終端抵抗１２で消費される。すなわち、端子７に到達した送受信間漏れ信号は端子７で反射しないで終端抵抗１２に流れるので、再びハイブリッド３１に入ることはない。

上記動作により、共通端子Ａｎｔに入力された受信信号は受信端子Ｒｘ２から出力される。一方、送信端子Ｔｘから入力されて受信フィルタ４ａ、４ｂへ漏れる送受信間漏れ信号は、無反射終端である受信端子Ｒｘ１へ吸収される。すなわち、シングルエンドの出力端子である受信端子Ｒｘ２からは、送受信間漏れ信号を含まない受信信号が出力されるので、アイソレーションを大幅な改善が可能になる。

図１０Ａおよび図１０Ｂは、図８に示したデュプレクサ１０の特性をシミュレーションした結果を示すグラフである。図１０Ａおよび図１０Ｂのグラフにおいては、太線が本実施形態のデュプレクサ１０の特性を示し、細線は図１８に示したデュプレクサ８１のシミュレーション特性を示す。図１０Ａは、デュプレクサ１０の送信フィルタ２および受信フィルタ４ａ、４ｂの周波数特性を示すグラフである。このグラフの縦軸は挿入損失（単位はｄＢ）、横軸は周波数（単位）を示す。図１０Ａに示すグラフでは、デュプレクサ１０の送信フィルタ２と受信フィルタ４ａ、４ｂの特性は従来のデュプレクサ８１とほぼ同等の特性となっている。

図１０Ｂは、デュプレクサ１０のアイソレーション特性を示すグラフである。このグラフの縦軸は挿入損失（単位はｄＢ）、横軸は周波数（単位）を示す。図１０Ｂに示すグラフから、送信帯域および受信帯域においてデュプレクサ１０のアイソレーションは、従来のデュプレクサ８１に比べて約４０ｄＢ程度も改善していることがわかる。すなわち、デュプレクサ１は、９０ｄＢ以上のスーパーアイソレーションが実現できることがわかる。本実施形態によれば、バランス出力型フィルタ等の部品を追加することなく、アイソレーションを大幅に改善できる。

また、本実施形態のデュプレクサ１０は、アイソレーションが大幅に改善したシングルエンド型デュプレクサである。そのため、デュプレクサ１０の受信端子Ｒｘ２側に平衡−不平衡変換器（バラン）を接続することにより、十分にアイソレーションが改善されたバランス出力型デュプレクサを実現することができる。これにより、図１８に示したようにバランス出力型フィルタを用いたバランス出力型デュプレクサに場合に比べて、機器の小型化、およびコストの低減が可能になる。

ところで、図１と図８に示したデュプレクサ１、１０の構成では、受信フィルタとして、２つのシングルエンドフィルタ（受信フィルタ４ａ、４ｂ）が用いられている。受信フィルタの形態にこれに限られず、例えば、図１１Ａおよび図１１Ｂに示すように、１つのバランス型フィルタ４ｃを受信フィルタとして用いることもできる。

図１１Ａは、図１に示すデュプレクサ１の２つのシングルエンドフィルタ（受信フィルタ４ａ、４ｂ）を、バランス型フィルタ４ｃに置き換えた構成を示す図である。図１１Ｂは、図８に示すデュプレクサ１０の２つのシングルエンドフィルタ（受信フィルタ４ａ、４ｂ）を、バランス型フィルタ４ｃに置き換えた構成を示す図である。図１１Ａおよび図１１Ｂに示すような構成でも、受信フィルタとして２つのシングルエンドフィルタを用いた場合と同様のアイソレーション改善効果が得られる。

バランス型フィルタ４ｃには、ダブルモード型の弾性表面波フィルタ（ＳＡＷフィルタ）または弾性境界波フィルタ、あるいは、ラダー型またはラティス型の弾性表面波フィルタ、弾性境界波フィルタ、ＦＢＡＲフィルタなどを用いることができる。

図１１Ｃは、ラダー型のＳＡＷフィルタにより構成されたバランス型フィルタ４ｃの回路構成図である。図１１Ｃに示すバランス型フィルタ４ｃでは、入力端子Ｉｎ１−出力端子Ｏｕｔ１間に直列共振器７ｄ、７ｅ、７ｆが直列に接続されている。また、入力端子Ｉｎ２−出力端子Ｏｕｔ２間に直列共振器７ｇ、７ｈ、７ｉが直列に接続されている。そして、入力端子Ｉｎ１−出力端子Ｏｕｔ１間の線路および入力端子Ｉｎ２−出力端子Ｏｕｔ２間の線路に対して並列に並列共振器８ｃ、８ｄが接続されている。直列共振器７ｄ〜７ｉおよび並列共振器８ｃ、８ｄとして、例えば、１ポートＳＡＷ共振器を用いることができる。なお、バランス型フィルタ４ｃの回路構成は、図１１Ｃに示す回路構成に限られない。

なお、本発明に用いられる２つのハイブリッドは、本実施形態のハイブリッド３、３１に限定されない。すなわち、少なくとも４つの端子を有し、いずれか１つの端子から入力された信号を残りの端子のうち少なくとも２端子に９０度の位相差をもって伝達する機能を持つ回路を、ハイブリッド（第１のハイブリッドと第２のハイブリッド）として用いることができる。第１のハイブリッドの第１端子には共通端子、第４端子に送信信号端子が接続され、第２端子および第３端子はそれぞれ受信フィルタを介して、第２のハイブリッドの２つの端子に接続される。そして、ハイブリッドの残りの端子のうち、少なくとも１つに終端抵抗が接続される。終端抵抗は、前記送信信号端子から前記第１のハイブリッドの第４端子に入力された送信信号が、受信フィルタ、第２のハイブリッドを経て同位相で伝達される端子に接続される。この構成により、上述のように、アイソレーションの大幅な改善が可能になる。なお、上述の動作を達成できる構成であれば、ハイブリッドの回路構成は４端子の構成または９０°位相差を持つ構成に限られない。

［デュプレクサの実装例］
次に、上記第１の実施形態におけるデュプレクサの実装例について説明する。なお、下記実装例は、例示であり、デュプレクサの実装形態はこれらに限られない。

（実装例１）
図１２は、図１に示したデュプレクサ１をセラミック基板上に実装した場合の構造を示す図である。図１２に示す例では、ハイブリッド３ａと位相シフタ５ａは、セラミック基板１３上に分布定数型で形成される。

具体的には、ハイブリッド３ａは、セラミック基板１３上に、端子１と２、端子２と３、端子３と４、端子１と４をそれぞれ結ぶ分布定数線路により形成されるブランチラインカプラである。なお、ブランチラインカプラの構成は図１２に限られない。例えば、省スペースのために、各端子１〜４を結ぶ分布定数線路が折り曲がって形成されてもよい。また、使用できる周波数帯域を広げるために、分布定数線路が追加された構成であってもよい。また、分布定数線路はセラミック基板の内層に形成されてもよい。

位相シフタ５ａは、セラミック基板１３上にスネーク状に引き回したマイクロストリップラインで形成されている。送信フィルタ２および受信フィルタ４ａ、４ｂには、例えば、弾性境界波フィルタが用いられる。これらの弾性境界波フィルタは、セラミック基板１３上にフリップチップボンディングにより実装される。

（実装例２）
図１３は、図７に示したデュプレクサ１ａをセラミック基板１３上に実装した場合の構造を示す図である。図１３に示すハイブリッド３ｂと位相シフタ５ｂは、集中定数素子を用いて構成される（集中定数型である）。具体的には、ハイブリッド３ｂと位相シフタ５ｂは、セラミック基板１３表面に形成されたＩＰＤ（集積受動素子）で実現される。

ハイブリッド３ｂのＩＰＤには、端子１、２間および端子３、４間にそれぞれ接続される２つのインダクタチップ９ｇと、端子１、３間および端子２、３間にそれぞれ接続される２つのキャパシタチップ１１ｈと、端子１、２、３、４とグランド端子と間にそれぞれ接続される４つのキャパシタ１１ｇが集積されている。このハイブリッド３ｂの回路構成は、図２Ａに示した回路構成に相当する。

位相シフタ５ｂのＩＰＤには、入力端子Ｉｎ−出力端子Ｏｕｔ間の線路に設けられるキャパシタ１１ｄと、前記線路とグランド端子との間に接続されるインダクタ９ｄ、９ｅが集積される。位相シフタ５ｂの回路構成は、図４Ｃに示した回路構成に相当する。

これらのＩＰＤは、フリップチップボンディングによりセラミック基板１３に実装されている。送信フィルタ２および受信フィルタ４ａ、４ｂは、例えば、弾性境界波フィルタにより形成され、セラミック基板１３上に実装される。このように、ＩＰＤタイプのハイブリッド３ｂを、絶縁基板であるセラミック基板１３表面に形成し、同じセラミック基板１３上に送信フィルタ２、受信フィルタ４ａ、４ｂおよび位相シフタ５ｂを形成することより、デュプレクサ１ａを、１つのセラミック基板に実装することができる。これにより、デュプレクサ１ａがコンパクトなモジュールとなる。また、デュプレクサ１ａを１つのパッケージに実装してもよい。

（実装例３）
図１４は、図１１Ａに示したデュプレクサをプリント基板１４上に実装した場合の構造を示す図である。図１４に示す例では、ハイブリッド３ｃと位相シフタ５ｃは、それぞれチップ部品で構成される。ハイブリッド３ｃは、例えば、チップタイプの積層ハイブリッドカプラで構成される。この積層ハイブリッドカプラは、プリント基板１４にはんだ実装される。積層ハイブリッドカプラは、市販のものを用いてもよい。

位相シフタ５ｃは、バランス型フィルタ４ｃと受信端子Ｒｘ２間の線路に設けられるインダクタチップ９ａと、前記線路とグランドと間に接続されるキャパシタチップ１１ａ、１１ｂにより形成される。これらのインダクタチップ９ａおよびキャパシタチップ１１ａ、１１ｂは、プリント基板１４にはんだ実装される。位相シフタ５ｃの回路構成は、図４Ａに示す回路構成に相当する。

送信フィルタ２およびバランス型フィルタ４ｃは、例えば、弾性境界波フィルタにより形成され、プリント基板１４上にフリップチップボンディンングにより実装される。これにより、１つのプリント基板１４にデュプレクサを実装することができる。

（実装例４）
図１５は、図１１Ａに示したデュプレクサをプリント基板１４上に実装した場合の構造を示す図である。図１５に示す例では、ハイブリッド３ｄは、チップタイプの集中定数素子により形成されている。すなわち、ハイブリッド３ｄは、端子１、２間および端子３、４間にそれぞれ接続されるインダクタチップ９ｇ、９ｂと、端子１、３間および端子２、３間にそれぞれ接続されるキャパシタチップ１１ｈと、端子１、２、３、４とグランドと間にそれぞれ接続される４つのキャパシタ１１ｇを備える。このハイブリッド３ｄの回路構成は、図２Ａに示した回路構成に相当する。位相シフタ５ｄ、送信フィルタ２およびバランス型フィルタ４ｃは、図１４に示した実装例と同様である。

（実装例５）
図１６は、図７に示したデュプレクサ１ａを圧電基板１５上に実装した場合の構造を示す図である。図１６に示す例では、送信フィルタ２および受信フィルタ４ａ、４ｂは、圧電基板１５に形成された弾性境界波フィルタで実現される。そして、ハイブリッド３ｅおよび位相シフタ５ｅは、この圧電基板１５上に集中定数素子を配置することにより形成される。具体的には、ハイブリッド３ｅは、ＩＰＤタイプのインダクタ９ｇとＩＰＤタイプのキャパシタ１１ｇ、１１ｈにより形成される。ハイブリッド３ｅの回路構成は、図４Ａに示す回路構成に相当する。位相シフタ５ｅもＩＰＤタイプのインダクタ９ｄ、９ｅおよびキャパシタ１１ｄにより形成される。位相シフタ５ｅの回路構成は、図４Ｃに示した回路構成に相当する。このような構成にすることで、１チップでアイソレーション特性の優れたバランス出力型デュプレクサが実現できる。

上記実装例に示すように、簡単な構造によりアイソレーション特性の優れたデュプレクサが実現される。そのため、部品点数の増大化、コスト高、複雑化を避けつつも、要求されるアイソレーションレベルを達成した、バランス出力型のデュプレクサが得られる。なお、バランス出力型に限らず、例えば、図８に示すようなシングルエンド型のデュプレクサも上記実装例のように実装することができる。

［デュプレクサを含む通信機器］
図１７は、上記デュプレクサ１を含む通信機器３０の概略構成を示す図である。図１７に示す通信機器３０においては、デュプレクサ１の共通端子Ａｎｔにアンテナ１６が接続されている。デュプレクサ１の受信端子Ｒｘは、ローノイズアンプＬＮＡを介してＲＦＩＣ２１に接続されている。なお、図１７においては、図を見やすくするため、受信端子Ｒｘ１とＲｘ２を１つの受信端子Ｒｘで表している。すなわち、受信信号Ｒｘから差動信号が出力される。また、デュプレクサ１の送信端子Ｔｘは、パワーアンプＰＡ、Ｔｘフィルタ２０を介してＲＦＩＣ２１に接続されている。ＲＦＩＣ２１は、ベースバンドＩＣ２２に接続されている。

アンテナ１６で受信された受信信号は、共通端子Ａｎｔからデュプレクサ１に入り、受信端子Ｒｘから差動出力（バランス出力）される。受信信号は、ローノイズアンプＬＮＡにより増幅され、ＲＦＩＣ２１に入る。また、ＲＦＩＣ２１から出力された送信信号は、Ｔｘフィルタ２０を通過してパワーアンプＰＡにより増幅され、デュプレクサ１に入り、アンテナ１６へ出力される。

ＲＦＩＣ２１には、受信端子から入力された受信信号を処理するための受信回路および、アンテナから出力するための送信信号を処理するための送信回路を含む回路が集積されている。ＲＦＩＣ２１は、半導体チップおよびその他の部品により構成されている。

また、ベースバンドＩＣ２２も半導体チップおよびその他の部品により構成されている。ベースバンドＩＣ２２には、ＲＦＩＣ２１に含まれる受信回路から受け取った受信信号を、音声信号やパッケットデータに変換するための回路と、音声信号やパッケットデータを送信信号に変換してＲＦＩＣ２１に含まれる送信回路に出力するため回路とが集積される。

図示しないが、ベースバンドＩＣ２２には、例えば、スピーカ、ディスプレイ等の出力機器が接続されており、ベースバンドＩＣ２２で受信信号から変換された音声信号やパケットデータを出力し、通信機器３０のユーザに認識させることができる。また、マイク、ボタン等の通信機器３０が備える入力機器もベースバンドＩＣ２２に接続されており、ユーザから入力された音声やデータをベースバンドＩＣ２２が送信信号に変換することができる構成になっている。

なお、図１７に示すデュプレクサ１、パワーアンプＰＡ、Ｔｘフィルタを１つの基板またはパッケージで形成し、トランスミッターモジュール１９として製造販売することもできる。また、デュプレクサ１、パワーアンプＰＡ、Ｔｘフィルタ２０、ローノイズアンプＬＮＡ、ＲＦＩＣ２１を１つのモジュールとして製造販売することもできる。その他、デュプレクサ１を含む種々の構成のモジュールも本発明の実施形態に含まれる。

このように、図１７に示した通信機器３０では、優れたアイソレーション特性を持つデュプレクサ１が用いられるので、受信端子Ｒｘ側にバランス出力型フィルタなどの部品を追加しなくても、ノイズの抑制された高品質の受信信号（差動信号）が得られる。そのため、非線形性の小さい、小型化された高性能の高周波モジュールおよび通信機器を実現することが可能になる。また、デュプレクサ１以外の上述のデュプレクサを含むモジュールおよび通信機器を用いても同様の効果が得られる。

Claims (3)

1. 受信帯域の受信信号を通過させる受信フィルタと、
   前記受信帯域とは異なる送信帯域の送信信号が入力されるための送信信号端子と、
   前記受信帯域の受信信号の入力と、前記送信帯域の送信信号の出力が行われるための共通端子と、
   複数の一方の端子と、複数の他方の端子を持ち、前記一方の端子のうち１つから入力された信号を位相差をもって分割して他方の端子へ出力するハイブリッドと、
   を有し、
   前記一方の端子には、前記共通端子と、送信信号端子とがそれぞれ接続され、
   前記他方の端子には、前記受信フィルタが接続され、
   前記ハイブリッドは、前記一方の端子のうち１つから入力された信号を９０度の位相差をもって他方の端子へ出力し、前記他方の端子のうち１つから入力された信号を９０度の位相差をもって前記一方の端子へ出力する構成であり、かつ、前記一方の端子のうち前記送信信号端子が接続された端子から入力された前記送信信号が、前記他方の端子それぞれで反射して前記共通端子へは逆位相で到達し、前記送信信号端子へは同位相で到達するよう構成されており、
   前記共通端子から前記ハイブリッドへ入力されて前記他方の端子それぞれから９０度の位相差を持って出力される受信信号の少なくとも一方を移相して、前記位相差を１８０度にする位相シフタをさらに備える、デュプレクサ。
2. 前記ハイブリッドは、集積受動素子で構成され、
   当該集積受動素子、前記受信フィルタおよび送信フィルタが同一基板に実装されていることを特徴とする、請求項１に記載のデュプレクサ。
3. 請求項１または２に記載のデュプレクサを備えたモジュールまたは通信機器。

Images