JP5072633B2 - 電気絶縁材料の表面上の半導体層の厚さを減少しかつ均一化する方法 - Google Patents

電気絶縁材料の表面上の半導体層の厚さを減少しかつ均一化する方法 Download PDF

Info

Publication number
JP5072633B2
JP5072633B2 JP2008027990A JP2008027990A JP5072633B2 JP 5072633 B2 JP5072633 B2 JP 5072633B2 JP 2008027990 A JP2008027990 A JP 2008027990A JP 2008027990 A JP2008027990 A JP 2008027990A JP 5072633 B2 JP5072633 B2 JP 5072633B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
thickness
silicon
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008027990A
Other languages
English (en)
Other versions
JP2008193100A (ja
Inventor
フェイホー ディエゴ
リーメンシュナイダー オリヴァー
ヴァーリヒ ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2008193100A publication Critical patent/JP2008193100A/ja
Application granted granted Critical
Publication of JP5072633B2 publication Critical patent/JP5072633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、局所的に異なる材料浸食率を有するエッチング処理を用いて半導体層を薄くしかつ平らにする方法に関する。
工業的に重要な半導体層の例は、SOI基板(SOI="Semiconductor on Insulator"又は"Silicon on Insulator")の機能層である。SOI基板は、その機能層として半導体層を有し、これは例えばベースウェハ(又はハンドルウェハ)の表面上に存在するシリコン層である。前記半導体層の厚さは、加工すべき素子と関連して変化する。一般に、いわゆる薄膜(100nmより薄い厚さ)と、いわゆる厚膜(100nm〜約80μmの厚さ)とに区別される。前記ベースウェハは、完全に電気絶縁性材料(例えばガラス、石英、サファイア)からなることができるか、又は前記ベースウェハは、例えば、電気絶縁層により単に半導体層と分離されている半導体材料、有利にシリコンからなることができる。この電気絶縁層は、例えば酸化ケイ素からなることができる。
SOIウェハの半導体層は、最も外側の周辺部領域においてまでも極めて均一な厚さを有しなければならない。特に、100nm又はそれ以下の厚さを有する半導体層の場合に、トランジスタ特性、例えば閾値電圧が、不均一な層厚の場合に極めて著しく変化してしまう。薄い及び厚い半導体層を有するSOIウェハの場合の絶対的な厚さの許容差は層厚に依存する。
可能な限り多数の回路を集積するために、必要な層厚均一性は可能な限り前面の周辺部の付近にまで保証されなければならない。このことは、極めて僅かな周辺部除外を意味する。SOIウェハの前面の用語は機能層を有する側に関しており、この層上にもしくはこの層中に後で電子素子が製造される。
SOIウェハの全ての公知の製造方法は、この半導体層の十分な均一性を直接調節するが、極端な要求のために、厚さの均一性をさらに改善する目的で仕上がった又は部分的に加工されたSOIウェハの後処理を実施することが必要となることがある。
先行技術では、層厚の均一性を改善する目的で、SOIウェハを後処理する複数の方法が公知である。これらの方法の多くは、SOIウェハを走査しながらの局所的エッチング法を必要とし、この場合、比較的高い層厚の箇所に比較的高いエッチング浸食率が考慮される:US2004/0063329A1によると、ドライエッチング法において、SOIウェハの表面をノズルで走査し、前記ノズルを介してガス状のエッチャントを局所的に提供する。EP488642A2及びEP511777A1は、SOIウェハの半導体層の全面がエッチャントにさらされる方法を記載する。このエッチャントは、しかしながら、レーザー光線により又は光学系を用いてフォーカスされた光源の光線を、前記表面の走査下で局所的に活性化させなければならない(光化学エッチング)。
局所的に異なるエッチング浸食率を達成するために半導体層の表面を走査する必要がある全ての方法は、極めて時間がかかり、それによりコストもかかる。さらに、この走査は、一方で光源もしくはノズルの、他方でSOIウェハを手間をかけて動かす必要がある。
さらに、特に前記層の周辺部において、つまり、ウェハエッジから5mmまでの領域、並びに走査の際にオーバーラップが生じる領域で、層厚の付加的な不均一性が生じる。520nmの層厚の場合、EP488642A2によると、周辺部除外領域の記述はないが10nmの層厚均一性が達成される。EP511777A1によると、108nmの層厚の場合に、周辺部除外領域の記載はないが8nmの層厚均一性が達成される。
DE102004054566A1では半導体層を平坦にする方法が記載されていて、その際、SOIウェハの全面を露光しながら半導体層の厚さを位置に依存して測定することにより前記ウェハはエッチングされる。エッチング処理による浸食速度は、半導体ウェハの面に当たる光の強度に依存し、かつこの光の強度は位置に依存して、予め測定された位置に依存する層厚の差異が位置に依存する浸食速度によって減少するように設定される。この方法は、極めて効果的に半導体層の局所的な厚さの差異を補償するが、この方法はコストを高める付加的な経費:エッチングの前の厚さ測定、露光用のマスクの作成並びに露光装置を必要とする。
JP09-008258Aは、SOI基板のシリコン層を全面の同時の露光と共にエッチングしその厚さを均一にする方法が記載している。このプロセスは自己調節性である、それというのもこのエッチング速度は光によって生じさせるホール(つまり電子欠失、つまり正電荷キャリア)の数に依存し、従って露光量に依存しかつ、それにより絶縁層上での局所的なシリコンの層厚に依存する。シリコン層の特定の残留厚さから、光により生じる電荷キャリアの量はもはや十分ではなく、薄層化は停止する。シリコン層中での光の吸収は光の波長にも依存するため、さらにシリコン層の異なる残留層厚を調節するアプローチも可能である。従って、この方法は光強度の極端に位置依存する調整は必要しないか、又はエッチングの前の厚さ測定及びマスクも必要としないが、今だにこのエッチング装置は光の入射を可能にするように費用をかけて構成しなければならない。
US2004/0063329A1 EP488642A2 EP511777A1 DE102004054566A1 JP09-008258A
従って、本発明の課題は、費用のかかる付加的装置、例えば露光装置を必要とせずに、SOIウェハの半導体層を均一化することであった。
前記課題は、電気絶縁性材料の表面上に存在する半導体層の厚さを減少しかつ均一化する方法において、半導体層の表面をエッチャントの作用にさらし、その酸化還元ポテンシャルを材料及び半導体層の所望の最終厚さの関数として調節して、半導体層の表面の単位時間当たりのエッチャントによる材料浸食を半導体層の厚さの減少と共に低下させ、かつ前記材料浸食は所望の最終厚さが達成された際に1秒当たり前記の厚さの0〜10%だけとなるようにし、その際、前記方法を光の作用なしで又は外部電圧の印加なしで実施する、半導体層の厚さを減少しかつ均一化する方法により達成される。
本発明による方法は、電気絶縁層又は電気絶縁性のベース材料上に設けられた全ての材料からなる半導体層に使用可能である。これは、例えば全てのSOIウェハに適用される。この機能層は半導体材料からなる。この半導体材料は、有利に次のグループ:シリコン、ゲルマニウム、炭化ケイ素、III/V化合物半導体およびII/VI化合物半導体から選択される1種又は数種の物質を含有する。この本発明による方法は、半導体層がp型ドープされたシリコンからなる場合にも使用することができる。この方法は、例えばドナーウェハとベースウェハとを張り合わせた後に片面研磨又はエッチングにより製造され、かつ特定の適用のために、機能層の大きすぎる厚さ変動を有する、1μmより厚い厚さを有するSOI層を薄くしかつ均一にするためにも使用することもできる。半導体層の下側の電気絶縁性材料は、一般に酸化ケイ素であるが、しかしながら他の材料、例えば金属酸化物又は窒化物を使用することもできる。
半導体層をドナーウェハからベースウェハ上に移設することにより製造されたSOIウェハの場合、この方法はウェハの貼り合わせ及びドナー層の残りから前記の層を分離した後に実施される。本発明による方法は、SOIウェハの場合に表面平滑化のため又は貼り合わせ力の強化のための1つ以上の熱処理及び/又は半導体層を薄くするための1つ以上の酸化処理と組み合わせることができる。有利に、本発明による方法の後に平坦性を再び悪化させないために、ポリシングは実施しない。
この方法は、半導体層の移設によるのではなく、他の技術、例えばSIMOXにより製造されたSOIウェハに対しても使用することができる。この方法は、半導体層が全体のウェハ上ではなく、局所的にだけ存在する場合でも使用することができる。この場合、ウェハのいくつかの領域をエッチングの作用に対して保護することが必要となることがある。
本発明による方法は、光の作用なしで実施される。これは、露光の特別な必要条件に適合させるエッチング装置を不要にする。本発明による方法の実施のために、従って、従来のエッチング装置を使用することができ、前記装置中で個々のSOIウェハ又は同時に複数のSOIウェハを処理することができる。もちろん、「光の作用なしに」とは、この方法は完全な暗所で実施しなければならないことを意味しない。日光又は通常の室内照明で使用された人工光の作用は、本発明による方法の成果及び経済性に何の影響を及ぼさず、もちろん許容される。本発明による方法は、しかしながらエッチング反応に明らかに寄与する光源の強度及び波長により半導体層中に電荷キャリアを生じさせる光源を使用しない。
本発明による方法は、外部電圧を印加せずに実施される。
この方法は、液状のエッチャントを用いて実施するのが有利である。原則として、このエッチャントは、例えばゲル又はガスとして添加することもできる。本発明の場合に、エッチャントの酸化還元ポテンシャルを調節して、半導体層の表面で生じるエッチャントによる材料浸食を、半導体層の所望の最終厚さに到達される場合に自動的に停止するか、又は前記材料浸食を所望の最終厚さが達成される場合に緩慢にして、その際に所望の最終厚さは実際の目的のために明らかなように越えるか又は足りなくなることなしに、このエッチングプロセスを所定の期間の後に外部から(例えば、エッチャントからウェハを取り出すことにより)中断することができる。エッチング反応を外部から中断する際の「エラー」の最大値は、所望の最終厚さの10%より大きくないのが好ましい。エッチング反応をマニュアルで停止するための時間は、最大で1秒であるため(例えば、エッチャントからウェハの取り出しのため)、本発明の範囲内で、半導体層の所望の最終厚さが達成された場合にエッチングによる浸食は、1秒当たりの半導体層の厚さの0〜10%の間の僅かな量で十分である。絶対的な数値で表現する場合に、半導体層の所望の最終厚さが達成される場合のエッチング速度は、有利に0〜1nm/秒であるのが好ましい。
適当な酸化還元ポテンシャルは、さらに下記されるように、エッチャントの組成の適当な選択により達成することができる。特に、エッチャントの成分又はその濃度又はその両方を適当に選択することができる。たいていの場合に、エッチャントの酸化還元ポテンシャルは実質的にそのpH値によって決定される。この場合、エッチャントの成分の濃度は、適当なpH値が調節されるように選択される。
エッチャントのpH値を本発明のエッチング処理の開始時に、比較的高いエッチング速度が得られるように選択することも可能である。エッチング処理の進行において、エッチャントのpH値及びそれによるその酸化還元ポテンシャルを、有利にその成分の1つの添加(つまり濃度上昇)により引き続き変更し、所望の最終層厚が達成される際に、エッチング速度を本発明による範囲内にすることができる。しかしながらエッチング処理の間のpH値を変化させないのが有利であり、つまりエッチング処理を実施する間に物質を添加しないのが有利である。
この酸化還元ポテンシャルはさらに温度に依存する。ネルンスト(Nernst)の式によると、この酸化還元ポテンシャルは温度に比例する。それにより、所望な最終厚さに付加的に影響を及ぼすことができる。
半導体層がシリコンを含有するか又は実質的にシリコンからなる場合(もちろんこれはドープされていてもよい)、前記エッチャントは有利に1種又はそれ以上のフッ素化合物を含有する。特に、この場合に、フッ化水素(HF)及びフッ化物塩を含有するエッチャントが有利である。実際的な理由から、有利に溶剤として水を使用するが、この水は必須の成分ではない。このフッ化物塩は、有利にフッ化アンモニウム(NH4F)である。他の塩も原則として可能であるが、NH4Fは、半導体工業において使用され、従って必要な仕様で得ることができ、HFと混合した場合pH値の調節を行うことができ、かつHFと混合した場合pH値緩衝剤として利用するという利点がある。
他の半導体層のためには、他のエッチング溶液が必要である。例えば、ゲルマニウムは、例えば塩酸(HCl/H2O)又は塩化水素と過酸化水素との水溶液(HCl/H22/H2O)でエッチングすることができ、ヒ化ガリウム(GaAs)は、例えばリン酸と過酸化水素との水溶液(H3PO2/H22/H2O)又は硝酸と硫酸との水溶液(HNO3/H2SO4/H2O)でエッチングすることができ、リン化インジウム(InP)は、例えば塩化水素とリン酸との混合物(HCl/H3PO2)又は塩化水素と硝酸との水溶液(HCl/NHO3/H2O)でエッチングすることができる。
本発明による方法は、次に、シリコン機能層を有するSOIウェハ及びHF又はNH4F又はこれらの混合物をベースとするエッチャントの使用について詳細に記載するが、この記載は他の層構造、他の半導体材料及び他のエッチャントに適用することもできる。
図面の簡単な説明
図1:フッ化水素酸(フッ化水素、HF、水溶液の形)との接触の際のp型ドープされたシリコン中のバンド変化。
図2:フッ化水素酸(フッ化水素、HF、水溶液の形)との接触の際のn型ドープされたシリコン中のバンド変化。
図3:バルクシリコン材料中での空間電荷領域のプロフィール。
図4:SOIウェハのシリコンからなる機能層中での空間電荷領域のプロフィール。
図5:HF水溶液との接触の際のシリコンウェハ内部のバンド変化の略図によるプロフィール。
図6:フッ化アンモニウム水溶液(NH4F)との接触の際のシリコンウェハ内部のバンド変化の略図によるプロフィール。
図7:t=5minのエッチング時間の後で、25℃の温度での、SOIウェハの100nmの厚さのシリコン層中でのエッチング深さd(nm)の、5%の濃度のHF及び5%の濃度のNH4Fの混合物を有する使用したエッチング水溶液のpH値への依存性。この曲線は、前記依存性の指数的な適合を示す。
図8:SOIウェハの100nmの厚さのシリコン層に関する10%の濃度のHF溶液と10%の濃度のNH4F溶液の混合物を有するエッチング水溶液についての反応時間t(min)によるエッチング深さd(nm)のプロフィール。このpHは、5.5の値に設定した。温度は25℃を維持した。この直線は、t=60minまでの測定値の線形外挿を表す。
図9:10℃の温度での、SOIウェハの2200nmの厚さのシリコン層に関する5%の濃度のHF溶液及び5%の濃度のNH4F溶液の混合物を有しかつ多様なpH値を有するエッチング水溶液についての反応時間t(min)によるエッチング深さd(nm)のプロフィール。
図10:SOIウェハの100nmの厚さのシリコン層に関する5%の濃度のHF溶液及び5%の濃度のNH4F溶液の混合物を有しかつpH値4及び10℃の温度を有するエッチング水溶液についての反応時間t(min)によるエッチング深さd(nm)のプロフィール。
シリコン(Si)は1.12eVのバンドギャップを有する間接遷移型半導体である。電解質との接触でのこの挙動は、従って極めて判りやすくバンドモデルを用いて説明することができる。例えばシリコンを水性のフッ化水素酸(HF)と接触させる場合に、シリコンと電解質との間の界面で電気化学ポテンシャルの均等化が生じる。シリコンからの自由に移動可能な電荷キャリアの出現を抑制するため、この界面で空間電荷領域が形成される。この場合、前記空間電荷領域で過剰電荷Qが静電荷の形で形成され、つまりそこには自由に移動可能な電荷キャリアはもはや存在しない。これは、この界面の電解質側では反対の電荷−Qが電解二重層の形で対峙している。溶液が極端に希釈されている場合には、これはシリコン(ドーピング度に依存して)中の電荷キャリア濃度を1桁上回る電荷キャリア濃度を有する。従って、電解質側での電荷は、数ナノメーターの範囲で極めて薄い層で補償することができる。
それに対してシリコン中の空間電荷領域は中程度〜低いドーパントについて、マイクロメートルのオーダーの深さにわたって延びる。シリコン−空間電荷領域及び電解二重層中の電荷Qにより生じる全体のポテンシャルは、従ってシリコン内で低下する。シリコンの空間電荷領域中でのポテンシャル低下に、シリコンと電解質との間の界面でのシリコン内部のバンドの変化が関連している(図1、2)。
p型ドープしたシリコン(図1)について、価電子帯及び伝導帯(1及び2)がSi/HF界面で低電子エネルギー方向に(下側に)湾曲する。このシリコン表面は従ってホールが少ない。n型ドープしたシリコン(図2)について、前記のバンドはそれに対して高い電子エネルギー方向に(上側に)湾曲する。このシリコン表面は伝導帯電子が少ない。符号3及び4は、イオン化されたドーパント原子を表す。
HFと、0.5〜1Ωcmの抵抗を有するp型ドープ下シリコンとの接触は、約1マイクロメートルの空間電荷領域幅が生じさせる。この表面はホールが少ないが、それでもHF溶液によりエッチングすることができる。必要なホールはこの場合にシリコンのバルクから供給され、前記ホールは熱的に再生される。
一般に、シリコンを溶解するために2つの方法が存在する。一方では、シリコンを直接攻撃しかつ溶解させることができ、他方では、二酸化ケイ素(SiO2)の形成及び溶解を介する経路をたどることができる。酸性のフッ化水素酸含有の溶液中では、前記の直接の経路により、数10分の1nm/minの極めて低いエッチング速度が生じる。
Figure 0005072633
フッ化水素酸を用いたエッチングについて、従って2段階のプロセスが提供される。第1段階でシリコンは酸化されて二酸化ケイ素を形成し、その後でこれがフッ化水素酸により溶解される。
Figure 0005072633
この反応経路についての速度は、反応式(1)によるシリコンの直接溶解についての速度より1000〜10000倍高い。従って、2つの反応経路が同時に生じるにもかかわらず、この直接溶解は無視することができる。
原則として、この全ての考察は、SOIウェハのシリコン層に直接適用することができる、それというのもこれは相変わらず界面HF/Siを含むからである。しかしながら、前記挙動はバルク材料の挙動と比較することはできない。バルク材料とSOI材料との間の決定的な差異は、機能層の厚さにある。
前記バンドモデル自体は、もちろん薄い層に対しても維持される。しかしながら、空間電荷領域幅対シリコン層の厚さの比は変化する。バルク材料中の空間電荷領域はシリコンウェハの全体の幅にわたって延びることができる(図3)が、SOIウェハの場合には、前記空間電子領域は機能層の厚さに限定される(図4)。記載された比抵抗領域について、従って、バルク材料中の空間電荷領域は、SOIウェハの機能層の厚さよりも少なくとも1桁大きい。
SOIの場合には電荷キャリアは機能層中でだけ考慮しなければならないため、このバンドの変化及び空間電荷領域幅は相応してより小さい。それにより、エッチャントとシリコンとの間の界面での酸化還元ポテンシャルはシフトし、これは可能な反応に相応して影響を及ぼす。
フッ化水素酸を用いてシリコンを溶解するプロセスのモデルイメージは、薄いシリコン層についても完全に維持される。シリコンの溶解は、機能層の表面でも、直接又は間接的溶解としての前記の2つのメカニズムの一方を介して行われる。このために必要なホール(h+、「欠失電子」)は機能層から提供される。このことは、この場合、著しく制限されたリザーバーからだけ行うことができる、それというのもこの数は存在するシリコンの体積に比例して変化するためである。界面での反応によりシリコンから、熱的に再生することができるよりも多くのホールが取り出された場合に、生成された全てのホールが界面方向へ直ちに加速されるまで機能層中でのホールの絶対数が減少する。これは、迅速な反応のために、空間電荷領域は機能層の全体の厚さにわたって延びることを意味する。この反応がより緩慢に進行する場合には、前記空間電子領域幅もより小さくなり、それにより機能層の一部はさらに自由に移動可能な電荷キャリアを有し続ける。
この機能層内での空間電子領域の幅は、機能層の特性にとって重要である。通常の場合に、このバンドの変化は、界面でのホールもしくは電子の低下を引き起こす。引き続くフラットバンドポテンシャルに基づき、全ての電荷キャリアはこのポテンシャルプロフィールに従うことができない。前記のバンドの変化が全体のバルクにわたり拡張される場合、前記ポテンシャルはこのバルクにわたり低下する。従って、電荷キャリアが完全に空になることも可能である。この状況は、例えば、100nmの厚さの半導体層を有するSOIウェハを、室温でpH値1を有するH22を有する48%の濃度のHFからなるエッチング溶液を用いるエッチングの場合にも生じる:この半導体層は1時間のエッチング時間で維持される、つまり半導体層の最終厚さは前記エッチング溶液の使用の場合に100nmよりも大きい。この条件下で、バルク材料について数μmエッチングされる。
フッ化水素酸(HF)と硝酸(HNO3)との典型的な組合せは、室温でシリコン層を同様に溶解しない。約50℃の温度上昇で初めて数秒間で所望の結果が生じる。より弱い酸化剤、例えばリン酸(H3PO4)又は過酸化水素(H22)との組合せは、室温でシリコン層をエッチングせず、高めた温度で極めて緩慢にエッチングする。反対に、シリコン層の完全な浸食は、強い酸化剤、例えばクロム酸を用いてより短時間で可能である。
機能層の部分的エッチングのために、従って適当なエッチャントが必要である。適当なエッチャントは、機能層中でフラットバンドポテンシャルが維持されるように、機能層中でバンドのシフトを生じさせなければならない。
当該SOIウェハについて、フッ化アンモニウム(NH4F)が適当なエッチャントである。バルク材料に関して、NH4F溶液がHF溶液よりも著しく緩慢にエッチングすることは知られている。SOIウェハの薄いシリコン層の場合には、この関係は逆転する。100nmの厚さのSOI層の場合に、室温で数nm/minの初期エッチング速度を達成できる。
フッ化アンモニウム溶液とフッ化水素溶液との差異は、カチオンが異なることの他に、溶液のpH値にある。HF溶液は、約1のpH値を有し、NH4F溶液は約7のpH値を有する。この異なるpH値により、HF溶液との関連でNH4F溶液の化学ポテンシャルのシフトが生じる。この文献から、pH値と共にシリコン中のバンドの変化も線状に変化することは公知である。このNH4F溶液の化学ポテンシャルは、HF溶液のポテンシャルよりも、機能層のシリコンのバンドの変化のポテンシャルに本質的により良好に適合する。同時にこの反応は緩慢に進行し、単位時間当たり僅かなホールを必要とするだけであり、このことから機能層中で僅かな空間電子領域幅が生じる。このフラットバンドポテンシャルは、機能層中で維持される(図6)。この機能層のエッチングは、従って、バルク材料と同様に進行する。しかしながら、HF溶液を用いたバルク材料のエッチングと比較して、このエッチングは明らかに急速に生じる。
pH値の調節は、エッチャントの作用をさらに最適化する可能性を有する。例えば、HF溶液とNH4F溶液との混合により、pH値及びそれによるエッチング速度を変えることができる。エッチング速度に関するpH値の影響は、5%の濃度のHF溶液と5%の濃度のNH4F溶液との一連の混合物に基づき試験した。この両方の溶液から、異なる混合比で1〜7の間の全てのpH値を、フッ素イオンの濃度に影響を及ぼすことなく調節することができる。100nmの初期厚さを有するシリコン層を有するSOIウェハを、それぞれ異なるpH値を有するこのように製造されたエッチング溶液中で限定された時間(5分間)でエッチングした。この温度を25℃に維持した。図7中では、pH値の上昇と共にエッチング深さd(nm)の指数的上昇が確認でき、このことはpH値の上昇と共にエッチング速度の指数的上昇に相当する。pH=7について、12nm/minの最大値が達成され、これは、しかしながら濃度変化及び温度変化によってもさらに増大させることもできる。pH値シフトのレスポンスは、従って、バルク材料の場合のレスポンスとは反対である。界面でのこの酸化還元ポテンシャルを、フッ化アンモニウムとの反応に有益となるようにシフトさせることができる。従って、HF−NH4F溶液は、前記機能層を室温で1〜12nm/minの調節可能なエッチング速度で浸食させることができる。
この機能層は、エッチングが進行すると共に次第に薄くなる場合、最後にフッ化水素酸について見られたのと同様の効果を発揮する:薄い機能層中に残留する電荷キャリアの数は次第に少なくなり、それによりバンドの変化も次第に弱くなる。これと関連して、界面での酸化還元ポテンシャルのシフトが生じる。このシフトに基づき、このエッチング速度は、フッ化アンモニウム溶液との反応がもはや可能でなくなるまで低下する。
反応時間の関数としてのSOIウェハのエッチング深さの試験は、この仮説を証明する。図8は、SOIウェハの100nmのシリコン層について、異なるエッチング時間の後のエッチング深さd(nm)を表す。このエッチング溶液は、5.5のpH値を有する、10%の濃度の水性HF及び10%の濃度の水性NH4Fの混合物からなる。このエッチング温度を25℃に維持した。約60分のエッチング時間の後に約75nmの深さを越えるまで、エッチング深さの反応時間への明らかに線形の依存性が確認できる。そこから、エッチング速度は低下し始める。当初のエッチング速度を外挿する場合、80minのエッチング時間の後で、全体の100nmの厚さの半導体層はエッチングにより取り去られていなければならない。しかしながら、100minのエッチング時間でも薄いシリコン層が維持され、これは酸化物が攻撃されないことを確認することができる。
図9は、多様なpH値を有するエッチング溶液でエッチングさせた2200nmの厚さの半導体層を有するSOIウェハに関して、エッチング時間t(min)の関数としてのエッチング深さd(nm)の展開を記載する。このエッチング溶液のpH値は、それぞれ5%の濃度のHF水溶液と5%の濃度のNH4F水溶液との適当な割合での混合により調節した。この温度を10℃に維持した。エッチング時間の増加と共にエッチング効果は低下し、つまり、エッチング速度は半導体層の厚さが減少すると共に低下することが示された。このエッチング深さは、エッチング時間が増加する場合に多様な限界値が達成され、つまり、エッチング溶液の異なるpH値により、シリコン層の異なる最終厚さを達成することができる。
フッ化アンモニウム溶液のこの特性は、薄くなった機能層自体が突破されることを抑制することにより、SOIウェハのエッチストップとして使用することができる。このエッチストップ作用の深さは、pH値の設定により制御することができる。
図10は、最初に100nmの厚さの半導体層を有するSOIウェハをどのように制御して薄くすることができるかを示す。5%の濃度の水性HFと5%の濃度の水性NH4Fとを適当な割合で混合することにより4のpH値に調節されたエッチング水溶液は、10℃の温度で、最大約25nmをエッチングし(長いエッチング時間tで、エッチング深さd≒25nm)、つまり、半導体層の厚さを75nmに制御して低減することができる。pH値の変更によりこの厚さを制御することができる。例えば5のpH値を用いて、この半導体層は約50nmの最終厚さに低減される。
フッ化水素酸との接触の際のp型ドープされたシリコン中のバンド変化を示す。 フッ化水素酸との接触の際のn型ドープされたシリコン中のバンド変化を示す。 バルクシリコン材料中での空間電荷領域を示す。 SOIウェハのシリコンからなる機能層中での空間電荷領域を示す。 HF水溶液との接触の際のシリコンウェハ内部のバンド変化を示す。 フッ化アンモニウム水溶液との接触の際のシリコンウェハ内部のバンド変化を示す。 pH値の上昇と共にエッチング深さd(nm)の指数的上昇を示す。 SOIウェハの100nmのシリコン層について、異なるエッチング時間の後のエッチング深さd(nm)を示す。 2200nmの厚さの半導体層を有するSOIウェハについて、エッチング時間t(min)の関数としてのエッチング深さd(nm)を示す。 SOIウェハの100nmの厚さの半導体層において、反応時間t(min)によるエッチング深さd(nm)を示す。

Claims (5)

  1. 電気絶縁性材料の表面上に存在するシリコンからなる半導体層の厚さを減少しかつ均一化する方法において、半導体層の表面をフッ化水素及びフッ化物塩を含有するエッチャントの作用にさらし、そのpH値を前記半導体層の所望の最終厚さの関数として調節して、前記半導体層の表面の単位時間当たりのエッチャントによる材料浸食を半導体層の厚さの減少と共に低下させ、かつ前記材料浸食は所望の最終厚さに達した場合に1秒当たり前記の厚さの0〜10%だけとなるようにし、その際、前記方法を光の作用なしで又は外部電圧の印加なしで実施する、半導体層の厚さを減少しかつ均一化する方法。
  2. フッ化物塩はフッ化アンモニウムである、請求項に記載の方法。
  3. 半導体層はp型ドープされたシリコンからなる、請求項1または2に記載の方法。
  4. 半導体層はSOIウェハの機能層である、請求項1からまでのいずれか1項記載の方法。
  5. 半導体層の表面でのエッチャントによる時間当たりの材料浸食は、所望の最終厚さが達成される際に、1秒あたり0〜1nmである、請求項1からまでのいずれか1項記載の方法。
JP2008027990A 2007-02-07 2008-02-07 電気絶縁材料の表面上の半導体層の厚さを減少しかつ均一化する方法 Active JP5072633B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007006151A DE102007006151B4 (de) 2007-02-07 2007-02-07 Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
DE102007006151.1 2007-02-07

Publications (2)

Publication Number Publication Date
JP2008193100A JP2008193100A (ja) 2008-08-21
JP5072633B2 true JP5072633B2 (ja) 2012-11-14

Family

ID=39156375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027990A Active JP5072633B2 (ja) 2007-02-07 2008-02-07 電気絶縁材料の表面上の半導体層の厚さを減少しかつ均一化する方法

Country Status (8)

Country Link
US (1) US7988876B2 (ja)
EP (1) EP1956643B1 (ja)
JP (1) JP5072633B2 (ja)
KR (1) KR100922834B1 (ja)
CN (1) CN101241856B (ja)
DE (1) DE102007006151B4 (ja)
SG (1) SG144858A1 (ja)
TW (1) TWI415184B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2991099B1 (fr) * 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
JP7039706B2 (ja) * 2018-07-20 2022-03-22 富士フイルム株式会社 処理液および処理方法
US11869774B2 (en) * 2020-09-25 2024-01-09 Changxin Memory Technologies, Inc. Method for improving etching rate of wet etching

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5277835A (en) 1989-06-26 1994-01-11 Hashimoto Chemical Industries Co., Ltd. Surface treatment agent for fine surface treatment
DE69029228T2 (de) * 1989-06-26 1997-06-12 Hashimoto Chemical Ind Co Oberflächenbehandlungsmittel für Präzisionsoberflächenbehandlung
JPH0834198B2 (ja) 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜soi基板の製造方法及び製造装置
JP3119384B2 (ja) 1992-01-31 2000-12-18 キヤノン株式会社 半導体基板及びその作製方法
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP2663923B2 (ja) 1995-06-15 1997-10-15 日本電気株式会社 Soi基板の製造方法
US5756403A (en) * 1995-12-29 1998-05-26 Philips Electronics North America Method of preferentially etching a semiconductor substrate with respect to epitaxial layers
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2004128079A (ja) 2002-09-30 2004-04-22 Speedfam Co Ltd Soiウェハーのための多段局所ドライエッチング方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US7115207B2 (en) * 2003-07-01 2006-10-03 International Businss Machines Corporation Moly mask construction and process
DE10344351A1 (de) * 2003-09-24 2005-05-19 Infineon Technologies Ag Verfahren zum anisotropen Ätzen von Silizium
JP2005228965A (ja) 2004-02-13 2005-08-25 Elpida Memory Inc 半導体装置の製造方法およびその製造装置
JP2005347587A (ja) * 2004-06-04 2005-12-15 Sony Corp ドライエッチング後の洗浄液組成物および半導体装置の製造方法
DE102004054566B4 (de) 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP4693642B2 (ja) * 2006-01-30 2011-06-01 株式会社東芝 半導体装置の製造方法および洗浄装置

Also Published As

Publication number Publication date
EP1956643B1 (de) 2014-04-09
US20080188084A1 (en) 2008-08-07
KR100922834B1 (ko) 2009-10-20
DE102007006151A1 (de) 2008-08-14
US7988876B2 (en) 2011-08-02
CN101241856A (zh) 2008-08-13
TWI415184B (zh) 2013-11-11
JP2008193100A (ja) 2008-08-21
TW200834709A (en) 2008-08-16
DE102007006151B4 (de) 2008-11-06
EP1956643A1 (de) 2008-08-13
CN101241856B (zh) 2011-08-31
SG144858A1 (en) 2008-08-28
KR20080074023A (ko) 2008-08-12

Similar Documents

Publication Publication Date Title
JP5247115B2 (ja) 半導体デバイスにおけるDyScO材料の選択的除去
KR102100065B1 (ko) 터널 유전체층을 갖는 태양 전지의 제조 방법
US20040118805A1 (en) Pre-etch implantation damage for the removal of thin film layers
US6589884B1 (en) Method of forming an inset in a tungsten silicide layer in a transistor gate stack
US7998359B2 (en) Methods of etching silicon-containing films on silicon substrates
JP5072633B2 (ja) 電気絶縁材料の表面上の半導体層の厚さを減少しかつ均一化する方法
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
US9831095B2 (en) Method for performing selective etching of a semiconductor material in solution
JP4101130B2 (ja) 半導体装置の製造方法
US20240087908A1 (en) Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (cd)
JP2010141129A (ja) 半導体装置の製造方法
JP3974028B2 (ja) 半導体装置の製造方法
KR100444301B1 (ko) 질화막 cmp를 이용한 다마신 금속 게이트 형성 방법
US20240087907A1 (en) Methods for planarizing a substrate using a combined wet etch and chemical mechanical polishing (cmp) process
JP4152271B2 (ja) 半導体装置の製造方法
Shimada et al. Advanced development process for ultrafine photoresist patterns
JP2007184639A (ja) 半導体装置の製造方法
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
KR20050028573A (ko) 반도체 소자의 제조방법
JP2001176839A (ja) 半導体装置の製造方法
KR100492629B1 (ko) 반도체 소자의 제조방법
KR20220138237A (ko) 건식 식각된 반도체의 손상 회복 방법
JP2024508787A (ja) モリブデンをエッチングする方法
JPH0582502A (ja) 絶縁膜のエツチング方法
JP2006210543A (ja) プラズマダメージ層の評価方法および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250