JP5067342B2 - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法 Download PDFInfo
- Publication number
- JP5067342B2 JP5067342B2 JP2008266700A JP2008266700A JP5067342B2 JP 5067342 B2 JP5067342 B2 JP 5067342B2 JP 2008266700 A JP2008266700 A JP 2008266700A JP 2008266700 A JP2008266700 A JP 2008266700A JP 5067342 B2 JP5067342 B2 JP 5067342B2
- Authority
- JP
- Japan
- Prior art keywords
- current blocking
- layer
- blocking layer
- type
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明の実施の形態1に係る半導体レーザ素子の製造方法について説明する。図1〜図7は、この実施の形態1に係る製造方法が備える工程を示す工程断面図である。以下、図1〜図7に示す各工程について説明する。
この製造方法においては、まず、図1に示すように、MOCVD法により、p型の半導体基板10上に、p型クラッド層12、活性層14及びn型クラッド層16を順次形成する。p型の半導体基板10はInPから構成される。p型クラッド層12はZnを添加したInPから構成される。活性層14は、不純物を含まないInGaAsPから構成されるバリア層、ガイド層及びウェル層を有する多量子井戸(Multiple Quantum Wells:MQW)活性層である。n型クラッド層16はSを添加したInPから構成される。
実施の形態1の効果について説明するために、まず、実施の形態1に対する比較例を説明する。図8〜9は、実施の形態1の比較例に係る製造方法の特徴部である工程を示す工程断面図である。以下、比較例に係る製造方法の各工程について、実施の形態1に係る製造方法と異なる点を中心に説明する。
この実施の形態1において、p型の半導体基板10を構成する材料はInPに限定されない。p型の半導体基板10を構成する材料としては、GaAsやGaNを適用してもよい。この場合にも同様の効果が得られる。なお、この変形は以下の他の実施の形態においても適用できる。
以下に、実施の形態2に係る半導体レーザ素子の製造方法について、実施の形態1とは異なる点を中心に説明する。図10〜図11は、実施の形態2に係る製造方法の特徴部である工程を示す工程断面図である。
この比較例に係る製造方法においては、まず、実施の形態1に係る製造方法の図1〜図3に示した工程と同一の工程を実行する。これにより、p型の半導体基板10上にメサストライプ構造部20を形成する。
実施の形態2に係る半導体レーザ素子では、実施の形態1の比較例において半絶縁性電流ブロック層28の1層で構成される部分が、p型電流ブロック層46及び半絶縁性電流ブロック層48の2層で構成される。これにより、n型クラッド層16の近傍の領域52において、p型電流ブロック層40と半絶縁性電流ブロック層48との間でZnとFeの相互拡散が発生する場合、ZnとFeの相互拡散はp型電流ブロック層46を介して発生することになる。従って、p型電流ブロック層46の介在により、p型電流ブロック層40から半絶縁性電流ブロック層48にZnが流出することは抑制される。この結果、n型クラッド層16の近傍の領域52において、p型電流ブロック層40のZn濃度の低下を抑制できる。これにより、p型電流ブロック層40とn型クラッド層16の間の電位障壁の低下を抑制できる。
以下に、実施の形態3に係る半導体レーザ素子の製造方法について、実施の形態1とは異なる点を中心に説明する。図12〜図13は、実施の形態3に係る製造方法の特徴部である工程を示す工程断面図である。
実施の形態3に係る製造方法においては、まず、実施の形態1に係る製造方法の図1〜図3に示した工程と同一の工程を実行する。これにより、p型の半導体基板10上にメサストライプ構造部20を形成する。
実施の形態3に係る半導体レーザ素子では、実施の形態1の比較例においてp型電流ブロック層40の1層で構成される部分が、実施の形態1と同様に、p型電流ブロック層22と半絶縁性電流ブロック層24の2層で構成される。また、実施の形態1の比較例において半絶縁性電流ブロック層28の1層を形成した部分が、実施の形態2と同様に、p型電流ブロック層46及び半絶縁性電流ブロック層48の2層で構成される。従って、この実施の形態3の埋め込み型電流ブロック層52は、実施の形態1及び実施の形態2の両方の特徴を有する。このため、この実施の形態3により、実施の形態1及び実施の形態2の両方に係る効果を得られる。
以下に、実施の形態4に係る半導体レーザ素子の製造方法について、実施の形態1とは異なる点を中心に説明する。図14〜図15は、実施の形態4に係る製造方法の特徴部である工程を示す工程断面図である。
実施の形態4に係る製造方法においては、まず、実施の形態1に係る製造方法の図1〜図3に示した工程と同一の工程を実行する。これにより、p型の半導体基板10上にメサストライプ構造部20を形成する。
この製造方法においては、上述の通り、p型クラッド層12を覆うように、n型電流ブロック層(拡散抑制層)54を形成する。そして、n型電流ブロック層(拡散抑制層)54上に半絶縁性電流ブロック層56を形成する。従って、p型クラッド層12と半絶縁性電流ブロック層56の間には、n型電流ブロック層(拡散抑制層)54が介在することになる。
以下に、実施の形態5に係る半導体レーザ素子の製造方法について、実施の形態1とは異なる点を中心に説明する。図16〜図17は、実施の形態5に係る製造方法の特徴部である工程を示す工程断面図である。
実施の形態5に係る製造方法においては、まず、実施の形態1に係る製造方法の図1〜図3に示した工程と同一の工程を実行する。これにより、p型の半導体基板10上にメサストライプ構造部20を形成する。
この製造方法においては、上述の通り、p型クラッド層12を覆うように、p型電流ブロック層(拡散抑制層)60を形成する。そして、p型電流ブロック層(拡散抑制層)60上に半絶縁性電流ブロック層62を形成する。従って、p型クラッド層12と半絶縁性電流ブロック層62の間には、p型電流ブロック層(拡散抑制層)60が介在することになる。
本発明の実施の形態6に係る半導体レーザ素子の製造方法について説明する。図18〜図24は、この実施の形態6に係る製造方法が備える工程を示す工程断面図である。以下、図18〜図24に示す各工程について説明する。
この製造方法においては、まず、図18に示すように、MOCVD法により、n型の半導体基板66上に、n型クラッド層68、活性層70及びp型クラッド層72を順次形成する。n型クラッド層68はSを添加したInPから構成される。活性層70は、不純物を含まないInGaAsPから構成されるバリア層、ガイド層及びウェル層を有する多量子井戸(Multiple Quantum Wells:MQW)活性層である。p型クラッド層72はZnを添加したInPから構成される。
実施の形態6の効果について説明するために、まず、実施の形態6に対する比較例を説明する。図25〜図26は、実施の形態6の比較例に係る製造方法の特徴部である工程を示す工程断面図である。以下、比較例に係る製造方法の各工程について、実施の形態6に係る製造方法と異なる点を中心に説明する。
12,72 p型クラッド層
14,70 活性層
16,68 n型クラッド層
20,76 メサストライプ構造部
22,40,46,84 p型電流ブロック層
24,28,48,56,62,78,82,96 半絶縁性電流ブロック層
26,80 n型電流ブロック層
30,50,52,58,64,86 埋め込み型電流ブロック層
34 n型コンタクト層
54 n型電流ブロック層(拡散抑制層)
60 p型電流ブロック層(拡散抑制層)
66 n型の半導体基板
90 p型コンタクト層
102 界面
Claims (9)
- p型の半導体基板上に、p型クラッド層、活性層及びn型クラッド層を順次形成する工程と、
前記p型クラッド層、前記活性層及び前記n型クラッド層をエッチングし、メサストライプ構造部を形成する工程と、
前記メサストライプ構造部の側面に、p型電流ブロック層、第1の半絶縁性電流ブロック層、n型電流ブロック層及び第2の半絶縁性電流ブロック層を順次形成し、埋め込み型電流ブロック層を形成する工程と、
前記n型クラッド層及び前記埋め込み型電流ブロック層上に、n型コンタクト層を形成する工程と、
を備え、
前記p型電流ブロック層は、前記p型クラッド層、前記活性層及び前記n型クラッド層を覆うように形成し、
前記p型クラッド層及び前記p型電流ブロック層に、II族元素を添加し、
前記第1の半絶縁性電流ブロック層及び前記第2の半絶縁性電流ブロック層に、Feを添加することを特徴とする半導体レーザ素子の製造方法。 - p型の半導体基板上に、p型クラッド層、活性層及びn型クラッド層を順次形成する工程と、
前記p型クラッド層、前記活性層及び前記n型クラッド層をエッチングし、メサストライプ構造部を形成する工程と、
前記メサストライプ構造部の側面に、第1のp型電流ブロック層、n型電流ブロック層、第2のp型電流ブロック層及び半絶縁性電流ブロック層を順次形成し、埋め込み型電流ブロック層を形成する工程と、
前記n型クラッド層及び前記埋め込み型電流ブロック層上に、n型コンタクト層を形成する工程と、
を備え、
前記第1のp型電流ブロック層は、前記p型クラッド層、前記活性層及び前記n型クラッド層を覆うように形成し、
前記p型クラッド層、第1のp型電流ブロック層及び第2のp型電流ブロック層に、II族元素を添加し、
前記半絶縁性電流ブロック層に、Feを添加することを特徴とする半導体レーザ素子の製造方法。 - p型の半導体基板上に、p型クラッド層、活性層及びn型クラッド層を順次形成する工程と、
前記p型クラッド層、前記活性層及び前記n型クラッド層をエッチングし、メサストライプ構造部を形成する工程と、
前記メサストライプ構造部の側面に、拡散抑制層、第1の半絶縁性電流ブロック層、n型電流ブロック層及び第2の半絶縁性電流ブロック層を順次形成し、埋め込み型電流ブロック層を形成する工程と、
前記n型クラッド層及び前記埋め込み型電流ブロック層上に、n型コンタクト層を形成する工程と、
を備え、
前記p型クラッド層に、II族元素を添加し、
前記第1の半絶縁性電流ブロック層及び前記第2の半絶縁性電流ブロック層に、Feを添加し、
前記拡散抑制層は、前記p型クラッド層の前記II族元素と、前記第1の半絶縁性電流ブロック層の前記Feの相互拡散を抑制することを特徴とする半導体レーザ素子の製造方法。 - 前記拡散抑制層を、n型半導体から構成し、前記n型クラッド層とは離して形成することを特徴とする請求項3記載の半導体レーザ素子の製造方法。
- 前記拡散抑制層を、Cが添加された、AlInAs又はAlGaInAsから構成することを特徴とする請求項3記載の半導体レーザ素子の製造方法。
- n型の半導体基板上に、n型クラッド層、活性層及びp型クラッド層を順次形成する工程と、
前記n型クラッド層、前記活性層及び前記p型クラッド層をエッチングし、メサストライプ構造部を形成する工程と、
前記メサストライプ構造部の側面に、第1の半絶縁性電流ブロック層、n型電流ブロック層、第2の半絶縁性電流ブロック層及びp型電流ブロック層を順次形成し、埋め込み型電流ブロック層を形成する工程と、
前記p型クラッド層及び前記埋め込み型電流ブロック層上に、p型コンタクト層を形成する工程と、
を備え、
前記p型クラッド層、前記p型電流ブロック層及び前記p型コンタクト層に、II族元素を添加し、
前記第1の半絶縁性電流ブロック層及び前記第2の半絶縁性電流ブロック層に、Feを添加することを特徴とする半導体レーザ素子の製造方法。 - 前記半導体基板をInPから構成することを特徴とする請求項1〜6のいずれか1項に記載の半導体レーザ素子の製造方法。
- 前記埋め込み型電流ブロック層をInP又はAlInAsから構成することを特徴とする請求項1〜7のいずれか1項に記載の半導体レーザ素子の製造方法。
- 前記II族元素としては、Zn、Mg、Beのいずれかを用いることを特徴とする請求項1〜8のいずれか1項に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266700A JP5067342B2 (ja) | 2008-10-15 | 2008-10-15 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266700A JP5067342B2 (ja) | 2008-10-15 | 2008-10-15 | 半導体レーザ素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098069A JP2010098069A (ja) | 2010-04-30 |
JP5067342B2 true JP5067342B2 (ja) | 2012-11-07 |
Family
ID=42259557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008266700A Active JP5067342B2 (ja) | 2008-10-15 | 2008-10-15 | 半導体レーザ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067342B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6375207B2 (ja) | 2014-10-31 | 2018-08-15 | ルネサスエレクトロニクス株式会社 | 半導体レーザおよび半導体レーザの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0314372A3 (en) * | 1987-10-29 | 1989-10-25 | AT&T Corp. | Current confinement and blocking region for semiconductor devices |
JPH0537084A (ja) * | 1991-07-29 | 1993-02-12 | Toshiba Corp | 半導体レーザ装置 |
JPH0722691A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 半導体レーザとその製造方法 |
JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
US6664605B1 (en) * | 2000-03-31 | 2003-12-16 | Triquint Technology Holding Co. | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs |
-
2008
- 2008-10-15 JP JP2008266700A patent/JP5067342B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010098069A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7720123B2 (en) | Buried type semiconductor laser | |
JP2001352131A (ja) | InAlAs又はInGaAlAsを使用する光電装置に関するドーパント拡散阻止 | |
KR20010005722A (ko) | 화합물 반도체 레이저 | |
JP4694342B2 (ja) | 半導体レーザ装置およびその製造方法 | |
US7482617B2 (en) | Optical semiconductor device and fabrication method thereof | |
US7474683B2 (en) | Distributed feedback semiconductor laser | |
US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
JP2006245222A (ja) | 光半導体装置の製造方法および光半導体装置 | |
KR0153585B1 (ko) | 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법 | |
JP2018078290A (ja) | 半導体レーザ素子 | |
US7772023B2 (en) | Method of producing semiconductor optical device | |
JP5067342B2 (ja) | 半導体レーザ素子の製造方法 | |
WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
US20100232468A1 (en) | Semiconductor laser device | |
US20080137702A1 (en) | Buried semiconductor laser and method for manufacturing the same | |
JP4640646B2 (ja) | 半導体レーザとその製造方法 | |
JP5573310B2 (ja) | 光半導体装置及びその製造方法 | |
JPH07254750A (ja) | 半導体レーザ | |
JP7168138B1 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
JP7010423B1 (ja) | 光半導体素子、光モジュールおよび光半導体素子の製造方法 | |
JP4296435B2 (ja) | 半導体レーザ | |
TWI819895B (zh) | 半導體雷射及半導體雷射製造方法 | |
JP2005260109A (ja) | 光半導体素子 | |
JP2010287804A (ja) | 半導体光素子 | |
JPH11340585A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5067342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |