JP5065575B2 - エレクトロ−ルミネセンス表示装置 - Google Patents

Description

本発明はエレクトロ−ルミネセンス表示装置に関するものであり、特に工程時間を短縮すると共に、製造費用を節減することができるようにしたエレクトロ−ルミネセンス表示装置に関するものである。

最近、陰極線管の短所である重さと、大きさを減らすことができる各種の平板表示装置（フラットパネルディスプレイ）が開発されている。このようなフラットパネルディスプレイとしては、液晶表示装置、電界放出型表示装置、プラズマ表示パネル及びエレクトロ−ルミネセンス（Electro−Luminescence、以下、「ＥＬ」という）表示装置などがある。

これらの中でＥＬ表示装置は、電子と正孔の再結合によって蛍光体を発光させる自発光素子であり、その蛍光体は無機化合物を使用する無機ＥＬと、有機化合物を使用する有機ＥＬに大別される。このようなＥＬ表示装置は、液晶表示装置のように別途の光源を必要とする受身型の発光素子に比べて、応答速度が陰極線管のように速い長所を有している。また、ＥＬ表示装置は、低電圧の駆動、自己発光、厚さが薄いこと、広い視野角、速い応答速度、高いコントラストなどの多い長所を有していて次世代の表示装置として期待されている。

図１はＥＬ表示装置の発光原理を説明するための、一般的な有機ＥＬ構造を示した断面図である。有機ＥＬは、陰極（２）と陽極（１４）の間に積層された電子注入層（４）、電子輸送層（６）、発光層（８）、正孔輸送層（１０）、正孔注入層（１２）とを備えている。

透明電極である陽極（１４）と金属電極である陰極（２）の間に電圧を印可すると、陰極（２）から発生された電子は、電子注入層（４）及び電子輸送層（６）を通って発光層（８）側に移動する。また、陽極（１４）から発生された正孔は、正孔注入層（１２）及び正孔輸送層（１０）を通って発光層（８）側に移動する。したがって、発光層（８）では電子輸送層（６）と正孔輸送層（１０）から供給された電子と正孔が衝突して再結合し、光を発生する。この光は、透明電極である陽極（１４）を介して、外部に放出され、画像が表示される。このようなＥＬ有機素子の発光輝度は、素子の両端にかかる電圧に比例するのではなく、通常、定電流源に接続される陽極（１４）の供給電流に比例する。

図２は、一般的なＥＬ表示装置を示す図面である。
図２Ａに示されるＥＬ表示装置は、スキャン電極ライン（ＳＬ）とデータ電極ライン（ＤＬ）の交差部毎に配列されたＥＬセル（２８）を含むＥＬ表示パネル（２０）と、スキャン電極ラインなど（ＳＬ）を駆動するためのスキャン・ドライバ（２２）と、データ電極ライン（ＤＬ）を駆動するためのデータ・ドライバ（２４）と、データ・ドライバ（２４）へ基準ガンマ電圧を供給するガンマ電圧源（２６）とを備えている。

ＥＬセル（２８）のそれぞれは、陰極であるスキャン電極ライン（ＳＬ）にスキャンパルスが印可される際に選択され、陽極であるデータ電極ライン（ＤＬ）に供給される画素信号、即ち、データ信号あるいは電流信号に相応する光を発生する。ＥＬセル（２８）のそれぞれは、等価的に、データ電極ライン（ＤＬ）とスキャン電極ライン（ＳＬ）の間に接続されたダイオードと同様に作動する。従って、ＥＬセル（２８）のそれぞれは、スキャン電極ライン（ＳＬ）に負極性のスキャンパルスが供給すると同時に、データ電極ライン（ＤＬ）にデータ信号による正極性の電流を供給し、それによって順方向の電圧がかかる場合に発光する。これとは異なり、選択されないスキャンラインに含まれるＥＬセル（２８）は、逆方向のバイアス電圧によって発光しない。

スキャン・ドライバ（２２）は、多数のスキャン電極ライン（ＳＬ）に負極性のスキャンパルスを順次、供給する。
データ・ドライバ（２４）は、一つ以上のデータ集積回路（３０）を含む。Ｅｌ表示パネル（２０）が大型化されるほど、データ・ドライバ（２４）を構成するデータ集積回路（３０）の個数も多くなる。一方、Ｅｌ表示パネル（２０）が携帯用の電話機の表示パネルのように小型パネルからなる時は、図２Ｂのように、一つのデータ集積回路（３０）からデータ・ドライバ（２４）を構成することができる。

データ集積回路（３０）は、外部から入力されたデジタルデータ信号を、ガンマ電圧源（２６）からの基準ガンマ電圧を使用して、アナログデータに変換する。そしてデータ集積回路（３０）は、アナログデータをスキャンパルスが供給される毎に、データライン（ＤＬ）に供給する。

このように従来のＥＬ表示装置は、入力データに比例する電流信号をＥＬセル（２８）のそれぞれに供給し、そのＥＬセル（２８）を発光させることによって画像を表示する。ＥＬセル（２８）はカラー化するために、赤色（以下、Ｒという）蛍光体を有するＲセルと、緑色（以下、Ｇという）蛍光体を有するＧセルと、青色（以下、Ｂという）蛍光体を有するＢセルで構成される。

Ｒ，Ｇ，Ｂ蛍光体のそれぞれは、互いに異なる発光効率を有している。言いかえれば、Ｒ，Ｇ，Ｂセルに同一レベルのデータ信号を供給する場合、そのＲ，Ｇ，Ｂセルの輝度レベルは互いに異なる。従って、ガンマ電圧は、ホワイト・バランスをあわせるために、同一の輝度で対比すれば、Ｒ，Ｇ，Ｂ別に互いに異なるように設定されている。ガンマ電圧源（２６）は、Ｒ，Ｇ，Ｂ別に異なる基準ガンマ電圧を発生する。

図３は、図２Ａ及び図２Ｂに示されたガンマ電圧源（２６）を詳細に表す回路図である。
図３を参照すると、従来のガンマ電圧源（２６）は、Ｒ，Ｇ，Ｂセル別に異なる基準ガンマ電圧をそれぞれ供給するために、Ｒガンマ電圧源（３２）、Ｇガンマ電圧源（３４）及びＢガンマ電圧源（３６）とを備えている。

Ｒガンマ電圧源（３２）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に接続された分圧抵抗（ｒ＿Ｒ１、ｒ＿Ｒ２、ｒ＿Ｒ３）を含んでいる。分圧抵抗（ｒ＿Ｒ１、ｒ＿Ｒ２、ｒ＿Ｒ３）間のノード（ｎ１、ｎ２）で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ（２４）に供給される。第１ノード（ｎ１）の電圧は、低グレイレベル（グラデーション）のＲ基準ガンマ電圧（ＶＨ＿Ｒ）として使用され、第２ノード（ｎ２）の電圧は、高グレイレベルのＲ基準ガンマ電圧（ＶＨ＿Ｒ）として使用される。

Ｇガンマ電圧源（３４）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に接続された分圧抵抗（ｒ＿Ｇ１、ｒ＿Ｇ２、ｒ＿Ｇ３）を含んでいる。分圧抵抗（ｒ＿Ｇ１、ｒ＿Ｇ２、ｒ＿Ｇ３）間のノード（ｎ３、ｎ４）で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ（２４）に供給される。第３ノード（ｎ３）の電圧が、低グレイレベルのＧ基準ガンマ電圧（ＶＨ＿Ｇ）として使用され、第４ノード（ｎ４）の電圧が、高グレイレベルのＧ基準ガンマ電圧（ＶＨ＿Ｇ）として使用される。

Ｂガンマ電圧源（３６）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に接続された分圧抵抗（ｒ＿Ｂ１、ｒ＿Ｂ２、ｒ＿Ｂ３）を含んでいる。分圧抵抗（ｒ＿Ｂ１、ｒ＿Ｂ２、ｒ＿Ｂ３）間のノード（ｎ５、ｎ６）で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ（２４）に供給される。第５ノード（ｎ５）の電圧が、低グレイレベルのＢ基準ガンマ電圧（ＶＨ＿Ｂ）に使用され、第６ノード（ｎ６）の電圧が高グレイレベルのＢ基準ガンマ電圧（ＶＨ＿Ｂ）に使用される。

即ち、従来のガンマ電圧源（２６）は、データ・ドライバ（２４）にＲセル、Ｇセル及びＢセルのそれぞれに対応する基準ガンマ電圧を、互いに異ならせて供給することによって、Ｒセル、Ｇセル及びＢセルのホワイト・バランスを合わせている。一方、ガンマ電圧源（２６）は、外部環境に対応して互いに異なる輝度の光が発生できるように、図３のように、Ｒガンマ電圧源（３２）、Ｇガンマ電圧源（３４）及びＢガンマ電圧源（３６）を複数備える。

例えば、ガンマ電圧源（２６）を、夜、昼及び外部環境に対応して三つのモードの基準ガンマ電圧が供給することができるように、Ｒガンマ電圧源（３２）、Ｇガンマ電圧源（３４）及びＢガンマ電圧源（３６）を、それぞれ三つずつ備えることができる。この場合、ガンマ電圧源（２６）に含まれる総抵抗の個数は、２７個に増加するしかない。

データ集積回路（３０）は、ガンマ電圧源（２６）から供給される基準ガンマ電圧を、表現可能のグラデーションレベルに分圧し、各グラデーションに対応するアナログデータを発生する。このために、データ集積回路（３０）は、図４のように、シフト・レジスタ（４０）、第１ラッチ・アレイ（４２）、第２ラッチ・アレイ（４４）、デジタル−アナログ変換器（Digital Analog Converter、以下「ＤＡＣ」という）（４６）及び出力アレイ（４８）を備える。

シフト・レジスタ部（４０）は、スタート・パルスをシフト・クロックにしたがってシフトさせながら、データのサンプリングのためのサンプリング信号を発生する。

第１ラッチ・アレイ（４２）は、第１Ｒラッチ・アレイ（４２ａ）、第１Ｇラッチ・アレイ（４２ｂ）及び第１Ｂラッチ・アレイ（４２ｃ）を備える。第１Ｒラッチ・アレイ（４２ａ）は、シフト・レジスタ（４０）から供給されるサンプリング信号にしたがってＲデータをサンプリングし、そのＲデータを一時貯蔵する。第１Ｇラッチ・アレイ（４２ｂ）は、シフト・レジスタ（４０）から供給されるサンプリング信号にしたがってＧデータをサンプリングし、そのＧデータを一時貯蔵する。第１Ｂラッチ・アレイ（４２ｃ）は、シフト・レジスタ（４０）から供給されるサンプリング信号にしたがってＢデータをサンプリングし、そのＢデータを一時貯蔵する。

第２ラッチ・アレイ（４４）は、第１ラッチ・アレイ（４２）からのデータを、出力イネーブル信号に応答してＤＡＣ（４６）に供給する。このために、第２ラッチ・アレイ（４４）は、第２Ｒラッチ・アレイ（４４ａ）、第２Ｇラッチ・アレイ（４４ｂ）及び第２Ｂラッチ・アレイ（４４ｃ）を備える。第２Ｒラッチ・アレイ（４４ａ）は、第１Ｒラッチ・アレイ（４２ａ）からのデータを、出力イネーブル信号に応答してＤＡＣ（４６）に供給する。第２Ｇラッチ・アレイ（４４ｂ）は、第１Ｇラッチ・アレイ（４２ｂ）からのデータを、出力イネーブル信号に応答してＤＡＣ（４６）に供給する。第２Ｂラッチ・アレイ（４４ｃ）は、第１Ｂラッチ・アレイ（４２ｃ）からのデータを、出力イネーブル信号に応答してＤＡＣ（４６）に供給する。

ＤＡＣ（４６）は、第２ラッチ・アレイ（４４）からのデータをアナログデータに変換し、変換されたデータを基準ガンマ電圧（ＶＨ＿Ｒ、 ＶＬ＿Ｒ、ＶＨ＿Ｇ、ＶＬ＿Ｇ、ＶＨ＿Ｂ、ＶＬ＿Ｂ）を使用して、出力アレイ（４８）に出力する。このため、ＤＡＣ（４６）は 、Ｒ ＤＡＣ（４６ａ）、Ｇ ＤＡＣ（４６ｂ）及びＢ ＤＡＣ（４６ｃ）を備える。

Ｒ ＤＡＣ（４６ａ）は、ガンマ電圧源（２６）から、低グレイレベルのＲ基準ガンマ電圧（ＶＨ＿Ｒ）及び高グレイレベルのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を供給される。そして、Ｒ ＤＡＣ（４６ａ）は、低グレイレベルのＲ基準ガンマ電圧（ＶＨ＿Ｒ）及び高グレイレベルのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を使用して、多数のガンマ電圧を発生する。例えば、Ｒ ＤＡＣ（４６ａ）は、６ｂｉｔの入力データと仮定して、６４個のアナログガンマ電圧を発生する。そして、Ｒ・ＤＡＣ（４６ａ）は、第２ Ｒラッチアレイ（４４ａ）からのデジタルデータに対応するアナログガンマ電圧を、データライン（ＤＬ）に供給されるアナログデータとして選択する。

Ｇ ＤＡＣ（４６ｂ）は、ガンマ電圧源（２６）から、低グレイレベルのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グレイレベルのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を供給される。そして、Ｇ ＤＡＣ（４６ｂ）は、低グレイレベルのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グレイレベルのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を使用して、多数のガンマ電圧を発生する。例えば、Ｇ ＤＡＣ（４６ｂ）は、６ｂｉｔの入力データと仮定して、６４個のアナログガンマ電圧を発生する。そして、Ｇ ＤＡＣ（４６ｂ）は、第２ Ｇラッチ部（４４ｂ）からのデジタルデータに対応するアナログガンマ電圧を、データライン（ＤＬ）に供給されるアナログデータとして選択する。

Ｂ ＤＡＣ（４６ｃ）は、ガンマ電圧源（２６）から、低グレイレベルのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グレイレベルのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を供給受ける。そして、Ｂ ＤＡＣ（４６ｃ）は、低グレイレベルのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グレイレベルのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を使用し、多数のガンマ電圧を発生する。例えば、Ｂ ＤＡＣ（４６ｃ）は、６ｂｉｔの入力データと仮定して、６４個のアナログガンマ電圧を発生する。そして、Ｂ ＤＡＣ（４６ｃ）は、第２ Ｂラッチ部（４４ｃ）からのデジタルデータに対応するアナログガンマ電圧を、データライン（ＤＬ）に供給されるアナログデータとして選択する。

出力アレイ（４８）は、ＤＡＣ（４６）から供給されたアナログデータをデータ電極ラインなど（ＤＬ）に供給する。このため、出力アレイ（４８）は、第１出力部（４８ａ）、第２出力部（４８ｂ）及び第３出力部（４８ｃ）を含む。第１出力部（４８ａ）は、Ｒ・ＤＡＣ（４６ａ）からのアナログデータを、Ｒセルにデータを供給するためのデータ電極ライン（ＤＬ）に供給する。第２出力部（４８ｂ）は、Ｇ ＤＡＣ（４６ｂ）からのアナログデータを、Ｇセルにデータを供給するためのデータ電極ライン（ＤＬ）に供給する。第３出力部（４８ｃ）は、Ｂ ＤＡＣ（４６ｃ）からのアナログデータを、Ｂセルにデータを供給するためのデータ電極ライン（ＤＬ）に供給する。

結果的に、ガンマ電圧源（２６）は、Ｒセル、Ｇセル及びＢセルに対応する互いに異なる基準ガンマ電圧を、データ・ドライバ（２４）に供給し、データ・ドライバ（２４）は、互いに異なる基準ガンマ電圧を使用して、Ｒセル、Ｇセル及びＢセルに供給されるデータ信号を生成する。

しかし、従来のＥＬ表示装置は、製造工程上の偏差などによって、ＥＬ表示パネル（２０）の間に輝度の偏差が発生することがあった。いいかえれば、同一のデータが、ＥＬ表示パネル（２０）によって輝度が異なってくることがある。このような輝度の偏差を減らすために、従来、ガンマ電圧源（２６）に含まれる抵抗の抵抗値を調節し、ＥＬ表示パネル（２０）の間の輝度偏差を減らすように制御されている。しかし、抵抗の抵抗値で輝度偏差が補償されると、その抵抗値の最適化に必要な調整の時間または抵抗の交替時間によって、工程時間が延びるようになり、抵抗値の調節だけで正確な輝度の偏差を補償することは不可能である。

データ集積回路（３０）は、図５のようにＣＯＦ（Chip on Film）（５０）に実装されており、ガンマ電圧源２６はＣＯＦ（５０）に実装が困難な多くの抵抗によって、ＦＰＣ（Flexible Printed Circuit）（５２）に実装されている。このようにガンマ電圧の供給部（２６）の多くの抵抗のため、ＦＰＣの設計マージンを確保することが難しい。ＦＰＣ（５２）の一側の端子は、ＣＯＦ（５０）に接続され、他側端子は図示されない印刷回路基板（ＰＣＢ）に接続される。このような ＦＰＣ（５２）とＣＯＦ（５０）によると、従来のＥＬ表示装置は、前記ＦＰＣ（５２）によって製造費用が高くなり、ＦＰＣ（５２）とＣＯＦ（５０）の配置のための時間が必要となる。

従って、本発明の目的は、工程時間を短縮すると共に、製造費用を節減することができるようにしたエレクトロ・ルミネセンス表示装置を提供することである。

前記目的を達成するために、本発明に係るエレクトロ−ルミネセンス表示装置は、低グラデーションの基準ガンマ電圧及び高グラデーションの基準ガンマ電圧を生成するために、それぞれ三つ以上のデジタル−アナログ変換器を含む赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部と、前記低グラデーション及び高グラデーションの基準ガンマ電圧を使用して、アナログデータ信号を生成するための少なくとも一つ以上の集積回路と、を備え、前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、自分に供給される電圧を分圧してｉ（ｉは自然数）個の電圧レベルを生成し、第１制御データのビットに対応して前記ｉ個の電圧レベルの中のいずれか一つの電圧を、前記低グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第１デジタル−アナログ変換器と、自分に供給される電圧を分圧して、ｊ（ｊはｉより小さい自然数）個の電圧レベルを生成し、前記ｊ個の電圧レベルの中の互に隣接した二つの電圧レベルを、第２制御データに従って出力するための第２デジタル−アナログ変換器と、前記第２デジタル−アナログ変換器から二つの電圧レベルを受けて、前記二つの電圧レベルをｊ個の電圧レベルに分圧し、第３制御データのビットに対応して前記分圧されたｊ個の電圧レベルの中のいずれか一つの電圧を、前記高グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第３デジタル−アナログ変換器と、を備えることを特徴とする。

本発明によるエレクトロ・ルミネセンス表示装置によると、レジスタに貯蔵される制御データを使用して基準ガンマ電圧を調節することができるために、グラデーション表現能力が向上する。また、表示パネル間の輝度の偏差を短い時間の間に補償することができて、ガンマ調整の時間と工程時間を短縮させることができる。

以下、図６乃至図２５を参照して本発明の好ましい実施形態を説明する。
図６は、本発明の第１実施形態によるＥＬ表示装置を示す図面である。この実施形態では、データ・ドライバ（６４）に少なくとも二つ以上のデータ集積回路（６６）が実装されていると仮定する。

図６を参照すると、本発明の第１実施形態によるＥＬ表示装置は、スキャン電極ライン（ＳＬ）とデータ電極ライン（ＤＬ）の交差部毎に配列されたＥＬセル（７０）を含むＥＬ表示パネル（６０）と、スキャン電極ライン（ＳＬ）を駆動するためのスキャン・ドライバ（６２）と、データ電極ライン（ＤＬ）を駆動するためのデータ・ドライバ（６４）とを備える。

ＥＬセル（７０）のそれぞれは、スキャン電極ライン（ＳＬ）にスキャンパルスが印可される際に選択されて、データ電極ライン（ＤＬ）に供給されるデータ信号に相応する光を発生する。即ち、 ＥＬセル（７０）のそれぞれでデータ信号に相応する所定の光を発生するので、ＥＬ表示パネル（６０）で所定の画像が表示される。

スキャン・ドライバ（６２）は、多数のスキャン電極ライン（ＳＬ）にスキャンパルスを順次に供給する。

データ・ドライバ（６４）は、多数のデータ集積回路（６６）及びガンマ生成部（電圧源）（１００）とを含む。

データ集積回路（６６）は、図４のように構成されており、ガンマ生成部（１００）から供給される基準ガンマ電圧を多数の電圧レベルに分圧してデータ信号を生成し、生成されたデータ信号をデータ電極ライン（ＤＬ）に供給する。言いかえれば、データのビット数に対応する電圧レベルを選択してデータ信号を生成し、生成されたデータ信号をスキャンパルスに同期するように供給する。

ガンマ生成部（１００）は、データ集積回路（６６）に基準ガンマ電圧を供給する。このために、ガンマ生成部（１００）は、Ｒ基準ガンマ生成部（電圧源）（６８Ｒ）、Ｇ基準ガンマ生成部（電圧源）（６８Ｇ）及びＢ基準ガンマ生成部（電圧源）（６８Ｂ）を備える。

Ｒ基準ガンマ生成部（６８Ｒ）は、低グラデーション（低グレイレベルともいう）のＲ基準ガンマ電圧（ＶＨ＿Ｒ）及び高グラデーション（高グレイレベルともいう）のＲ基準ガンマ電圧（ＶＬ＿Ｒ）を生成し、データ集積回路（６６）に供給する。Ｇ基準ガンマ生成部（６８Ｇ）は、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成し、データ集積回路（６６）に供給する。Ｂ基準ガンマ生成部（６８Ｂ）は、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成してデータ集積回路（６６）に供給する。

このために、Ｒ基準ガンマ生成部（６８Ｒ）は、図７Ａのように、抵抗部（８０，８２）、ＤＡＣ（８４，８６）及びレジスタ（８８）を備える。

抵抗部（８０，８２）は、第１抵抗部（８０）及び第２抵抗部（８２）を備える。第１抵抗部（８０）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に設置される分圧抵抗（ｒ＿Ｒ１＿Ｈ、ｒ＿Ｒ２＿Ｈ、ｒ＿Ｒ３＿Ｈ）を備える。分圧抵抗（ｒ＿Ｒ１＿Ｈ、ｒ＿Ｒ２＿Ｈ、ｒ＿Ｒ３＿Ｈ）によって分圧された第１及び第２電圧は、ＤＡＣ（８４）に供給される。第２抵抗部（８２）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に設置される分圧抵抗（ｒ＿Ｒ１＿Ｌ、ｒ＿Ｒ２＿Ｌ、ｒ＿Ｒ３＿Ｌ）を備える。分圧抵抗（ｒ＿Ｒ１＿Ｌ、ｒ＿Ｒ２＿Ｌ、ｒ＿Ｒ３＿Ｌ）によって分圧された第３及び第４電圧は、ＤＡＣ（８６）に供給される。

ＤＡＣ（８４，８６）は、第１ＤＡＣ（８４）及び第２ＤＡＣ（８６）を備える。第１ＤＡＣ（８４）は、第１電圧及び第２電圧を多数の電圧レベルに分圧する。例えば、レジスタ（８８）からｉ（ｉは自然数）ビットが入力されると、第１及び第２電圧は２ⁱ個に電圧レベルに分圧される。そして、第１ＤＡＣ（８４）は、レジスタ（８８）から供給される制御データのビット数に対応して、分圧された多数の電圧レベルの中のいずれか一つの電圧を、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）としてデータ集積回路（６６）に供給する。

第２ＤＡＣ（８６）は、 第３電圧及び第４電圧を多数の電圧レベルに分圧する。例えば、レジスタ（８８）からｉ（ｉは自然数）ビットが入力されると、第１及び第２電圧は２ⁱ個に電圧レベルに分圧される。そして、第２ＤＡＣ（８６）は、レジスタ（８８）から供給される制御データのビット数に対応して、分圧された多数の電圧レベルの中のいずれか一つの電圧を、高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）としてデータ集積回路（６６）に供給する。

第１ＤＡＣ（８４）及び第２ＤＡＣ（８６）のそれぞれの出力電圧値を制御するために、レジスタ（８８）には、ｉビッドの制御データが貯蔵される。いいかえれば、レジスタ（８８）の第１制御データは、第１ＤＡＣ（８４）に供給され、第１ＤＡＣ（８４）を制御する。そして、レジスタ（８８）の第２制御データは、第２ＤＡＣ（８６）に供給され、第２ＤＡＣ（８６）を制御する。ここで、レジスタ（８８）に入力される第１及び第２制御データのビット数は、使用者によって決定される。例えば、レジスタ（８８）には、ＥＬ表示パネル（６０）間に発生する輝度の偏差を補償することができる制御データ値を、貯蔵することができる。

これを詳細に説明すると、ＥＬ表示パネル（６０）間に輝度の偏差が存在する際に、使用者はレジスタ（８８）に貯蔵される第１及び第２データ値を調整することによって、ＥＬ表示パネル（６０）間の輝度偏差を補償することができる。

レジスタ（８８）の入力段には、図示しないモード制御部が設置されている。レジスタ（８８）は、そのモード制御部から第１及び第２制御データの供給を受けて、第１及び第２ＤＡＣ（８４，８６）の出力値を制御することによって、外部環境（例えば、昼、夜、雨、雪など）に対応する適切な輝度の画像が表示されるように制御することができる。

一方、本発明ではＧガンマ生成部（６８Ｇ）及びＢガンマ生成部（６８Ｂ）は、図７Ｂ及び図７Ｃのように構成される。Ｇガンマ生成部（６８Ｇ）及びＢガンマ生成部（６８Ｂ）に含まれるレジスタ（８８）に貯蔵される値は、Ｒセル、Ｇセル及びＢセルのホワイト・バランスが均一になるように設定される。動作過程は前述したＲガンマ生成部（６８Ｒ）と実質的に同一であるので、詳細な説明は省略する。

ガンマ生成部（１００）は、図３に示される従来のガンマ電圧供給部（２６）より、抵抗の数は少ない。従って、本発明のガンマ生成部（１００）は、図８に示されるように、データ集積回路（６６）と共にＣＯＦ（１０２）に実装することができる。このようにデータ集積回路（６６）と共にＣＯＦ（１０２）に実装されると、製造費用を節減することができる。

図９は本発明の第２実施形態によるＥＬ表示装置を示した図面である。この実施形態では、データ・ドライバ（６４）に一つのデータ集積回路（２００）が実装されるものと仮定する。図９において、図６と同一の構成に対しては同一の図面符号をつけてそれに対する詳細な説明を省略する。

図９を参照すると、本発明の第２実施形態によるＥＬ表示装置は、スキャン電極ライン（ＳＬ）とデータ電極ライン（ＤＬ）の交差部毎に配列されたＥＬセル（７０）を含むＥＬ表示パネル（６０）と、スキャン電極ライン（ＳＬ）を駆動するためのスキャン・ドライバ（６２）と、データ電極ライン（ＤＬ）を駆動するためのデータ・ドライバ（６４）を備える。

ＥＬセル（７０）のそれぞれは、スキャン電極ライン（ＳＬ）にスキャンパルスが印可される際に選択され、データ電極ライン（ＤＬ）に供給されるデータ信号に相応する光を発生する。即ち、 ＥＬセル（７０）のそれぞれでデータ信号に相応して、所定の光を発生するので、ＥＬ表示パネル（６０）で所定の画像が表示される。

スキャン・ドライバ（６２）は、多数のスキャン電極ライン（ＳＬ）に、スキャンパルスを順次に供給する。

データ・ドライバ（６４）は、一つのデータ集積回路（２００）を備える。データ集積回路（２００）には、基準ガンマ生成部（１００）が内蔵されている。そしてその他の構成は図４のように構成される。

基準ガンマ生成部（１００）は、Ｒ基準ガンマ生成部（６８Ｒ）、Ｇ基準ガンマ生成部（６８Ｇ）及びＢ基準ガンマ生成部（６８Ｂ）を備える。Ｒ基準ガンマ生成部（６８Ｒ）は、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）及び高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を生成し、Ｒ ＤＡＣ（２００ａ）に供給する。Ｇ基準ガンマ生成部（６８Ｇ）は、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成し、ＧＤＡＣ（２００ｂ）に供給する。Ｂ基準ガンマ生成部（６８Ｂ）は、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成し、Ｂ ＤＡＣ（２００ｃ）に供給する。

ここで、Ｒ基準ガンマ生成部（６８Ｒ）、Ｇ基準ガンマ生成部（６８Ｇ）及びＢ基準ガンマ生成部（６８Ｂ）のそれぞれの構成は、図７Ａ乃至図７Ｃと同一であるので詳細な動作の説明を省略する。

この第２実施形態は第１実施形態と異なり、ガンマ生成部（１００）が集積回路（２００）の内部に集積される。このようにガンマ生成部（１００）がデータ集積回路（２００）の内部に集積されると、データ集積回路とガンマ生成部が分離される場合に比べて実装時間が短縮される。

図１０は、本発明の第３実施形態によるＥＬ表示装置を示した図面である。
図１０を参照すると、本発明の実施形態によるＥＬ表示装置は、スキャン電極ライン（ＳＬ）とデータ電極ライン（ＤＬ）の交差部毎に配列されたＥＬセル（１７０）を含むＥＬ表示パネル（１６０）と、スキャン電極ライン（ＳＬ）を駆動するためのスキャン・ドライバ（１６２）と、データ電極ライン（ＤＬ）を駆動するためのデータ・ドライバ（１６４）にガンマ生成電圧を供給するためのガンマ生成電圧の供給部（１７２）を備える。

ＥＬセル（７０）のそれぞれは、スキャン電極ライン（ＳＬ）にスキャンパルスが印可される際に選択され、データ電極ライン（ＤＬ）に供給されるデータ信号に相応して光を発生する。即ち、 ＥＬセル（１７０）のそれぞれでデータ信号に相応して所定の光を発生するので、ＥＬ表示パネル（１６０）ではデータ信号に対応する所定の画像が表示される。

スキャン・ドライバ（１６２）は、多数のスキャン電極ライン（ＳＬ）にスキャンパルスを順次に供給する。

ガンマ生成電圧源（１７２）は、データ・ドライバ（１６４）で基準ガンマ電圧が生成されるように、多数のガンマ生成電圧をデータ・ドライバ（１６４）に供給する。ここで、Ｒセル，Ｇセル，Ｂセル別に、互いに異なる基準ガンマ電圧が生成されるように、図１１のようにＲガンマ生成の電圧部（１１０）、Ｇガンマ生成の電圧部（１１２）及びＢガンマ生成の電圧部（１１４）とを備える。それぞれのガンマ生成の電圧部（１１０，１１２，１１４）は、供給電圧源（ＶＤＤ）の電圧を分圧するために、分圧する抵抗で構成されている。

Ｒガンマ生成の電圧部（１１０）は、低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）を生成するための、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に設けられる二つの第１分圧抵抗（ｒ＿Ｒ１＿Ｈ，ｒ＿Ｒ２＿Ｈ）を備え、高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）を生成するための、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に設けられる二つの第２分圧抵抗（ｒ＿Ｒ１＿Ｌ，ｒ＿Ｒ２＿Ｌ）を備える。同じく、Ｇガンマ生成の電圧部（１１２）は、第１分圧抵抗（ｒ＿Ｇ１＿Ｈ，ｒ＿Ｇ２＿Ｈ）及び第２分圧抵抗（ｒ＿Ｇ１＿Ｌ，ｒ＿Ｇ２＿Ｌ）で構成され、低グラデーションのＧガンマ生成電圧（ＶＨＬ＿Ｇ）及び高グラデーションのＧガンマ生成電圧（ＶＬＬ＿Ｇ）を生成する。そして、Ｂガンマ生成の電圧部（１１４）は、第１分圧抵抗（ｒ＿Ｂ１＿Ｈ，ｒ＿Ｂ２＿Ｈ）及び第２分圧抵抗（ｒ＿Ｂ１＿Ｌ，ｒ＿Ｂ２＿Ｌ）で構成され、低グラデーションのＢガンマ生成電圧（ＶＨＬ＿Ｂ）及び高グラデーションのＢガンマ生成電圧（ＶＬＬ＿Ｂ）を生成する。

データ・ドライバ（１６４）は、基準ガンマ電圧源（１１００）及び多数のデータ集積回路（１６６）を備える。データ集積回路（１６６）は、図４のように構成され、基準ガンマ電圧源（１１００）から供給される基準ガンマ電圧を多数の電圧レベルに分圧してデータ信号を生成し、生成されたデータ信号をデータ電極ライン（ＤＬ）に供給する。

基準ガンマ電圧源（１１００）は、ガンマ生成電圧電圧源（１７２）から供給されるガンマ生成電圧を使用して基準ガンマ電圧を生成する。このために、基準ガンマ電圧源（生成部）（１１００）は、Ｒ基準ガンマ生成部（１６８Ｒ，２６８Ｒ）、Ｇ基準ガンマ生成部（１６８Ｇ，２６８Ｇ）及びＢ基準ガンマ生成部（１６８Ｂ，２６８Ｂ）を備える。

図１０は、基準ガンマの生成部（１１００）の第１実施形態を示す。
Ｒ基準ガンマ生成部（１６８Ｒ）は、低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）及び高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）を使用して、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）及び高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を生成する。

Ｇ基準ガンマ生成部（１６８Ｇ）は、低グラデーションのＧガンマ生成電圧（ＶＨＬ＿Ｇ）及び高グラデーションのＧガンマ生成電圧（ＶＬＬ＿Ｇ）を使用して、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。

Ｂ基準ガンマ生成部（１６８Ｂ）は、低グラデーションのＢガンマ生成電圧（ＶＨＬ＿Ｂ）及び高グラデーションのＢガンマ生成電圧（ＶＬＬ＿Ｂ）を使用して、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。

Ｒ基準ガンマ生成部（１６８Ｒ）、Ｇ基準ガンマ生成部（１６８Ｇ）及びＢ基準ガンマ生成部（１６８Ｂ）は、異なる抵抗値、異なるレジスタ内の制御データ値を有するが、実質的に同一の回路構成を有する。 Ｒ基準ガンマ生成部（１６８Ｒ）を中心に基準ガンマ生成部（１６８Ｒ、１６８Ｇ、１６８Ｂ）の動作を説明する。
Ｒ基準ガンマ生成部（１６８Ｒ）は、図１２のように第１ＤＡＣ（１８４）、第２ＤＡＣ（１８６）及びレジスタ（１８８）を備える。

第１ＤＡＣ（１８４）は、外部から第１基準電圧（ＶＨ）の供給を受け、Ｒガンマ生成電圧部（１１０）から低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）の供給を受ける。ここで、第１基準電圧（ＶＨ）は、低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）より高い電圧である。第１ＤＡＣ（１８４）は、ｉ（ｉは自然数）ビットで構成され、第１基準電圧（ＶＨ）及び低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）を、２ⁱ個の電圧レベルに分圧される。そして、第１ＤＡＣ（１８４）はレジスタ（１８８）から供給される第１制御データのビット数に対応し、多数の電圧などの中のいずれか一つの電圧を低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）としてデータ集積回路など（６６）に供給する。

第２ＤＡＣ（１８６）は、外部から第２基準電圧（ＶＬ）の供給を受け、Ｒガンマ生成電圧部（１００）から高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）の供給を受ける。ここで、第２基準電圧（ＶＬ）は、第1基準電圧ＶＨと、高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）との間の電圧である。この第２ＤＡＣ（１８６）は、ｊ（ｊ＞ｉ、ｊは自然数）ビットで構成され、第２基準電圧（ＶＬ）及び高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）を２ⁱ個の電圧レベルに分圧する。そして、第２ＤＡＣ（１８６）は、レジスタ（１８８）から供給される第２制御データのビットに対応し、多数の電圧などの中のいずれか一つの電圧を高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）にデータ集積回路（１６６）として供給する。

一方、本発明では、第２ＤＡＣ（１８６）は第１ＤＡＣ（１８４）より多い電圧レベルを有するように構成される。いいかえれば、第２ＤＡＣ（１８６）は、２ⁱ個の電圧レベルの基準ガンマ電圧の中のいずれか一つを出力するのに比べて、第１ＤＡＣ（１８４）はこれより小さ２ⁱ個の電圧レベルの基準ガンマ電圧の中のいずれか一つを出力する。このように第２ＤＡＣ（１８６）が、より多くの電圧レベルの基準ガンマ電圧の中で、基準ガンマ電圧を選択するために、本発明は高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を、従来に比べて更に細密に調整することができ、したがって表示パネル（１６０）の間の輝度偏差を最小化することができる。

これを詳細に説明すると、表示パネル（１６０）の輝度は、図１３のように表わされる。即ち、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）が供給される際にブラックが表示されて、高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）が供給される際にホワイトが表示される。ここで、低グラデーション間の輝度差は、肉眼で容易に区分できないために、ガンマ基準電圧を所定値ずつ調整することによって、表示パネル（１６０）の間のブラック輝度を類似に調整することが、比較的、容易である。これに比べて、高グラデーションの間の輝度差は肉眼に容易にわかるので、ガンマ基準電圧を多くの電圧レベルに分割して、その中のいずれか一つを選択することで、表示パネル（１６０）の間のホワイト輝度を類似に設定することができる。

実験結果によると、低グラデーションの輝度を表示パネル（１６０）の間で類似に設定するためには、大略３Ｖの範囲でガンマ電圧を調整すべきである。例えば、第１基準電圧（ＶＨ）：１４Ｖ、Ｒガンマ生成電圧（ＶＨＬ＿Ｒ）：１１Ｖにそれぞれ設定され、その第１基準電圧（ＶＨ）とＲガンマ生成電圧（ＶＨＬ＿Ｒ）の間の電圧は大略０．２Ｖの電圧に細分化されれば、低グラデーションの輝度差が表示パネル（１６０）の間で類似に設定することができる。ここで、第１ＤＡＣ（１８４）が４ｂｉｔに設定されると、３Ｖ電圧は大略０．１８７５Ｖの電圧差を有するように細分化され、低グラデーションの輝度を多数の表示パネル（１６０）の間で類似、または同一に設定することができる。

また、高グラデーションの輝度を表示パネル（１６０）の間で類似に設定するためには、大略５Ｖの範囲で電圧値を調整すべきである。例えば、 第２基準電圧（ＶＬ）：６Ｖ、Ｒガンマ生成電圧（ＶＬＬ＿Ｒ）：１Ｖにそれぞれ設定して、その第２基準電圧（ＶＬ）とＲガンマ生成電圧（ＶＬＬ＿Ｒ）の間の電圧は、大略０．１Ｖの電圧値に細分化されれば、高グラデーションの輝度差が表示パネル（１６０）の間で類似に設定することができる。ここで、第２ＤＡＣ（１８６）が６ｂｉｔに設定されると、５Ｖ電圧は大略０．０７８１２５Ｖの電圧差を有するように細分化され、高グラデーションの輝度が多数の表示パネル（１６０）の間で類似、または同一に設定することができる。

レジスタ（１８８）には、ｉビッドの第１制御データが貯蔵されて、第１ＤＡＣ（１８４）の出力電圧値を制御する。そして、レジスタ（１８８）には、ｊビットの 第２制御データが貯蔵されて、第２ＤＡＣ（１８６）の出力電圧値を制御する。ここで、レジスタ（１８８）に入力される第１及び第２制御データのビット数は、使用者によって決定される。例えば、レジスタ（１８８）には、ＥＬ表示パネル（６０）の間に発生される輝度偏差を補償することができる第１及び第２制御データ値が貯蔵される。 ＥＬ表示パネル（１６０）の間に輝度偏差が発生する際に、使用者はレジスタ（１８８）に入力される第１及び第２データ値を調整することでＥＬ表示パネル（６０）の間の輝度偏差を補償することができる。

また、レジスタ（１８８）の入力段には、図示しないモード制御部が設置されて、レジスタ（１８８）はモード制御部から第１及び第２制御データの供給を受けて、第１及び第２ＤＡＣ（１８４，１８６）の出力を制御することによって、外部環境（例えば、昼、夜、雨、雪など）に対応する適切な輝度の画像が表示されるように制御することができる。

Ｇ基準ガンマの生成部（１６８Ｇ）及びＢ基準ガンマの生成部（１６８Ｂ）に含まれるレジスタ（１８８）に貯蔵される値は、Ｂセル、Ｇセル及びＢセルのホワイト・バランスが均一になるように設定される。

一方、本発明のガンマ生成電圧源（１７２）は、多様な方法で実現できる。例えば、ガンマ生成電圧源（１７２）は、図１４のように構成されることができる。図１４を参照すると、Ｒガンマ生成電圧部（１９０）は、供給電圧源（ＶＤＤ）と接地電圧源（ＧＮＤ）の間に直列に接続された第１分圧抵抗（ｒ＿Ｒ１＿Ｈ、ｒ＿Ｒ２＿Ｈ、ｒ＿Ｒ３＿Ｈ）及び第２分圧抵抗（ｒ＿Ｒ１＿Ｌ、ｒ＿Ｒ２＿Ｌ、ｒ＿Ｒ３＿Ｌ）を備える。第１及び第２分圧抵抗のそれぞれは、三つの抵抗を含む。このＲガンマ生成電圧部（１９０）を図１２のＲガンマ生成の電圧部（１１０）と比べると、図１２に示されたＲガンマ生成の電圧部（１１０）は第１及び第２分圧抵抗のそれぞれが、二つの抵抗を含めて低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）及び高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）を生成するのに比べて、図１４の Ｒガンマ生成電圧部（１９０）は、第１及び第２分圧抵抗のそれぞれが、三つの抵抗を含めて第１基準電圧（ＶＨ）、低グラデーションのＲガンマ生成電圧（ＶＨＬ＿Ｒ）、第２基準電圧（ＶＬ）及び高グラデーションのＲガンマ生成電圧（ＶＬＬ＿Ｒ）を生成する。

即ち、図１４の Ｒガンマ生成電圧部（１９０）は、第１基準電圧（ＶＨ）を付加して生成し、第１ＤＡＣ（１８４）に供給すると共に、第２基準電圧（ＶＬ）を付加して生成し、第２ＤＡＣ（１８６）に供給する。このように、Ｒガンマ生成電圧部（１９０）で第１基準電圧（ＶＨ）及び第２基準電圧（ＶＬ）が付加されて生成されると、表示パネル（１６０）の輝度をよりたやすく制御することができる長所がある。

そして、本発明では図１５のようにデータ・ドライバ（１６４）が、一つのデータ集積回路（１２００）を含む。基準ガンマ生成部（１１００）は、データ集積回路（１２００）の内部に集積される。ここで、Ｒ基準ガンマ生成部（１６８Ｒ）は、低グラデーションのＲガンマ電圧（ＶＨ＿Ｒ）及び高グラデーションのＲガンマ電圧（ＶＬ＿Ｒ）を生成し、Ｒ ＤＡＣ（１２００ａ）に供給する。 Ｇ基準ガンマ生成部（１６８Ｇ）は、低グラデーションのＧガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧガンマ電圧（ＶＬ＿Ｇ）を生成し、Ｇ ＤＡＣ（１２００ｂ）に供給する。Ｂ基準ガンマ生成部（１６８Ｂ）は、低グラデーションのＢガンマ電圧（ＶＨ＿Ｂ）及び高グラデーションのＢガンマ電圧（ＶＬ＿Ｂ）を生成してＢ ＤＡＣ（１２００ｃ）に供給する。

Ｒ基準ガンマ生成部（１６８Ｒ）、Ｇ基準ガンマ生成部（１６８Ｇ）及びＢ基準ガンマ生成部（１６８Ｂ）のそれぞれの構成は、図１２の実施形態と実質的に同一である。

このようにガンマ生成部（１１００）が、データ集積回路（１２００）内部に集積されると、実装時間が短縮される付加的な効果が得られる。

図１６はガンマ生成電圧源（１７２）の異なる実施形態を表す。
図１６を参照すると、ガンマ電圧源（１７２）は、データ・ドライバ（１６４）で基準ガンマ電圧が生成されることができるように、多数のガンマ生成電圧をデータ・ドライバ（１６４）に供給する。
このガンマ生成電圧源（１７２）は、Ｒセル，Ｇセル及びＢセル別に相異なる基準ガンマ電圧が生成されるように、Ｒガンマ生成電圧部（２１１０）、Ｇガンマ生成電圧部（２１１２）及びＢガンマ生成電圧部（２１１４）を備える。ここで、それぞれのガンマ生成電圧部（２１１０，２１１２，２１１４）は、多数の分圧抵抗で構成され、供給電圧源（ＶＤＤ）の電圧を分圧する。

Ｒガンマ生成電圧部（２１１０）は、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）が生成されるように、第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）をデータ・ドライバ（６４）に供給し、さらに、高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）が生成されるように、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）をデータ・ドライバ（１６４）に供給する。ここで、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）は、第１ガンマ生成電圧（Ｖ１）より低い電圧値を有する。

Ｇガンマ生成電圧部（２１１２）は、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）が生成されるように、第５ガンマ生成電圧（Ｖ５）及び第６ガンマ生成電圧（Ｖ６）をデータ・ドライバ（１６４）に供給し、さらに、低グラデーションの Ｇ基準ガンマ電圧（ＶＬ＿Ｇ）が生成されるように、第７ガンマ生成電圧（Ｖ７）及び第８ガンマ生成電圧（Ｖ８）をデータ・ドライバ（１６４）に供給する。ここで、第７ガンマ生成電圧（Ｖ７）及び第８ガンマ生成電圧（Ｖ８）は、第５ガンマ生成電圧（Ｖ５）より低い電圧値を有する。

Ｂガンマ生成電圧部（２１１４）は、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）が生成されるように、第９ガンマ生成電圧（Ｖ９）及び第１０ガンマ生成電圧（Ｖ１０）をデータ・ドライバ（１６４）に供給し、さらに、低グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）が生成されるように、第１１ガンマ生成電圧（Ｖ１１）及び第１２ガンマ生成電圧（Ｖ１２）を、データ・ドライバ（１６４）に供給する。ここで、第１１ガンマ生成電圧（Ｖ１１）及び第１２ガンマ生成電圧（Ｖ１２）は、第９ガンマ生成電圧（Ｖ９）より低い電圧値を有する。

図１０に示された基準ガンマ生成部（１１００）の第２実施形態は、図１７Ａ乃至図１７Ｃに示される。
基準ガンマ生成部（１１００）は、Ｒ基準ガンマ生成部（２６８Ｒ）、Ｇ基準ガンマ生成部（２６８Ｇ）及びＢ基準ガンマ生成部（２６８Ｂ）を備える。
Ｒ基準ガンマ生成部（２６８Ｒ）は、第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を使用して低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）を生成し、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を使用して高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）を生成する。

Ｇ基準ガンマ生成部（２６８Ｇ）は、第５ガンマ生成電圧（Ｖ５）及び第６ガンマ生成電圧（Ｖ６）を使用して低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）を生成し、第７ガンマ生成電圧（Ｖ７）及び第８ガンマ生成電圧（Ｖ８）を使用して高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。

Ｂ基準ガンマ生成部（２６８Ｂ）は、第９ガンマ生成電圧（Ｖ９）及び第１０ガンマ生成電圧（Ｖ１０）を使用して低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）を生成し、第１１ガンマ生成電圧（Ｖ１１）及び第１２ガンマ生成電圧（Ｖ１２）を使用して高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。

Ｒ基準ガンマ生成部（２６８Ｒ）、Ｇ基準ガンマ生成部（２６８Ｇ）及びＢ基準ガンマ生成部（２６８Ｂ）は、実質的に同一の回路構成を有するので Ｒ基準ガンマ生成部（２６８Ｒ）を中心に各基準ガンマ生成部（２６８Ｒ，２６８Ｇ，２６８Ｂ）の動作を説明する。

Ｒ基準ガンマ生成部（３６８Ｒ）は、図１７Ａのように、第１ＤＡＣ（２８４Ｒ）、第２ＤＡＣ（２８６Ｒ）及びレジスタ（１８８）を備える。第１ＤＡＣ（２８４Ｒ）は、ガンマ生成電圧源（１７２）から供給される第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、多数の電圧レベルに分圧する。

第１ＤＡＣ（２８４Ｒ）は、 第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、２ⁱ（ｉは自然数）個の電圧レベルに分圧する。そして、第１ＤＡＣ（２８４Ｒ）は、レジスタ（２８８）から供給されるｉビットの第１制御データに応答して、２ⁱ個の電圧などの中のいずれか一つの電圧を、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）として、データ集積回路など（１６６）に供給する。

第２ＤＡＣ（２８６Ｒ）は、ガンマ生成電圧源（２７２）から供給される第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を、 ２^J （ｊ＞ｉ、ｊは自然数）個の電圧レベルに分圧する。そして、第２ＤＡＣ（２８６Ｒ）は、レジスタ（２８８）から供給されるｊビットの第１制御データに応答して、２^ｊ個の電圧の中のいずれか一つの電圧を、高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）として、データ集積回路（１６６）に供給する。

このように第２ＤＡＣ（２８６Ｒ）は、 第１ＤＡＣ（２８４Ｒ）より多い電圧レベルにガンマ基準電圧を分圧する。換言すれば、第２ＤＡＣ（２８６Ｒ）は２^ｊ個の電圧レベルを有し、第１ＤＡＣ（２８４Ｒ）はこれより小さい２ⁱ個の電圧レベルを有する。このように、第２ＤＡＣ（２８６Ｒ）が多い電圧レベルを有するようになると、高グラデーションのＲガンマ生成電圧（ＶＬ＿Ｒ）を細かく調整することができ、これによって肉眼でグラデーションの差が認識されやすい高グラデーションで、表示パネル（６０）間の輝度偏差を精密に調整することができる。

第１ＤＡＣ（２８４Ｒ）の出力値を制御するために、レジスタ（２８８Ｒ）にはｉビットの第１制御データが貯蔵される。そして、第２ＤＡＣ（２８６Ｒ）の出力値を制御するために、レジスタ（２８８Ｒ）にはｊビットの第２制御データが貯蔵される。ここで、レジスタ（２８８Ｒ）に入力される第１及び第２制御データのビット値は、使用者によって決定される。例えば、レジスタ（２８８Ｒ）には、ＥＬ表示パネル（１６０）間に発生する輝度偏差を補償することができる、第１及び第２制御データが貯蔵される。

図１７ＢのＧ基準ガンマ生成部（２６８Ｒ）は、第５乃至第８ガンマ生成電圧（Ｖ５乃至Ｖ８）を使用し、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。そして、図１７ＣのＢ基準ガンマ生成部（２６８Ｂ）は、第９乃至第１２ガンマ生成電圧（Ｖ９乃至Ｖ１２）を使用し、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿Ｂ）及び高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。

本発明は、レジスタ（２８８Ｒ，２８８Ｇ，２８８Ｂ）に貯蔵される制御データを使用し、基準ガンマ電圧を精密に調節することができるために、表示パネル（６０）の輝度を微細に調整することができる。従って、本発明は、表示パネル間の輝度偏差に能動的に対処することができ、このため工程時間を短縮させることができる。

一方、第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）に貯蔵される制御データのビット数が大きくなると、第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）のサイズが大きくなる問題点が発生される。例えば、第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）は、６４個の相異なる電圧を生成するために、図１８のように６４個の抵抗（Ｒ１乃至Ｒ６４）が含まれるばかりでなく、第２制御データに対応して６４個の電圧レベルの中の、いずれか一つの電圧を出力するためのセレクタ（７１）を備える。

第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）のそれぞれに、６４個の抵抗（Ｒ１乃至Ｒ６４）及び６４個の電圧レベルの中の、いずれか一つの電圧を出力するためのセレクタ（７１）が含まれると、第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）のサイズが大きくなるために回路費用がその分大きくなり、設計の自由度を確保することが難しくなる。特にこのような問題点は、第２ＤＡＣ（２８６Ｒ，２８６Ｇ，２８６Ｂ）をデータ集積回路（２６６）内に集積する際に、より大きくなる。

このような問題点を克服するために、基準ガンマ生成部（１１００）は図１９Ａ乃至図１９Ｃのように構成され、Ｒ基準ガンマ生成部（２６８Ｒ）、Ｇ基準ガンマ生成部（２６８Ｇ）及びＢ基準ガンマ生成部（２６８Ｂ）を備える。Ｒ基準ガンマ生成部（２６８Ｒ）、Ｇ基準ガンマ生成部（２６８Ｇ）及びＢ基準ガンマ生成部（２６８Ｂ）は、実質的に同一な回路構成を有するので、Ｒ基準ガンマ生成部（２６８Ｒ）を中心に、各基準ガンマ生成部（２６８Ｒ，２６８Ｇ，２６８Ｂ）の動作を説明する。

Ｒ基準ガンマ生成部（２６８Ｒ）は、図１９Ａのように、第１ＤＡＣ（２９０Ｒ）、第２ＤＡＣ（２９２Ｒ）及び第３ＤＡＣ（２９４Ｒ）及びレジスタ（２９６Ｒ）を備える。

第１ＤＡＣ（２９０Ｒ）は、ガンマ生成電圧源（１７２）から供給される第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、多数の電圧レベルに分圧する。例えば、第１ＤＡＣ（２９０Ｒ）は 、第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、２ⁱ個の電圧レベルに分圧する。そして、第１ＤＡＣ（２９０Ｒ）は、レジスタ（２８８）から供給される第１制御データのビットに対応して、多数の電圧などの中のいずれか一つの電圧を、低グラデーションのＲ基準ガンマ電圧（ＶＨ＿Ｒ）としてデータ集積回路（１６６）に供給する。

第２ＤＡＣ（２９２Ｒ）は、ガンマ生成電圧源（１７２）から供給される第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を、多数の電圧レベルに分圧する。例えば、第２ＤＡＣ（２９２Ｒ）は、ｊ／２（ｊ＞ｉ、ｊ／２＜ｉ：例えて、 ｊ／２は「３」に設定される）ビットの制御データによって選択可能であるように、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を、２^j/２個の電圧レベルに分圧する。そして、第２ＤＡＣ（２９２Ｒ）は、レジスタ（２９６Ｒ）から供給される第２制御データのビットに対応して、多数の電圧の中の隣接する第１分圧電圧（ＶＬ１）及び第２分圧電圧（ＶＬ２）を、第３ＤＡＣ（２９４Ｒ）に供給する。例えば、図２０のように、第２ＤＡＣ（２９２Ｒ）は、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を８段階の電圧に分圧し、第２制御データに対応して分圧された電圧の中の相互に隣接した電圧を、第１分圧電圧（ＶＬ１）及び第２分圧電圧（ＶＬ２）を第３ＤＡＣ（２９４Ｒ）に供給する。そうすると、第３ＤＡＣ（２９４Ｒ）は、第２ＤＡＣ（２９２Ｒ）から供給される 第１分圧電圧（ＶＬ１）及び第２分圧電圧（ＶＬ２）を、２^j/２個の電圧レベル（８個の電圧レベル）に分圧する。そして、第３ＤＡＣ（２９４Ｒ）は、レジスタ（２９６Ｒ）から供給される第３制御データのビットに対応して、多数の電圧の中のいずれか一つの電圧を、高グラデーションのＲ基準ガンマ電圧（ＶＬ＿Ｒ）としてデータ集積回路（１６６）に供給する。

このように本発明によって、出力電圧が選択可能な第２及び第３ＤＡＣ（９２，９４）を使用して、図１７Ａ乃至図１７Ｃの実施形態に比べて、そのサイズが１／２以下に減少し、設計の自由度をより広く確保することができる。例えば、ｊが６ビットであると仮定すると、第２ＤＡＣ（２９２Ｒ）及び第３ＤＡＣ（２９４Ｒ）のそれぞれには８個の抵抗が含まれる。従って、図１７Ａに示された第２ＤＡＣ（２８６Ｒ）に含まれた６４個の抵抗よりその数が大幅減少し、したがって、そのサイズが小さくなる。

第１ＤＡＣ（２９０Ｒ）の出力値を制御するために、レジスタ（２９６Ｒ）には、ｉビットの第１制御データが貯蔵される。そして、第２ＤＡＣ（２９２Ｒ）及び第３ＤＡＣ（２９４Ｒ）の出力値を制御するために、レジスタ（２９６Ｒ）にはｊ／２ビットの第２及び第３制御データが貯蔵される。ここで、レジスタ（２９６Ｒ）に入力される第１乃至第３制御データのビット値は、ＥＬ表示パネル（１６０）間に発生する輝度偏差を補償することができるように設定される。

図１９ＢのＧ基準ガンマ生成部（２６８Ｇ）は、第５乃至第８ガンマ生成電圧（Ｖ５乃至Ｖ８）を使用して、低グラデーションのＧ基準ガンマ電圧（ＶＨ＿Ｇ）及び高グラデーションのＧ基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。そして図１９ＣのＢ基準ガンマ生成部（２６８Ｂ）は、第９乃至第１２ガンマ生成電圧（Ｖ９乃至Ｖ１２）を使用して、低グラデーションのＢ基準ガンマ電圧（ＶＨ＿）及び高グラデーションのＢ基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。

このような基準ガンマ生成部（２６８Ｒ，２６８Ｇ，２６８Ｂ）を含む基準ガンマ生成部（１１００）は、図１５のようにデータ集積回路（１２００）の内部に集積することができる。また、基準ガンマ生成部（１１００）と共にガンマ生成電圧源（１７２）が、図２１のようにデータ集積回路（１２００）内に集積することができる。図２１において、図面符号「１２００ａ」、「１２００ｂ」、「１２００ｃ」は、それぞれＲ ＤＡＣ、Ｇ ＤＡＣ、Ｂ ＤＡＣを表す。

図２２は、本発明のさらに異なる実施形態によるＥＬ表示装置を表す。
図２２を参照すると、本発明の実施形態によるＥＬ表示装置は、スキャン電極ライン（ＳＬ）とデータ電極ライン（ＤＬ）の交差部毎に配列されたＥＬセル（３７０）を含むＥＬ表示パネル（３６０）と、スキャン電極ライン（ＳＬ）を駆動するためのスキャン・ドライバ（３６２）と、データ電極ライン（ＤＬ）を駆動するためのデータ・ドライバ（３６４）と、ガンマ生成電圧を生成するためのガンマ生成電圧源（３７２）を備える。

ガンマ生成電圧源（３７２）は、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｒ、ＶＨ＿Ｇ、ＶＨ＿Ｂ）を生成して、データ集積回路（３６６）に供給する。そして、ガンマ生成電圧源（３７２）は、高グラデーションの基準ガンマ電圧（ＶＨ＿Ｒ、ＶＨ＿Ｇ、ＶＨ＿Ｂ）を生成されることができるように、多数のガンマ生成電圧をデータ・ドライバ（３６４）に含まれた基準ガンマ生成部（３１００）に供給する。このガンマ生成電圧源（３７２）は、Ｒセル、Ｇセル及びＢセル別に相異なる基準ガンマ電圧（ＶＨ＿Ｒ、ＶＨ＿Ｇ、ＶＨ＿Ｂ）及びガンマ生成電圧が生成されることができるように、図２３のようにＲガンマ生成電圧部（３１１０）、Ｇガンマ生成電圧部（３１１２）及びＢガンマ生成の電圧部（３１１４）を備える。

Ｒガンマ生成電圧部（３１１０）は、基準ガンマ電圧（ＶＨ＿Ｒ）を生成するための第１可変抵抗（ＶＲ１）と、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｒ）を分圧して第１及び第２ガンマ生成電圧（Ｖ１，Ｖ２）を生成するための分圧抵抗（ｒ＿Ｒ１、ｒ＿Ｒ２、ｒ＿Ｒ３）を備える。ここで、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｒ）は、データ集積回路（３６６）に供給され、第１及び第２ガンマ生成電圧（Ｖ１，Ｖ２）は、基準ガンマ生成部（３１００）に供給される。

Ｇガンマ生成電圧部（３１１２）は、基準ガンマ電圧（ＶＨ＿Ｇ）を生成するための第２可変抵抗（ＶＧ２）と、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｇ）を分圧して第３及び第４ガンマ生成電圧（Ｖ３，Ｖ４）を生成するための分圧抵抗（ｒ＿Ｇ１、ｒ＿Ｇ２、ｒ＿Ｇ３）を備える。ここで、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｇ）は、データ集積回路（３６６）に供給され、第３及び第４ガンマ生成電圧（Ｖ３，Ｖ４）は基準ガンマ生成部（３１００）に供給される。

Ｂガンマ生成電圧部（３１１４）は、基準ガンマ電圧（ＶＨ＿Ｂ）を生成するための第３可変抵抗（ＶＢ３）と、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｂ）を分圧して、第５及び第６ガンマ生成電圧（Ｖ５，Ｖ６）を生成するための分圧抵抗（ｒ＿Ｂ１、ｒ＿Ｂ２、ｒ＿Ｂ３）を備える。ここで、低グラデーションの基準ガンマ電圧（ＶＨ＿Ｂ）は、データ集積回路（３６６）に供給され、第５及び第６ガンマ生成電圧（Ｖ５，Ｖ６）は基準ガンマ生成部（３１００）に供給される。

データ・ドライバ（３６４）は、基準ガンマ生成部（３１００）及び少なくとも一つ以上のデータ集積回路（３６６）を備える。データ集積回路（３６６）は、図４のように構成され、ガンマ生成電圧源（３７２）及び基準ガンマ生成部（３１００）から供給される基準ガンマ電圧を、多数の電圧レベルに分圧してデータ信号を生成し、そのデータ信号をデータ電極ラインなど（ＤＬ）に供給する。

基準ガンマ生成部（３１００）は、ガンマ生成電圧源（３７２）から供給されるガンマ生成の電圧を使用して、高グラデーションの基準ガンマ電圧を生成する。このために、基準ガンマ生成部（３１００）は、Ｒ基準ガンマ生成部（３６８Ｒ）、Ｇ基準ガンマ生成部（３６８Ｇ）及びＢ基準ガンマ生成部（３６８Ｂ）を備える。

Ｒ基準ガンマ生成部（３６８Ｒ）は、第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を使用して、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｒ）を生成する。Ｇ基準ガンマ生成部（３６８Ｇ）は、第３ガンマ生成電圧（Ｖ３）及び第４ガンマ生成電圧（Ｖ４）を使用して、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。Ｂ基準ガンマ生成部（３６８Ｂ）は、第５ガンマ生成電圧（Ｖ５）及び第６ガンマ生成電圧（Ｖ６）を使用して、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。ここで、Ｒ基準ガンマ生成部（３６８Ｒ）、Ｇ基準ガンマ生成部（３６８Ｇ）及びＢ基準ガンマ生成部（３６８Ｂ）は、実質的に同一の回路構成を有するので、Ｒ基準ガンマ生成部（３６８Ｒ）を中心に各基準ガンマ生成部（３６８Ｒ，３６８Ｇ，３６８Ｂ）の動作を説明する。

Ｒ基準ガンマ生成部（３６８Ｒ）は、図２４Ａのように、ＤＡＣ（３８６Ｒ）及びレジスタ（３８８Ｒ）を備える。 ＤＡＣ（３８６Ｒ）は、ガンマ生成電圧源（３７２）から供給される第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、多数の電圧レベルに分圧する。例えば、ＤＡＣ（３８６Ｒ）は、ｉ（ｉは自然数）ビットで構成され、第１ガンマ生成電圧（Ｖ１）及び第２ガンマ生成電圧（Ｖ２）を、２ⁱ個の電圧レベルに分圧する。そして、ＤＡＣ（３８６Ｒ）は、レジスタ（３８８Ｒ）から供給される制御データに対応して、２ⁱ個の電圧レベルの中のいずれか一つの電圧を、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｒ）としてデータ集積回路（３６６）に供給する。

この実施形態で、Ｒ基準ガンマ生成部（３６８Ｒ）は、図２４Ａのように、ＤＡＣ（３８６Ｒ）及び低グラデーションの基準ガンマ電圧（ＶＨ）を、可変抵抗（ＶＲ１，ＶＲ２，ＶＲ３）を使用して電圧値を調節し、また、高グラデーションの基準ガンマ電圧（ＶＬ）を使用して電圧値を調節する。このような高グラデーションの基準ガンマ電圧（ＶＬ）が、ＤＡＣ（３８６Ｒ）によって細かく調整されると、表示パネル（３６０）間の輝度偏差が最小化になる。

ＤＡＣ（３８６Ｒ）の出力値を制御するために、レジスタ（３８８Ｒ）にはｉビットの制御データが貯蔵される。ここで、レジスタ（３８８Ｒ）に入力される制御データのビット値は、使用者によって決定される。例えば、レジスタ（３８８Ｒ）には、表示パネル（３６０）間に発生する輝度偏差を補償することができるように、ビット値が設定された制御データが貯蔵することができる。ＥＬ表示パネル（６０）の間の輝度偏差が存在する際、使用者は第１乃至第３可変抵抗（ＶＲ１乃至ＶＲ３）の可変抵抗値を使用して、低グラデーションの輝度を調整すると共に、制御データのビット値を調節することで、表示パネル（３６０）の間の輝度偏差を補償することができる。また、レジスタ（３８８Ｒ）の入力段には図示されないモード制御部が設けられ、レジスタ（３８８Ｒ）は、モード制御部から制御データの供給を受けて、ＤＡＣ（３８６Ｒ）の出力値を制御することにより、外部環境（例えば、昼、夜、雨、雪など）に対応する適切な輝度の画像を、表示するように制御することができる。

本発明では、Ｇ基準ガンマ生成部（３６８Ｇ）及びＢ基準ガンマ生成部（３６８Ｂ）は、図２４Ｂ及び図２４Ｃのように構成される。Ｇ基準ガンマ生成部（３６８Ｇ）は第３及び第４ガンマ生成電圧（Ｖ３，Ｖ４）を使用して、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｇ）を生成する。Ｂ基準ガンマ生成部（３６８Ｂ）は、第５及び第６ガンマ生成電圧（Ｖ５，Ｖ６）を使用して、高グラデーションの基準ガンマ電圧（ＶＬ＿Ｂ）を生成する。図２４Ｂ及び図２４Ｃにおいて、図面符号「３２００ａ」、「３２００ｂ」、「３２００ｃ」は、ＤＡＣを表す。

本発明では、図２５のように、データ集積回路（３６６）内に基準ガンマの生成部の回路（３８６Ｒ，３８８Ｒ，３６８Ｇ，３８８Ｇ，３８６Ｂ，３８８Ｂ）を集積することができる。図２５において、図面符号「３２００ａ」、「３２００ｂ」、「３２００ｃ」はＤＡＣを表す。

上述したように、本発明によるエレクトロ・ルミネセンス表示装置によると、レジスタに貯蔵される制御データを使用して基準ガンマ電圧を調節することができるので、グラデーション表現能力が向上し、表示パネル間の輝度偏差を短い時間内に補償することができて、ガンマ調整時間と工程時間を短縮させることができる。更に、本発明は、基準ガンマ電圧が多数の電圧レベルの中のいずれか一つに選択されるために、輝度偏差を正確に補償することができる。また、本発明では、ガンマ電圧生成部はＣＯＦに実装されるためにＦＰＣが除去可能であり、ＦＰＣに実装される抵抗数を減少により、ＦＰＣの面積を減少させることができ、その設計マージンを広く確保することができる。さらに、本発明は、ＣＯＦとＦＰＣの位置調整時間が短縮されるために、工程時間を短縮することができる付加的な効果が得られる。

一般的な有機エレクトロ・ルミネセンスの構造を示した断面図である。 従来のエレクトロ・ルミネセンス表示装置を示した図である 従来のエレクトロ・ルミネセンス表示装置を示した図である。 図２Ａ及び図２Ｂに示されたガンマ電圧源の構造を表す回路図である。 図２Ａ及び図２Ｂに示されたデータ集積回路を詳細に表す図面である。 図２Ａ及び図２Ｂに示されたガンマ電圧源及びデータ集積回路の実装を表す図面である。 本発明の第１実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。 図６に示されたガンマ生成部の構造を表す図面である。 図６に示されたガンマ生成部の構造を表す図面である。 図６に示されたガンマ生成部の構造を表す図面である。 図６に示されたガンマ生成部及びデータ集積回路の実装を表す図面である。 本発明の第２実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。 本発明の第３実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。 図１０に示されたガンマ生成電圧源を詳細に表す回路図である。 図１０に示された基準ガンマ生成部を詳細に表す図面である。 電圧値に対応する輝度変化を概略的に表すグラフである。 ガンマ生成電圧部の異なる実施形態を表す回路図である。 基準ガンマ生成部がデータ集積回路の内部に集積される実施形態を表す図面である。 ガンマ生成電圧源の異なる実施形態を表す回路図である。 基準ガンマ生成部の異なる実施形態を表す回路図である。 基準ガンマ生成部の異なる実施形態を表す回路図である。 基準ガンマ生成部の異なる実施形態を表す回路図である。 図１７Ａ乃至図１７Ｃの第２ＤＡＣを詳細に表す回路図である。 第２ＤＡＣの異なる実施形態を表す回路図である。 第２ＤＡＣの異なる実施形態を表す回路図である。 第２ＤＡＣの異なる実施形態を表す回路図である。 第２及び第３ＤＡＣの動作を説明するための図面である。 基準ガンマ生成部と共にガンマ生成電圧源が、データ集積回路に内蔵される例を示す図面である。 本発明の第４実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。 図２２に示されたガンマ生成電圧源を詳細に表す回路図である。 図２２に示された基準ガンマ生成部を詳細に表す図面である。 図２２に示された基準ガンマ生成部を詳細に表す図面である。 図２２に示された基準ガンマ生成部を詳細に表す図面である。 図２２に示された基準ガンマ生成部が集積回路に内蔵される回路を現す図面である。

符号の説明

２０，６０，１６０，３６０：表示パネル
２２，６２，１６２，３６２：スキャン・ドライバ
２４，６４，１６４，３６４：データ・ドライバ
２６：ガンマ電圧源
２８，７０，１７０，３７０：セル
３０，６６，１６６：データ集積回路
４０：シフト・レジスタ部
４２，４４：ラッチ・アレイ
４６，８６，２００，２８４，２８６，２９２，２９４，３８６：ＤＡＣ
４８：出力アレイ
４８：出力部
６８Ｒ，６８Ｇ，６８Ｂ，１６８，１００，３６８：基準ガンマ生成部
７１：セレクタ
７２，１７２，３７２：ガンマ生成電圧源
８８，１８８，２８８，２９６，３８８：レジスタ
２００：データ集積回路

Claims (4)

1. 低グラデーションの基準ガンマ電圧及び高グラデーションの基準ガンマ電圧を生成するために、それぞれ三つ以上のデジタル−アナログ変換器を含む赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部と、
   前記低グラデーション及び高グラデーションの基準ガンマ電圧を使用して、アナログデータ信号を生成するための少なくとも一つ以上の集積回路と、
   を備え、
   前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、
   自分に供給される電圧を分圧してｉ（ｉは自然数）個の電圧レベルを生成し、第１制御データのビットに対応して前記ｉ個の電圧レベルの中のいずれか一つの電圧を、前記低グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第１デジタル−アナログ変換器と、
   自分に供給される電圧を分圧して、ｊ（ｊはｉより小さい自然数）個の電圧レベルを生成し、前記ｊ個の電圧レベルの中の互に隣接した二つの電圧レベルを、第２制御データに従って出力するための第２デジタル−アナログ変換器と、
   前記第２デジタル−アナログ変換器から二つの電圧レベルを受けて、前記二つの電圧レベルをｊ個の電圧レベルに分圧し、第３制御データのビットに対応して前記分圧されたｊ個の電圧レベルの中のいずれか一つの電圧を、前記高グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第３デジタル−アナログ変換器と、
   を備える
   ことを特徴とするエレクトロ−ルミネセンス表示装置。
2. 前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、
   前記第１デジタル−アナログ変換器、第２デジタル−アナログ変換器及び第３デジタル−アナログ変換器の出力をそれぞれ制御する前記第１、第２及び第３制御データを貯蔵するレジスタを、更に備えることを特徴とする請求項１記載のエレクトロ−ルミネセンス表示装置。
3. 前記レジスタに貯蔵される前記第１ないし第３制御データは、多数の前記エレクトロ−ルミネセンス表示装置が、均一な輝度を表示することができるように設定されることを特徴とする請求項２記載のエレクトロ−ルミネセンス表示装置。
4. 前記赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部は、前記集積回路の内部に実装されることを特徴とする請求項１記載のエレクトロ−ルミネセンス表示装置。

Images