KR100602068B1 - 일렉트로-루미네센스 표시장치 - Google Patents

일렉트로-루미네센스 표시장치 Download PDF

Info

Publication number
KR100602068B1
KR100602068B1 KR1020040007248A KR20040007248A KR100602068B1 KR 100602068 B1 KR100602068 B1 KR 100602068B1 KR 1020040007248 A KR1020040007248 A KR 1020040007248A KR 20040007248 A KR20040007248 A KR 20040007248A KR 100602068 B1 KR100602068 B1 KR 100602068B1
Authority
KR
South Korea
Prior art keywords
voltage
gamma
reference gamma
analog converter
generator
Prior art date
Application number
KR1020040007248A
Other languages
English (en)
Other versions
KR20050079244A (ko
Inventor
박은명
서정민
하원규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040007248A priority Critical patent/KR100602068B1/ko
Priority to EP05001999.1A priority patent/EP1562167B1/en
Priority to US11/049,058 priority patent/US7511688B2/en
Priority to CNB2005100091143A priority patent/CN100456345C/zh
Priority to JP2005029381A priority patent/JP5065575B2/ja
Publication of KR20050079244A publication Critical patent/KR20050079244A/ko
Application granted granted Critical
Publication of KR100602068B1 publication Critical patent/KR100602068B1/ko
Priority to US12/398,809 priority patent/US7978157B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 공정시간을 단축할 수 있도록 한 일렉트로-루미네센스 표시장치에 관한 것이다.
본 발명의 일렉트로-루미네센스 표시장치는 낮은 계조의 기준감마전압 및 높은 계조의 기준감마전압을 생성하기 위하여 각각 3개 이상의 디지털 아날로그 변환부를 포함하는 적색 기준감마 생성부, 녹색 기준감마 생성부 및 청색 기준감마 생성부와; 낮은 계조 및 높은 계조의 기준감마전압들을 이용하여 데이터신호를 생성하기 위한 적어도 하나 이상의 집적회로를 구비한다.

Description

일렉트로-루미네센스 표시장치{Electro-Luminescence Display Apparatus}
도 1은 일반적인 유기 일렉트로-루미네센스의 구조를 도시한 단면도.
도 2a 및 도 2b는 종래의 일렉트로-루미네센스 표시장치를 나타내는 도면.
도 3은 도 2a 및 도 2b에 도시된 감마전압 공급부의 구조를 나타내는 회로도.
도 4는 도 2a 및 도 2b에 도시된 데이터 집적회로를 상세히 나타내는 도면.
도 5는 본 발명의 실시예에 의한 일렉트로-루미네센스 표시장치를 나타내는 도면.
도 6은 도 5에 도시된 감마생성전압 공급부를 상세히 나타내는 회로도.
도 7a 내지 도 7c는 도 5에 도시된 기준감마 생성부를 상세히 나타내는 도면.
도 8은 전압값에 대응하는 휘도를 나타내는 그래프.
도 9는 도 7a 내지 도 7c에 도시된 제 2DAC부에 포함된 저항들을 나타내는 도면.
도 10a 내지 도 10c는 도 5에 도시된 기준감마 생성부의 다른 실시예를 나타내는 도면.
도 11은 도 10a 내지 도 10c에 도시된 제 2 및 제 3DAC부에서 전압이 분압되는 과정을 나타내는 도면.
도 12는 도 5에 도시된 기준감마 생성부가 데이터 집적회로의 내부에 실장되는 것을 나타내는 도면.
도 13은 도 5에 도시된 기준감마 생성부 및 감마생성전압 공급부가 집적회로의 내부에 실장되는 것을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 음극 4 : 전자 주입층
6 : 정자 수송층 8 : 발광층
10 : 정공 수송층 12 : 정공 주입층
14 : 양극 20,60 : 표시패널
22,62 : 스캔 드라이버 24,64 : 데이터 드라이버
26 : 감마전압 공급부 28,70 : 셀
30,66,200 : 집적회로 32,34,36 : 감마전압 생성부
40 : 쉬프트 레지스터부 42,44 : 래치 어레이
42a,42b,42c,44a,44b,44c : 래치부 48 : 출력 어레이
46,46a,46b,46c,84,86,90,92,94,200a,200b,200c : DAC부
48a,48b,48c : 출력부 68R,68G,68B,100 : 기준감마 생성부
71 : 선택부 72 : 감마생성전압 공급부
88,96 : 레지스터 90,110,112,114 : 감마생성 전압부
본 발명은 일렉트로-루미네센스 표시장치에 관한 것으로 특히, 공정시간을 단축할 수 있도록 한 일렉트로-루미네센스 표시장치에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 장치 등이 있다.
이들 중 EL 표시 장치는 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시장치는 액정표시장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 응답속도가 음극선관과 같은 수준으로 빠르다는 장점을 갖고 있다. 또한, EL 표시장치는 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시 장치로 기대되고 있다.
도 1은 EL 표시장치의 발광원리를 설명하기 위한 일반적인 유기 EL 구조를 도시한 단면도이다. 유기 EL은 음극(2)과 양극(14) 사이에 적층된 전자 주입층(4), 전자 수송층(6), 발광층(8), 정공 수송층(10), 정공 주입층(12)을 구비한다.
투명전극인 양극(14)과 금속전극인 음극(2) 사이에 전압을 인가하면, 음극(2)으로부터 발생된 전자는 전자 주입층(4) 및 전자 수송층(6)을 통해 발광층(8) 쪽으로 이동한다. 또한, 양극(14)으로부터 발생된 정공은 정공 주입층(12) 및 정공 수송층(10)을 통해 발광층(8) 쪽으로 이동한다. 이에 따라, 발광층(8)에서는 전자 수송층(6)과 정공 수송층(10)으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 되고, 이 빛은 투명전극인 양극(14)을 통해 외부로 방출되어 화상이 표시되게 한다. 이러한 EL 유기소자의 발광 휘도는 소자의 양단에 걸리는 전압에 비례하는 것이 아니라 공급 전류에 비례하므로 양극(14)은 통상 정전류원에 접속된다.
도 2a는 일반적인 EL 표시장치를 도시한 도면이다.
도 2a에 도시된 EL 표시장치는 스캔 전극라인(SL)과 데이터 전극라인(DL)의 교차부마다 배열된 EL 셀들(28)을 포함하는 EL 표시패널(20)과, 스캔 전극라인들(SL)을 구동하기 위한 스캔 드라이버(22)와, 데이터 전극라인들(DL)을 구동하기 위한 데이터 드라이버(24)와, 데이터 드라이버(24)에 기준 감마전압들을 공급하는 감마전압 공급부(26)를 구비한다.
EL 셀들(28) 각각은 음극인 스캔 전극라인(SL)에 스캔펄스가 인가될 때 선택되어 양극인 데이터 전극라인(DL)에 공급되는 화소신호(즉, 데이터신호), 즉 전류 신호에 상응하는 빛을 발생하게 된다. EL 셀들(28) 각각은 등가적으로 데이터 전극라인(DL)과 스캔 전극라인(SL) 사이에 접속된 다이오드로 표현된다. 이러한 EL셀들(28) 각각은 스캔 전극라인(SL)에 부극성의 스캔펄스가 공급됨과 동시에 데이터 전극라인(DL)에 데이터신호에 따른 정극성의 전류가 인가되어 순방향 전압이 걸리는 경우 발광하게 된다. 이와 달리, 선택되지 않은 스캔라인에 포함되는 EL 셀들(28)에는 역방향 전압이 인가됨으로써 발광하지 않게 된다.
스캔 드라이버(22)는 다수개의 스캔 전극라인들(SL)에 부극성의 스캔펄스를 순차적으로 공급한다.
데이터 드라이버(24)는 적어도 하나 이상의 데이터 집적회로(30)를 포함한다. 실제로, EL 표시패널(20)이 대형인치인 경우 데이터 드라이버(24)에는 도 2a와 같이 적어도 둘 이상의 데이터 집적회로들(30)이 포함된다. 하지만, EL 표시패널(20)이 소형인치인 경우(현재 대부분의 EL 표시패널(20)은 휴대용 전화기와 같이 소형인치로 이용된다) 도 2b와 같이 데이터 드라이버(24)에는 하나의 데이터 집적회로(30)가 포함된다.
데이터 집적회로(30)는 외부로부터 입력된 디지털 데이터 신호를 감마전압 공급부(26)로부터의 기준 감마전압을 이용하여 아날로그 데이터 신호로 변환한다. 그리고, 데이터 집적회로(30)는 아날로그 데이터 신호를 스캔 펄스가 공급될 때마다 데이터 라인들(DL)에 공급하게 된다. 이와 같은 데이터 집적회로(30)의 상세한 구성은 후술하기로 한다.
이와 같이, 종래의 EL 표시 장치는 입력 데이터에 비례하는 전류신호를 EL 셀들(28) 각각에 공급하여 그 EL 셀들(28)을 발광시킴으로써 화상을 표시하게 된다. 그리고, EL 셀들(28)은 칼러 구현을 위하여 적색(이하, R이라 함) 형광체를 갖는 R 셀과, 녹색(이하, G라 함) 형광체를 갖는 G 셀과, 청색(이하, B라 함) 형광체를 갖는 B 셀로 구성된다. 그리고, 3개의 R, G, B 셀들을 조합하여 한 화소에 대한 칼러를 구현하게 된다. 여기서 R, G, B 형광체 각각은 서로 다른 발광 효율을 가지고 있다. 다시 말하여 R, G, B 셀들에 동일한 레벨의 데이터 신호를 공급하는 경우 그 R, G, B 셀들의 휘도 레벨은 서로 다르게 된다. 이에 따라 R, G, B 셀들의 화이트 밸런스(White Balance)를 위하여 R, G, B 별로 동일 휘도대비 감마전압을 서로 다르게 설정하고 있다. 따라서, 데이터 드라이버(24)로 기준 감마 전압들을 공급하는 감마 전압 생성부(26)는 R, G, B 별로 상이한 기준 감마 전압을 발생한다.
도 3은 도 2a 및 도 2b에 도시된 감마전압 공급부(26)를 상세히 나타내는 회로도이다.
도 3을 참조하면, 종래의 감마전압 공급부(26)는 R,G,B 셀별로 상이한 기준 감마전압을 각각 공급하기 위하여 R 감마전압 생성부(32), G 감마전압 생성부(34) 및 B 감마전압 생성부(36)를 구비한다.
R 감마전압 생성부(32)는 공급 전압원(VDD)과 기저전압원(GND) 사이에 직렬로 접속된 분압저항들(r_R1, r_R2, r_R3)을 구비한다. 여기서, 분압저항들(r_R1, r_R2, r_R3)로부터 분압된 전압(n1,n2에 인가되는 전압)이 기준 감마전압으로서 데이터 드라이버(24)로 공급된다. 이때, 제 1노드(n1)에 인가되는 전압이 낮은계조 의 R감마전압(VH_R)(블랙)으로 이용되고, 제 2노드(n2)에 인가되는 전압이 높은 계조의 R감마전압(VL_R)(화이트)으로 이용된다.
G 감마전압 생성부(34) 공급 전압원(VDD)과 기저전압원(GND) 사이에 직렬로 접속된 분압저항들(r_G1, r_G2, r_G3)을 구비한다. 여기서, 분압저항들(r_G1, r_G2, r_G3)로부터 분압된 전압(n3,n4에 인가되는 전압)이 기준 감마전압으로서 데이터 드라이버(24)로 공급된다. 이때, 제 3노드(n3)에 인가되는 전압이 낮은 계조의 G감마전압(VH_G)(블랙)으로 이용되고, 제 4노드(n4)에 인가되는 전압이 높은 계조의 G감마전압(VL_G)(화이트)으로 이용된다.
B 감마전압 생성부(36)는 공급 전압원(VDD)과 기저전압원(GND) 사이에 직렬로 접속된 분압저항들(r_B1, r_B2, r_B3)을 구비한다. 여기서, 분압저항들(r_B1, r_B2, r_B3)로부터 분압된 전압(n5,n6에 인가되는 전압)이 기준 감마전압으로서 데이터 드라이버(24)로 공급된다. 이때, 제 5노드(n5)에 인가되는 전압이 낮은 계조의 B감마전압(VH_B)으로 이용되고, 제 6노드(n6)에 인가되는 전압이 높은 계조의 B감마전압(VL_B)으로 이용된다.
즉, 종래의 감마전압 공급부(26)는 데이터 드라이버(24)로 R셀, G셀 및 B셀 각각에 대응하는 기준 감마전압을 공급함으로써 R셀, G셀 및 B셀의 화이트 밸런스를 맞추게 된다. 한편, 감마전압 공급부(26)는 외부환경에 대응하여 서로 다른 휘도의 빛이 발생될 수 있도록 도 3과 같은 R 감마전압 생성부(32), G 감마전압 생성부(34) 및 B 감마전압 생성부(36)를 다수 구비한다. 예를 들어, 감마전압 공급부(26)는 밤, 낮 및 외부 환경에 대응하여 3가지 모드의 기준 감마전압이 공급 될 수 있도록 R 감마전압 생성부(32), G 감마전압 생성부(34) 및 B 감마전압 생성부(36)를 각각 3개씩 구비할 수 있다.(이때, 감마전압 공급부(26)에 포함되는 총 저항들의 갯수는 27개로 설정된다)
데이터 집적회로(30)는 감마전압 공급부(26)로부터 공급되는 기준 감마전압을 다수의 레벨로 분할하여 데이터에 대응하는 데이터신호를 생성한다. 이를 위하여, 데이터 집적회로(30)는 도 4와 같이 쉬프트 레지스터부(40), 제 1래치 어레이(42), 제 2래치 어레이(44), 디지털 아날로부 변환부(Digital Analog Converter : 이하 "DAC부"라 함)(46) 및 출력 어레이(48)를 구비한다.
쉬프트 레지스터부(40)는 다수의 쉬프트 레지스터들로 구성되어 외부로부터 공급되는 스타트 펄스를 쉬프트 클럭에 대응하여 쉬프트시키면서 샘플링신호를 생성한다.
제 1래치 어레이(42)는 제 1 R래치부(42a), 제 1 G래치부(42b) 및 제 1 B래치부(42c)를 구비한다. 제 1 R래치부(42a)는 쉬프트 레지스터부(40)로부터 공급되는 샘플링신호에 대응하여 외부로부터 공급되는 R 데이터를 일시 저장한다. 제 1 G래치부(42b)는 쉬프트 레지스터부(40)로부터 공급되는 샘플링신호에 대응하여 외부로부터 공급되는 G 데이터를 일시 저장한다. 제 1 B래치부(42c)는 샘플링신호에 대응하여 외부로부터 공급되는 B 데이터를 일시 저장한다.
제 2래치 어레이(44)는 제 1래치 어레이(42)에 일시 저장된 데이터를 공급받음과 아울러 외부로부터 공급되는 아웃 인에이블 신호에 대응되어 저장된 데이터를동시에 DAC부(46)로 공급한다. 이를 위하여, 제 2래치 어레이(44)는 제 2 R래치부(44a), 제 2 G래치부(44b) 및 제 2 B래치부(44c)를 구비한다. 제 2 R래치부(44a)는 제 1 R래치부(42a)에 저장된 데이터를 공급받아 아웃 인에이블 신호에 대응하여 DAC부(46)로 공급한다. 제 2 G래치부(44b)는 제 1 G래치부(42b)에 저장된 데이터를 공급받아 아웃 인에이블 신호에 대응하여 DAC부(46)로 공급한다. 제 2 B래치부(44c)는 제 1 B래치부(42c)에 저장된 데이터를 공급받아 아웃 인에이블 신호에 대응하여 DAC부(46)로 공급한다.
DAC부(46)는 제 2래치 어레이(44)로부터 공급된 데이터를 비트수에 대응하는 아날로그 데이터신호로 변환하여 출력 어레이(48)로 공급한다. 이를 위하여 DAC부(46)는 R DCA부(46a), G DAC부(46b) 및 B DAC부(46c)를 구비한다.
R DAC부(46a)는 감마전압 공급부(26)로부터 낮은 계조의 R감마전압(VH_R) 및 높은 계조의 R감마전압(VL_R)을 공급받는다. 여기서, R DAC부(46a)는 낮은 계조의 R감마전압(VH_R) 및 높은 계조의 R감마전압(VL_R)을 이용하여 다수의 감마전압들을 생성한다.(예를 들어, 데이터가 6bit라면 64개의 감마전압을 생성한다) 그리고, R DAC부(46a)는 제 2 R래치부(44a)로부터 공급되는 데이터의 비트에 대응하여 어느 하나의 감마전압을 선택하여 데이터신호를 생성하고, 생성된 데이터신호를 출력 어레이(48)로 공급한다.
G DAC부(46b)는 감마전압 공급부(26)로부터 낮은 계조의 G감마전압(VH_G) 및 높은 계조의 G감마전압(VL_G)을 공급받는다. 여기서, G DAC부(46b)는 낮은 계조의 G감마전압(VH_G) 및 높은 계조의 G감마전압(VL_G)을 이용하여 다수의 감마전압들을 생성한다.(예를 들어, 데이터가 6bit라면 64개의 감마전압을 생성한다) 그리고, G DAC부(46b)는 제 2 G래치부(44b)로부터 공급되는 데이터의 비트에 대응하여 어느 하나의 감마전압을 선택하여 데이터신호를 생성하고, 생성된 데이터신호를 출력 어레이(48)로 공급한다.
B DAC부(46c)는 감마전압 공급부(26)로부터 낮은 계조의 B감마전압(VH_B) 및 높은 계조의 B감마전압(VL_B)을 공급받는다. 여기서, B DAC부(46c)는 낮은 계조의 B감마전압(VH_B) 및 높은 계조의 B감마전압(VL_B)을 이용하여 다수의 감마전압들을 생성한다.(예를 들어, 데이터가 6bit라면 64개의 감마전압을 생성한다) 그리고, B DAC부(46c)는 제 2 B래치부(44c)로부터 공급되는 데이터의 비트에 대응하여 어느 하나의 감마전압을 선택하여 데이터신호를 생성하고, 생성된 데이터신호를 출력 어레이(48)로 공급한다.
출력 어레이(48)는 DAC부(46)로부터 공급된 데이터신호를 각각의 데이터 전극라인들(DL)로 공급한다. 이를 위하여, 출력 어레이(48)는 제 1출력부(48a), 제 2출력부(48b) 및 제 3출력부(48c)를 구비한다. 제 1출력부(48a)는 R DAC부(46a)로부터 공급된 데이터신호를 R 셀들에 형성된 데이터 전극라인들(DL)로 공급한다. 제 2출력부(48b)는 G DAC부(46b)로부터 공급된 데이터를 G 셀들에 형성된 데이터 전극라인들(DL)로 공급한다. 제 3출력부(48c)는 B DAC부(48c)로부터 공급된 데이터를 B 셀들에 형성된 데이터 전극라인들(DL)로 공급한다.
즉, 상술한 종래의 EL 표시장치의 감마전압 공급부(26)는 R셀, G셀 및 B셀에 대응하는 서로 다른 기준 감마전압을 데이터 드라이버(24)로 공급하고, 데이터 드라이버(24)는 서로 다른 기준 감마전압을 이용하여 R셀, G셀 및 B셀로 공급될 데이 터신호를 생성하여 원하는 화상을 표시하게 된다.
하지만, 이와 같은 종래의 EL 표시장치는 제조 공정상의 편차등에 의하여 EL 표시패널(20)간 휘도의 편차가 발생된다. 다시 말하여 다수의 EL 표시패널(20) 각각은 동일 데이터에 대응하여 서로 다른 휘도의 화상을 표시하게 된다. 이를 방지하기 위하여, 종래에는 감마전압 공급부(26)에 포함된 저항들의 저항값을 조절하여 EL 표시패널(20)간 휘도편차를 보상하였다. 하지만, 이와 같이 저항들의 저항값을 이용하여 휘도편차를 보상하게 되면 많은 공정시간이 추가적으로 소모됨과 아울러 정확한 휘도편차의 보상이 불가능한 문제점이 발생된다.
따라서, 본 발명의 목적은 공정시간을 단축할 수 있도록 한 일렉트로-루미네센스 표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 일렉트로-루미네센스 표시장치는 낮은 계조의 기준감마전압 및 높은 계조의 기준감마전압을 생성하기 위하여 각각 3개 이상의 디지털 아날로그 변환부를 포함하는 적색 기준감마 생성부, 녹색 기준감마 생성부 및 청색 기준감마 생성부와; 낮은 계조 및 높은 계조의 기준감마전압들을 이용하여 데이터신호를 생성하기 위한 적어도 하나 이상의 집적회로를 구비한다.
상기 적색, 녹색 및 청색 기준감마 생성부 각각은 자신에게 공급되는 전압을 분압하여 i(i는 자연수)개의 전압레벨을 생성하기 위한 제 1디지털 아날로그 변환부와; 자신에게 공급되는 전압을 분압하여 j(j는 i보다 작은 자연수)개의 전압레벨을 생성하기 위한 제 2디지털 아날로그 변환부와; 제 2디지털 아날로그 변환부로부터 2개의 전압레벨을 공급받고, 공급된 2개의 전압레벨을 j개의 전압레벨로 분압하기 위한 제 3디지털 아날로그 변환부를 구비한다.
상기 제 1디지털 아날로그 변환부는 i개의 전압레벨 중 어느 하나의 전압을 낮은 계조의 기준감마전압으로 선택하여 집적회로로 공급한다.
상기 제 3디지털 아날로그 변환부는 자신이 생성한 j개의 전압레벨 중 어느 하나의 전압을 높은 계조의 기준감마전압으로 선택하여 집적회로로 공급한다.
상기 제 2디지털 아날로그 변환부는 자신이 생성한 j개의 전압레벨 중 서로 인접된 2개의 전압레벨을 제 3디지털 아날로그 변환부로 공급한다.
상기 적색, 녹색 및 청색 기준감마 생성부 각각은 제 1디지털 아날로그 변환부, 제 2디지털 아날로그 변환부 및 제 3디지털 아날로그 변환부의 출력을 제어하는 제어 데이터들이 저장되는 레지스터를 더 구비한다.
상기 레지스터에 저장되는 제어 데이터들은 다수의 일렉트로-루미네센스 표시장치가 균일한 휘도를 표시할 수 있도록 설정된다.
상기 적색 기준감마 생성부, 녹색 기준감마 생성부 및 청색 기준감마 생성부는 집적회로의 내부에 실장된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 의한 EL 표시장치를 도시한 도면이다.
도 5를 참조하면, 본 발명의 실시예에 의한 EL 표시장치는 스캔 전극라인(SL)과 데이터 전극라인(DL)의 교차부마다 배열된 EL 셀들(70)을 포함하는 EL 표시패널(60)과, 스캔 전극라인들(SL)을 구동하기 위한 스캔 드라이버(62)와, 데이터 전극라인들(DL)을 구동하기 위한 데이터 드라이버(64)와, 기준 감마전압이 생성될 수 있도록 데이터 드라이버(64)로 감마 생성전압을 공급하기 위한 감마생성전압 공급부(72)를 구비한다.
EL 셀들(70) 각각은 스캔 전극라인(SL)에 스캔펄스가 인가될 때 선택되어 데이터 전극라인(DL)에 공급되는 데이터신호에 상응하는 빛을 발생하게 된다. 즉, EL 셀들(70) 각각에서 데이터신호에 대응하는 소정의 빛이 발생될 때 EL 표시패널(60)에서는 데이터신호에 대응되는 소정의 화상이 표시된다.
스캔 드라이버(62)는 다수의 스캔전극라인들(SL)에 스캔펄스를 순차적으로 공급한다.
감마생성전압 공급부(72)는 데이터 드라이버(64)에서 기준 감마전압이 생성될 수 있도록 다수의 감마 생성전압을 데이터 드라이버(64)로 공급한다. 여기서, 감마생성전압 공급부(72)는 R셀, G셀 및 B셀 별로 상이한 기준 감마전압이 생성될 수 있도록 도 6과 같이 R감마생성 전압부(110), G감마생성 전압부(112) 및 B감마생성 전압부(114)를 구비한다. 여기서, 각각의 감마생성 전압부(110, 112, 114)는 분압저항들로 구성되어 공급 전압원(VDD)의 전압을 분압하게 된다.
R감마생성 전압부(110)는 낮은 계조의 R기준 감마전압(VH_R)이 생성될 수 있도록 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 데이터 드라이버(64)로 공급함과 아울러 높은 계조의 R기준 감마전압(VL_R)이 생성될 수 있도록 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 데이터 드라이버(64)로 공급한다. 여기서, 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)은 제 1감마생성전압(V1)보다 낮은 전압값을 갖는다.
G감마생성 전압부(112)는 낮은 계조의 G기준 감마전압(VH_G)이 생성될 수 있도록 제 5감마생성전압(V5) 및 제 6감마생성전압(V6)을 데이터 드라이버(64)로 공급함과 아울러 높은 계조의 G기준 감마전압(VL_G)이 생성될 수 있도록 제 7감마생성전압(V7) 및 제 8감마생성전압(V8)을 데이터 드라이버(64)로 공급한다. 여기서, 제 7감마생성전압(V7) 및 제 8감마생성전압(V8)은 제 5감마생성전압(V5)보다 낮은 전압값을 갖는다.
B감마생성 전압부(114)는 낮은 계조의 B기준 감마전압(VH_B)이 생성될 수 있도록 제 9감마생성전압(V9) 및 제 10감마생성전압(V10)을 데이터 드라이버(64)로 공급함과 아울러 높은 계조의 B기준 감마전압(VL_B)이 생성될 수 있도록 제 11감마생성전압(V11) 및 제 12감마생성전압(V12)을 데이터 드라이버(64)로 공급한다. 여기서, 제 11감마생성전압(V11) 및 제 12감마생성전압(V12)은 제 9감마생성전압(V9)보다 낮은 전압값을 갖는다.
데이터 드라이버(64)는 기준감마 생성부(100) 및 적어도 하나 이상의 데이터 집적회로들(66)을 구비한다. 데이터 집적회로들(66)은 도 4와 같이 구성되어 기준감마 생성부(100)로부터 공급되는 기준 감마전압들을 다수의 전압레벨로 분압하여 데이터신호를 생성하고, 생성된 데이터신호를 데이터 전극라인들(DL)로 공급한다.
기준감마 생성부(100)는 감마생성전압 공급부(72)로부터 공급되는 감마생성전압들을 이용하여 기준 감마전압들을 생성한다. 이를 위하여, 기준감마 생성부(100)는 R기준감마 생성부(68R), G기준감마 생성부(68G) 및 B기준감마 생성부(68B)를 구비한다.
R기준감마 생성부(68R)는 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 이용하여 낮은 계조의 R기준 감마전압(VH_R)을 생성하고, 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 이용하여 높은 계조의 R기준 감마전압(VL_R)을 생성한다.
G기준감마 생성부(68G)는 제 5감마생성전압(V5) 및 제 6감마생성전압(V6)을 이용하여 낮은 계조의 G기준 감마전압(VH_G)을 생성하고, 제 7감마생성전압(V7) 및 제 8감마생성전압(V8)을 이용하여 높은 계조의 G기준 감마전압(VL_G)을 생성한다.
B기준감마 생성부(68G)는 제 9감마생성전압(V9) 및 제 10감마생성전압(V10)을 이용하여 낮은 계조의 G기준 감마전압(VH_G)을 생성하고, 제 11감마생성전압(V11) 및 제 12감마생성전압(V12)을 이용하여 높은 계조의 G기준 감마전압(VL_G)을 생성한다.
여기서, R기준감마 생성부(68R), G기준감마 생성부(68G) 및 B기준감마 생성부(68B)는 동일한 구조로 형성되어 동일한 방법으로 구동된다. 따라서, 대표적으로 R기준감마 생성부(68R)의 구조 및 동작과정을 설명하기로 한다.
R기준감마 생성부(68R)는 도 7a와 같이 제 1DAC부(84), 제 2DAC부(86) 및 레지스터(88)를 구비한다. 제 1DAC부(84)는 감마생성전압 공급부(72)로부터 공급되는 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 다수의 전압레벨로 분압한다. 예를 들어, 제 1DAC부(84)는 i(i는 자연수)비트로 구성되어 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 2i개의 전압레벨로 분압한다. 그리고, 제 1DAC부(84)는 레지스터(88)로부터 공급되는 제 1제어 데이터의 비트에 대응하여 다수의 전압들 중 어느 하나의 전압을 낮은 계조의 R기준 감마전압(VH_R)으로써 데이터 집적회로들(66)로 공급한다.
제 2DAC부(86)는 감마생성전압 공급부(72)로부터 공급되는 제 3감마생성전압(V3) 및 제 4감마생성전압(V2)을 다수의 전압레벨로 분압한다. 예를 들어, 제 2DAC부(86)는 j(j>i, j는 자연수)비트로 구성되어 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 2j개의 전압레벨로 분압한다. 그리고, 제 2DAC부(86)는 레지스터(88)로부터 공급되는 제 2제어 데이터의 비트에 대응하여 다수의 전압들 중 어느 하나의 전압을 높은 계조의 R기준 감마전압(VL_R)으로써 데이터 집적회로들(66)로 공급한다.
한편, 본 발명에서 제 2DAC부(86)는 제 1DAC부(84)보다 많은 전압레벨을 갖도록 구성된다. 다시 말하여, 제 2DAC부(86)는 2j개의 전압레벨을 갖고 제 1DAC부(84)는 이보다 작은 2i개의 전압레벨을 갖는다. 이와 같이 제 2DAC부(86)가 많은 전압레벨을 갖게 되면 높은 계조의 R기준 감마전압(VL_R)을 세밀하게 조정할 수 있고, 이에 따라 표시패널(60)간 휘도편차를 최소화할 수 있다.
이를 상세히 설명하면, 표시패널(60)의 휘도는 도 8과 같이 설정된다. 즉, 낮은 계조의 R기준 감마전압(VH_R)이 공급될 때 블랙이 표시되고, 높은 계조의 R기준 감마전압(VL_R)이 공급될 때 화이트의 화면이 표시된다. 여기서, 블랙화면은 그 휘도차를 쉽게 관측할 수 없기 때문에 전압을 소정값씩 조정함으로써 다수의 표시패널(60)간 블랙휘도를 유사하게 설정할 수 있다. 하지만, 화이트 화면은 그 휘도차가 쉽게 관측되기 때문에 전압값을 다수의 레벨로 나누고, 그 중 어느 하나를 선택함으로써 표시패널(60)간 화이트휘도를 유사하게 설정할 수 있다.
실험적으로, 블랙화면의 휘도를 표시패널(60)간에 유사하게 설정하기 위해서는 대략 3V의 범위로 전압값을 조정해야 된다.(예를 들어, V1 : 14V, V2 : 11V) 그리고, 3V의 전압값이 대략 0.2V의 전압값으로 세분화되어야 블랙화면의 휘도가 표시패널(60)간에 유사하게 설정될 수 있다. 여기서, 제 1DAC부(84)가 4bit로 설정되면 3V 전압은 대략 0.1875V의 전압차를 가지도록 세분화되어 블랙화면의 휘도가 다수의 표시패널(60)간에 유사 또는 동일하게 설정될 수 있다.
한편, 화이트화면의 휘도를 표시패널(60)간에 유사하게 설정하기 위해서는 대략 5V의 범위로 전압값을 조정해야 한다.(예를 들어, V3 : 6V, V4 : 1V) 그리고, 5V의 전압값이 대략 0.1V의 전압값으로 세분화되어야 화이트화면의 휘도가 표시패널(60)간에 유사하게 설정될 수 있다. 여기서, 제 2DAC부(86)가 6bit로 설정되면 5V의 전압은 대략 0.078125V의 전압차를 가지도록 세분화되어 화이트화면의 휘도가 다수의 표시패널(60)간에 유사 또는 동일하게 설정될 수 있다.
레지스터(88)에는 i비트의 제 1제어 데이터가 저장되어 제 1DAC부(84)의 출력값을 제어한다. 그리고, 레지스터(88)에는 j비트의 제 2제어 데이터가 저장되어 제 2DAC부(86)의 출력값을 제어한다. 여기서, 레지스터(88)에 입력되는 제 1 및 제 2제어 데이터의 비트값은 사용자에 의하여 결정된다. 예를 들어, 레지스터(88)에는 EL 표시패널(60)간 발생되는 휘도편차를 보상할 수 있는 제 1 및 제 2제어 데이터가 저장된다.
이를 상세히 설명하면, EL 표시패널(60)간의 휘도편차가 발생될 때 사용자는 레지스터(88)에 입력되는 제 1 및 제 2제어 데이터값을 조정함으로써 EL 표시패널(60) 간의 휘도편차를 보상할 수 있다. 또한, 레지스터(88) 앞단에는 도시되지 않은 모드 제어부가 설치되고, 레지스터(88)는 모드 제어부로부터 제 1 및 제 2제어 데이터를 공급받아 제 1 및 제 2DAC부(84,86)의 출력값을 제어함으로써 외부환경(예를 들어, 낮, 밤, 비, 눈...)에 대응하는 적절한 휘도의 화상이 표시되도록 제어할 수 있다.
한편, 본 발명에서 G기준감마 생성부(68G) 및 B기준감마 생성부(68B)는 도 7b 및 도 7c에 도시된 바와 같이 R기준감마 생성부(68R)와 동일하게 구성된다. 다만, G기준감마 생성부(68G)는 제 5 내지 제 8감마생성전압(V5 내지 V8)을 이용하여 낮은 계조의 G기준 감마전압(VH_G) 및 높은 계조의 G기준 감마전압(VL_G)을 생성한다. 그리고, B기준감마 생성부(68B)는 제 9 내지 제 12감마생성전압(V9 내지 V12)을 이용하여 낮은 계조의 B기준 감마전압(VH_B) 및 높은 계조의 B기준 감마전압(VL_B)을 생성한다. 그 외의 동작과정은 상술한 도 7a의 R기준감마 생성부(68R)와 동일하므로 생략하기로 한다.
상술한바와 같은 본 발명에서는 레지스터(88)에 저장되는 제 1 및 제 2제어 데이터를 이용하여 기준 감마전압을 조절할 수 있기 때문에 표시패널(60)의 휘도를 간단히 변경할 수 있다. 따라서, 표시패널간의 휘도편차에 능동적으로 대처할 수 있고, 이에 따라 공정시간을 단축시킬 수 있다.
하지만, 도 7a 내지 도 7c에 도시된 바와 같은 본 발명에서는 기준감마 생성부(100)에 포함되는 제 2DAC부(86)의 비트수가 크게(예를 들면 6비트) 설정되기 때문에 제 2DAC부(86)의 사이즈가 커지는 문제점이 발생된다. 이를 상세히 설명하면, 제 2DAC부(86)는 64개의 서로 다른 전압레벨의 전압을 생성하기 때문에 그 내부에는 도 9와 같이 64개의 저항(R1 내지 R64)의 저항이 포함됨과 아울러 제 2제어 데이터에 대응하여 64개의 전압레벨 중 어느 하나의 전압을 출력하기 위한 선택부(71)를 구비한다.
여기서, 제 2DAC부(86) 각각에 64개의 저항(R1 내지 R64) 및 64개의 전압중 어느 하나의 전압을 출력하기 위한 선택부(71)가 포함되면 제 2DAC부(86)의 사이즈가 소정이상으로 설정되어 설계 자유도를 확보하기 곤란한 문제점이 발생된다. 특히 이와 같은 문제점은 제 1DAC부(84) 및 제 2DAC부(86)를 데이터 집적회로(66)의 내부에 실장할 때 더욱 크게 나타난다. 이와 같은 문제점을 극복하기 위한 도 10a 내지 도 10c와 같은 R기준감마 생성부(68R), G기준감마 생성부(68G) 및 B기준감마 생성부(68B)를 구비한다.
여기서, R기준감마 생성부(68R), G기준감마 생성부(68G) 및 B기준감마 생성부(68B)는 동일한 구조로 형성되어 동일한 방법으로 구동된다. 따라서, 대표적으로 R기준감마 생성부(68R)의 구조 및 동작과정을 설명하기로 한다.
R기준감마 생성부(68R)는 도 10a와 같이 제 1DAC부(90), 제 2DAC부(92) 및 제 3DAC부(94) 및 레지스터(96)를 구비한다.
제 1DAC부(90)는 감마생성 전압부(72)로부터 공급되는 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 다수의 전압레벨로 분압한다. 예를 들어, 제 1DAC부(90)는 i(예를 들면, 4비트)비트로 구성되어 제 1감마생성전압(V1) 및 제 2감마생성전압(V2)을 2i개의 전압레벨로 분압한다. 그리고, 제 1DAC부(90)는 레지스터(96)로부터 공급되는 제 1제어 데이터의 비트에 대응하여 다수의 전압들 중 어느 하나의 전압을 낮은 계조의 R기준 감마전압(VH_R)으로써 데이터 집적회로들(66)로 공급한다.
제 2DAC부(92)는 감마생성전압 공급부(72)로부터 공급되는 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 다수의 전압레벨로 분압한다. 예를 들어, 제 2DAC부(92)는 j/2(j>i,j/2<i : 예를 들어 3비트)비트로 구성되어 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 2j/2개의 전압레벨로 분압한다. 그리고, 제 2DAC부(92)는 레지스터(96)로부터 공급되는 제 2제어 데이터의 비트에 대응하여 다수의 전압들 중 인접된 제 1분압전압(VL1) 및 제 2분압전압(VL2)을 제 3DAC부(94)로 공급한다.
예를 들어, 제 2DAC부(92)는 도 11과 같이 제 3감마생성전압(V3) 및 제 4감마생성전압(V4)을 8단계의 전압으로 분압하고, 제 2제어 데이터에 대응하여 분압된 전압들중 서로 인접된 전압을 제 1분압전압(VL1) 및 제 2분압전압(VL2)으로써 제 3DAC부(94)로 공급한다. 그러면, 제 3DAC부(94)는 제 2DAC부(92)로부터 공급되는 제 1분압전압(VL1) 및 제 2분압전압(VL2)을 2j/2개의 전압레벨(8개의 전압레벨)로 분압한다. 그리고, 제 3DAC부(94)는 레지스터(96)로부터 공급되는 제 3제어 데이터의 비트에 대응하여 다수의 전압들 중 어느 하나의 전압을 높은 계조의 R기준 감마전압(VL_R)으로써 데이터 집적회로들(66)로 공급한다.
이와 같은 본 발명의 제 2실시예에서는 높은 계조의 R기준 감마전압(VL_R)을 생성하기 위하여 j/2비트로 구성된 제 2 및 제 3DAC부(92,94)를 이용하게 된다. 이와 같이 j/2비트로 구성된 제 2 및 제 3DAC부(92,94)를 이용하게 되면 j비트로 구성한 하나의 DAC부(86)를 이용하는 것과 동일한 레벨로 전압을 분압함과 아울러 설치면적이 축소되어 설계자유도를 확보할 수 있는 장점이 있다. 이를 상세히 설명하면, j가 6비트라고 가정하면 제 2DAC부(92) 및 제 3DAC부(94) 각각에는 8개의 저항들이 포함된다. 따라서, 도 7a에 도시된 j비트의 제 2DAC부(86)에 포함된 64개의 저항보다 그 수가 줄어들게 되고, 이에 따라 설치면적이 축소되게 된다.
레지스터(96)에는 i비트의 제 1제어 데이터가 저장되어 제 1DAC부(90)의 출력값을 제어한다. 그리고, 레지스터(96)에는 j/2비트의 제 2 및 제 3제어 데이터가 저장되어 제 2DAC부(92) 및 제 3DAC부(94)의 출력값을 제어한다. 여기서, 레지 스터(96)에 입력되는 제 1 내지 제 3제어 데이터의 비트값은 EL 표시패널(60)간 발생되는 휘도편차를 보상할 수 있도록 설정된다.
한편, 본 발명에서 G기준감마 생성부(68G) 및 B기준감마 생성부(68B)는 도 10b 및 도 10c에 도시된 바와 같이 R기준감마 생성부(68R)와 동일하게 구성된다. 다만, G기준감마 생성부(68G)는 제 5 내지 제 8감마생성전압(V5 내지 V8)을 이용하여 낮은 계조의 G기준 감마전압(VH_G) 및 높은 계조의 G기준 감마전압(VL_G)을 생성한다. 그리고, B기준감마 생성부(68B)는 제 9 내지 제 12감마생성전압(V9 내지 V12)을 이용하여 낮은 계조의 B기준 감마전압(VH_B) 및 높은 계조의 B기준 감마전압(VL_B)을 생성한다. 그 외의 동작과정은 상술한 도 10a의 R기준감마 생성부(68R)와 동일하므로 생략하기로 한다.
한편, 본 발명에서는 도 12와 같이 데이터 드라이버(64)가 하나의 데이터 집적회로(200)를 포함할 수 있다. 이때, 기준감마 생성부(100)는 데이터 집적회로(200)의 내부에 집적되게 된다. 여기서, R기준감마 생성부(68R)는 낮은 계조의 R감마전압(VH_R) 및 높은 계조의 R감마전압(VL_R)을 생성하여 R DAC부(200a)로 공급한다. G기준감마 생성부(68G)는 낮은 계조의 G감마전압(VH_G) 및 높은 계조의 G감마전압(VL_G)을 생성하여 G DAC부(200b)로 공급한다. B기준감마 생성부(68B)는 낮은 계조의 B감마전압(VH_B) 및 높은 계조의 B감마전압(VL_B)을 생성하여 B DAC부(200c)로 공급한다. 여기서, 도 10a 내지 도 10c에 기재된 바와 같이 제 2DAC부(92) 및 제 3DAC부(94)의 면적이 축소되면 데이터 드라이버(64)의 면적도 축소되어 설계 자유도를 향상시킴과 아울러 제조비용을 절감할 수 있다.
그리고, R기준감마 생성부(68R), G기준감마 생성부(68G) 및 B기준감마 생성부(68B) 각각의 구성은 도 10a 내지 도 10c와 동일하게 설정된다. 따라서, 각각의 기준감마 생성부(68R,68G,68B)의 상세한 동작과정은 생략하기로 한다. 아울러, 본 발명에서는 도 13과 같이 데이터 집적회로(200)의 내부에 감마생성전압 공급부(72)가 실장될 수 있다. 이와 같은 기준감마 생성부(100) 및/또는 감마생성전압 공급부(72)가 데이터 집적회로(200) 내부에 집적되게 되면 실장시간이 단축되는 추가적인 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명에 따른 일렉트로-루미네센스 표시장치에 의하면 레지스터에 저장되는 제어 데이터를 이용하여 기준 감마전압을 조절할 수 있기 때문에 표시패널의 휘도를 간단히 변경할 수 있다. 따라서, 표시패널간의 휘도편차에 능동적으로 대처할 수 있고, 이에 따라 공정시간을 단축시킬 수 있다. 그리고, 적어도 2개 이상의 DAC부를 이용하여 높은 계조의 기준 감마전압을 생성하기 위하여 DAC부의 설치면적을 최소화할 수 있고, 이에 따라 설계 자유도를 확보할 수 있다. 아울러, 본 발명에서는 기준감마 생성부를 집적회로의 내부에 포함시킴으로써 부품의 실장시간을 단축시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

  1. 낮은 계조의 기준감마전압 및 높은 계조의 기준감마전압을 생성하기 위하여 각각 3개 이상의 디지털 아날로그 변환부를 포함하는 적색 기준감마 생성부, 녹색 기준감마 생성부 및 청색 기준감마 생성부와;
    상기 낮은 계조 및 높은 계조의 기준감마전압들을 이용하여 데이터신호를 생성하기 위한 적어도 하나 이상의 집적회로를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  2. 제 1항에 있어서,
    상기 적색, 녹색 및 청색 기준감마 생성부 각각은
    자신에게 공급되는 전압을 분압하여 i(i는 자연수)개의 전압레벨을 생성하기 위한 제 1디지털 아날로그 변환부와;
    자신에게 공급되는 전압을 분압하여 j(j는 i보다 작은 자연수)개의 전압레벨을 생성하기 위한 제 2디지털 아날로그 변환부와;
    상기 제 2디지털 아날로그 변환부로부터 2개의 전압레벨을 공급받고, 상기 공급된 2개의 전압레벨을 j개의 전압레벨로 분압하기 위한 제 3디지털 아날로그 변환부를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  3. 제 2항에 있어서,
    상기 제 1디지털 아날로그 변환부는 상기 i개의 전압레벨 중 어느 하나의 전압을 상기 낮은 계조의 기준감마전압으로 선택하여 상기 집적회로로 공급하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  4. 제 2항에 있어서,
    상기 제 3디지털 아날로그 변환부는 자신이 생성한 상기 j개의 전압레벨 중 어느 하나의 전압을 상기 높은 계조의 기준감마전압으로 선택하여 상기 집적회로로 공급하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  5. 제 2항에 있어서,
    상기 제 2디지털 아날로그 변환부는 자신이 생성한 상기 j개의 전압레벨 중 서로 인접된 2개의 전압레벨을 상기 제 3디지털 아날로그 변환부로 공급하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  6. 제 2항에 있어서,
    상기 적색, 녹색 및 청색 기준감마 생성부 각각은 상기 제 1디지털 아날로그 변환부, 제 2디지털 아날로그 변환부 및 제 3디지털 아날로그 변환부의 출력을 제어하는 제어 데이터들이 저장되는 레지스터를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  7. 제 6항에 있어서,
    상기 레지스터에 저장되는 상기 제어 데이터들은 다수의 상기 일렉트로-루미네센스 표시장치가 균일한 휘도를 표시할 수 있도록 설정되는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  8. 제 1항에 있어서,
    상기 적색 기준감마 생성부, 녹색 기준감마 생성부 및 청색 기준감마 생성부는 상기 집적회로의 내부에 실장되는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
KR1020040007248A 2004-02-04 2004-02-04 일렉트로-루미네센스 표시장치 KR100602068B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040007248A KR100602068B1 (ko) 2004-02-04 2004-02-04 일렉트로-루미네센스 표시장치
EP05001999.1A EP1562167B1 (en) 2004-02-04 2005-02-01 Electro-luminescence display
US11/049,058 US7511688B2 (en) 2004-02-04 2005-02-03 Electro-luminescence display
CNB2005100091143A CN100456345C (zh) 2004-02-04 2005-02-04 电致发光显示器
JP2005029381A JP5065575B2 (ja) 2004-02-04 2005-02-04 エレクトロ−ルミネセンス表示装置
US12/398,809 US7978157B2 (en) 2004-02-04 2009-03-05 Electro-luminescence display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007248A KR100602068B1 (ko) 2004-02-04 2004-02-04 일렉트로-루미네센스 표시장치

Publications (2)

Publication Number Publication Date
KR20050079244A KR20050079244A (ko) 2005-08-09
KR100602068B1 true KR100602068B1 (ko) 2006-07-14

Family

ID=37266208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007248A KR100602068B1 (ko) 2004-02-04 2004-02-04 일렉트로-루미네센스 표시장치

Country Status (1)

Country Link
KR (1) KR100602068B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354325B1 (ko) * 2006-12-27 2014-01-23 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20050079244A (ko) 2005-08-09

Similar Documents

Publication Publication Date Title
US7511688B2 (en) Electro-luminescence display
KR100555303B1 (ko) 감마 전압 생성 장치 및 방법
US20100033514A1 (en) Driver ic and organic light emitting display device using the same
JP2005201916A (ja) エレクトロ・ルミネセンス表示装置及びその駆動方法
KR100568593B1 (ko) 평판 표시장치 및 그의 구동방법
JP4279741B2 (ja) ガンマ電圧の発生装置
KR100602068B1 (ko) 일렉트로-루미네센스 표시장치
KR100602067B1 (ko) 일렉트로-루미네센스 표시장치
KR100681031B1 (ko) 일렉트로-루미네센스 표시장치
KR100681029B1 (ko) 일렉트로-루미네센스 표시장치
KR100681030B1 (ko) 감마전압 생성 장치
KR100546256B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100509759B1 (ko) 감마전압 생성장치 및 방법
KR100520826B1 (ko) 감마전압 생성장치
KR100568590B1 (ko) 감마전압 생성 장치
KR100629177B1 (ko) 유기 전계발광 표시장치
KR100602063B1 (ko) 감마전압 생성 장치
KR100602064B1 (ko) 감마전압 생성 장치
KR100681032B1 (ko) 일렉트로 루미네센스 표시 패널의 데이터 변환 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14