JP5061716B2

JP5061716B2 - ノイズ除去回路

Info

Publication number: JP5061716B2
Application number: JP2007130915A
Authority: JP
Inventors: 弘幸吉村
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-05-16
Filing date: 2007-05-16
Publication date: 2012-10-31
Anticipated expiration: 2027-05-16
Also published as: JP2008288809A

Description

本発明はノイズ除去回路に関し、特に、空芯型絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。

近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図７は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図７において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。

そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。

一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。

図８は、図７の昇降圧コンバータの概略構成を示すブロック図である。
図８において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。

そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。

また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。

図９は、昇圧動作時に図８のリアクトルＬに流れる電流の波形を示す図である。
図９において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。

一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
ここで、スイッチング素子のオン時間（ＯＮＤｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
Ｖ_L／Ｖ_H＝ＯＮＤｕｔｙ（％）（１）
ただし、Ｖ_Lは電源電圧、Ｖ_Hは昇降圧後の電圧、ＯＮＤｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。

ここで、実際には負荷の変動、電源電圧Ｖ_Lの変動などがあるので、昇降圧後の電圧Ｖ_Hを監視し、昇降圧後の電圧Ｖ_Hが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮＤｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。

そして、絶縁トランスによる信号伝送では、１次巻線に流れる電流の微分に相当する電圧が得られるので、ロジック信号を伝送する場合には、キャリア信号伝送方式または状態遷移信号伝送方式にいる信号処理が行われる。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて１次巻線を励磁し、２次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。

状態遷移信号伝送方式では、伝送されるロジック信号の状態遷移（ロジック信号の立ち上がりエッジおよび立ち下がりエッジ）を検出し、ロジック信号の立ち上がりでパルスを伝送するセット用絶縁トランスから得られるパルス信号でフリップフロップをセットし、ロジック信号の立ち下がりでパルスを伝送するリセット用絶縁トランスから得られるパルス信号でフリップフロップをリセットすることで、ロジック信号の状態が取り出される。

一方、微細加工技術を適用して形成された絶縁トランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスを用いる場合、絶縁トランスに電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にする必要がある。
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁され、絶縁トランスの巻線抵抗による発熱を抑えることができないことから、微細加工技術を適用して形成された絶縁トランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。

図１０は、空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図、図１１は、図１０の信号伝送回路の各部の信号波形を示す図である。
図１０および図１１において、信号伝送回路には、入力信号の立ち上がりエッジおよび立ち下がりエッジを検出する変換回路ＫＵ０、入力信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスＴＬ１およびパルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスＴＬ２が設けられている。

そして、変換回路ＫＵ０において、抵抗Ｒ１の一端はコンデンサＣ１を介して接地されるとともに、排他的論理和回路Ｕ１Ａの一方の入力端子に接続され、抵抗Ｒ１の他端は信号源Ｇに接続されている。また、排他的論理和回路Ｕ１Ａの他方の入力端子には信号源Ｇが接続される。また、否定論理積回路Ｕ３Ａの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ａの他方の入力端子には信号源Ｇが接続されている。さらに、否定論理積回路Ｕ３Ｂの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ｂの他方の入力端子には、インバータＵ２Ｂを介して信号源Ｇが接続されている。

また、セット用絶縁トランスＴＬ１には１次巻線Ｍ１および２次巻線Ｍ２が設けられ、リセット用絶縁トランスＴＬ２には１次巻線Ｍ３および２次巻線Ｍ４が設けられている。
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の両端はダイオードＤ１を介して接続されるとともに、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の一端は、Ｎチャンネル電界効果型トランジスタＴｒ１のドレインに接続され、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の他端は電源電位Ｖ_CC１に接続されている。

また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の両端はダイオードＤ２を介して接続されるとともに、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の一端は、Ｎチャンネル電界効果型トランジスタＴｒ２のドレインに接続され、セット用絶縁トランスＴＬ２の１次巻線Ｍ１の他端は電源電位Ｖ_CC１に接続されている。
そして、否定論理積回路Ｕ３Ａの出力端子はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに接続されるとともに、否定論理積回路Ｕ３Ｂの出力端子はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに接続されている。

そして、演算増幅器Ｕ４Ａの非反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の一端に接続されるとともに、抵抗Ｒ３を介して電源電位Ｖ_CC２に接続され、演算増幅器Ｕ４Ａの反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の他端に接続されるとともに、抵抗Ｒ２を介して接地されている。
また、演算増幅器Ｕ４Ｂの非反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の一端に接続されるとともに、抵抗Ｒ５を介して電源電位_VCC２に接続され、演算増幅器Ｕ４Ｂの反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の他端に接続されるとともに、抵抗Ｒ４を介して接地されている。

また、演算増幅器Ｕ４Ａの出力端子はフリップフロップＵ５Ａのクロック端子ＣＬＫに接続され、演算増幅器Ｕ４Ｂの出力端子はフリップフロップＵ５Ａのリセット端子ＣＬＲに接続されている。また、フリップフロップＵ５Ａの入力端子Ｄは電源電位_VCC２に接続されるとともに、フリップフロップＵ５Ａの非反転出力端子Ｑは抵抗Ｒ６を介して接地されている。

そして、信号源Ｇにて生成された入力信号Ｓ１（図１１（ａ））は、抵抗Ｒ１およびコンデンサＣ１からなる遅延回路にて遅延させられ、入力信号Ｓ１と、この入力信号Ｓ１を遅延させた信号とが排他的論理和回路Ｕ１Ａに入力され、排他的論理和回路Ｕ１Ａにて排他論理和がとられることにより、入力信号Ｓ１の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ３が抽出される（図１１（ｂ））。そして、このエッジ信号Ｓ３は、インバータＵ２Ａを介して否定論理積回路Ｕ３Ａ、Ｕ３Ｂに入力されるとともに、否定論理積回路Ｕ３Ａには入力信号Ｓ１が入力され、否定論理積回路Ｕ３ＢにはインバータＵ２Ｂを介して入力信号Ｓ１が入力される。

そして、否定論理積回路Ｕ３Ａにてエッジ信号Ｓ３と入力信号Ｓ１との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成されるとともに（図１１（ｃ））、論理積回路Ｕ３Ｂにてエッジ信号Ｓ３と入力信号Ｓ１の反転信号との否定論理積がとられることにより、論理積回路Ｕ３Ｂにて立ち下がりエッジパルスＳ５が生成される（図１１（ｄ））。

そして、否定論理積回路Ｕ３Ａにて生成された立ち上がりエッジパルスＳ４はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されるとともに、否定論理積回路Ｕ３Ｂにて生成された立ち下がりエッジパルスＳ５はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力され、入力信号Ｓ３の立ち上がりと立ち下がりとでは、セット用絶縁トランスＴＬ１の１次巻線Ｍ１およびリセット用絶縁トランスＴＬ２の１次巻線Ｍ３に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。

そして、立ち上がりエッジパルスＳ４がＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ１がオンし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁される。また、立ち下がりエッジパルスＳ５２がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生し、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に発生した起電力は、演算増幅器Ｕ４Ａに導かれる。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。

そして、入力信号Ｓ１の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＡからパルスＳ１４が送出され（図１１（ｅ））、入力信号Ｓ１の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１５が送出される（図１１（ｆ））。そして、これらのパルスＳ１４、Ｓ１５がフリップフロップＵ５Ａに入力されると、演算増幅器Ｕ４ＡからのパルスＳ１４にてフリップフロップＵ５Ａがセットされるとともに、演算増幅器Ｕ４ＢからのパルスＳ１５にてフリップフロップＵ５Ａがリセットされ、送信側の入力信号Ｓ１が復元された出力信号Ｓ１６がフリップフロップＵ５Ａから出力される。

また、特許文献１には、通過周波数決定用のコンデンサのリフレッシュを行なう際に発生するリンギングを抑制するために、リフレッシュ用アナログスイッチがオン／オフするとき、そのリフレッシュ用アナログスイッチの内部抵抗を徐々に増大させてオフさせるための制御クロックを作成する方法が開示されている。
また、特許文献２には、入力信号の立ち上がりまたは立ち下がりを検出し、その検出時点から積分を行う積分回路と、その積分結果が所定値になった時に入力信号の立ち上がりまたは立ち下がりが一定時間継続したとして有効とするとともに、その積分回路をリセットする方法が開示されている。
また、特許文献３、４には、排他的論理和回路と遅延回路とを用いることで、パルス信号の立ち上がりエッジと立ち下がりエッジとを検出する方法が開示されている。

特開平８−３２７６７５号公報特開昭６１−２１２１１１号公報特開２００２−２０８８４４号公報特開平８−１６２９２３号公報

しかしながら、図８のＩＧＢＴ１１０５、１１０６などに流れる主回路電流は通常運転時には最大でも２５０Ａ程度であるが、例えば、車両の発進時や空転後の負荷などでは、９００Ａ以上流れる場合がある。そして、このような大電流を伴うスイッチングによる磁界変化に起因するノイズが図１０の信号伝送回路の入力信号Ｓ１に重畳すると、図８の昇降圧コンバータの誤動作を引き起こすという問題があった。

図１２は、主回路電流の変化によって誘導されたノイズが重畳された伝送信号波形を示す図である。
図１２において、下アーム側のＩＧＢＴ１１０５が導通して電流Ｉｃが０Ａから６００Ａに変化している間に、この電流Ｉｃの変化の時間微分に相当する電圧波形がノイズとして信号伝送回路の入力信号Ｓ１に重畳しているのが判る（領域Ｒ１）。
また、特許文献２に開示された方法では、ノイズが連続して到来すると、積分回路が積分を続けるため、正規の入力ではないにもかかわらず、その入力が有効として出力されるという問題があった。
そこで、本発明の目的は、ノイズが連続して到来した場合においても、入力信号に重畳されるノイズの影響を低減しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能なノイズ除去回路を提供することである。

上記した課題を解決するために、請求項１記載のノイズ除去回路は、パルス信号のパルス幅が所定値を越える場合、前記パルス信号の立ち上がりおよび立ち下がりに基づいて状態を遷移させるとともに、前記パルス信号のパルス幅が前記所定値以下の場合、現在の状態をそのまま維持するようにしたノイズ除去回路であって、前記パルス信号の立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うフリップフロップと、前記フリップフロップからの出力を積分する積分回路と、前記積分回路の積分値が閾値に達したかどうかを検出する検出回路と、前記パルス信号の立ち上がりエッジまたは立ち下がりエッジの検出時、あるいは前記積分回路の積分値が閾値に達した時に、前記積分回路の積分値をクリアするクリア回路とを備えることを特徴とする。

以上説明したように、本発明によれば、パルス信号の立ち上がりエッジまたは立ち下がりエッジにて積分回路の積分値をクリアしながら、パルス信号の状態の継続時間を積分回路にて監視させることができる。このため、ノイズが連続して到来した場合においても、積分回路が積分を続けるのを防止することができ、入力信号に重畳されるノイズの影響を低減しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。

以下、本発明の実施形態に係る信号伝送回路について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：ＩｎｔｅｌｉｇｅｎｔＰｏｗｅｒＭｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。

また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。

また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。

そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。

また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、制御回路１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ生成する変換回路ＫＵ１、ＫＤ１および空芯型絶縁トランスＴＵ１、ＴＤ１の２次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元する復元回路ＰＵ１、ＰＤ１が設けられている。

また、変換回路ＫＵ１、ＫＤ１の前段には、グリッジフィルタとして動作するノイズ除去回路ＮＵ１、ＮＤ１がそれぞれ設けられている。そして、ノイズ除去回路ＮＵ１、ＮＤ１は、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値を越える場合、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりおよび立ち下がりに基づいて出力状態をハイレベルとロウレベルとの間で遷移させるとともに、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値以下の場合、現在の出力状態をイレベルまたはロウレベルにそのまま維持することができる。

また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して復元回路ＰＵ１に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。

一方、下アーム３側において、ゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して復元回路ＰＤ１に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。

ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の２次巻線には、２次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、２次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。

また、空芯型絶縁トランスＴＵ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよく、空芯型絶縁トランスＴＤ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよい。
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０を生成し、ノイズ除去回路ＮＵ１、ＮＤ１をそれぞれ介して変換回路ＫＤ１、ＫＵ１にそれぞれ入力する。

ここで、ノイズ除去回路ＮＵ１、ＮＤ１は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０がＣＰＵ４から入力されると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅を監視することができる。そして、各ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値以下の場合、各ノイズ除去回路ＮＵ１、ＮＤ１は、現在の出力状態をハイレベルまたはロウレベルにそのまま維持し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値を越えると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりおよび立ち下がりに基づいて出力状態をハイレベルとロウレベルとの間で遷移させることで、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０に重畳されたノイズを除去する。

そして、変換回路ＫＤ１、ＫＵ１は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０がノイズ除去回路ＮＵ１、ＮＤ１からそれぞれ入力されると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたゲートドライブ用パルス信号ＳＵ１、ＳＤ１をそれぞれ生成し、このゲートドライブ用パルス信号ＳＵ１、ＳＤ１に基づいて、絶縁トランスＴＤ１、ＴＵ１の１次巻線に励磁電流が流れるように空芯型絶縁トランスＴＤ１、ＴＵ１を駆動することができる。

そして、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて絶縁トランスＴＤ１、ＴＵ１が駆動されると、空芯型絶縁トランスＴＤ１、ＴＵ１は、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１を復元回路ＰＵ１、ＰＤ１にそれぞれ絶縁伝送する。そして、復元回路ＰＵ１、ＰＤ１は、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１が空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して絶縁伝送されると、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて元のゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０をそれぞれ復元し、保護機能付きゲートドライバＩＣ７、８にそれぞれ入力する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子をそれぞれ駆動することにより、ＩＧＢＴ５、６をそれぞれスイッチング動作させる。

ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。

なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。

ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。

また、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を空芯型絶縁トランスＴＵ１、ＴＤ１を介して伝送し、空芯型絶縁トランスＴＵ１、ＴＤ１の２次側でゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元することにより、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が長い場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線に電流を流す期間を短くすることが可能となる。このため、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線と２次巻線とを微細加工技術によって形成したために、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線の導体断面積が小さくなった場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する１次巻線の溶断を防止することができる。

また、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値を越える場合、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりおよび立ち下がりに基づいて出力状態をハイレベルとロウレベルとの間で遷移させるとともに、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が所定値以下の場合、現在の出力状態をイレベルまたはロウレベルにそのまま維持することにより、ノイズが連続して到来した場合においても、正規ではない入力が有効として出力されるのを防止することができ、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０に重畳されるノイズの影響を低減しつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。

図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。
図２において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。

なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
そして、１次コイルパターン１４に印加された電流により生成された磁束φ＝Ｌ１＊Ｉ１の大部分が２次コイルパターン１７の鎖交磁束となり、２次コイルパターン１７の両端には、ｄφ／ｄＴに比例するＭ２１＊ｄＩ１／ｄＴの電圧が得られる。ただし、Ｌ１は１次コイルパターン１４の自己インダクタンス、Ｉ１は１次コイルパターン１４に流れる電流、Ｍ２１は１次コイルパターン１４と２次コイルパターン１７の相互インダクタンスである。

図３は、図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。なお、以下の説明では、ノイズ除去回路ＮＵ１を例にとって説明するが、ノイズ除去回路ＮＤ１についても同様の構成を用いることができる。
図３において、ノイズ除去回路ＮＵ１には、入力信号Ｓ１の立ち上がり側のノイズを除去する立ち上がり側グリッジパルス阻止部２１および入力信号Ｓ１の立ち下がり側のノイズを除去する立ち下がり側グリッジパルス阻止部２２が設けられている。

ここで、立ち上がり側グリッジパルス阻止部２１には、入力信号Ｓ１を保持するＤ型フリップフロップ２３、Ｄ型フリップフロップ２３の出力を積分する積分回路２４、積分回路２４の積分値Ｓ６が閾値に達した時にパルス信号Ｓ７を出力する単パルス化回路２５、入力信号Ｓ１の状態に基づいて単パルス化回路２５からのパルス信号Ｓ７をパルス信号Ｓ８として出力するステート判定回路２６、入力信号Ｓ１の立ち下がりエッジに応じたパルス信号Ｓ５を生成する立ち下がりパルス生成回路２７、単パルス化回路２５からパルス信号Ｓ７が出力された時または立ち下がりパルス生成回路２７からパルス信号Ｓ５が出力された時にＤ型フリップフロップ２３および積分回路２４をクリアする論理和回路２８が設けられている。

また、立ち下がり側グリッジパルス阻止部２２には、反転回路２９にて反転された入力信号Ｓ１を保持するＤ型フリップフロップ３０、Ｄ型フリップフロップ３０の出力を積分する積分回路３１、積分回路３１の積分値Ｓ９が閾値に達した時にパルス信号Ｓ１０を出力する単パルス化回路３２、入力信号Ｓ１の状態に基づいて単パルス化回路３２からのパルス信号Ｓ１０を出力するステート判定回路３３、入力信号Ｓ１の立ち上がりエッジに応じたパルス信号Ｓ４を生成する立ち上がりパルス生成回路３４、単パルス化回路３２からパルス信号Ｓ１０が出力された時または立ち上がりパルス生成回路３４からパルス信号Ｓ４が出力された時にＤ型フリップフロップ３０および積分回路３１をクリアする論理和回路３５が設けられている。

また、ステート判定回路２６からのパルス信号Ｓ８を保持するとともに、ステート判定回路３３からのパルス信号Ｓ１０が反転回路２９にて反転されたパルス信号Ｓ１１に基づいてクリアするＤ型フリップフロップ３７が設けられている。
そして、立ち上がり側グリッジパルス阻止部２１において、入力信号Ｓ１がロウレベルからハイレベルに変化すると、Ｄ型フリップフロップ２３の出力がロウレベルからハイレベルに変化し、Ｄ型フリップフロップ２３の出力が積分回路２４にて積分される。

そして、積分回路２４の積分値Ｓ６が閾値に達する前に入力信号Ｓ１がハイレベルからロウレベルに変化すると、立ち下がりパルス生成回路２７にて入力信号Ｓ１の立ち下がりエッジに応じたパルス信号Ｓ５が生成され、論理和回路２８を介してＤ型フリップフロップ２３および積分回路２４に出力されることで、Ｄ型フリップフロップ２３および積分回路２４がクリアされる。

一方、入力信号Ｓ１がハイレベルからロウレベルに変化する前に積分回路２４の積分値Ｓ６が閾値に達すると、単パルス化回路２５にてパルス信号Ｓ７が生成され、そのパルス信号Ｓ７がステート判定回路２６に出力される。そして、ステート判定回路２６は、反転回路２９にて反転された入力信号Ｓ１の状態を判定し、反転回路２９にて反転された入力信号Ｓ１がロウレベルの場合、パルス信号Ｓ７を反転させたパルス信号Ｓ８をＤ型フリップフロップ３７に入力する。そして、パルス信号Ｓ８がＤ型フリップフロップ３７に入力されると、Ｄ型フリップフロップ３７の出力信号Ｓ１２がロウレベルからハイレベルに変化し、入力信号Ｓ１のロウレベルからハイレベルへの状態遷移が出力信号Ｓ１２として出力される。

また、立ち下がり側グリッジパルス阻止部２２において、入力信号Ｓ１は反転回路２９を介してＤ型フリップフロップ３０にて入力され、入力信号Ｓ１がハイレベルからロウレベルに変化すると、Ｄ型フリップフロップ３０の出力がロウレベルからハイレベルに変化し、Ｄ型フリップフロップ３０の出力が積分回路３１にて積分される。
そして、積分回路３１の積分値Ｓ９が閾値に達する前に入力信号Ｓ１がロウレベルからハイレベルに変化すると、立ち上がりパルス生成回路３４にて入力信号Ｓ１の立ち上がりエッジに応じたパルス信号Ｓ４が生成され、論理和回路３５を介してＤ型フリップフロップ３０および積分回路３１に出力されることで、Ｄ型フリップフロップ３０および積分回路３１がクリアされる。

一方、入力信号Ｓ１がロウレベルからハイレベルに変化する前に積分回路３１の積分値Ｓ９が閾値に達すると、単パルス化回路３２にてパルス信号Ｓ１０が生成され、そのパルス信号Ｓ１０がステート判定回路３３に出力される。そして、ステート判定回路３３は、入力信号Ｓ１の状態を判定し、入力信号Ｓ１がロウレベルの場合、パルス信号Ｓ１０を反転回路３６を介してパルス信号Ｓ１１としてＤ型フリップフロップ３７に入力する。そして、パルス信号Ｓ１１がＤ型フリップフロップ３７に入力されると、Ｄ型フリップフロップ３７の出力信号Ｓ１２がハイレベルからロウレベルに変化し、入力信号Ｓ１のハイレベルからロウレベルへの状態遷移が出力信号Ｓ１２として出力される。

図４は、図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図、図５は、図４の信号伝送回路の各部の信号波形を示す図である。
図４および図５において、図３のＤ型フリップフロップ２３にはＤ型フリップフロップＵ１４Ａ、図３の積分回路２４には抵抗Ｒ１１、コンデンサＣ１１、Ｎチャンネル電界効果型トランジスタＴｒ１１およびインバータＵ１１Ｃ、図３の単パルス化回路２５にはインバータＵ１１Ａ、Ｕ１１Ｂ、抵抗Ｒ１２、コンデンサＣ１２および否定論理積回路Ｕ１２Ａ、図３のステート判定回路２６には否定論理和回路Ｕ１３Ｂ、図３の立ち下がりパルス生成回路２７にはインバータＵ２Ｂ、Ｕ２Ｄおよび否定論理積回路Ｕ３Ｂ、図３の論理和回路２８には否定論理和回路Ｕ１３Ａを設けることができる。

また、図３のＤ型フリップフロップ３０にはＤ型フリップフロップＵ２４Ａ、図３の積分回路３１には抵抗Ｒ２１、コンデンサＣ２１、Ｎチャンネル電界効果型トランジスタＴｒ２１およびインバータＵ２１Ｃ、図３の単パルス化回路３２にはインバータＵ２１Ａ、Ｕ２１Ｂ、抵抗Ｒ２２、コンデンサＣ２２および否定論理積回路Ｕ２２Ａ、図３のステート判定回路３３には否定論理和回路Ｕ２３Ｂ、図３の立ち上がりパルス生成回路３４には抵抗Ｒ１、コンデンサＣ１、排他的論理和回路Ｕ１Ａ、インバータＵ２Ａ、Ｕ２Ｃおよび否定論理積回路Ｕ３Ａ、図３の論理和回路３５には否定論理和回路Ｕ１３Ａを設けることができる。

ここで、抵抗Ｒ１の一端はコンデンサＣ１を介して接地されるとともに、排他的論理和回路Ｕ１Ａの一方の入力端子に接続され、抵抗Ｒ１の他端は信号源Ｇに接続されている。また、排他的論理和回路Ｕ１Ａの他方の入力端子には信号源Ｇが接続される。また、否定論理積回路Ｕ３Ａの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ａの他方の入力端子には信号源Ｇが接続されている。さらに、否定論理積回路Ｕ３Ｂの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ｂの他方の入力端子には、インバータＵ２Ｂを介して信号源Ｇが接続されている。

また、Ｄ型フリップフロップＵ１４Ａのクロック端子ＣＬＫにはインバータＵ２Ｅ、Ｕ２Ｆを順次介して信号源Ｇが接続され、Ｄ型フリップフロップＵ１４Ａのリセット端子ＣＬＲには否定論理和回路Ｕ１３Ａの出力端子が接続されている。また、Ｄ型フリップフロップＵ１４Ａの入力端子Ｄは電源電位_VCC１に接続され、Ｄ型フリップフロップＵ１４Ａの非反転出力端子Ｑは、抵抗Ｒ１１、インバータＵ１１Ａ、Ｕ１１Ｂを順次介して否定論理積回路Ｕ１２Ａの一方の入力端子に接続されるとともに、抵抗Ｒ１１、インバータＵ１１Ａ、抵抗Ｒ１２を順次介して否定論理積回路Ｕ１２Ａの他方の入力端子に接続されている。

また、抵抗Ｒ１１とインバータＵ１１Ａとの接続点には、コンデンサＣ１１とＮチャンネル電界効果型トランジスタＴｒ１１とが並列接続され、Ｎチャンネル電界効果型トランジスタＴｒ１１のゲートにはインバータＵ１１Ｃを介して否定論理和回路Ｕ１３Ａの出力端子が接続されている。また、抵抗Ｒ１２と否定論理積回路Ｕ１２Ａの他方の入力端子との接続点にはコンデンサＣ１２が接続され、否定論理積回路Ｕ１２Ａの出力端子はインバータＵ１１Ｄを介して否定論理和回路Ｕ１３Ａの一方の入力端子に接続されるとともに、否定論理和回路Ｕ１３Ｂの一方の入力端子に接続されている。また、否定論理和回路Ｕ１３Ａの他方の入力端子にはインバータＵ２Ｄを介して否定論理積回路Ｕ３Ｂの出力端子が接続されるとともに、否定論理和回路Ｕ１３Ｂの他方の入力端子にはインバータＵ２Ｅの出力端子が接続されている。

また、否定論理和回路Ｕ１３Ｂの出力端子はＤ型フリップフロップＵ１４Ｂのクロック端子ＣＬＫに接続されるとともに、Ｄ型フリップフロップＵ１４Ｂの入力端子Ｄは電源電位_VCC１に接続され、Ｄ型フリップフロップＵ１４Ｂの非反転出力端子Ｑは抵抗Ｒ３１を介して接地されている。
また、Ｄ型フリップフロップＵ２４Ａのクロック端子ＣＬＫにはインバータＵ２Ｅ、Ｕ２Ｆ、Ｕ３Ａを順次介して信号源Ｇが接続され、Ｄ型フリップフロップＵ２４Ａのリセット端子ＣＬＲには否定論理和回路Ｕ２３Ａの出力端子が接続されている。また、Ｄ型フリップフロップＵ２４Ａの入力端子Ｄは電源電位_VCC１に接続され、Ｄ型フリップフロップＵ２４Ａの非反転出力端子Ｑは、抵抗Ｒ２１、インバータＵ２１Ａ、Ｕ２１Ｂを順次介して否定論理積回路Ｕ２２Ａの一方の入力端子に接続されるとともに、抵抗Ｒ２１、インバータＵ２１Ａ、抵抗Ｒ２２を順次介して否定論理積回路Ｕ２２Ａの他方の入力端子に接続されている。

また、抵抗Ｒ２１とインバータＵ２１Ａとの接続点には、コンデンサＣ２１とＮチャンネル電界効果型トランジスタＴｒ２１とが並列接続され、Ｎチャンネル電界効果型トランジスタＴｒ２１のゲートにはインバータＵ２１Ｃを介して否定論理和回路Ｕ２３Ａの出力端子が接続されている。また、抵抗Ｒ２２と否定論理積回路Ｕ２２Ａの他方の入力端子との接続点にはコンデンサＣ２２が接続され、否定論理積回路Ｕ２２Ａの出力端子はインバータＵ２１Ｄを介して否定論理和回路Ｕ２３Ａの一方の入力端子に接続されるとともに、否定論理和回路Ｕ２３Ｂの一方の入力端子に接続されている。また、否定論理和回路Ｕ２３Ａの他方の入力端子にはインバータＵ２Ｃを介して否定論理積回路Ｕ３Ａの出力端子が接続されるとともに、否定論理和回路Ｕ２３Ｂの他方の入力端子にはインバータＵ２Ｆの出力端子が接続されている。また、否定論理和回路Ｕ２３Ｂの出力端子はインバータＵ３Ｂを介してフリップフロップＵ１４Ｂのリセット端子ＣＬＲに接続されている。

そして、信号源Ｇにて生成された入力信号Ｓ１（図５（ａ））は、抵抗Ｒ１およびコンデンサＣ１からなる遅延回路にて遅延させられ、入力信号Ｓ１と、この入力信号Ｓ１を遅延させた信号とが排他的論理和回路Ｕ１Ａに入力され、排他的論理和回路Ｕ１Ａにて排他論理和がとられることにより、入力信号Ｓ１の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ３が抽出される（図５（ｂ））。そして、このエッジ信号Ｓ３は、インバータＵ２Ａを介して否定論理積回路Ｕ３Ａ、Ｕ３Ｂに入力されるとともに、否定論理積回路Ｕ３Ａには入力信号Ｓ１が入力され、否定論理積回路Ｕ３ＢにはインバータＵ２Ｂを介して入力信号Ｓ１が入力される。

そして、否定論理積回路Ｕ３Ａにてエッジ信号Ｓ３と入力信号Ｓ１との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成されるとともに（図５（ｃ））、論理積回路Ｕ３Ｂにてエッジ信号Ｓ３と入力信号Ｓ１の反転信号との否定論理積がとられることにより、論理積回路Ｕ３Ｂにて立ち下がりエッジパルスＳ５が生成される（図５（ｄ））。

また、入力信号Ｓ１はインバータＵ２Ｅ、Ｕ２Ｆを順次介してＤ型フリップフロップＵ１４Ａのクロック端子ＣＬＫに入力される。そして、図５の時刻ｔ１において、入力信号Ｓ１がロウレベルからハイレベルに変化すると（図５（ａ））、Ｄ型フリップフロップＵ１４Ａの出力端子Ｑがロウレベルからハイレベルに変化し、Ｄ型フリップフロップＵ１４Ａの出力が抵抗Ｒ１１およびコンデンサＣ１１からなる積分回路にて積分され、この積分回路から出力される積分値Ｓ６が徐々に増大する（図５（ｅ））。

そして、時刻ｔ２において、この積分回路の積分値Ｓ６が閾値に達する前に入力信号Ｓ１がハイレベルからロウレベルに変化すると、インバータＵ２Ｄを介して立ち下がりエッジパルスＳ５が否定論理和回路Ｕ１３Ａの一方の入力端子に出力され、否定論理積回路Ｕ１２Ａから出力されるパルス信号Ｓ７がハイレベルであるとすると（図５（ｆ））、否定論理和回路Ｕ１３Ａの出力はロウレベルになる。そして、否定論理和回路Ｕ１３Ａの出力はインバータＵ１１Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１１のゲートに入力されるとともに、Ｄ型フリップフロップＵ１４Ａのクリア端子ＣＬＲに入力され、否定論理和回路Ｕ１３Ａの出力がロウレベルになると、Ｎチャンネル電界効果型トランジスタＴｒ１１がオンして、コンデンサＣ１１に蓄積された電荷が放電され、抵抗Ｒ１１およびコンデンサＣ１１からなる積分回路の積分値Ｓ６がクリアされるとともに（図５（ｅ））、Ｄ型フリップフロップＵ１４Ａがクリアされ、Ｄ型フリップフロップＵ１４Ａの出力端子Ｑがハイレベルからロウレベルに変化する。この結果、否定論理積回路Ｕ１２Ａからの出力レベルはそのまま維持され、否定論理和回路Ｕ１３Ｂからの出力もそのまま維持されることから、時刻ｔ１における入力信号Ｓ１のロウレベルからハイレベルの変化は無効になり、Ｄ型フリップフロップＵ１４Ｂからの出力信号Ｓ１２はロウレベルを維持する。

また、時刻ｔ３において、入力信号Ｓ１がロウレベルからハイレベルに再び変化すると（図５（ａ））、Ｄ型フリップフロップＵ１４Ａの出力端子Ｑがロウレベルからハイレベルに再び変化し、Ｄ型フリップフロップＵ１４Ａの出力が抵抗Ｒ１１およびコンデンサＣ１１からなる積分回路にて再び積分され、この積分回路から出力される積分値Ｓ６が徐々に増大する（図５（ｅ））。

そして、その積分値Ｓ６は、インバータＵ１１Ａ、Ｕ１１Ｂを順次介して否定論理積回路Ｕ１２Ａの一方の入力端子に入力されるとともに、インバータＵ１１Ａおよび抵抗Ｒ１２とコンデンサＣ１２からなる遅延回路を順次介して否定論理積回路Ｕ１２Ａの他方の入力端子に入力され、時刻ｔ４において、この積分回路の積分値Ｓ６が閾値に達すると、否定論理積回路Ｕ１２Ａの一方の入力端子はロウレベルからハイレベルに変化するとともに、否定論理積回路Ｕ１２Ａの一方の入力端子がロウレベルからハイレベルに変化した後に所定時間だけ遅れて、否定論理積回路Ｕ１２Ａの他方の入力端子はハイレベルからロウレベルに変化し、否定論理積回路Ｕ１２Ａからパルス信号Ｓ７が出力される（図５（ｆ））。

そして、否定論理積回路Ｕ１２Ａから出力されたパルス信号Ｓ７は否定論理和回路Ｕ１３Ｂの一方の入力端子に入力され、否定論理和回路Ｕ１３Ｂの一方の入力端子がパルス信号Ｓ７のパルス幅の時間だけロウレベルになるとともに、入力信号Ｓ１がインバータＵ２Ｅを介して否定論理和回路Ｕ１３Ｂの他方の入力端子に入力され、否定論理和回路Ｕ１３Ｂの他方の入力端子がロウレベルになる。この結果、否定論理和回路Ｕ１３Ｂからは、パルス信号Ｓ７を反転させたパルス信号Ｓ８が出力され、Ｄ型フリップフロップＵ１４Ｂに入力される（図５（ｇ））。そして、パルス信号Ｓ８がＤ型フリップフロップＵ１４Ｂに入力されると、Ｄ型フリップフロップＵ１４Ｂの出力信号Ｓ１２がロウレベルからハイレベルに変化し、入力信号Ｓ１のロウレベルからハイレベルへの状態遷移が出力信号Ｓ１２として出力される（図５（ｋ））。

また、入力信号Ｓ１はインバータＵ２Ｅ、Ｕ２Ｆ、Ｕ３Ａを順次介してＤ型フリップフロップＵ２４Ａのクロック端子ＣＬＫに入力される。そして、図５の時刻ｔ９において、入力信号Ｓ１がハイレベルからロウレベルに変化すると（図５（ａ））、Ｄ型フリップフロップＵ２４Ａの出力端子Ｑがロウレベルからハイレベルに変化し、Ｄ型フリップフロップＵ２４Ａの出力が抵抗Ｒ２１およびコンデンサＣ２１からなる積分回路にて積分され、この積分回路から出力される積分値Ｓ９が徐々に増大する（図５（ｈ））。

そして、時刻ｔ１０において、この積分回路の積分値Ｓ９が閾値に達する前に入力信号Ｓ１がロウレベルからハイレベルに変化すると、インバータＵ２Ｃを介して立ち上がりエッジパルスＳ４が否定論理和回路Ｕ２３Ａの一方の入力端子に出力され、否定論理積回路Ｕ２２Ａから出力されるパルス信号Ｓ１０がハイレベルであるとすると（図５（ｉ））、否定論理和回路Ｕ２３Ａの出力はロウレベルになる。そして、否定論理和回路Ｕ２３Ａの出力はインバータＵ２１Ｃを介してＮチャンネル電界効果型トランジスタＴｒ２１のゲートに入力されるとともに、Ｄ型フリップフロップＵ２４Ａのクリア端子ＣＬＲに入力され、否定論理和回路Ｕ２３Ａの出力がロウレベルになると、Ｎチャンネル電界効果型トランジスタＴｒ２１がオンして、コンデンサＣ２１に蓄積された電荷が放電され、抵抗Ｒ２１およびコンデンサＣ２１からなる積分回路の積分値Ｓ９がクリアされるとともに（図５（ｈ））、Ｄ型フリップフロップＵ２４Ａがクリアされ、Ｄ型フリップフロップＵ２４Ａの出力端子Ｑがハイレベルからロウレベルに変化する。この結果、否定論理積回路Ｕ２２Ａからの出力レベルはそのまま維持され、否定論理和回路Ｕ２３Ｂからの出力もそのまま維持されることから、時刻ｔ９における入力信号Ｓ１のハイレベルからロウレベルの変化は無効になり、Ｄ型フリップフロップＵ１４Ｂからの出力信号Ｓ１２はハイレベルを維持する。

また、時刻ｔ１１において、入力信号Ｓ１がハイレベルからロウレベルに再び変化すると（図５（ａ））、Ｄ型フリップフロップＵ２４Ａの出力端子Ｑがロウレベルからハイレベルに再び変化し、Ｄ型フリップフロップＵ２４Ａの出力が抵抗Ｒ２１およびコンデンサＣ２１からなる積分回路にて再び積分され、この積分回路から出力される積分値Ｓ９が徐々に増大する（図５（ｈ））。

そして、その積分値Ｓ９は、インバータＵ２１Ａ、Ｕ２１Ｂを順次介して否定論理積回路Ｕ２２Ａの一方の入力端子に入力されるとともに、インバータＵ２１Ａおよび抵抗Ｒ２２とコンデンサＣ２２からなる遅延回路を順次介して否定論理積回路Ｕ２２Ａの他方の入力端子に入力され、時刻ｔ１２において、この積分回路の積分値Ｓ９が閾値に達すると、否定論理積回路Ｕ２２Ａの一方の入力端子はロウレベルからハイレベルに変化するとともに、否定論理積回路Ｕ２２Ａの一方の入力端子がロウレベルからハイレベルに変化した後に所定時間だけ遅れて、否定論理積回路Ｕ２２Ａの他方の入力端子はハイレベルからロウレベルに変化し、否定論理積回路Ｕ２２Ａからパルス信号Ｓ１０が出力される（図５（ｉ））。

そして、否定論理積回路Ｕ２２Ａから出力されたパルス信号Ｓ１０は否定論理和回路Ｕ２３Ｂの一方の入力端子に入力され、否定論理和回路Ｕ２３Ｂの一方の入力端子がパルス信号Ｓ１０のパルス幅の時間だけロウレベルになるとともに、入力信号Ｓ１がインバータＵ２Ｅ、Ｕ２Ｆを順次介して否定論理和回路Ｕ２３Ｂの他方の入力端子に入力され、否定論理和回路Ｕ２３Ｂの他方の入力端子がロウレベルになる。この結果、否定論理和回路Ｕ２３Ｂからは、パルス信号Ｓ１０の反転信号が出力され、さらにパルス信号Ｓ１０の反転信号がインバータＵ３Ｂにて反転されたパルス信号Ｓ１１がＤ型フリップフロップＵ１４Ｂに入力される（図５（ｊ））。そして、パルス信号Ｓ１１がＤ型フリップフロップＵ１４Ｂに入力されると、Ｄ型フリップフロップＵ１４Ｂの出力信号Ｓ１２がハイレベルからロウレベルに変化し、入力信号Ｓ１のハイレベルからロウレベルへの状態遷移が出力信号Ｓ１２として出力される（図５（ｋ））。

そして、Ｄ型フリップフロップＵ１４から出力信号Ｓ１２が出力されると、この出力信号Ｓ１２を図１０の変換回路ＫＵ０に入力することにより、ノイズが除去された入力信号Ｓ１に基づいて立ち上がりエッジパルスＳ４および立ち下がりエッジパルスＳ５を再び生成することができる。
そして、これらの立ち上がりエッジパルスＳ４および立ち下がりエッジパルスＳ５をＮチャンネル電界効果型トランジスタＴｒ１、Ｔｒ２のゲートにそれぞれ入力することにより、Ｎチャンネル電界効果型トランジスタＴｒ１、Ｔｒ２の誤動作を防止しつつ、セット用絶縁トランスＴＬ１およびリセット用絶縁トランスＴＬ２を励磁させることができる。

なお、図４の構成では、パルス信号Ｓ８、Ｓ１１をＤ型フリップフロップＵ１４Ｂに入力することで、入力信号Ｓ１が復元された出力信号Ｓ１２を１次側で生成する方法について説明したが、パルス信号Ｓ８、Ｓ１１を図１０のインバータＵ２Ｃ、Ｕ２Ｄにそれぞれ入力し、パルス信号Ｓ８、Ｓ１１をセット用絶縁トランスＴＬ１およびリセット用絶縁トランスＴＬ２をそれぞれ介して２次側に伝送してから、ノイズが除去された入力信号Ｓ１をＤ型フリップフロップＵ５Ａにて２次側で復元するようにしてもよい。

図６は、図１の昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。
図６において、放熱の役割を行う銅ベース７１上には、絶縁用セラミックス基板７２を介して、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂが実装されている。そして、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂは、ボンディングワイヤ７４ａ〜７４ｃを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子７７に接続されている。また、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂ上には、ＩＧＢＴのゲート駆動および監視を行う回路基板７５が配置され、ＩＧＢＴチップ７３ａ、ＦＷＤチップ７３ｂおよび回路基板７５はモールド樹脂７６にて封止されている。ここで、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板７５には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。

そして、主回路電流は、主端子７７のみならず、主端子７７とＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂを接続するボンディングワイヤ７４ａ〜７４ｃにも流れるが、ボンディングワイヤ７４ａ〜７４ｃは回路基板７５の直近に配置されるので、ボンディングワイヤ７４ａ〜７４ｃを流れる主回路電流で生成される磁界による影響の方が大きい。この主回路電流は、通常の運転時には、最高でも２５０Ａ程度であるが、例えば発進時あるいは、空転後の負荷等では、９００Ａ以上流れる場合が有る。

ここで、車体筐体に接地される制御回路側と、高圧となる上アーム側および下アーム側との間には、空芯型絶縁トランスがそれぞれ介挿され、制御回路では、空芯型絶縁トランスを用いて上アーム側および下アーム側と電気的に絶縁しながら信号の授受が行われる。そして、状態遷移信号伝送方式にて制御回路側と上アーム側および下アーム側との間で信号を伝送する場合、空芯型絶縁トランスの１次側を駆動するための制御信号の経路上にノイズ除去回路を設けることができる。そして、制御信号のパルス幅が所定値を越える場合、制御信号の立ち上がりおよび立ち下がりに基づいてノイズ除去回路の出力状態をハイレベルとロウレベルとの間で遷移させるとともに、制御信号のパルス幅が所定値以下の場合、ノイズ除去回路の現在の出力状態をハイレベルまたはロウレベルにそのまま維持することにより、ノイズが連続して到来した場合においても、正規ではない入力が有効として出力されるのを防止することができ、ＩＧＢＴの誤動作を防止することができる。

本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図である。図４の信号伝送回路の各部の信号波形を示す図である。図１の昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。図７の昇降圧コンバータの概略構成を示すブロック図である。昇圧動作時に図８のリアクトルに流れる電流の波形を示す図である。空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図である。図１０の信号伝送回路の各部の信号波形を示す図である。主回路電流の変化によって誘導されたノイズが重畳された伝送信号波形を示す図である。

符号の説明

１制御回路
２上アーム
３下アーム
４ＣＰＵ
５、６ＩＧＢＴ
７、８保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３空芯型絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２、Ｒ１、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１抵抗
Ｃ１、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２コンデンサ
ＣＵ、ＣＤアナログＰＷＭ変換器
ＫＵ１、ＫＤ１変換回路
ＰＵ１、ＰＤ１復元回路
ＮＵ１、ＮＤ１ノイズ除去回路
１１基板
１２引き出し配線層
１３引き出し部
１４１次コイルパターン
１５平坦化膜
１７２次コイルパターン
１８保護膜
１９開口部
２１立ち上がり側グリッジパルス阻止部
２２立ち下がり側グリッジパルス阻止部
２３、３０、３７、Ｕ１４Ａ、Ｕ１４Ｂ、Ｕ２４ＡＤ型フリップフロップ
２４、３１積分回路
２５、３２単パルス化回路
２６、３３ステート判定回路
２７立ち下がりパルス生成回路
２８、３５論理和回路
２９、３６反転回路
３４立ち上がりパルス生成回路
Ｕ１Ａ排他的論理和回路
Ｕ２Ａ、Ｕ２Ｂ、Ｕ２Ｃ、Ｕ２Ｄ、Ｕ２Ｅ、Ｕ２Ｆ、Ｕ３Ａ、Ｕ３Ｂ、Ｕ１１Ａ、Ｕ１１Ｂ、Ｕ１１Ｃ、Ｕ１１Ｄ、Ｕ２１Ａ、Ｕ２１Ｂ、Ｕ２１Ｃ、Ｕ２１Ｄインバータ
Ｕ３Ａ、Ｕ３Ｂ、Ｕ１２Ａ、Ｕ２２Ａ否定論理積回路
Ｕ１３Ａ、Ｕ１３Ｂ、Ｕ２３Ａ、Ｕ２３Ｂ否定論理和回路
Ｔｒ１１、Ｔｒ２１Ｎチャンネル電界効果型トランジスタ
７１銅ベース
７２絶縁用セラミックス基板
７３ａＩＧＢＴチップ
７３ｂＦＷＤチップ
７４ａ〜７４ｃボンディングワイヤ
７５回路基板
７６モールド樹脂
７７主端子

Claims

パルス信号のパルス幅が所定値を越える場合、前記パルス信号の立ち上がりおよび立ち下がりに基づいて状態を遷移させるとともに、前記パルス信号のパルス幅が前記所定値以下の場合、現在の状態をそのまま維持するようにしたノイズ除去回路であって、
前記パルス信号の立ち上がりエッジまたは立ち下がりエッジに基づいて状態反転を行うフリップフロップと、
前記フリップフロップからの出力を積分する積分回路と、
前記積分回路の積分値が閾値に達したかどうかを検出する検出回路と、
前記パルス信号の立ち上がりエッジまたは立ち下がりエッジの検出時、あるいは前記積分回路の積分値が閾値に達した時に、前記積分回路の積分値をクリアするクリア回路とを備えることを特徴とするノイズ除去回路。