JPS62136123A - ノイズ除去回路 - Google Patents

ノイズ除去回路

Info

Publication number
JPS62136123A
JPS62136123A JP60277449A JP27744985A JPS62136123A JP S62136123 A JPS62136123 A JP S62136123A JP 60277449 A JP60277449 A JP 60277449A JP 27744985 A JP27744985 A JP 27744985A JP S62136123 A JPS62136123 A JP S62136123A
Authority
JP
Japan
Prior art keywords
signal
circuit
noise
digital signal
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60277449A
Other languages
English (en)
Inventor
Toru Otsuka
徹 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60277449A priority Critical patent/JPS62136123A/ja
Publication of JPS62136123A publication Critical patent/JPS62136123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A産業上の利用分野 本発明はノイズ除去回路に関し、特にディジタル信号に
含まれるノイズ成分を除去しようとするものである。
B発明の概要 本発明はディジタル信号に含まれるノイズ成分を除去す
るノイズ除去回路において、充電及び放電の一方を瞬時
に行なう第1の充放電回路により入力ディジタル信号に
応じた充放電信号?得、これを基準信号と比較すると共
に、充電及び放電の一方を瞬時に行なう第2の充放電回
路により比較出力信号に応じた充放電信号を得、これを
基準信号と比較するようにすることにより、ノイズの混
入位置に拘らずノイズを除去できると共に、除去後のデ
ィジタル信号として入力ディジタル信号のデユーティと
等しいデユーティを有するものな得るようにしたもので
ある。
C従来の稜イ打 伝送系を介して到来した人力ディジタル信号S1に第5
囲いに示すようにノイズN8が混入する場合があり、こ
のようなノイズNSを除去すべく。
従来、第4図に示すような抵抗R1とコンデンサC1と
でなる積分回路構成のフィルタ1が用いられていた。す
なわち1人力デイジタル信号S1をこのフィルタ1を介
して第5図(刊のように積分し。
この積分信号S2’&後段回路で所定のスVシホールド
レベルを有する基準信号vTHで2値化することにより
ノイズN6が除去されたディジタル信号83(第5図(
0)を得るようにしていた。
D発明が解決しようとする問題点 しかしながら、この回路に第6図(4)に示すように、
立下りエツジの近傍にノイズNSが混入された入力ディ
ジタル信号S1が到来すると、放電が十分でなく、積分
信号S2が十分に立下っていない状態でノイズN、Sが
到来して再度充電することになり、第6図(B)に示す
ようにノイズNSの朝間による充電で基準信号fvTH
を越えてしまい、出力ディジタル信号S3にノイズNS
が除去されずに残るという問題がある。
本発明は以上の点を考慮してなされたもので、入力ディ
ジタル信号の波形を維持しつつ、ノイズをその混入され
た位置に関係なく除去することのできるノイズ除去回路
を提供しようとするものである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては。
入力ディジタル信号S1に応じて充放電すると共電回路
(Ql 、 R3、C2)と、この第1の充放電回路(
Ql 、R3、C2)による充放電信号Saと所定レベ
ルの基準信号THとを比較し、入力ディジタル信号S1
に含まれるノイズNSL’a’除去した比較出力信号を
送出する第1の比較回路5と。
比較出力信号に応じて充放電すると共に、充電及び放電
の一方を瞬時に行ない、他方を所定の時定数(R6・C
3)に応じて行なう第2の充放電回路(Q2.R6,C
3)と、この第2の充放電回路(Q2.R6,C3)に
よる充放電信号Sbk所定レベルの基準信号THとを比
較し、第1の比較回路5からの比較出力信号のデユーテ
ィを入力ディジタル信号S1のデユーティに補償した出
力ディジタル信号531f送出する第2の比較回路6と
を具えた。
2作用 入力ディジタル信号S1に応じた充放電信号(積分信号
)Saを第1の充放電回路(Ql、R3゜C2)におい
て形成し、これを比較回路5で基準信号THと比較して
ノイズNSLが除去されたディジタル信号を得るように
した。その際、充放電回路(Ql 、R3、C2)によ
る充電及び放電の一方の動作(放電)を一時に行なうよ
うにさせて。
ノイズNILによる他方の動作(充’il)が行なわれ
るときに前の状態が影響しないようにしてノイズNSL
の混入位置に関係なくノイズを除去できるようにした。
しかし、充電及び放電の一方だけを瞬時に行なうように
すると、充電及び放電動作を開始してから基準信号TH
のレベルになるまでの時間が充電及び放電で異なり、そ
のためノイズ除去後のディジタル信号は人力ディジタル
信号とデユーティが異なるものとなる。
そこで、 vX2(7)充放電回路(Q2.R6,C3
)及び比較回路6を設けて、ノイズ除去後のディジタル
信号の立上りエツジ又は立下りエツジの一方だけな遅延
させて入力ディジタル信号S1のデユーティと等しい出
力ディジタル信号53ff得るようにした。
G実施例 以下、図面について本発明によるノイズ除去回路の一実
施例を説明する。
第1図において、入力ディジタル信号S1は立下りノイ
ズ除去回路2及び立上りノイズ除去回路3に与えられる
。立下りノイズ除去回路2は人力ディジタル信号S1の
論理rHJの立上り期間に倉まれる立下りノイズN5L
(第2図囚)を除去するものであり、また、立上りノイ
ズ除去回路3は入力ディジタル信号S1の論理rLJの
立下り期間に含まれる立上りノイズを除去するものであ
る。両ノイズ除去回路2及び3からの出力信号S3及び
S4はゲート回路4に与えられる。
ゲート回路4は出力信号S3及びS4に基づき。
立下りノイズNSLが除去された立上り期間、及び立上
りノイズが除去された立下り期間を選択して送出するよ
うに信号処理し、かくして、両方向のノイズが除去され
た出力ディジタル信号S5を出力する。
立下りノイズ除去回路2においては入力ディジタル信号
S1はゲート抵抗R2’に介してスイッチング素子とし
てのNPNMIランジスタQ1のゲートに与えられる。
トランジスタQ1のコレクタは、電源V。。とアース間
に直列に接続された抵抗R3及びコンデンサC2でなる
第1の時定数回路の抵抗R3及びコンデンサC2の接続
中点Aに接続されている。従って、トランジスタQlの
オフ状態においてはコンデンサC2は゛電源V。0から
矢印aのように流れる’@、fiにより抵抗R3及びコ
ンデンサC2で定まる時定aR3・C2で充電され。
これに対してトランジスタQ1のオン状態においては矢
印すに示すようにトランジスタQIY介してアースに電
流が流れ、コンデンサC2は瞬時に放電される(第2図
(B))。すなわち、トランジスの反転入力端子に接続
され、接続中点Aにおける充放電信号Sa(第2図(B
J)が比較回路5に第1の入力信号として与えられる。
比較回路5の非反転入力端子には電源V。0を抵抗R4
及びR5で分圧した基準信号TH(第2図(B))が与
えられる。
かくして、充放電信号Sa が基準信号THより大きい
ときに論理「L」に立下がり、充放電信号Saが基準信
号THより小さいときに論理rHJに立上がる比較出力
信号が比較回路5において得られる。比較回路5はオー
プンコレクタのNPN型の出力用トランジスタQ2を具
え、この出力用トランジスタQ2ff比較出力信号に応
じてオンオフ制御する。
比較回路5の出力端子は、電源V。0とアース間に直列
に接続された抵抗R6及びコンデンサC3でなる第2の
時定数回路の抵抗R6及びコンデンサC3の接続中点B
に接続されている。この時定数回路は比較出力信号が論
理rLJで出力用トランジスタQ2がオフしているとき
時定数R6・C3に従が5充電動作を行ない、It!l
!方、比較出力信号が論理rHJのときは出力用トラン
ジスタQ2をオン動作し、コンデンサC3の充電電荷ケ
出力用トランジスタQ2を介して瞬時に放電するように
なされている。すなわち、トランジスタQ2、抵抗R6
,コンデンサC3により充放電回路が形成されている。
接続中点Bは演算増幅器構成の比較回路6の非反転入力
端子に接続され、接続中点BVr:おける充放電信号s
b (第2図(C) )を比較回路6の非反転入力端子
に与えるようになされている。この比較回路60反転入
力端子には上述した基準信号THが与えられる。かくし
て、充放電信号Sbが基準信号THより大きいときにオ
ン信号が得られ、充放電信号Sbが基準信号THより小
さいときにオフ信号が得られ、これらオン、オフ信号に
従い抵抗R7によって論理rf(J  、 rLJに変
換された出力ディジタル信号S3が出力される。
ここで、第2の時定数回路における時定数R6・C3は
第1の時定数回路における時定数R3・C2と等しく選
定されている。また、基準信号Tl(は例えば完全に充
電されているときの充電電圧値(電源電圧V。。)の手
分に選定されている。すなわち、コンデンサC2が充電
され始めてから充電電圧が基準信号THJの値に達する
までの時間(第2図の時間t1〜t2)、及びコンデン
サC3が充電され始めてから充′に電圧が基準信号TH
ンの値に達するまでの時間(第2図の時間t3〜t4)
が等しくなるようになされている。
立上りノイズ除去回路3はインバータ回路7と・上述し
た詳細構成を有する立下りノイズ除去回路2と同一構成
を有する立下りノイズ除去回路8と・インバータ回路9
とからなり、入力ディジタル信号S1をインバータ回路
7を介して立下りノイズ除去回路8に与え1人力デイジ
タル信号S1の反転信号S1における立下りノイズを立
下りノイズ除去回路8において除去し、その除去信号S
4&インバ一タ回路9を介して反転することにより人力
ディジタル信号S1における立上りノイズを除去した出
力ディジタル信号S4Yゲート回路4に送出する。
以上の構成において、第2図(4)に示すような入力デ
ィジタル信号S1が到来すると、立下りノイズ除去回路
2においてはトランジスタQ1が入力ディジタル信号S
1の論理レベルに応じてオンオフ動作し、これにより、
第1の時定数回路におけるコンデンサC2が充放電し、
第2図(Qに示すような充放電信号Saが得られる。
この充放電信号Saは比較回路5において基準信号TH
と比較される。この際、立下りノイズNSLにより充放
電信号S3のレベルは第2図(B)に示すように基準信
号THを越えることができず。
比較出力信号として立下りノイズNSLが除去された信
号(入力ディジタル信号S1に対して論理レベルは反転
している)が得られる。
ここで、トランジスタQ1及び第1の時定数回路(R3
,C2)でなる充放電回路は充電を時定数R3・02に
従い行ない、放電を瞬時に行なうように構成されている
ので、充電が開始されてから充放電信号Saが基準信号
THのレベルまでに所定時間tl−t2だけかかり、他
方、放電は直ちに行なわれる。
従って、比較出力信号は入力ディジタル信号S1の立下
り期間t1〜t4に対厄する期間t2〜t4が短く、入
力ディジタル信号S1の立上り期間t3〜t5に対応す
る期間t3〜t6が長(なる。すなわち、入力ディジタ
ル信号S1とデユーティが異なるものとなる。
このような比較出力信号は出力用トランジスタQ2のペ
ースに与えられてトランジスタQ2をオンオフ制御する
ことにより、第2の時定数回路のコンデンサC3を充放
電制御する。このときの充放電回路も充電は時定数R6
−C3(=R3・C2)に従い行ない、放電は瞬時に行
なうようにしているので、その充放電信号Sbは第2図
C)に示すようになる。
この充放電信号sbを比較回路6において基準信号TH
と比較すると、比較出力としての出力ディジタル信号S
3は放電時点t2に同期して立下がると共に、充電開始
より所定時間t3〜t4だけ遅れて立上がるものとなる
すなわち、この第2の時定数回路及び比較回路6により
、立下りノイズ除去動作のため変化したデユーティを補
償するようにしている。かくして。
立下りノイズが除去され、人力ディジタル信号S1と同
一のデユーティを有する出力ディジタル信号S3が得ら
れ、これがゲート回路4に与えられる。
他方、入力ディジタル信号S1が到来すると、立上りノ
イズ除去回路3はこれをインバータ回路7で反転し、立
下りノイズに変換して立下りノイズ除去回路8で上述と
同様にしてノイズ除去し。
その後インバータ回路9で反転して立上りノイズが除去
された出力ディジタル信号84?ゲート回路4に与える
これらの出力ディジタル信号S3及びR4はゲート回路
4において適宜選択され、ゲート回路4からは立上りノ
イズ、立下りノイズ共に除去された出力ディジタル信号
S5が出力される。
上述の実施例によれば、放電を瞬時に行なうようにした
ので、従来のような充放電信号Saが下がりきらないう
ちにノイズに応じて再充電されるようなことはなく、ノ
イズの発生位置に関係なくノイズを除去することができ
る。かくするにつき、放電を瞬時に行なうために生じた
デユーティの変化を、ノイズ除去用に設けた時定数回路
の時定数と等しい時定数を有する時定数回路を利用して
補償するようにしており、出力ディジタル信号として入
力ディジタル信号のデユーティと等しいものを得ること
ができる。
なお、上述においては充電を所定の時定数により行なう
と共に、放電を瞬時に行なうものを示したが、逆に、充
電を瞬時に行ない、放電を所定の時定数に従がい行なう
ようにしてノイズを除去するようにしても良く、9のよ
うな充放電回路として、例えば第3図に示すようなPN
P型トランジスタQ3と、このトランジスJQ3のコレ
クタ及びアース間に並列に接続されたコンデンサC4と
抵抗R8とでなる時定数回路と?具えたものを適用し得
る。このようにしても上述と同様の効果を得ることがで
きる。
また、上述においてはノイズ除去用の比較回路5を反転
入力端子に比較入力が与えられるものとし、デユーティ
補償用の比較回路6乞非反転入力端子に比較入力が与え
られるものとしたが、比較回路5及び6に対する比較入
力の仕方は第1及び第2の時定数回路として充電ff瞬
時に行なうものを選択したか、又は及び放電?瞬時に行
なうものを選択したかに応じて定めれば良く、上述のも
のに限られることはない。
さらにまた、上述においては立下りノイズ除去回路2と
立上りノイズ除去回路3とを並列に設け、並列に処理し
、ゲート回路4でノイズ除去がなされている出力デイジ
タル信号′4fJITI宜選択して送出するものを示し
たが、立下りノイズ除去回路2及び立上りノイズ除去回
路3を直列に接続して両ノイズを除去するようにしても
良い。
H発明の効果 以上のように本発明によれば、入力ディジタル信号にノ
イズが混入されている場合にノイズの混入位置に拘らず
ノイズを除去でき、しかも、入力ディジタル信号と等し
いデユーティを有する出力ディジタル信号を送出するこ
とのできるノイズ除去回路を容易に得ることができる。
【図面の簡単な説明】
第1図は本発明によるノイズ除去回路の一実施例を示す
ブロック図、第2図は第1図の回路の各部信号波形図、
第3図は本発明の他の実施例に適用し得る充放電回路を
示す接続図、第4図は従来回路に適用されていたRCフ
ィルタを示す接続図。 第5図及び第6図は従来回路の欠点の説明に供する各部
波形図である。 Ql 、Q2・・・トランジスタ、R3,R6・・・抵
抗、C2,C3・・・コンデンサ、5.6・・・比較回
路、Sl・・・入力ディジタル信号、S a # S 
b・・・充放電信号。 S3・・・出力ディジタル信号、TH・・・基準信号。

Claims (1)

  1. 【特許請求の範囲】 入力ディジタル信号に応じて充放電すると共に、充電及
    び放電の一方を瞬時に行ない、他方を所定の時定数に応
    じて行なう第1の充放電回路と、この第1の充放電回路
    による充放電信号と所定レベルの基準信号とを比較し、
    上記入力ディジタル信号に含まれるノイズを除去した比
    較出力信号を送出する第1の比較回路と、 上記比較出力信号に応じて充放電すると共に、充電及び
    放電の一方を瞬時に行ない、他方を所定の時定数に応じ
    て行なう第2の充放電回路と、この第2の充放電回路に
    よる充放電信号と所定レベルの基準信号とを比較し、上
    記第1の比較回路からの上記比較出力信号のデューティ
    を上記入力ディジタル信号のデューティに補償した出力
    ディジタル信号を送出する第2の比較回路と を具えたことを特徴とするノイズ除去回路。
JP60277449A 1985-12-09 1985-12-09 ノイズ除去回路 Pending JPS62136123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60277449A JPS62136123A (ja) 1985-12-09 1985-12-09 ノイズ除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60277449A JPS62136123A (ja) 1985-12-09 1985-12-09 ノイズ除去回路

Publications (1)

Publication Number Publication Date
JPS62136123A true JPS62136123A (ja) 1987-06-19

Family

ID=17583729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60277449A Pending JPS62136123A (ja) 1985-12-09 1985-12-09 ノイズ除去回路

Country Status (1)

Country Link
JP (1) JPS62136123A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288809A (ja) * 2007-05-16 2008-11-27 Fuji Electric Device Technology Co Ltd ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288809A (ja) * 2007-05-16 2008-11-27 Fuji Electric Device Technology Co Ltd ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置

Similar Documents

Publication Publication Date Title
US4931668A (en) MIS transistor driven inverter circuit capable of individually controlling rising portion and falling portion of output waveform
KR970705873A (ko) 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter)
JPS62136123A (ja) ノイズ除去回路
US4361769A (en) Method for performing a sample and hold function
US4178585A (en) Analog-to-digital converter
JPH0134439Y2 (ja)
JPS5931044Y2 (ja) リニアicの耐ノイズ回路
JP3180188B2 (ja) 蓄電池充電回路および電池充電装置
US4452220A (en) Electronically controlled ignition system
JPH0134455Y2 (ja)
JPS587725Y2 (ja) パルス遅延回路
JPH0233408Y2 (ja)
JPS5937604B2 (ja) ショック音防止回路
JP2626191B2 (ja) Ami信号受信回路
JPH0744649B2 (ja) 同期信号分離回路
JPH027827A (ja) 遅延型漏電ブレーカ
EP0685941A2 (en) Bootstrap circuit
JPH0427223Y2 (ja)
JPS5934732A (ja) パルス性雑音除去回路
SU1133662A2 (ru) Высоковольтный переключатель
JPS62266913A (ja) パルス信号のクランプ装置
JPH03226074A (ja) クランプ回路
JPS6172410A (ja) ノイズフイルタ−
JPH02172317A (ja) タイマ装置
JPS5875977A (ja) ゴ−スト除去装置