JPH05175799A

JPH05175799A - 雑音除去回路

Info

Publication number: JPH05175799A
Application number: JP3341296A
Authority: JP
Inventors: Ayumi Kubota; 歩久保田; Masahiro Ishikawa; 雅博石川; Makoto Iwashima; 誠岩島; Hiroshi Kajinuma; 寛梶沼
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1991-12-24
Filing date: 1991-12-24
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】検査に必要な一通りの検査用入力信号のみで
回路素子およびその配線のオープン故障などの状態を簡
便に検査する。【構成】第１および第２のＣＭＯＳインバータ回路
３，４、コンデンサ５、コンデンサ５を急速充電する回
路６および、コンデンサ５を急速放電する回路６を有す
る雑音除去回路において、検査時にコンデンサ５の両端
電圧を観測するシュミットトリガインバータ８と、この
インバータ８の信号と第２のＣＭＯＳインバータ回路４
の出力信号とを比較するＥＸ−ＯＲ回路９を設け、ＥＸ
−ＯＲ回路９による比較結果から急速充電回路６および
急速放電回路７またはその配線のオープン故障を検査す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＭＯＳスイッチング
回路に用いられる雑音防止回路に係り、特に回路を構成
する素子および配線の検査を行うことができる雑音防止
回路に関する。

【０００２】

【従来の技術】従来の雑音除去回路としては、例えば実
開昭６１−７５６３７号公報等に示すものが知られてい
る。図７は、この種従来の雑音除去回路の一例を示す構
成図である。図７において、入力端子１と出力端子２間
には、第１および第２のＣＭＯＳインバータ回路３，４
が縦続接続されている。第１のＣＭＯＳインバータ回路
の出力側（第２のＣＭＯＳインバータ回路４の入力側）
と接地電位間にはコンデンサ５の両端が接続されてい
る。６は、第１のＣＭＯＳインバータ回路３の出力端と
電源端子８間に接続したコンデンサ急速充電回路であ
り、２つのＰチャネルＭＯＳトランジスタ６ａ，６ｂか
ら構成される。このＭＯＳトランジスタ６ａのゲートは
入力端子１に接続され、ＭＯＳトランジスタ６ｂのゲー
トは出力端子２に接続されている。また、７は、第１の
ＣＭＯＳインバータ回路３の出力端と接地電位間に接続
したコンデンサ急速放電回路であり、２つのＮチャネル
ＭＯＳトランジスタ７ａ，７ｂから構成される。このＭ
ＯＳトランジスタ７ａのゲートは入力端子１に接続さ
れ、ＭＯＳトランジスタ７ｂのゲートは出力端子２に接
続されている。なお、第１のＣＭＯＳインバータ回路３
の出力端と第２のＣＭＯＳインバータ回路の入力端およ
びコンデンサ５の接続点をＰｏとする。

【０００３】次に、上記のように構成された従来の雑音
除去回路の動作を図８を参照して説明する。なお、図８
において、（ａ）は入力端子１に入力される信号Ｓ１の
波形であり、同図（ｂ）は接続点Ｐｏの電圧Ｓ５の波形
であり、また、同図（ｃ）は出力端子２に現れる信号Ｓ
２の波形である。

【０００４】入力端子１に図８（ａ）のＳ１ａに示され
るようなパルス幅の小さいノイズが入力されると、第１
のＣＭＯＳインバータ回路３を構成するＰチャネルＭＯ
ＳＦＥＴ（不図示）が導通するから、これを通してコン
デンサ５に電流がながれることにより、接続点Ｐｏの電
圧Ｓ５は図８（ｂ）のＳ５ａに示すように徐々に上昇す
る。しかし、接続点Ｐｏの電圧が第２のＣＭＯＳインバ
ータ回路４のしきい値Ｖ_THを越えないうちに入力信号Ｓ
１がＳ１ｂのようにＨレベルに戻ると、急速放電回路７
のＮチャネルＭＯＳトランジスタ７ｂがオンする。この
とき、第２のＣＭＯＳインバータ回路４の出力はＨレベ
ルになっていることにより、急速放電回路７の他方のＮ
チャネルＭＯＳトランジスタ７ａがオンしているから、
接続点Ｐｏの電圧は図８（ｂ）のＳ５ｂのように急速に
低下する。その結果、出力端子２に現れる出力信号Ｓ２
は、図８（ｃ）のＳ２ａに示すＨレベルに保持される。

【０００５】一方、入力端子１に図８（ａ）のＳ１ｃで
示すようなパルス幅の十分大きい正規の信号が入力され
たときは、接続点Ｐｏの電圧Ｓ５は、第１のＣＭＯＳイ
ンバータ回路３を通して図８（ｂ）のＳ５ｃで示すよう
に徐々に上昇する。そして、その電圧が第２のＣＭＯＳ
インバータ回路４のしきい値Ｖ_THを越えると、第２のＣ
ＭＯＳインバータ回路４の出力信号Ｓ２は図８（ｃ）の
Ｓ２ｂに示すようにＬレベルに反転する。これと同時に
急速充電回路６のＰチャネルＭＯＳトランジスタ６ｂが
オンする。このとき、入力信号Ｓ１がＳ１ｃに示すよう
にＬレベルになっていることにより、急速充電回路６の
他方のＰチャネルＭＯＳトランジスタ６ａがオンしてい
るから、コンデンサ５はＭＯＳトランジスタ６ａ，６ｂ
を通して電源電圧により急速充電され、接続点Ｐｏの電
圧は図８（ｂ）のＳ５ｄのようになる。

【０００６】次に、図８（ａ）のＳ１ｄに示されるよう
なノイズが入力端子１に入力されたときは、接続点Ｐｏ
の電圧Ｓ５は第１のＣＭＯＳインバータ回路３を構成す
るＮチャネルＭＯＳＦＥＴ（不図示）を通して図８
（ｂ）のＳ５ｅに示すように徐々に下降する。しかし、
第２のＣＭＯＳインバータ回路４のしきい値Ｖ_THを下ま
わらないうちに入力信号Ｓ１がＳ１ｅのようにＬレベル
に戻ると、ＰチャネルＭＯＳトランジスタ６ａ，６ｂが
共にオンするので、コンデンサ５は電源電圧まで急速充
電され、接続点Ｐｏの電圧は図８（ｂ）のＳ５ｆに示す
ようになる。その結果、出力信号Ｓ２は、図８（ｃ）の
Ｓ２ｂに示すようにＬレベルを保持する。また、図８
（ａ）のＳ１ｆに示すような正規の信号が入力される
と、接続点Ｐｏの電圧は、図８（ｂ）のＳ５ｇに示すよ
うに徐々に下降し、第１のＣＭＯＳインバータ回路４の
しきい値Ｖ_THを下まわると、出力端子２に現れる出力信
号Ｓ２は、図８（ｃ）のＳ２ｃのように反転する。これ
に伴いＮチャネルＭＯＳトランジスタ７ａ，７ｂが共に
オンするので、接続点Ｐｏの電圧Ｓ５は、図８（ｂ）の
Ｓ５ｈのように接地電位まで急速に降下する。

【０００７】このように、雑音除去回路は連続的（また
はランダム）に発生する高周波のノイズ成分を確実に除
去することができる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の雑音除去回路にあっては、回路の検査をする
ときに観測できる端子が入力端子と出力端子の２つのみ
の構成となっているため、例えば、図８（ａ）のような
ノイズに相当する周波数の信号を検査用として入力端子
に加えたとき、ＭＯＳトランジスタが正常であれば、そ
の検査用の信号は除去されるから、出力端子２に現れる
出力信号Ｓ２は図８（ｃ）のＳ２ａ，Ｓ２ｂ，Ｓ２ｃの
ようになり、変化しない。ところが、急速充電回路６あ
るいは急速放電回路７を構成するＭＯＳトランジスタの
それぞれがオープン故障しているときも、図８（ａ）の
信号を検査用として入力端子１に加えたとき、急速充電
回路６あるいは急速放電回路７のＭＯＳトランジスタが
オープン故障を起こしていても、出力端子２に現れる出
力波形は、図８（ｂ）のＳ２ａ〜Ｓ２ｃと同じ波形の信
号となってしまい、ＭＯＳトランジスタのオープン故障
を検出することができない。図９，１０は急速充電回路
６のＰチャネルＭＯＳトランジスタがオープン故障して
いるとき、さらに図１１，１２は急速放電回路７のＮチ
ャネルＭＯＳトランジスタがオープン故障していると
き、それぞれ（ａ）に示すように、パルス幅の長い入力
信号またはパルス幅の短い入力信号が入力されたとき
の、接続点Ｐｏの電圧（（ｂ）に示す）と出力端子２の
信号（（ｃ）に示す）を示す。図９〜１２からわかるよ
うに、図８（ａ）に示すような固定した周波数の検査信
号では急速充電回路６を急速放電回路７のＭＯＳトラン
ジスタのオープン故障は検出できない。

【０００９】そこで、従来においては、検査用の入力信
号の周波数を連続的に変化させて内部回路素子，配線の
検査に必要な複数の検査信号を発生させ、この検査信号
を雑音除去回路に加えたときの出力端子の出力状態を観
測することにより、回路素子および配線の状態を検査す
るようにしている。しかし、この検査方法では、検査に
時間がかかると共に、複数種類の検査信号を発生させる
ための特別な信号発生源が必要になり、コスト高になる
問題があった。

【００１０】本発明の目的は、検査に必要な一通りの検
査用入力信号のみで回路素子およびその配線のオープン
故障などの状態を簡便に検査することができる雑音除去
回路を提供することにある

【００１１】

【課題を解決するための手段】図１に対応づけて本発明
を説明すると、請求項１の発明は、スイッチング機能を
持つ第１のバッファ回路３と、第１のバッファ回路３の
出力端と第１の電源電位との間に接続されたコンデンサ
５と、第１のバッファ回路３の出力端と第１の電源電位
の間に接続され、コンデンサ５に蓄積されている電荷を
急速に放電させる急速放電回路７と、第１のバッファ回
路３の出力端と第２の電源電位の間に接続され、コンデ
ンサ５に電荷を急速に充電させる急速充電回路６と、第
１のバッファ回路３の出力端に接続されたスイッチング
機能を持つ第２のバッファ回路４と、少なくとも第１の
バッファ回路３への入力信号および第２のバッファ回路
４の出力信号に基づいて急速放電回路７および急速充電
回路６を択一的に作動させるよう構成された雑音除去回
路に適用される。そして、請求項１の発明では、第１の
バッファ回路３の出力端と第２のバッファ回路４の入力
端およびコンデンサ５の接続点Ｐｏの電圧を観測する観
測手段（シュミットトリガインバータ８に相当）と、こ
の観測手段により観測された電圧と第２のバッファ回路
４の出力信号とを比較する比較手段（ＥＸ−ＯＲ回路９
に相当）とを備えることにより、上述の目的を達成す
る。

【００１２】請求項２の発明を図３に対応づけて説明す
ると、請求項２の発明も請求項１の発明と同様に構成さ
れる雑音除去回路に適用される。そして、上記目的は、
雑音除去時には急速充電回路６および前記急速放電回路
７の一方の入力として第２のバッファ回路４の出力信号
を入力し、検査時には急速充電回路６および急速放電回
路７の一方の入力として第１のバッファ回路３への入力
信号を入力するように切換える第１のスイッチ手段（ト
ランスミッションゲート１７に相当）と、雑音除去時に
は第１のバッファ回路３の出力端がコンデンサ５、急速
充電回路６、急速放電回路７および２ののバッファ回路
４の入力端の接続点Ｐｏと電気的に切断されるように切
換える第２のスイッチ手段（トランスミッションゲート
１３に相当）と、雑音除去時には第２のバッファ回路４
の出力信号を出力し、検査時には第２のバッファ回路４
の入力端とコンデンサとの接続点Ｐｏの電圧を出力信号
として出力するように切換える第３のスイッチ手段（ト
ランスミッションゲート１５，１６に相当）とを備える
ことにより、達成できる。

【００１３】

【作用】請求項１の構成により、接続点Ｐｏの電圧を観
測手段により観測し、この観測結果と第２のバッファ回
路４の出力とを比較手段により比較することができるか
ら、この比較結果から急速放電回路７および急速充電回
路６の故障などの状態を簡便に検査することができる。

【００１４】請求項２の構成により、急速充電回路６お
よび急速放電回路７によりＣＭＯＳインバータ回路を形
成し、接続点Ｐｏの電圧を取り出して観測することで急
速放電回路７および急速充電回路６の故障を簡便に検知
することができる。

【００１５】

【実施例】−第１の実施例− 図１は、請求項１の発明にかかる実施例を示す構成図で
ある。図１において、雑音除去回路は、図５に示す場合
と同様に入力端子１と出力端子２間に縦続接続した第１
および第２のＣＭＯＳインバータ回路３，４と、充放電
用のコンデンサ５、コンデンサ５を急速充電させるＰチ
ャネルＭＯＳトランジスタ６ａ，６ｂからなる急速充電
回路６、およびコンデンサ５を急速放電させるＮチャネ
ルＭＯＳトランジスタ７ａ，７ｂからなる急速放電回路
７を備える。そして、本実施例では、第１のＣＭＯＳイ
ンバータ回路３の出力端と第２のＣＭＯＳインバータ回
路４の入力端およびコンデンサ５の接続点Ｐｏの電圧を
観測するシュミットトリガインバータ８およびこのシュ
ミットトリガインバータ８の出力信号と第２のＣＭＯＳ
インバータ回路４の出力信号とを比較するＥＸ−ＯＲ回
路（排他的論理和回路）９を新たに付加した点に特徴を
有する。

【００１６】シュミットトリガインバータ８の入力端は
スイッチ素子（トランスミッションゲート）１０を介し
て、第１のＣＭＯＳインバータ回路３の出力側に接続さ
れ、シュミットトリガインバータ８の出力信号はＥＸ−
ＯＲ回路９の一方に入力される。ＥＸ−ＯＲ回路９の他
方の入力端はスイッチ素子（トランスミッションゲー
ト）１１を介して第２のＣＭＯＳインバータ回路４の出
力端に接続され、ＥＸ−ＯＲ回路９の出力はモニタ端子
１２に接続されている。

【００１７】次に、図２のタイミングチャートを参照し
て第１の実施例の動作について説明する。図２におい
て、（ａ）は検査用信号Ｓ１０の波形を示し、（ｂ）は
接続点Ｐｏの電圧Ｓ１１の波形を示し、（ｃ）はシュミ
ットトリガインバータ８の出力信号Ｓ１２の波形を示
し、（ｄ）は出力端子２に現れる信号Ｓ１３の波形を示
し、また（ｅ）はモニタ端子１２に現れる信号Ｓ１４の
波形を示す。

【００１８】雑音除去回路を検査する場合は、まず、ス
イッチ素子１０，１１に外部からオン信号を与えてオン
状態に保持する。この状態で入力端子１に図２の（ａ）
に示す波形の検査用信号Ｓ１０を加え、出力端子２，モ
ニタ端子１２に現れる信号波形を観測することにより、
回路の状態を検査する。

【００１９】次に、雑音除去回路が全て正常である場合
の動作について説明する。この場合、入力端子１に加え
られた検査用の信号Ｓ１０が図２の（ａ）に示すように
「Ｌ」から「Ｈ」に変化すると、第１のＣＭＯＳインバ
ータ回路３を構成するＮチャネルＭＯＳＦＥＴ（不図
示）および急速放電用ＭＯＳトランジスタ７ｂが非導通
状態から導通状態へ変化し、急速充電用ＭＯＳトランジ
スタ６ａが導通状態から非導通状態へ変化する。しかし
ながら、第２のＣＭＯＳインバータ４の出力信号はまだ
変化しないために、急速放電用ＭＯＳトランジスタ７ａ
は非導通のままであり、急速充電用ＭＯＳトランジスタ
６ｂは導通状態のままである。したがって、コンデンサ
５に蓄積された電荷は、急速充電・放電回路６，７とは
無関係に第１のＣＭＯＳインバータ回路３を構成するＮ
チャネルＭＯＳＦＥＴを介して放電され、接続点Ｐｏの
電圧は図２（ｂ）のＳ１１ａに示すように下降する。そ
して、この電圧レベルが第２のＣＭＯＳインバータ回路
４のしきい値Ｖ_TH以下になると、第２のＣＭＯＳインバ
ータ回路４の出力は「Ｌ」から「Ｈ」に反転する。これ
に伴い急速放電用ＮチャネルＭＯＳトランジスタ７ａが
導通するため、急速放電回路７を介してコンデンサ５の
電荷は急速に放電され、接続点Ｐｏの電圧は図２（ｂ）
のＳ１１ｂに示すようにアース電位まで急速に下降す
る。この時、コンデンサ５の電圧はシュミットトリガイ
ンバータ８のしきい値Ｖ_THS1以下になるため、シュミッ
トトリガインバータ８の出力は「Ｌ」から「Ｈ」に反転
し、図２（ｃ）の実線に示すようにＨレベルの信号Ｓ１
２ａが出力される。また、第２のＣＭＯＳインバータ回
路４の出力が「Ｌ」から「Ｈ」へ反転することにより、
出力端子２に現れる信号Ｓ１３も「Ｌ」から「Ｈ」に反
転した波形の信号となる。

【００２０】一方、入力端子１に加えられている検査用
信号Ｓ１０が図２（ａ）に示すように「Ｈ」から「Ｌ」
に変化すると、第１のＣＭＯＳインバータ回路３のＰチ
ャネルＭＯＳＦＥＴ（不図示）および急速充電用ＭＯＳ
トランジスタ６ａが非導通状態から導通状態へ変化し、
急速放電用ＭＯＳトランジスタ７ｂが導通状態から非導
通状態へ変化する。しかしながら、第２のＣＭＯＳイン
バータ４の出力信号はまだ変化しないために、急速充電
用ＭＯＳトランジスタ６ｂは非導通のままであり、急速
放電用ＭＯＳトランジスタ７ａは導通状態のままであ
る。したがって、急速充電・放電回路６，７とは無関係
に第１のＣＭＯＳインバータ回路３を構成するＰチャネ
ルＭＯＳＦＥＴを介してコンデンサ５に電荷が蓄積さ
れ、接続点Ｐｏの電圧は図２（ｂ）のＳ１１ｃのように
上昇する。そして、接続点Ｐｏの電圧が第２のＣＭＯＳ
インバータ回路４のしきい値Ｖ_THを越えると、第２のＣ
ＭＯＳインバータ回路４の出力は「Ｈ」から「Ｌ」に反
転する。これに伴い、急速充電用トランジスタ６ａ，６
ｂが導通してコンデンサ５を電源電圧まで急速充電す
る。このとき、コンデンサ５の充電電圧はシュミットト
リガインバータ８のしきい値Ｖ_THS2以上になるため、シ
ュミットトリガインバータ８の出力信号Ｓ１２ｃは図２
（ｃ）の実線に示すように「Ｈ」から「Ｌ」に反転され
る。また、第２のＣＭＯＳインバータ回路４の出力が
「Ｈ」から「Ｌ」に反転することにより、出力端子２に
現れる信号Ｓ１３も「Ｈ」から「Ｌ」に反転した波形の
信号となる。そして、図２（ｃ）の実線に示す波形の信
号Ｓ１２と図２（ｄ）に示す波形の信号Ｓ１３がＥＸ−
ＯＲ回路９に入力されると、ＥＸ−ＯＲ回路９からは両
信号の排他的論理和の信号が取り出される。このとき、
両信号Ｓ１２とＳ１３は同一幅，同一位相であるため、
ＥＸ−ＯＲ回路９の出力信号はゼロとなりモニタ端子１
２の信号Ｓ１４は「Ｌ」を維持する。この結果から、急
速充電回路６，急速放電回路７およびその配線にはオー
プン故障がないことを判別できる。

【００２１】次に、例えば急速放電回路７のＮチャネル
ＭＯＳトランジスタ７ａにオープン故障が生じている場
合の動作について述べる。この場合、入力端子１に加え
られる検査用信号Ｓ１０が図２の（ａ）に示すように
「Ｌ」から「Ｈ」に変化すると、第１のＣＭＯＳインバ
ータ回路３のＮチャネルＭＯＳＦＥＴ（不図示）が導通
するので、このＭＯＳＦＥＴを通してコンデンサ５の電
荷は徐々に放電される。そして、接続点Ｐｏの電圧が第
２のＣＭＯＳインバータ回路４のしきい値Ｖ_TH以下にな
って、第２のＣＭＯＳインバータ回路４の出力信号が
「Ｌ」から「Ｈ」へ反転しても急速放電用ＭＯＳトラン
ジスタ７ａはオープン故障しているために、コンデンサ
５に蓄積された電荷は常に第１のＣＭＯＳインバータ回
路３のＮチャネルＭＯＳＦＥＴによってのみ放電され、
接続点Ｐｏの電圧は図２（ｂ）のＳ１１ｄに示すように
なる。したがって、接続点Ｐｏの電圧がシュミットトリ
ガインバータ８のしきい値Ｖ_THS1を下回るまでに、急速
放電用ＭＯＳトランジスタ７ａが正常な場合よりも時間
がかかり、シュミットトリガインバータ８の出力信号
は、図２（ｃ）に破線に示すように波形の信号のＳ１２
ｂのように正常時よりも遅れて「Ｌ」から「Ｈ」へ反転
する。

【００２２】図２（ｃ）の破線に示す波形の出力信号Ｓ
１２ｂと図２の（ｄ）に示す波形の出力信号Ｓ１３がＥ
Ｘ−ＯＲ回路９に入力されると、ＥＸ−ＯＲ回路９から
は両信号の排他的論理和である図２（ｅ）の破線に示す
波形の出力信号Ｓ１４ａが出力される。したがって、モ
ニタ端子１２からこの信号Ｓ１４ａを観測することによ
り、急速放電回路７に故障が生じていることを判定でき
る。また、急速放電用ＮチャネルＭＯＳトランジスタ７
ｂにオープン故障が発生した場合にも、同様にして、急
速放電回路７の故障を判定できる。

【００２３】次に、例えば急速充電回路６のＰチャネル
ＭＯＳトランジスタ６ｂにオープン故障が生じている場
合について述べる。この場合、入力端子１に加えられる
検査用信号Ｓ１０が図２の（ａ）に示すように「Ｈ」か
ら「Ｌ」に変化すると、第１のＣＭＯＳインバータ回路
３のＰチャネルＭＯＳＦＥＴ（不図示）が導通するた
め、このＭＯＳＦＥＴを通してコンデンサ５が徐々に充
電される。そして、接続点Ｐｏの電圧が第２のＣＭＯＳ
インバータ回路４のしきい値Ｖ_TH以上になって、第２の
ＣＭＯＳインバータ回路４の出力信号が「Ｌ」から
「Ｈ」へ反転しても急速充電用ＭＯＳトランジスタ６ｂ
はオープン故障しているために、コンデンサ５に蓄積さ
れる電荷は常に第１のＣＭＯＳインバータ回路３のＰチ
ャネルＭＯＳＦＥＴによってのみ充電され、接続点Ｐｏ
の電圧は図２（ｂ）のＳ１１ｄに示すようになる。した
がって、接続点Ｐｏの電圧がシュミットトリガインバー
タ８のしきい値Ｖ_THS2を上回るまでに、急速充電用ＭＯ
Ｓトランジスタ６ｂが正常な場合よりも時間がかかり、
シュミットトリガインバータ８の出力信号は、図２
（ｃ）に破線に示すように波形の信号のＳ１２ｄのよう
に正常時よりも遅れて「Ｌ」から「Ｈ」へ反転する。

【００２４】図２（ｃ）の破線に示す波形の出力信号Ｓ
１２ｄと図２の（ｄ）に示す波形の出力信号Ｓ１３がＥ
Ｘ−ＯＲ回路９に入力されると、ＥＸ−ＯＲ回路９から
は両信号の差である図２（ｅ）の破線に示す波形の信号
Ｓ１４ｂが出力される。したがって、この信号Ｓ１４ｂ
を観測することにより、急速充電回路６に故障が生じて
いることを判定できる。また、急速充電用ＭＯＳトラン
ジスタ６ａにオープン故障が発生した場合にも同様にし
て急速充電回路６の故障を判定できる。更に、急速充電
用ＭＯＳトランジスタ６ａ，６ｂおよび急速放電用ＭＯ
Ｓトランジスタ７ａ，７ｂのゲート配線が断線した場合
にも、急速充電・放電回路６，７の異常を判定すること
ができる。

【００２５】このように第１の実施例においては、回路
内部の信号をシュミットトリガインバータにより観測
し、この観測された信号と第２のＣＭＯＳインバータ回
路の出力信号とのＥＸ−ＯＲ論理をとるようにしたの
で、一通りの検査用信号で急速充電・放電回路内部の全
ての素子のオープン故障および配線の断線を検査するこ
とができ、回路の検査時間も短くて済むという効果があ
る。

【００２６】−第２の実施例− 図３は、請求項１の発明にかかる他の実施例を示す構成
図であり、図４は、その動作説明用のタイミングチャー
トである。図３において、図１と同一または相当部分に
は同一符号を付して、その構成説明を省略し、図１と異
なる部分を重点に述べる。この実施例において、図１と
異なる点は、図３からも明らかなように、接続点Ｐｏの
電圧を観測する観測回路およびこの観測回路からの出力
信号と第２のＣＭＯＳインバータ回路４の出力信号とを
比較する回路を別のデジタル回路により構成したところ
にある。

【００２７】すなわち、観測回路は、スイッチ素子１０
を通して得られる接続点Ｐｏの電圧をそれぞれ一方の入
力とし、基準電圧Ｖ_HまたＶ_Lを他方の入力とする一対の
ＯＰアンプ２１，２２から構成される。

【００２８】比較回路は、ＯＰアンプ２１の出力信号２
１ａ、入力信号Ｓ１０およびスイッチ素子１１を通して
得られる第２のＣＭＯＳインバータ回路４の出力信号Ｓ
１３を３入力とするＮＯＲゲート２３と、ＯＰアンプ２
２の出力信号２２ａ、入力信号Ｓ１０およびスイッチ素
子１１を通して得られる第２のＣＭＯＳインバータ回路
４の出力信号Ｓ１３を３入力とするＡＮＤゲート２４
と、ＮＯＲゲート２３の出力信号２３ａおよびＡＮＤゲ
ート２４の出力信号２４ａを２入力とするＯＲゲート２
５とから構成される。ＯＲゲート２５の出力信号２５ａ
はモニタ端子１２に出力される。また、入力端子１と比
較回路のＮＯＲゲート２３およびＡＮＤゲート２４の入
力端間を結ぶラインには、雑音除去時にオフし、検査時
にオンするスイッチ素子（トランスミッションゲート）
２６が接続されている。

【００２９】次に、図４のタイミングチャートを参照し
て第２の実施例の動作について説明する。雑音除去回路
を検査する場合は、スイッチ素子１０，１１および２６
をオン状態に保持する。この状態で、入力端子１に図４
の（ａ）に示す信号Ｓ１０を加え、出力端子２およびモ
ニタ端子１２に現れる信号波形を観測することにより、
回路の状態を検査できる。

【００３０】雑音除去回路が全て正常である場合におい
て、入力端子１に検査用の信号Ｓ１０（図４（ａ）参
照）が加えられると、第１および第２のＣＭＯＳインバ
ータ回路３，４、急速充電・放電回路６，７およびコン
デンサ５が第１の実施例と同様に動作するから、接続点
Ｐｏの電圧Ｓ１１は、図４（ｂ）の実戦に示す波形とな
る。これに伴い出力端子２には、図４（ｃ）に示す波形
の信号Ｓ１３が出力される。また、観測回路の各ＯＰア
ンプ２１，２２からは、実戦波形の信号Ｓ１１に応じて
図４（ｃ），（ｄ）に示した波形の信号２１ａ，２２ａ
がそれぞれ出力される。そして、この出力信号２１ａ，
２２ａおよび検査用信号Ｓ１０，出力信号Ｓ１３がＮＯ
Ｒゲート２３，ＡＮＤゲート２４に入力される。ＮＯＲ
ゲート２３の論理和否定による出力はゼロとなり、ま
た、ＡＮＤゲート２４の論理積による出力もゼロを維持
する。この結果から、急速充電・放電回路６，７に故障
がないことを判別できる。

【００３１】次に、例えば急速放電回路７のＭＯＳＦＥ
Ｔトランス７ａにオープン故障が生じている場合の動作
について述べる。この場合、入力端子１に加えられる検
査用信号Ｓ１０が図４の（ａ）に示すように「Ｌ」から
「Ｈ」に変化すると、第１のＣＭＯＳインバータ回路３
のＮチャネルＭＯＳＦＥＴ（不図示）が導通するので、
このＭＯＳＦＥＴを通してコンデンサ５の電荷は徐々に
放電される。そして、接続点Ｐｏの電圧が第２のＣＭＯ
Ｓインバータ回路４のしきい値Ｖ_TH以下となって、第２
のＣＭＯＳインバータ回路４の出力信号が「Ｌ」から
「Ｈ」へ反転しても急速放電用ＭＯＳトランジスタ７ａ
はオープン故障しているために、コンデンサ５に蓄積さ
れた電荷は常に第１のＣＭＯＳインバータ回路３のＮチ
ャネルＭＯＳＦＥＴによってのみ放電され、接続点Ｐｏ
の電圧は図４（ｂ）のＳ１１ｄに示すようになる。した
がって、接続点Ｐｏの電圧がＯＰアンプ２２の基準電圧
Ｖ_Lを下回るまで、急速放電用ＭＯＳトランジスタ７ａ
が正常な場合よりも時間がかかり、ＯＰアンプ２２の出
力信号２２ａは、図４（ｅ）に破線２２ａ₁に示したよ
うに正常時よりも遅れて「Ｌ」から「Ｈ」へ反転する。

【００３２】図４（ｅ）の破線に示す波形の出力信号２
２ａ₁と図４の（ａ），（ｃ）に示す波形の信号Ｓ１
０，Ｓ１３がＡＮＤゲート２４に入力されると、ＡＮＤ
ゲート２４からは図４（ｇ）の破線に示す波形の信号２
４ａが出力される。したがって、ＯＲゲート２５を通し
てモニタ端子１２に出力される信号２５ａを観測するこ
とにより、急速放電回路７に故障が生じていることを判
定できる。また、急速放電用ＮチャネルＭＯＳトランジ
スタ７ｂにオープン故障が発生した場合でも、同様にし
て、急速放電回路７の故障を判定できる。

【００３３】次に、例えば急速充電回路６のＰチャネル
ＭＯＳトランジスタ６ａにオープン故障が生じている場
合の動作について述べる。この場合、入力端子１に加え
られる検査用信号Ｓ１０が図４の（ａ）に示すように
「Ｈ」から「Ｌ」に変化すると、第１のＣＭＯＳインバ
ータ回路３のＰチャネルＭＯＳＦＥＴ（不図示）が導通
するため、このＭＯＳＦＥＴを通してコンデンサ５が徐
々に充電される。そして、接続点Ｐｏの電圧が第２のＣ
ＭＯＳインバータ回路４のしきい値Ｖ_TH以上となって、
第２のＣＭＯＳインバータ回路４の出力信号が「Ｌ」か
ら「Ｈ」へ反転しても急速充電用ＭＯＳトランジスタ６
ｂはオープン故障しているために、コンデンサ５に蓄積
される電荷は常に第１のＣＭＯＳインバータ回路３のＰ
チャネルＭＯＳＦＥＴによってのみ充電され、接続点Ｐ
ｏの電圧は図４（ｂ）のＳ１１ｄに示すようになる。し
たがって、接続点Ｐｏの電圧がＯＰアンプ２１の基準電
圧Ｖ_Hを上回るまでに、急速充電用ＭＯＳトランジスタ
６ｂが正常な場合よりも時間がかかり、ＯＰアンプ２１
の出力信号は、図４（ｄ）に破線に示すように波形の信
号の２１ａ₁に示したように正常時よりも遅れて「Ｈ」
から「Ｌ」へ反転する。

【００３４】図４（ｄ）の破線に示す波形の出力信号２
１ａ₁と図４の（ａ），（ｃ）に示す波形の信号Ｓ１
０，Ｓ１３がＮＯＲゲート２３に入力されると、ＮＯＲ
ゲート２３からは図４（ｆ）の破線に示す波形の信号２
３ａが出力される。したがって、ＯＲゲート２５を通し
てモニタ端子１２に出力される信号２５ａを観測するこ
とにより、急速充電回路６に故障が生じていることを判
定できる。また、急速充電用ＭＯＳトランジスタ６ａに
オープン故障が発生した場合にも同様にして急速充電回
路６の故障を判定できる。更に、急速充電用ＭＯＳトラ
ンジスタ６ａ，６ｂおよび急速放電用ＭＯＳトランジス
タ７ａ，７ｂのゲート配線が断線した場合にも、急速充
電・放電回路６，７の異常を判定することができる。

【００３５】−第３の実施例− 図５は、請求項２の発明にかかる実施例を示す構成図で
ある。図５において、図１と同一の部分には同一符号を
付してその構成説明を省略し、図１と異なる部分を重点
に述べる。本実施例において図１と異なる点は次の通り
である。図５からも明らかなように、第１および第２
のＣＭＯＳインバータ回路３，４の出力端にそれぞれ直
列に接続され、かつそれぞれの出力ラインを短絡，開放
する第１および第２のトランスミッションゲート１３，
１４を設けたこと、第１のトランスミッションゲート
１３の後段側において、第２のＣＭＯＳインバータ回路
４の入力端とココンデンサ５の一端と急速充電回路６お
よび急速放電回路７とが接続される接続点Ｐｏと出力端
子２間に接続され、接続点Ｐｏの電圧を取り出す第３の
トランスミッションゲート１５を設けたこと、第２の
トランスミッションゲート１４の後段と出力端子２間に
接続され、第２のＣＭＯＳインバータ回路４の出力を取
り出す第４のトランスミッションゲート１６を設けたこ
と、入力端子１と急速充電用ＭＯＳトランジスタ６ｂ
のゲート間および入力端子１と急速放電用ＭＯＳトラン
ジスタ７ａのゲート間を共通して短絡，開放する第５の
トランスミッションゲート１７を接続したこと、第１
〜第５のトランスミッションゲート１３〜１７を御制御
するＣＭＯＳインバータ回路１８を設けたところにあ
る。

【００３６】次に動作について説明する。図５におい
て、クロックＣＫが「Ｌ」でＣＭＯＳインバータ回路１
８の出力ＣＫＢが「Ｈ」のとき、第１，第２および第４
のトランスミッションゲート１３，１４および１６が導
通し、第３および第５のトランスミッションゲート１５
および１７が遮断される。これにより、雑音除去回路は
従来と同様に機能する。

【００３７】一方、クロックＣＫが「Ｈ」でＣＭＯＳイ
ンバータ回路１８の出力ＣＫＢが「Ｌ」のときは、第
１，第２および第４のトランスミッションゲート１３，
１４および１６が遮断され、第３および第５のトランス
ミッションゲート１５および１７が導通する。これによ
り、急速充電・放電回路６，７の故障を検査できる。例
えば、急速放電回路７のＭＯＳトランジスタ７ａ，７ｂ
のいずれか一方がオープン故障している場合を考える。
第１〜第５のトランスミッションゲート１３〜１７を検
査用の状態に切換えて入力端子１に図２の（ａ）に示す
ような「Ｌ」から「Ｈ」に変化する検査用信号を加える
と、この信号は急速放電用ＭＯＳトランジスタ７ａ，７
ｂの両方のゲートに入力される。しかし、ＭＯＳトラン
ジスタ７ａ，７ｂにオープン故障が生じているために、
急速放電回路７は動作せず、コンデンサ５の電荷も放電
されない。その結果、正常時では「Ｌ」レベルであるべ
き出力端子２の出力波形はコンデンサ５に蓄積された電
荷によって「Ｈ」レベルとなる。したがって、この出力
波形と入力端子１に加えられた信号波形とを観測するこ
とにより、急速放電回路７に故障が生じていることを判
断できる。また、ＭＯＳトランジスタ７ａ，７ｂのゲー
ト配線が断線した場合なども、同様に出力端子２の出力
波形に異常が現れて、急速放電回路７の故障を判断でき
る。

【００３８】次に、急速充電回路６のＭＯＳトランジス
タ６ａ，６ｂのいずれか一方にオープン故障が生じてい
る場合について述べる。この場合、入力端子１に「Ｈ」
から「Ｌ」に変化する検査信号が入力されたとすると、
この信号は急速充電用ＭＯＳトランジスタ６ａ，６ｂの
両方のゲートに入力される。しかし、ＭＯＳトランジス
タ６ａ，６ｂにオープン故障が生じているために、急速
充電回路６は動作せず、コンデンサ５を充電することが
できない。その結果、正常時ではＨレベルであるべき出
力端子２の出力波形は「Ｌ」レベルとなる。したがっ
て、この出力波形と入力端子１に加えられた信号波形と
を観測することにより、急速充電回路６に故障が生じて
いることを判断できる。そして、ＭＯＳトランジスタ６
ａ，６ｂのゲート配線の断線などによる急速充電回路６
の故障の発生も判断できる。

【００３９】このように第３の実施例においては、回路
の検査時に第１および第２のＣＭＯＳインバータ回路
３，４の出力端をそれぞれのトランスミッションゲート
１３，１４により開放し、かつ、第３のトランスミッシ
ョンゲート１５によりコンデンサ５との接続点Ｐｏの電
圧が出力端子２に取り出せるように切換え、さらに急速
充電用ＭＯＳトランジスタ６ｂのゲートおよび急速放電
用ＭＯＳトランジスタ７ａのゲートに検査信号を加える
ように回路を再構成して、急速充電回路６および急速放
電回路７によりＣＭＯＳインバータ回路を形成し、接続
点Ｐｏの電圧を観測するようにしたから、急速充電用お
よび急速放電回路の故障を簡便に検査することができる
とともに、素子数の増加も少なくて済み、かつ、従来の
ような特別の検査用信号発生源も不要になる。

【００４０】−第４の実施例− 図６は、請求項２の発明にかかる他の実施例を示す構成
図である。図６において、図５と同一の部分には同一符
号を付してその構成説明を省略し、図５と異なる部分を
重点に説明する。本実施例において図５と異なる点は、
図５における第１のＣＭＯＳインバータ回路３とそのト
ランスミッションゲート１３、および第２のＣＭＯＳイ
ンバータ回路４とそのトランスミッションゲート１４に
代えてクロック制御型の第１のＣＭＯＳインバータ回路
１９および第２のＣＭＯＳインバータ回路２０を設け、
この各第１および第２のクロック制御型ＣＭＯＳインバ
ータ回路１９，２０は入力端子１と出力端子２間に縦続
接続したところにある。なお、コンデンサ５、急速充電
用ＭＯＳトランジスタ６ａ，６ｂ、急速放電用ＭＯＳト
ランジスタ７ａ，７ｂ、およびトランスミッションゲー
ト制御用のＣＭＯＳインバータ回路１８は図５と同一の
接続構成になっている。

【００４１】次に動作について説明する。クロック制御
型のＣＭＯＳインバータ回路１９，２０はその制御用の
クロックＣＫが「Ｈ」のときインバータ回路として機能
し、制御用のクロックＣＫが「Ｌ」のときハイインピー
ダンスとなるものである。今、クロックＣＫが「Ｈ」
で、ＣＭＯＳインバータ回路１８の出力ＣＫＢが「Ｌ」
であるとすると、第１および第２のクロック制御型ＣＭ
ＯＳインバータ回路１９，２０は共にインバータ回路と
して機能し、さらにトランスミッションゲート１６が導
通し、トランスミッションゲート１５，１７が遮断状態
におかれる。これにより、雑音除去回路回路は従来と同
様に機能する。

【００４２】一方、クロックＣＫが「Ｌ」でＣＭＯＳイ
ンバータ回路１８の出力ＣＫＢが「Ｈ」のときは、第１
および第２のクロック制御型ＣＭＯＳインバータ回路１
９，２０の出力はハイインピーダンスとなる。そして、
トランスミッションゲート１６が遮断状態に置かれ、ト
ランスミッションゲート１５，１７は導通状態におかれ
る。このため、急速充電用ＭＯＳトランジスタ６ａ，６
ｂおよび急速放電用ＭＯＳトランジスタ７ａ，７ｂのゲ
ート電極が入力端子１に接続され、急速充電・放電回路
６，７によるＣＭＯＳインバータ回路が構成され、第２
の実施例と全く同様にして急速充電・放電回路６，７の
故障を検査することができる。

【００４３】なお、上記実施例では、スイッチング機能
を有するバッファ回路にＣＭＯＳインバータ回路を用い
た場合について説明したが、これに限定されない。

【００４４】

【発明の効果】以上のように請求項１に記載の発明によ
れば、第１のバッファ回路と第２のバッファ回路および
コンデンサの接続点の出力端の電圧を観測手段で観測
し、当該観測手段にて観測した結果と第２のバッファ回
路の出力する信号とを比較手段で比較する構成としたこ
とにより、検査に必要な一通りの検査用信号のみで急速
充電回路および急速放電回路の故障などの状態を簡便に
検査することができる。また、請求項２に記載の発明に
よれば、検査時に第１，第２および第３のスイッチ手段
を切換えることによって、第１のバッファ回路と第２の
バッファ回路とは無関係に急速放電回路と急速充電回路
の動作を直接監視することができる回路構成としたこと
により、急速充電回路および急速放電回路の故障を簡便
に検査することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す構成図である。

【図２】第１の実施例における動作説明用のタイミング
チャートである。

【図３】本発明の第２の実施例を示す構成図である。

【図４】第２の実施例における動作説明用のタイミング
チャートである。

【図５】本発明の第３の実施例を示す構成図である。

【図６】本発明の第４の実施例を示す構成図である。

【図７】従来の雑音除去回路の構成図である。

【図８】従来における動作説明用のタイミングチャート
である。

【図９】従来における動作説明用のタイミングチャート
である。

【図１０】従来における動作説明用のタイミングチャー
トである。

【図１１】従来における動作説明用のタイミングチャー
トである。

【図１２】従来における動作説明用のタイミングチャー
トである。

【符号の説明】

１入力端子２出力端子３第１のＣＭＯＳインバータ回路４第２のＣＭＯＳインバータ回路５コンデンサ６急速充電回路７急速放電回路８トランスミッションゲート９ＥＸ−ＯＲ回路１３，１４，１５，１６，１７トランスミッションゲ
ート１８ＣＭＯＳインバータ回路１９，２０クロック制御型ＣＭＯＳインバータ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者梶沼寛神奈川県横浜市神奈川区宝町２番地日産自動車株式会社内

Claims

【特許請求の範囲】

【請求項１】スイッチング機能を持つ第１のバッファ回
路と、前記第１のバッファ回路の出力端と第１の電源電位との
間に接続されたコンデンサと、前記第１のバッファ回路の出力端と第１の電源電位の間
に接続され、前記コンデンサに蓄積されている電荷を急
速に放電させる急速放電回路と、前記第１のバッファ回路の出力端と第２の電源電位の間
に接続され、前記コンデンサに電荷を急速に充電させる
急速充電回路と、前記第１のバッファ回路の出力端に接続されたスイッチ
ング機能を持つ第２のバッファ回路と、少なくとも前記第１のバッファ回路への入力信号および
前記第２のバッファ回路の出力信号に基づいて前記急速
放電回路および前記急速充電回路を択一的に作動させる
よう構成された雑音除去回路において、前記第１のバッファ回路の出力端と第２のバッファ回路
の入力端およびコンデンサの接続点の電圧を観測する観
測手段と、前記観測手段により観測された電圧と前記第２のバッフ
ァ回路の出力信号とを比較する比較手段とを備えたこと
を特徴とする雑音除去回路。
【請求項２】スイッチング機能を持つ第１のバッファ
回路と、前記第１のバッファ回路の出力端と第１の電源電位との
間に接続されたコンデンサと、前記第１のバッファ回路の出力端と第１の電源電位の間
に接続され、前記コンデンサに電荷を急速に放電させる
急速放電回路と、前記第１のバッファ回路の出力端と第２の電源電位の間
に接続され、前記コンデンサに蓄積されている電荷を急
速に充電させる急速充電回路と、前記第１のバッファ回路の出力端に接続されたスイッチ
ング機能を持つ第２のバッファ回路と、少なくとも前記第１のバッファ回路への入力信号および
前記第２のバッファ回路の出力信号に基づいて前記急速
放電回路および前記急速充電回路を択一的に作動させる
よう構成された雑音除去回路において、雑音除去時には前記急速充電回路および前記急速放電回
路の一方の入力として前記第２のバッファ回路の出力信
号を入力し、検査時には前記急速充電回路および前記急
速放電回路の一方の入力として前記第１のバッファ回路
への入力信号を入力するように切換える第１のスイッチ
手段と、雑音除去時には前記第１のバッファ回路の出力端が前記
コンデンサ、前記急速充電回路、前記急速放電回路およ
び前記第２ののバッファ回路の入力端の接続点と電気的
に切断されるように切換える第２のスイッチ手段と、雑音除去時には前記第２のバッファ回路の出力信号を出
力し、検査時は前記第２のバッファ回路の入力端と前記
コンデンサとの接続点の電圧を出力信号として出力する
ように切換える第３のスイッチ手段とを備えたことを特
徴とする雑音除去回路。