JP5058806B2 - 圧縮差分パンクチャパターンを用いたパンクチャリング／デパンクチャリング - Google Patents

Description

発明の背景
本発明は、一般に、順方向エラー訂正符号のためのパンクチャパターンに関し、特に、圧縮差分パンクチャパターンを用いて、畳み込み符号をパンクチャおよびデパンクチャする方法に関する。

デジタル通信システムの最終目的は、通信チャネルを通して、情報源から宛先へ情報を送信することである。無線チャネルなどの多くのタイプの通信チャネルにおいて、固有の雑音のために、送信中にビットエラーが生じる。ビットエラーを低減するために、デジタル通信システムは、典型的にはエラー検出およびエラー訂正符号の両方を用いる。これらのエラー制御符号は、通信チャネルを通して送信される情報に制御された冗長性を導入するが、この冗長性は、受信信号におけるエラーを宛先で検出および／または訂正するために用いることができる。

畳み込み符号は、デジタル通信システムで用いられる順方向エラー訂正符号の一タイプである。畳み込み符号の符号化率ｋ／ｎは、各ｋ入力ビットに対して符号器によって生成される出力ビット数ｎを示す。一般に、入力ビット数ｋが増加するにつれて、符号器および復号器の複雑さが増加する。したがって、符号化率１／ｎを備えた畳み込み符号器が、複雑さの観点から望ましい。しかしながら、ｋが「１」に抑制された場合には、得られる最高の符号化率は、１／２である。

パンクチャリングは、元のより低い比率の畳み込み符号から、新しいより高い比率の畳み込み符号を構成する技術である。所与の低比率の畳み込み符号に対して、符号器から出力された符号化ビットを選択的にパンクチャすることによって、複数のより高い比率の符号を得ることが可能である。パンクチャドビット（punctured bits）は送信されない。パンクチャリングによって作成されたより高い比率の畳み込み符号は、パンクチャド符号が由来する元の符号と実質的に同じトレリスを用いて復号化できる。さらに、チャネル状態および他の要因に依存して符号化率の使用を変更できるように、単一の符号器／復号器を用いて、ある範囲の符号化率を提供することができる。

パンクチャリングを実行するために、パンクチャパターンがメモリに格納され、符号器によって出力された符号化ビットをパンクチャするために用いられる。先行技術で用いられる一技術は、送信すべき各ビット用のインデックスを格納することである。インデックスは、各送信ビットのビット位置を識別する数値である。この技術は、送信すべき符号語の長さに依存して、パンクチャパターン用の非常に大きな記憶容量を必要とする。たとえば、適応フルレート８−ＰＳＫ広帯域音声フレームには、符号化の後でパンクチャリングの前に１，４６７ビットが含まれる。ＧＳＭ仕様によれば、元の１，４６７符号化ビットのうちの１，３４４ビットが送信される。各送信ビットのために１６ビットのインデックスを格納することは、２１，５０４ビットの記憶容量を必要とするであろう。

パンクチャパターンを格納するための別の技術は、符号器から出力された各符号化ビットのための１ビットを含むビットマップを格納することである。ビットマップにおける各ビットは、単一の符号化出力ビットに対応する。ビットマップにおける「０」のビット値が、符号器によって出力された対応するビットがパンクチャされることを示すのに対して、「１」のビット値は、対応するビットが送信されるべきであることを示す。または逆の場合も同様である。この技術は、パンクチャパターンを格納するための必要メモリを低減するけれども、プロセッサは、ビットを送信すべきかまたはパンクチャすべきかを確かめるために、符号器によって出力された全ての符号化ビットをビットマップと比較しなければならない。これらの比較を実行するために必要なコードは、プロセッササイクルを消費して信号プロセッサに対する要求を増加させる。セルラー通信システムの中には、異なるパンクチャパターンを備えた１００を超える論理チャネルを使用できるものがあるので、パンクチャパターンを格納するための必要メモリをさらに低減し、かつパンクチャリング／デパンクチャリング動作を実行するために必要なプロセッササイクルを低減する技術の必要がある。

発明の概要
本発明は、順方向エラー訂正符号のパンクチャリング／デパンクチャリングを実行するチャネル符号器／復号器である。チャネル符号器／復号器は、圧縮してメモリに格納できる差分パンクチャパターンを用いる。差分パンクチャパターンは、処理パワーを節約する、比較的複雑さが低いパンクチャリングおよびデパンクチャリングアルゴリズムを結果としてもたらす。

差分パンクチャパターンは、通信チャネルを通して送信機から受信機に送信される符号語のビットを示す絶対ビットインデックスシーケンスから導き出される。送信機において、差分パンクチャパターンを用いて、送信すべき符号語のビットを選択する。受信機において、差分パンクチャパターンを用いて、デパンクチャド符号語における正しいビット位置に受信ビットを挿入する。差分パンクチャパターンには、ビットインデックスシーケンスにおける連続ビットインデックス（successive bit indexes）間の差に対応する連続差分インデックスまたはオフセットのシーケンスが含まれる。差分パンクチャパターンを圧縮して、差分パンクチャパターンの記憶のための必要メモリを低減することができる。差分パンクチャパターンを圧縮するために、差分パンクチャパターンにおける繰り返しサブパターンが識別され、サブパターン数、サブパターンの長さ、サブパターンの繰り返し数、および開始インデックスと共に格納される。

発明の詳細な説明
図１は、数字１０で大まかに示された移動通信機器を表す。移動通信機器１０には、移動通信機器１０の全体的な動作を制御するシステムコントローラ１２、動作に必要なプログラムおよびデータを格納するメモリ１４、信号を送信する送信機２０、および信号を受信する受信機３０が含まれる。送信機２０および受信機３０は、全二重動作を可能にする送受切換器１６によって共通アンテナ１８に結合されている。

送信機２０は、情報源からソースデータストリームを受信し、ソースデータストリームを処理して、無線チャネルを通した送信に適した送信信号を生成し、送信信号をＲＦキャリア上に変調する。送信機２０には、ソース符号器２２、チャネル符号器２４および変調器２６が含まれる。ソース符号器２２は、冗長性を除去するかまたはソースデータストリームをランダム化して、最大の情報量のために最適化された情報シーケンスを生成する。ソース符号器２２からの情報シーケンスは、チャネル符号器２４に渡される。チャネル符号器２４は、ソース符号器２２によって供給された情報シーケンスに冗長要素を導入して、符号化出力を生成する。チャネル符号器２４によって加えられた冗長性は、通信システムのエラー訂正能力を向上させる役割をする。冗長情報を用いることによって、受信機３０は、送信中に生じる可能性があるビットエラーを検出し訂正できる。チャネル符号器２４の出力は、送信ビットシーケンスである。変調器２６は、チャネル符号器２４から送信ビットシーケンスを受信して、通信チャネルの物理的特性に適合し、かつ通信チャネルを通して効率的に送信できる波形を生成する。移動通信機器１０で用いられる典型的な変調方式には、１６ＱＡＭ、８−ＰＳＫ、４−ＰＳＫ等が含まれる。

受信機３０は、通信チャネルを通過することによって破損された、遠端機器からの送信信号を受信する。受信機の機能は、受信信号から元のソースデータストリームを復元することである。受信機３０には、復調器３２、チャネル復号器３４およびソース復号器３６が含まれる。復調器３２は、受信信号を処理して受信ビットシーケンスを生成する。受信ビットシーケンスには、各受信ビットのための硬値または軟値（hard or soft value）を含んでもよい。受信信号が、通信チャネルを通してエラーなしに送信される場合には、受信ビットシーケンスは、送信機における送信ビットシーケンスと同一であろう。実際の運用では、受信信号が通信チャネルを通過することによって、受信信号にビットエラーが持ち込まれる。チャネル復号器３４は、送信機２０においてチャネル符号器２４によって加えられた冗長性を用いて、ビットエラーを検出し訂正する。復調器３２および復号器３４がどれくらいうまく働くかの目安は、復号化されたシーケンスにおいてビットエラーが生じる頻度である。最終ステップとして、ソース復号器３６が、情報源からの元の信号を復元する。復元された情報信号と元の情報信号との間の相違は、通信システムによって持ち込まれた歪みの尺度である。

図２および３は、例示的なチャネル符号器２４および復号器３４をそれぞれ示す。チャネル符号器２４（図２）には、ソース符号器２２からの情報シーケンスを符号化する符号器４０、および符号器４０によって出力された符号化ビットをパンクチャするパンクチャラ４２が含まれる。符号器４０には、たとえば、各入力ビットに対して２つの符号化ビットを生成する１／２の比率の畳み込み符号器を含んでもよい。符号器４０によって出力された符号化ビットは、パンクチャラ４２に入力される符号語を構成する。パンクチャラ４２は、メモリ１４に格納されたパンクチャパターンに基づいて、送信すべき符号化ビットを選択する。

チャネル復号器３４（図３）には、デパンクチャラ６０および後続の復号器６２が含まれる。デパンクチャラ６０は、受信ビットの正しいビット位置を決定し、復号器６２にデパンクチャド符号語を出力する。以下でより詳細に説明するように、デパンクチャド符号語は、元の符号語と同じではない。なぜなら、デパンクチャド符号語では、パンクチャドビットが中立値（neutral values）と取り替えられているからである。中立値は、受信ビットが＋／−１で表わされる場合には「０」か、または「０」の近くで対称的に分配された軟値であってもよい。復号器６２には、ＭＬＳＥ復号器（すなわちビタビ復号器）、ＭＡＰ復号器または他の公知のタイプの復号器を含んでもよい。

本発明によれば、パンクチャパターンは、必要メモリを低減するために圧縮され、パンクチャリングおよびデパンクチャリングを実行するために伸張される。圧縮技術によって差分パンクチャパターンが生成されるが、この差分パンクチャパターンは、送信機２０において、送信のためのビットを直接選択するために、および受信機３０において、デパンクチャド符号語における受信ビットの正しいビット位置を決定するために用いられる。送信機２０では、パンクチャラ４２は、パンクチャドビットに対する動作を実行せずに、送信すべきビットを直接選択する。送信ビットの直接選択によって、パンクチャラ４２が実行しなければならない命令数が著しく低減される。受信機３０において、デパンクチャラ６０は、デパンクチャド符号語における受信ビットのビット位置を決定し、受信ビットを決定した位置に挿入する。

本発明で用いられたチャネル符号化／復号化方法は、例として広帯域フルレート音声チャネル（Ｏ−ＴＣＨ／ＷＦＳ２３．８５）を用いて以下で説明される。このチャネル用の望ましいチャネル符号化は、リリース５のＧＳＭ仕様４５．００３で説明されている。ＧＳＭ仕様によれば、符号器４０によって出力された符号語は、パンクチャリング前に１，４６７ビットを有する。符号語は、ＰｇブロックおよびＰｂブロックと呼ばれる２つのブロックに分割される。Ｐｇブロックには、元の１，４６７ビットのうちの８９６が含まれる。Ｐｂブロックには、元の１，４６７ビットのうちの４４８ビットが含まれる。合計１３４４ビットが、ＰｇおよびＰｂブロックで送信されるので、その結果、１４６ビットがパンクチャされる。Ｐｇブロックのビットは、ビットインデックスシーケンスによって与えられる。すなわち、
２、３、５、６、８、９、１１、１２、１４、１５、１７、１８、２０．．．１３４３、１３４６、１３４７、１３４９、１３５０、１３５２、１３５３、１３５５、１３５８、１３５９、１３６１、１３６２、１３６４、１３６５、１３６７．．．である。

インデックスシーケンスの各ビットインデックスは、１つの送信ビットに対応する。たとえば「２」のビットインデックス値は、元の符号語における第２のビットが送信されることを示す。ビットインデックスシーケンスは、それが各送信ビットのための絶対ビットインデックスからなるので、絶対パンクチャパターンである。

本発明によれば、差分パンクチャパターンは、ビットインデックスシーケンスに基づいて計算され、次に、必要メモリを低減するために圧縮される。差分パンクチャパターンは、元のビットインデックスシーケンスにおける連続ビットインデックス間の差を計算することによって計算される。上に挙げたビットインデックスシーケンスに対して、対応する差分パンクチャパターンは、次のとおりである。すなわち、
１、２、１、２、１、２．．．３、１、２、１、２、１、２、３、１、２、１、２、１、２．．．である。

差分パンクチャパターンの各要素は、相対ビットインデックスとして機能する差分インデックスかまたはオフセットである。オフセットは、２つの連続送信ビットの絶対インデックス間の差を表わす。差分パンクチャパターンは、符号語における第１の送信ビットのビット位置を示す開始インデックスを基準とする。上に挙げた例では、開始インデックスは「２」である。開始インデックスおよび差分パンクチャパターンを知れば、符号語における各送信ビットの絶対ビットインデックスを決定できる。

Ｐｇブロック用のパンクチャパターンの強い規則性ゆえに、Ｐｇブロック用の全差分パンクチャパターンは、次の３つの差分サブパターンで表わすことができる。すなわち、
Ｐ１＝１７１回繰り返される［１、２］、
Ｐ２＝７８回繰り返される［３、１、２、１、２、１、２］、
Ｐ３＝１回繰り返される［３、１、２、１、２、３、３］である。

差分パンクチャパターンを計算した後で、差分パンクチャパターンは、サブパターンを識別することによって圧縮できる。差分パンクチャパターンの圧縮バージョンは、次の情報を格納することによって作成できる。
ａ０ 送信すべき第１の符号ビットの絶対ビットインデックス値
ＳＮ 差分パンクチャパターンにおけるサブパターン数
ｒｅｐ［］ 各サブパターンの繰り返し数を含む配列
ｌｅｎ［］ 各サブパターンの長さを含む配列
ｐａｔ［］ サブパターンを含む配列

圧縮差分パンクチャパターンは、メモリ１４に格納するために３７の１６ビットワードを必要とする。比較してみると、ビットマップの格納は、１８４の１６ビットワードを必要とするであろう。移動通信機器１０によっては、１００を超えるパンクチャパターンを利用可能だとすると、本発明は、パンクチャパターンを格納するのに必要なメモリ１４を実質的に低減する。

図４は、圧縮差分パンクチャパターンを生成するための、８０で大まかに示された、本発明の一実施形態による例示的な装置を表す。図４で示す装置は、コンピュータ可読媒体に格納されたソフトウェアによって実現し、プロセッサによって実行してもよい。装置８０には、パターン発生器８２および圧縮モジュール８８が含まれる。パターン発生器８２には、遅延素子８４および減算器８６が含まれる。符号語における送信ビットの絶対ビットインデックスを示す絶対ビットインデックスシーケンスが、一度に１ビットインデックスずつパターン発生器８２に入力される。遅延素子８４は、ビットインデックスシーケンスに一素子遅延を導入する。減算器８６は、現在のビットインデックス（ｂ_ｎ）から、時間ｎ−１の前のビットインデックス（ｂ_ｎ−１）を引いて、差分インデックスまたはオフセットを計算する。減算器８６から出力された差分インデックスまたはオフセットのシーケンスには、差分パンクチャパターンが含まれる。差分パンクチャパターンは、圧縮モジュール８８へ入力され、圧縮モジュール８８は、差分パンクチャパターンを圧縮する。

図５は、１００で大まかに示された、本発明のいくつかの実施形態による圧縮差分パンクチャパターンの生成方法を表す流れ図である。圧縮差分パンクチャパターンの生成を開始するために、パンクチャパターンの絶対ビットインデックスシーケンスが、パターン発生器８２に入力される（ブロック１０２）。パターン発生器８２は、前述のように差分パンクチャパターンを計算する（ブロック１０４）。次に、圧縮モジュール８８が、差分パンクチャパターンを処理して、繰り返しサブパターンを識別する（ブロック１０６）。圧縮モジュール８８は、差分パンクチャパターンのための開始インデックス（ブロック１０８）、サブパターン数（ブロック１１０）、サブパターンの長さ（ブロック１１２）、および各サブパターンの繰り返し数（ブロック１１４）を決定する。次に、圧縮差分パンクチャパターンが、メモリ１４に格納される（ブロック１１６）。

本発明の圧縮差分パンクチャパターンは、メモリを節約するだけでなく、実行しなければならない命令または動作の数を著しく低減する、効率的なパンクチャリングおよびデパンクチャリング技術につながる。パンクチャリングのために、差分パンクチャパターンが伸張され、伸張された差分パンクチャパターンを用いて、送信用符号化ビットを連続的に選択する。デパンクチャリングのために、差分パンクチャパターンを用いて、デパンクチャド符号語における正しい位置に受信ビットを挿入する。

図６は、ブロック図形式での、例示的なパンクチャラ４２を示す。パンクチャラ４２は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの組み合わせで実現してもよい。例示的な一実施形態において、パンクチャラ４２は、コンピュータ可読媒体に格納されたソフトウェアによって実現され、プロセッサによって実行される。図６に示すように、パンクチャラ４２には、コントローラ４４、アキュムレータ４６、セレクタ４８および出力バッファ５０が含まれる。第１の出力ビットのための絶対ビットインデックスａ０を用いて、アキュムレータ４６を初期化する。絶対ビットインデックスはまた、セレクタ４８に供給される。セレクタ４８は、送信すべき第１の符号化ビットを選択して、それを、出力バッファ５０における第１の位置に書き込む。出力バッファ５０には、送信ビットシーケンスが含まれる。第１の符号化ビットが出力バッファ５０に書き込まれた後で、差分パンクチャパターンを用いて、送信すべき残りの符号化ビットを選択する。差分パンクチャパターンの差分インデックスまたはオフセットは一度に１つずつ処理され、それらは、蓄積および選択技術用いて、送信すべき符号化ビット（すなわち送信ビット）を選択するために用いられる。差分インデックスまたはオフセットは、アキュムレータ４６に入力される。アキュムレータ４６は、蓄積ビットインデックスを維持する。オフセットが蓄積ビットインデックスに加えられて、新しい蓄積ビットインデックスが取得され、新しい蓄積ビットインデックスは、セレクタ４８に出力される。セレクタ４８は、アキュムレータ４６によって出力された蓄積ビットインデックスを用いて、送信用符号化ビットを選択する。たとえば、時間ｔの蓄積ビットインデックスが「６４」である場合には、セレクタ４８は、６４番目の符号化ビットを選択し、それを、出力バッファにおける次の位置に書き込む。このプロセスが繰り返され、全送信ビットシーケンスが完了するまで、一度に１つ、送信用符号化ビットが選択される。

図７は、２００で大まかに示された、パンクチャリング動作を表す流れ図である。パンクチャリング動作を開始するために、コントローラ４４は、メモリ１４からしかるべき圧縮差分パンクチャパターンを選択し（ブロック２０２）、第１の送信ビット用の絶対ビットインデックスを用いてアキュムレータ４６を初期化し（ブロック２０４）、第１の出力ビットを選択する（ブロック２０６）。第１の出力ビットを出力バッファ５０に書き込んだ後で、コントローラ４４は、圧縮差分パンクチャパターンにおける第１のサブパターンを選択し（ブロック２０８）、次に、第１のサブパターンの第１の要素を選択する（ブロック２１０）。当業者は、サブパターン要素が、差分パンクチャパターンを構成する差分インデックスまたはオフセットであることを理解されよう。続いて、コントローラ４４は、サブパターン要素をアキュムレータ４６に入力し、アキュムレータ４６は、蓄積ビットインデックスを計算する（ブロック２１２）。セレクタ４８は、アキュムレータ４６によって出力された蓄積ビットインデックスを用いて、送信用の次の符号化ビットを選択する（ブロック２１４）。差分パンクチャパターンにおける各要素が処理された後で、コントローラ４４は、それが、サブパターンにおける最後の要素だったかどうかを決定する（ブロック２１６）。そうでなければ、コントローラ４４は、次のサブパターン要素を選択し（ブロック２１８）、蓄積及び選択プロセスを繰り返す（ブロック２１２、２１４）。サブパターンにおける最後の要素に到達すると、コントローラ４４は、サブパターンの処理を繰り返すべきかどうかを決定する（ブロック２２０）。望ましい繰り返し数が実行されていなかった場合には、コントローラ４４は、繰り返しカウントを増分し（ブロック２２２）、最後の繰り返しが完了するまで、サブパターンを繰り返し処理する（ブロック２１０〜２１８）。サブパターンの最後の繰り返しが完了すると、コントローラ４４は、全てのサブパターンが処理されたかどうかを決定する（２２４ブロック）。そうでなければ、コントローラ４４は、前述の処理（ブロック２１０〜２２２）のために、次のサブパターンを選択する（ブロック２２６）。最後のサブパターンが処理されたときに、差分パンクチャパターンの処理は終了する（ブロック２２８）。

図８は、本発明のいくつかの実施形態に基づく、ブロック図形式でのデパンクチャラ６０を示す。デパンクチャラ６０は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの組み合わせで実現してもよい。例示的な一実施形態において、デパンクチャラ６０は、コンピュータ可読媒体に格納されたソフトウェアによって実現され、プロセッサによって実行される。図８に示すように、デパンクチャラ６０には、コントローラ６４、アキュムレータ６６、挿入器６８および出力バッファ７０が含まれる。出力バッファ７０の長さは、パンクチャリング前の元の符号語の長さと同じである。出力バッファ７０の要素は、受信ビットが＋／−１の値を有する場合には「０」などの中立値か、または「０」の近くに分配された軟値で初期化される。第１の出力ビット用の絶対ビットインデックスａ０を用いて、アキュムレータ６６を初期化する。絶対ビットインデックスはまた、挿入器６８に供給される。挿入器６８は、開始インデックスによって示されたビット位置で出力バッファ７０に第１の受信ビットを挿入する。たとえば、開始インデックスが「２」である場合には、挿入器６８は、出力バッファ７０における第２のビット位置に第１の受信ビットを挿入する。第１の受信ビットが出力バッファ７０に書き込まれた後で、差分パンクチャパターンの差分インデックスまたはオフセットが、一度に１つ処理されて、出力バッファ７０に受信ビットを挿入するために用いられる。差分パンクチャパターンを構成する差分インデックスまたはオフセットは、アキュムレータ６６に入力され、アキュムレータ６６は、蓄積ビットインデックスを維持する。各オフセットが蓄積ビットインデックスに加えられて、新しい蓄積ビットインデックスが取得され、新しい蓄積ビットインデックスは、挿入器６８に出力される。挿入器６８は、アキュムレータ６６によって出力された蓄積ビットインデックスを用いて、次の受信ビットのために出力バッファにおけるビット位置を決定する。たとえば、時間ｔにおける蓄積ビットインデックス出力が「６４」である場合には、挿入器６８は、出力バッファ７０における６４番目のビット位置に次の受信ビットを挿入する。このプロセスは繰り返され、全受信ビットシーケンスが処理されるまで、出力バッファ７０に受信ビットが一度に１つ挿入される。出力バッファ７０の内容には、パンクチャリング前の元の符号語に対応する、デパンクチャド符号語が含まれる。しかしながら、デパンクチャド符号語は、元の符号語と同一ではない。なぜなら、元の符号語におけるパンクチャドビットの全ては、中立な軟値と取り替えられているからである。

図９は、３００で大まかに示された、デパンクチャリング動作を表す流れ図である。デパンクチャリング動作を開始するために、コントローラ６４は、メモリ１４からしかるべき圧縮差分パンクチャパターンを選択し（ブロック３０２）、第１の送信ビット用の絶対ビットインデックスを用いて、アキュムレータ６６を初期化する（ブロック３０４）。絶対ビットインデックスはまた、挿入器６８に入力される。挿入器６８は、絶対ビットインデックスによって示されたビット位置で出力バッファ７０に第１の受信ビットを挿入する（ブロック３０６）。第１の受信ビットを出力バッファ７０に書き込んだ後で、コントローラ６４は、圧縮差分パンクチャパターンにおける第１のサブパターンを選択し（ブロック３０８）、次に、第１のサブパターンの第１要素を選択する（ブロック３１０）。続いて、コントローラ６４は、サブパターン要素をアキュムレータ６６に入力し、アキュムレータ６６は、蓄積ビットインデックスを計算する（ブロック３１２）。挿入器６８は、アキュムレータ６６によって出力された蓄積ビットインデックスを用いて、蓄積ビットインデックスによって示されるビット位置で出力バッファ７０に次の受信ビットを挿入する（ブロック３１４）。差分パンクチャパターンにおける各要素が処理された後で、コントローラ６４は、それがサブパターンにおける最後の要素だったかどうかを決定する（ブロック３１６）。そうでなければ、コントローラ６４は、次のサブパターン要素を選択し（ブロック３１８）、蓄積及び挿入プロセスを繰り返す（ブロック３１２、３１４）。サブパターンにおける最後の要素に到達すると、コントローラ６４は、サブパターンの処理を繰り返すべきかどうかを決定する（ブロック３２０）。望ましい繰り返し数が実行されていなかった場合には、コントローラ６４は、繰り返しカウントを増分し（ブロック３２２）、サブパターンを再び処理する（ブロック３１０〜３１８）。サブパターンの最後の繰り返しが完了すると、コントローラ６４は、全てのサブパターンが処理されたかどうかを決定する（ブロック３２４）。そうでなければ、コントローラ６４は、前述の処理（ブロック３１０〜３２２）のために、次のサブパターンを選択する（ブロック３２６）。最後のサブパターンが処理されたときに、差分パンクチャパターンの処理は終了する（ブロック３２８）。

もちろん、本発明は、本発明の趣旨および本質的特徴から逸脱せずに、本明細書において述べる方法とは別の特定の方法で実行することができる。したがって、本明細書の実施形態は、全ての点で、限定的ではなく例証的なものとして考えるべきであり、また添付の特許請求の範囲の意味および均等の範囲内に入る全ての変更は、そこに含まれるように意図される。

図面の簡単な説明
本発明のチャネル符号器／復号器を使用可能な移動通信機器のブロック図である。 本発明による例示的なチャネル符号器のブロック図である。 本発明による例示的なチャネル復号器のブロック図である。 本発明の一実施形態による、圧縮差分パンクチャパターンを生成するための装置のブロック図である。 本発明の一実施形態による、圧縮差分パンクチャパターンを生成する方法を示す流れ図である。 本発明の一実施形態による、チャネル復号器のための例示的なパンクチャラのブロック図である。 本発明の一実施形態による、差分パンクチャパターンを用いた例示的なパンクチャリング方法の流れ図である。 本発明の一実施形態による、チャネル復号器のための例示的なデパンクチャラのブロック図である。 本発明の一実施形態による、差分パンクチャパターンを用いた例示的なデパンクチャリング方法の流れ図である。

Claims (29)

1. 符号化ビットシーケンスをパンクチャおよびデパンクチャするための圧縮パンクチャパターンを生成するためにパンクチャパターンを処理する方法であって、
   符号化ビットシーケンスにおける選択されたビットを識別するビットインデックスシーケンスに基づいて、開始インデックスを基準とする差分パンクチャパターンを決定する工程を含み、前記ビットインデックスシーケンスが前記パンクチャパターンを表し、前記差分パンクチャパターンが、前記ビットインデックスシーケンスにおける連続ビットインデックス間の差を表す複数の連続オフセットを含む、工程と、
   前記差分パンクチャパターンにおける繰り返しサブパターンに基づいて前記差分パンクチャパターンを圧縮し、前記圧縮パンクチャパターンを生成する工程と、
   を含み、
   前記差分パンクチャパターンを圧縮する工程は、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンに基づいて、前記差分パンクチャパターンを圧縮することを含む、方法。
2. 前記差分パンクチャパターンを圧縮する工程が、
   前記差分パンクチャパターンにおける前記繰り返しサブパターンを識別する工程と、
   各サブパターンの長さを決定する工程と、
   各サブパターンの繰り返し数を決定する工程と、
   を含む、請求項１に記載の方法。
3. 前記圧縮パンクチャパターンをメモリに格納する工程をさらに含む、請求項２に記載の方法。
4. 前記圧縮パンクチャパターンをメモリに格納する工程が、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数および前記サブパターンをメモリに格納する工程を含む、請求項３に記載の方法。
5. 送信すべきビットを識別するビットインデックスシーケンスにおける連続ビットインデックス間の差を表す連続オフセットのシーケンスを含む差分パンクチャパターンを得る工程であって、前記ビットインデックスシーケンスがパンクチャパターンを表し、前記差分パンクチャパターンが開始インデックスを基準とする、工程と、
   前記差分パンクチャパターンにおける繰り返しサブパターンに基づいて前記差分パンクチャパターンを圧縮し、圧縮パンクチャパターンを生成する工程と、
   前記圧縮パンクチャパターンをメモリに格納する工程と、
   前記圧縮パンクチャパターンに基づいて符号語をパンクチャまたはデパンクチャする工程と、
   を含み、
   前記差分パンクチャパターンを圧縮する工程は、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンに基づいて、前記差分パンクチャパターンを圧縮することを含む、チャネル符号化および復号化方法。
6. 前記符号語をパンクチャする工程が、前記圧縮パンクチャパターンに基づいて、送信のために非パンクチャド符号語から符号化ビットを選択する工程を含む、請求項５に記載の方法。
7. 前記非パンクチャド符号語から符号化ビットを選択する工程が、
   前記差分パンクチャパターンの前記連続オフセットを繰り返し蓄積して、各繰り返し中に蓄積ビットインデックスを得る工程と、
   各繰り返し中に、前記蓄積ビットインデックスに基づいて、前記非パンクチャド符号語から符号化ビットを選択する工程と、
   を含む、請求項６に記載の方法。
8. 前記符号語をデパンクチャする工程が、デパンクチャド出力シーケンスにおけるパンクチャド符号語の受信ビットのビット位置を決定する工程を含む、請求項５に記載の方法。
9. 前記デパンクチャド出力シーケンスにおける前記受信ビットのビット位置を決定する工程が、
   前記差分パンクチャパターンの前記連続オフセットを繰り返し蓄積して、各繰り返し中に蓄積ビットインデックスを得る工程と、
   各繰り返し中に、前記蓄積ビットインデックスに基づいて、前記パンクチャド符号語の受信ビットのビット位置を決定する工程と、
   を含む、請求項８に記載の方法。
10. 前記差分パンクチャパターンを圧縮する工程が、
    前記差分パンクチャパターンにおける繰り返しサブパターンを識別する工程と、
    各サブパターンの長さを決定する工程と、
    各サブパターンの繰り返し数を決定する工程と、
    を含む、請求項５に記載の方法。
11. 前記圧縮パンクチャパターンをメモリに格納する工程が、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数および前記サブパターンをメモリに格納する工程を含む、請求項１０に記載の方法。
12. パンクチャリングおよびデパンクチャリング動作のための圧縮パンクチャパターンを生成するためにパンクチャパターンを処理するように構成された装置であって、
    符号化ビットシーケンスにおける選択されたビットを識別するビットインデックスシーケンスに基づいて、開始インデックスを基準とする差分パンクチャパターンを計算するパターン発生器であって、前記ビットインデックスシーケンスが前記パンクチャパターンを表し、前記差分パンクチャパターンが、前記ビットインデックスシーケンスにおける連続ビットインデックス間の差を表す連続オフセットのシーケンスを含む、パターン発生器と、
    前記差分パンクチャパターンにおける繰り返しサブパターンに基づいて前記差分パンクチャパターンを圧縮し、前記圧縮パンクチャパターンを生成するパターン圧縮器と、
    を含み、
    前記パターン圧縮器は、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンに基づいて、前記差分パンクチャパターンを圧縮する、装置。
13. 前記パターン発生器がプロセッサを含む、請求項１２に記載の装置。
14. 前記パターン圧縮器が、前記差分パンクチャパターンにおける前記繰り返しサブパターンを識別し、各サブパターンの長さを決定し、かつ各サブパターンの繰り返し数を決定することによって、前記差分パンクチャパターンを圧縮する、請求項１２に記載の装置。
15. 前記パターン発生器および前記パターン圧縮器が、プロセッサを含む、請求項１２に記載の装置。
16. 前記圧縮パンクチャパターンを格納するメモリをさらに含む、請求項１２に記載の装置。
17. 送信すべきビットを識別するビットインデックスシーケンスにおける連続ビットインデックス間の差を表す連続オフセットのシーケンスを含む差分パンクチャパターンを表す圧縮パンクチャパターンを格納するメモリであって、前記ビットインデックスシーケンスがパンクチャパターンを表す、メモリと、
    メモリに格納された前記圧縮パンクチャパターンに基づいて、符号語をパンクチャまたはデパンクチャするチャネル符号器／復号器と、
    を含み、
    前記メモリは、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンをさらに格納する、チャネル符号化／復号化装置。
18. 前記チャネル符号器／復号器が、前記圧縮パンクチャパターンに基づいて、非パンクチャド符号語から符号化ビットを選択することによって、送信のためのパンクチャド符号語を生成する、請求項１７に記載のチャネル符号化／復号化装置。
19. 前記チャネル符号器／復号器が、
    前記差分パンクチャパターンの前記連続オフセットを繰り返し蓄積して、各繰り返し中に蓄積ビットインデックスを得るアキュムレータと、
    各繰り返し中に、前記蓄積ビットインデックスに基づいて、前記非パンクチャド符号語から符号化ビットを選択するセレクタと、
    を含む、請求項１８に記載のチャネル符号化／復号化装置。
20. 前記チャネル符号器／復号器が、前記アキュムレータを初期化しかつ前記圧縮パンクチャパターンを伸張するコントローラをさらに含む、請求項１９に記載のチャネル符号化／復号化装置。
21. 前記チャネル符号器／復号器が、前記パンクチャド符号語を格納するためにセレクタに結合された出力バッファをさらに含む、請求項２０に記載のチャネル符号化／復号化装置。
22. 前記チャネル符号器／復号器が、デパンクチャド出力シーケンスにおける前記パンクチャド符号語の受信ビットのビット位置を決定することによって、受信パンクチャド符号語をデパンクチャする、請求項１７に記載のチャネル符号化装置。
23. 前記チャネル符号器／復号器が、
    前記差分パンクチャパターンの前記連続オフセットを繰り返し蓄積して、各繰り返し中に蓄積ビットインデックスを得るアキュムレータと、
    各繰り返し中に、前記蓄積ビットインデックスに基づいて、前記パンクチャド符号語の受信ビットをデパンクチャド符号語における対応するビット位置に挿入する挿入器と、
    を含む、請求項２２に記載のチャネル符号化装置。
24. 前記チャネル符号器／復号器が、前記アキュムレータを初期化しかつ前記圧縮パンクチャパターンを伸張するコントローラをさらに含む、請求項２３に記載のチャネル符号化／復号化装置。
25. 前記チャネル符号器／復号器が、前記デパンクチャド符号語を格納するためにセレクタに結合された出力バッファをさらに含む、請求項２４に記載のチャネル符号化／復号化装置。
26. 前記コントローラが、中立値で前記出力バッファを初期化し、前記挿入器が、前記受信ビットを前記出力バッファにおける対応するビット位置に挿入する、請求項２５に記載のチャネル符号化／復号化装置。
27. コンピュータプログラムが格納されたコンピュータ可読記録媒体であって、前記コンピュータプログラムが、
    符号化ビットシーケンスにおける選択されたビットを識別するビットインデックスシーケンスに基づいて、開始インデックスを基準とする差分パンクチャパターンを決定するためのコードであって、前記ビットインデックスシーケンスがパンクチャパターンを表し、前記差分パンクチャパターンが、前記ビットインデックスシーケンスにおける連続ビットインデックス間の差を表わす複数の連続オフセットを含む、コードと、
    前記差分パンクチャパターンにおける繰り返しサブパターンに基づいて、前記差分パンクチャパターンを圧縮し、圧縮パンクチャパターン生成するためのコードと、
    を含み、
    前記差分パンクチャパターンを圧縮するための前記コードが、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンに基づいて、前記差分パンクチャパターンを圧縮することを含む、コンピュータ可読記録媒体。
28. 前記差分パンクチャパターンを圧縮するための前記コードが、
    前記差分パンクチャパターンにおける繰り返しサブパターンを識別するためのコードと、
    各サブパターンの長さを決定するためのコードと、
    各サブパターンの繰り返し数を決定するためのコードと、
    を含む、請求項２７に記載のコンピュータ可読記録媒体。
29. コンピュータプログラムが格納されたコンピュータ可読記録媒体であって、前記コンピュータプログラムが、
    送信すべきビットを識別するビットインデックスシーケンスにおける連続ビットインデックス間の差を表す連続オフセットのシーケンスを含む差分パンクチャパターンを得るためのコードであって、前記ビットインデックスシーケンスがパンクチャパターンを表し、前記差分パンクチャパターンが開始インデックスを基準とする、コードと、
    前記差分パンクチャパターンにおける繰り返しサブパターンに基づいて、前記差分パンクチャパターンを圧縮し、圧縮パンクチャパターン生成するためのコードと、
    前記圧縮パンクチャパターンをメモリに格納するためのコードと、
    前記圧縮パンクチャパターンに基づいて、符号語をパンクチャまたはデパンクチャするためのコードと、
    を含み、
    前記差分パンクチャパターンを圧縮するための前記コードが、前記差分パンクチャパターンのための前記開始インデックス、前記差分パンクチャパターンにおけるサブパターン数、前記サブパターンの長さ、前記サブパターンの繰り返し数、および、前記サブパターンに基づいて、前記差分パンクチャパターンを圧縮することを含む、コンピュータ可読記録媒体。

Images