JP5054688B2 - ３分探索プロセスを使用してデバイス信号値を取得する装置及び方法 - Google Patents

Description

本発明は、概括的には、信号値を取得するためのプロセスに関し、より詳細には、３分探索を使用して信号値を取得するプロセスに関する。

自動試験装置（ＡＴＥ）は、通常、半導体、電子回路、プリント回路基板アセンブリ等のデバイスを試験するための、自動化された、通例はコンピュータ駆動される装置である。ＡＴＥの１つの機能は、デバイスピンから信号を捕捉することである。

より具体的には、ＡＴＥは、被試験デバイス（ＤＵＴ）のピンから信号を受け取る。ＡＴＥの回路は、複数の時点におけるそれらの信号の電圧値を取得して、それらの値に基づき波形を再現するのに使用される。本明細書では「探索プロセス」と呼ぶ、このような電圧値を取得するための既存のプロセスは、実際の電圧値が取得される前に、多数の繰り返しを必要とする可能性がある。必要とされる繰り返しが多いほど、ＡＴＥは低速になる。さらに、多数の繰り返しによって、他のタスクに割り当てることができる貴重な処理資源が取り上げられてしまう。

本発明は、３分探索プロセスを使用してデバイス信号値を取得するための、コンピュータプログラム製品を含む装置及び方法を説明する。
一態様では、本発明は、概括的にはデバイスからの値の取得に使用するための装置を対象とする。この態様では、当該装置は、基準ハイ信号及びデバイス信号を受け取る第１の比較器であって、デバイス信号が基準ハイ信号よりも高いのか、又は低いのかを示す第１の出力信号を提供する、第１の比較器と、基準ロー信号及びデバイス信号を受け取る第２の比較器であって、デバイス信号が基準ロー信号よりも高いのか、又は低いのかを示す第２の出力信号を提供する、第２の比較器とを備える。当該装置は、（ｉ）第１の出力信号及び第２の出力信号に基づいて基準ハイ信号及び基準ロー信号の少なくとも一方を調整し、且つ、（ｉｉ）基準ハイ信号と基準ロー信号との差が所定の基準を満たす場合に値を出力する、回路であって、値は差に基づいている、回路も備える。

上記態様は、以下の特徴のうちの１つ又は２つ以上を含むことができる。
回路は、第１の出力信号及び第２の出力信号に基づいて、デバイス信号が基準ハイ信号よりも高いのか、基準ロー信号よりも低いのか、又は基準ハイ信号と基準ロー信号との間にあるのかを判断するように構成することができる。基準ハイ信号は設定電圧レベルにあり、デバイス信号が基準ハイ信号よりも高い場合に、回路は、基準ロー信号が設定電圧レベルになるように且つ基準ハイ信号が設定電圧レベルを超えるように、基準ロー信号を調整することができる。基準ロー信号は設定電圧レベルにあるものとすることができ、デバイス信号が基準ロー信号よりも低い場合に、回路は、基準ハイ信号が設定電圧レベルになるように且つ基準ロー信号が設定電圧レベルよりも低くなるように、基準ハイ信号を調整することができる。基準ハイ信号は第１の設定電圧にあるものとすることができ、基準ロー信号は第２の設定電圧にあり、デバイス信号が、基準ハイ信号と基準ロー信号との間にある場合に、回路は、基準ハイ信号又は基準ロー信号を、第１の設定電圧と第２の設定電圧との間になるように調整することができる。

値が出力されない場合で、且つ、基準ハイ信号及び／又は基準ロー信号が調整された後に、第１の比較器は、基準ハイ信号及びデバイス信号を受け取ることができ、デバイス信号が基準ハイ信号よりも高いのか、又は低いのかを示す第３の出力信号を提供し、第２の比較器は、基準ロー信号及びデバイス信号を受け取り、デバイス信号が基準ロー信号よりも高いのか、又は低いのかを示す第４の出力信号を提供し、回路は、第３の出力信号及び第４の出力信号に基づいて、基準ハイ信号及び基準ロー信号の少なくとも一方を調整することができ、且つ、基準ハイ信号と基準ロー信号との差が所定の基準を満たす場合に、値を出力することができる。

別の態様では、本発明は、概括的にはデバイス信号から値を取得するための方法を対象とする。当該方法は、デバイス信号から値を取得しようと試みて３分探索プロセスを遂行し、３分探索プロセスは、デバイス信号を、基準ハイ信号及び基準ロー信号の双方と比較することを含み、及び３分探索プロセスを繰り返すことを含む。３分探索プロセスが繰り返されるたびに、３分探索プロセスは、値の取得により近づく。

上記態様は、以下の特徴のうちの１つ又は２つ以上を含むこともできる。
３分探索プロセスの遂行は、デバイス信号を基準ハイ信号と比較すること、デバイス信号を基準ロー信号と比較すること、及び基準ハイ信号と基準ロー信号との差が所定の基準を満たすか否かを判断することを含むことができる。差が所定の基準を満たす場合には、３分探索プロセスは、値を出力し、該値は差に基づいていることをさらに含むことができる。差が所定の基準を満たさない場合には、３分探索プロセスは、デバイス信号が、基準ハイ信号よりも高いのか、基準ハイ信号と基準ロー信号との間にあるのか、又は基準ロー信号よりも低いのかを判断すること、及びデバイス信号が、基準ハイ信号よりも高いのか、基準ハイ信号と基準ロー信号との間にあるのか、又は基準ロー信号よりも低いのかに基づいて、基準ハイ信号及び基準ロー信号の少なくとも一方を調整することをさらに含むことができる。デバイス信号が基準ハイ信号よりも高い場合には、基準ロー信号が設定電圧レベルになるように且つ基準ハイ信号が設定電圧レベルを超えるように、基準ロー信号は調整することができる。デバイス信号が基準ロー信号よりも低い場合には、基準ハイ信号が設定電圧レベルになるように且つ基準ロー信号が設定電圧レベルよりも低くなるように、基準ハイ信号は調整することができる。デバイス信号が、基準ハイ信号と基準ロー信号との間にある場合には、基準ハイ信号又は基準ロー信号は、第１の設定電圧と第２の設定電圧との間になるように調整することができる。

３分探索プロセスは、基準ハイ信号と基準ロー信号との差が所定のしきい値よりも小さくなるまで繰り返すことができる。その後、当該方法は、値が取得されるまで、２分探索プロセスを遂行することを含むことができる。２分探索プロセスは、デバイス信号を基準信号と比較すること、デバイス信号が基準ハイ信号よりも高いのか、又は低いのかを判断すること、デバイス信号が基準信号よりも高いのか、又は低いのかに基づいて、基準信号を調整することを含むことができる。３分探索プロセスは、値が取得されるまで繰り返すことができる。

１つ又は２つ以上の例の詳細は、添付図面及び以下の説明に明記されている。この発明のさらに別の特徴、態様、及び利点は、以下の説明、図面、及び特許請求の範囲から明らかになるであろう。

異なる図における同様の参照符号は、同様の要素を示している。

図１は、ＤＵＴ（被試験デバイス）１２を試験するためのＡＴＥ１１の回路１０のブロック図である。回路１０は、ＤＵＴ１２のピンからの信号に基づく電圧値（又は、単に「値」）の取得に使用するためのものである。簡単に言えば、ＤＵＴ１２は、電圧信号をＡＴＥ１１に出力する。ＡＴＥ１１は、電圧信号を受け取り、回路１０を使用して、その信号から値を取得する。回路１０を使用して複数の値を取得することができる。これらの複数の値は、後述するように、ＤＵＴ１２の波形出力を描く（再現する）のに使用することができる。

図１に示すように、ＡＴＥ１１は、コンピュータ１４、デジタル−アナログ変換器（ＤＡＣ）１６及び１７、比較器１９及び２０、並びにロジック２１を含む。コンピュータ１４は、さまざまなＡＴＥ機能を制御するソフトウェアを実行できる任意のタイプの処理デバイスとすることができる。コンピュータ１４によって制御される機能の１つは、基準ハイ電圧信号（Ｖ_ｏｈ）を生成するようにＤＡＣ１６に命令すること、及び、基準ロー電圧信号（Ｖ_ｏｌ）を生成するようにＤＡＣ１７に命令することである。Ｖ_ｏｈ及びＶ_ｏｌは、この実施態様ではアナログ信号である。

比較器１９、２０は、２つの入力信号を受け取り、それらの入力信号に基づいて出力信号を生成する。各比較器は、２つの入力値を高速に比較し、その結果をデジタル信号に変換する。このデジタル信号は、入力が、指定された時間において負入力よりも正の側にある時を示す。各比較器は、２つの電圧を比較し、一方の入力の大きさが他方の入力の大きさを超える時に出力電圧状態を変化させる。ストローブ比較器に代えて又はこれに加えて、他の回路及び／又はソフトウェアを使用して比較器１９及び２０を実施することもできる。

比較器１９はＶ_ｏｈ電圧を受け取り、比較器２０はＶ_ｏｌ電圧を受け取る。また、比較器１９及び２０は、ＤＵＴ信号２５も受け取る。ＤＵＴ信号２５は、ＤＵＴ１２のピンから出力される。パターンジェネレータ２３は、ＤＵＴ１２に信号を印加するのに使用することができる。これらの信号は、結果として、ＤＵＴ信号２５を含むＤＵＴピンの出力となる。タイミングジェネレータ２８は、ドライバ１８を通る信号の出力、及び、比較器１９、２０がデバイス出力を観測する時間を制御する。一実施態様では、パターンジェネレータは、ベクトルテーブルを含むことができる。このベクトルテーブルは、試験の間、ＤＵＴにパターンバーストを印加するのに使用される。

比較器１９の（＋）入力はＶ_ｏｈを受け取り、比較器１９の（−）入力はＤＵＴ信号２５を受け取り、比較器２０の（＋）入力はＤＵＴ信号２５を受け取り、比較器２０の（−）入力はＶ_ｏｌを受け取る。以下に説明するように、比較器１９は、ＤＵＴ信号２５がＶ_ｏｈよりも高いのか、又は低いのかを示す信号を出力する。たとえば、比較器１９は、ハイ電圧信号を出力して、ＤＵＴ信号２５がＶ_ｏｈよりも高いことを示すことができ、ロー電圧信号を出力して、ＤＵＴ信号２５がＶ_ｏｈよりも低いことを示すことができる。比較器２０も、ＤＵＴ信号２５がＶ_ｏｌよりも高いのか、又は低いのかを示す同様の信号を出力する。ロジック２１は、比較器１９及び２０の出力信号に基づいて、ＤＵＴ信号２５がＶ_ｏｈよりも高いのか、Ｖ_ｏｌよりも低いのか、又はＶ_ｏｈとＶ_ｏｌとの間にあるのかを判断する。

ロジック２１は、任意のタイプのデバイスとすることができ、この任意のタイプのデバイスには、プログラマブルロジックが含まれるが、これに限定されるものではない。このプログラマブルロジックは、ＡＳＩＣ（特定用途向け集積回路）、ＦＰＧＡ（フィールドプログラマブルゲートロジック）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、ディスクリートロジック、又はそれらの任意の組み合わせ等である。ロジック２１は、比較器１９、２０からの出力信号２７、２９を受け取り、これらの出力信号を使用して、ＤＵＴ信号２５がＶ_ｏｈ及びＶ_ｏｌを基準としてどの状態にあるのかを判断する。ロジック２１は、この判断を使用して、Ｖ_ｏｈ及びＶ_ｏｌの値を調整するようにコンピュータ１４に命令し、必要な場合には、ＤＵＴ信号２５の値が取得されるまで、ＤＵＴ信号２５との比較を繰り返すようにコンピュータ１４に命令する。このプロセスは、以下でより詳細に説明する。

図２は、３分探索プロセス３０を示すフローチャートである。３分探索プロセス３０は、ＤＵＴ信号２５の値を取得するために、回路１０によって遂行することができる。プロセス３０は、アナログ基準ハイ電圧信号、すなわちＶ_ｏｈを生成するようにＶ_ｏｈＤＡＣ１６に命令し、アナログ基準ロー信号、すなわちＶ_ｏｌを生成するようにＶ_ｏｌＤＡＣ１７に命令する。コンピュータ１４を使用して、Ｖ_ｏｈＤＡＣ１６及びＶ_ｏｌＤＡＣ１７を適切にプログラミングする（３１）ことができる。

プロセス３０は、Ｖ_ｏｈ信号及びＶ_ｏｌ信号をＤＵＴ信号２５と比較する（３２）。回路１０において、比較は、比較器１９及び２０を使用して行われる。比較器１９は、ＤＵＴ信号２５をＶ_ｏｈと比較する（３２）。Ｖ_ｏｈがＤＵＴ信号２５よりも高いとき、比較器１９は、ハイ電圧信号を出力し（３３）、Ｖ_ｏｈがＤＵＴ信号２５よりも低いとき、比較器１９はロー電圧信号を出力する（３３）。比較器２０は、ＤＵＴ信号２５をＶ_ｏｌと比較する（３２）。Ｖ_ｏｌがＤＵＴ信号２５よりも高いとき、比較器２０は、ロー電圧信号を出力し（３３）、Ｖ_ｏｌがＤＵＴ信号２５よりも低いとき、比較器２０はハイ電圧信号を出力する（３３）。これらの比較器の出力は、どの状態を示すようにも指定することができ、ここで説明するハイ出力信号及びロー出力信号に関連付けられた指定は、回路１０がどのように動作できるのかの一例を与えるためにのみ提供されている。

ロジック２１は、比較器１９から出力信号２７を受け取り、比較器２０から出力信号２９を受け取る。ロジック２１は、これらの比較器出力信号に基づいて、ＤＵＴ信号２５がＶ_ｏｈ及びＶ_ｏｌを基準としてどの状態にあるのかを判断する（３６）。具体的には、ロジック２１は、ＤＵＴ信号２５がＶ_ｏｈよりも高いのか、Ｖ_ｏｈとＶ_ｏｌとの間にあるのか、又はＶ_ｏｌよりも低いのかを判断する。ロジック２１は、ＤＵＴ信号２５がＶ_ｏｈ及びＶ_ｏｌを基準としてどの状態にあるのかを示す信号をコンピュータ１４に出力する。

コンピュータ１４は、Ｖ_ｏｈとＶ_ｏｌとの差が所定のしきい値よりも小さいか否かを判断する（３４）。これは、以下の理由により行われる。３分探索プロセス３０は、ＤＵＴ信号２５からの値を識別するのに使用される。この値は、ＤＵＴ信号２５をＶ_ｏｈ及びＶ_ｏｌと１回又は２回以上比較することによって検出される。比較が行われるごとに、Ｖ_ｏｈ及びＶ_ｏｌの値は変化することができる。すなわち、これらの値は収束する。Ｖ_ｏｈとＶ_ｏｌとの差が所定のしきい値よりも小さいとき、ＤＵＴ信号２５の値は、取得されたものとみなされる。実際の値は、たとえば、しきい値に達した後にＶ_ｏｈ及びＶ_ｏｌを平均することによって取得することができる。したがって、所定のしきい値は、回路１０の分解能を反映し、任意の値にプログラミングすることができる。この実施態様では、しきい値は、１ミリボルト（１ｍＶ）である。しかしながら、他のしきい値を使用することもできる。回路１０は、このようにミリボルトのオーダまでＤＵＴ信号２５の値を検出するのに使用される。

図２において、Ｖ_ｏｈとＶ_ｏｌとの差が所定のしきい値よりも小さい場合、コンピュータ１４は、ＤＵＴ信号２５に或る値を割り当てる（３５）。この値は、Ｖ_ｏｈ、Ｖ_ｏｌ、又は、Ｖ_ｏｈとＶ_ｏｌとの間の或る値、たとえばＶ_ｏｈ及びＶ_ｏｌの平均とすることができる。その後、プロセス３０は、別のＤＵＴ信号の値を取得するのに使用することができる。すなわち、プロセス３０は、多数のＤＵＴ信号について繰り返すことができ、その結果取得された値は、時間順に配列することができ、所望の場合には、ＤＵＴピンの波形出力を取得するために補間することができる。

図２において、Ｖ_ｏｈとＶ_ｏｌとの差が所定の値よりも大きい場合、（回路１０の分解能に達していないので）プロセス３０は、ＤＵＴ信号２５について繰り返される。ＤＵＴ信号２５のプロセス３０の次の通過では、コンピュータ１４は、ＤＵＴ信号２５が前の通過においてＶ_ｏｈ及び／又はＶ_ｏｌを基準としてどの状態にあったのかに基づいて、Ｖ_ｏｈ及び／又はＶ_ｏｌを調整する（３７）。より具体的には、ＤＵＴ信号２５がＶ_ｏｈよりも高い場合には、コンピュータ１４は、前のＶ_ｏｈ電圧に等しいＶ_ｏｌ’電圧を出力するようにＶ_ｏｌＤＡＣ１７をプログラミングする。また、コンピュータ１４は、その新しいＶ_ｏｌ’電圧を、指定された量だけ上回るＶ_ｏｈ’電圧を出力するようにＶ_ｏｈＤＡＣ１６もプログラミングする（３１）。この指定された量は、コンピュータ１４が定義することができる。

ＤＵＴ信号２５がＶ_ｏｌよりも低い場合には、コンピュータ１４は、前のＶ_ｏｌ電圧に等しいＶ_ｏｈ’電圧を出力するようにＶ_ｏｈＤＡＣ１６をプログラミングする（３１）。また、コンピュータ１４は、その新しいＶ_ｏｌ’電圧を、指定された量だけ下回るＶ_ｏｌ’電圧を出力するようにＶ_ｏｌＤＡＣ１７もプログラミングする（３１）。上記の場合と同様に、この指定された量は、コンピュータ１４が定義することができる。

ＤＵＴ信号２５がＶ_ｏｌとＶ_ｏｈとの間にある場合には、コンピュータ１４は、異なるＶ_ｏｈ電圧及び／又はＶ_ｏｌ電圧を出力するように、Ｖ_ｏｈＤＡＣ１６、Ｖ_ｏＤＡＣ１７、又はそれらの双方をプログラミングする。上記の場合と同様に、これは、Ｖ_ｏｌとＶ_ｏｈとの差を削減するために行われる。しかしながら、ＤＵＴ信号２５は、Ｖ_ｏｌとＶ_ｏｈとの間にあるので、Ｖ_ｏｈを調整することもできるし、Ｖ_ｏｌを調整することもできる。たとえば、Ｖ_ｏｈ’が前のＶ_ｏｈ電圧とＶ_ｏｌ電圧との間において３分の１の距離又は他の或る距離となるように、Ｖ_ｏｈ’を設定することができる。この場合、Ｖ_ｏｌは不変とすることができる。或いは、Ｖ_ｏｌ’が、前のＶ_ｏｈ電圧とＶ_ｏｌ電圧との間において３分の１の距離又は他の或る距離となるように、Ｖ_ｏｌ’を設定することもできる。この場合、Ｖ_ｏｈは不変とすることができる。さらに別の代替的な配置では、Ｖ_ｏｈ’とＶ_ｏｌ’との間の差が前のＶ_ｏｈ電圧とＶ_ｏｌ電圧との間の差よりも小さくなるように、Ｖ_ｏｈ’及びＶ_ｏｌ’の双方を設定することができる。

Ｖ_ｏｈＤＡＣ１６及び／又はＶ_ｏｌＤＡＣ１７が、上述した方法で再プログラミングされると、プロセス３０は、調整された電圧（複数可）を使用してＤＵＴ信号２５について繰り返される。プロセス３０は、或る値がＤＵＴ信号２５に割り当てられるまで繰り返される。

回路１０を使用してプロセス３０を実施する代わりに、プロセス３０をソフトウェアで実施することができる。プロセス３０を実施するマシン実行可能コンピュータコードの一例を添付の付表（ＡＰＰＥＮＤＥＸ）Ａに示す。

本明細書で説明する３分探索プロセスは、後述する２分探索プロセス等の２分探索プロセスを上回る利点を有する。図３は、２分探索プロセスを遂行するのに使用することができる回路４０を示している。この例では、回路４０は、コンピュータ４２を使用して、基準電圧Ｖ_ｒｅｆを出力するようにＤＡＣ４５をプログラミングする。Ｖ_ｒｅｆは、比較器４６の一方の入力に印加される。比較器４６の他方の入力は、ＤＵＴ信号４７を受け取る。ＤＵＴ信号４７は、ＤＵＴのピンから出力される。

図４は、図３の回路４０を使用して遂行できる２分探索プロセスを示している。プロセス５０は、Ｖ_ｒｅｆを生成するようにＤＡＣ４５をプログラミングする（５１）。
プロセス５０は、Ｖ_ｒｅｆをＤＵＴ信号４７と比較する（５２）。この実施態様では、この比較は、比較器４６を使用して行われる。Ｖ_ｒｅｆがＤＵＴ信号４７よりも高い場合、比較器４６は、ハイ電圧信号等の表示を出力する（５３）。Ｖ_ｒｅｆがＤＵＴ信号４７よりも低い場合、比較器４６は、ロー電圧信号等の異なる表示を出力する（５３）。比較器４６からの出力信号は、ロジック４８に提供される。

ロジック４８は、比較器４６の出力信号に基づいて、ＤＵＴ信号４７がＶ_ｒｅｆよりも高いのか、又は低いのかを判断する（５６）。ロジック４８は、ＤＵＴ信号４７がＶ_ｒｅｆよりも高いのか、又は低いのかを示す信号をコンピュータ４２に出力する。

コンピュータ４２は、Ｖ_ｒｅｆの現在の値とＶ_ｒｅｆ ⁻の前の値との差を求める（５４）。この点に関して、Ｖ_ｒｅｆの現在の値とＶ_ｒｅｆ ⁻の前の値との差が所定の量よりも小さくなるまでプロセス５０を繰り返すことができる。Ｖ_ｒｅｆの現在の値とＶ_ｒｅｆ ⁻の前の値との差が所定の量よりも小さい場合、コンピュータ４２は、Ｖ_ｒｅｆに対応する値をＤＵＴ信号４７に割り当てる（５５）。この値は、Ｖ_ｒｅｆの実際の値とすることもできるし、Ｖ_ｒｅｆに基づくものとすることもできる。たとえば、この値は、Ｖ_ｒｅｆに所定の定数を足したもの又は引いたものとすることができる。多数のＤＵＴ信号についてプロセス５０を繰り返すことができ、その結果取得された値は、時間順に配列することができ、所望の場合には、ＤＵＴピンの波形出力を取得するために補間することができる。

Ｖ_ｒｅｆの現在の値とＶ_ｒｅｆの前の値との差が所定の量よりも大きい場合（５４）、プロセスは、Ｖ_ｒｅｆの新しい調整された値を使用して繰り返される。詳細には、ＤＵＴ信号４７がＶ_ｒｅｆよりも小さい場合、コンピュータ４２は、新しい基準電圧Ｖ_ｒｅｆを出力するようにＤＡＣ４５を再プログラミングすることによって、Ｖ_ｒｅｆを調整する（５７）。この新しい基準電圧Ｖ_ｒｅｆは、指定された量をＶ_ｒｅｆから引いたものと同等の値を有する。ＤＵＴ信号４７がＶ_ｒｅｆよりも大きい場合、コンピュータ４２は、新しい基準電圧Ｖ_ｒｅｆを出力するようにＤＡＣ４５を再プログラミングすることによって、Ｖ_ｒｅｆを調整する（５７）。この新しい基準電圧Ｖ_ｒｅｆは、指定された量をＶ_ｒｅｆに足したものと同等の値を有する。

回路４０を使用してプロセス５０を実施する代わりに、プロセス５０は、ソフトウェアで実施することができる。プロセス５０を実施するマシン実行可能コンピュータコードの一例を添付の付表（ＡＰＰＥＮＤＥＸ）Ｂに示す。

図５は、２分探索プロセス５０を使用してＤＵＴ信号値を取得するのに必要とされる繰り返しの回数を示している。図５に示すように、２分探索プロセス５０は、ＤＵＴ信号値を取得するのに８回の繰り返しを必要とする。直線６１は、ＤＵＴ信号値に対応する。点６２はＶ_ｒｅｆの値を表し、曲線６４はそれらの値の補間である。図５に付随した表は、所望の値、及び、各繰り返しにおけるＶ_ｏｈの値を含む。

図６は、３分探索プロセス３０を使用してＤＵＴ信号値を取得するのに必要とされる繰り返しの回数を示している。図６に示すように、３分探索プロセス３０は、ＤＵＴ信号値を取得するのに５回の繰り返しを必要とする。直線６５は、ＤＵＴ信号値に対応する。点６６はＶ_ｏｈの値を表し、曲線６７はそれらの値の補間である。点６８はＶ_ｏｌの値を表し、曲線６９はそれらの値の補間である。図６に付随した表は、所望の値、並びに、各繰り返しにおけるＶ_ｏｌ及びＶ_ｏｈの値を含む。

明らかなように、３分探索は、２分探索よりも少ない繰り返しを使用してＤＵＴ信号値を取得する。ハードウェアを使用して３分探索を行う場合、比較器（たとえば、図１の比較器１９及び２０）間の動作の相違は、特に、Ｖ_ｏｌとＶ_ｏｈとの差が小さい（たとえば、１ｍＶ）ときは、エラーになる可能性がある。これは、通常、純粋なソフトウェアの実施態様では問題にならないことに留意されたい。

このようなエラーを削減する１つの方法は、３分探索プロセス３０と２分探索プロセス５０とを組み合わせてＤＵＴ信号値を取得することである。すなわち、３分探索は、たとえば最初の数回の探索の繰り返しにおいて、Ｖ_ｏｌとＶ_ｏｈとの差が比較的大きいときに使用することができる。Ｖ_ｏｌとＶ_ｏｈとの差が、設定されたしきい値よりも小さいときは、２分探索を使用して、探索を完了させ、ＤＵＴ信号値を取得することができる。

このような３分探索及び２分探索を組み合わせたものを実施する１つの方法は、３分探索プロセス３０を遂行し、Ｖ_ｏｌとＶ_ｏｈとの差が所定のしきい値よりも小さいときは、ロジック２１に、たとえば比較器２０を無効にさせることである。その後、比較器１９に関連付けられたＤＡＣは、Ｖ_ｒｅｆ値を出力するようにプログラミングされ、処理は、２分探索プロセス５０に従って進行する。

図７は、ＤＵＴ信号値を検出するためのしきい値が１ｍＶであることを意味する１ｍＶ分解能を有する純粋な２分探索プロセスの結果を示している。図７に示すように、純粋な２分探索を使用してＤＵＴ信号値を取得するのに１１回の繰り返しを要する。図８は、３分探索及び２分探索を組み合わせたプロセスの結果を示している。この組み合わせたプロセスも、１ｍＶ分解能を有する。最初の５回の繰り返し７１は、３分探索プロセス３０を使用して行われる。残りの３回の繰り返し７０は、２分探索プロセス５０を使用して行われる。２分探索及び３分探索を組み合わせたものを使用すると、ＤＵＴ信号値は、８回の繰り返しを使用して取得される。これは、純粋な２分探索を上回る改善である。図８に付随する表は、所望の値、並びに、各繰り返しにおけるＶ_ｏｌ及びＶ_ｏｈの値を含む。

これらの探索プロセス、すなわち、上述した３分探索プロセス３０、２分探索プロセス５０、及び２分探索及び３分探索を組み合わせたプロセスは、上述したハードウェア及びソフトウェアと共に使用することに限定されるものではない。これらの探索プロセスは、任意のデジタル電子回路及び／若しくはアナログ電子回路、コンピュータハードウェア、ファームウェア、ソフトウェア、並びに／又はそれらの組み合わせで実施することができる。

これらの探索プロセスは、コンピュータプログラム製品を介して、すなわち、たとえば、プログラマブルプロセッサ、コンピュータ、又は複数のコンピュータといったデータ処理装置によって実行するか又はデータ処理装置のオペレーションを制御する、たとえばマシン可読ストレージデバイス又は伝搬信号といった情報担体に有形に実施されたコンピュータプログラムを介して、少なくとも部分的に実施することができる。コンピュータプログラムは、コンパイル型言語又はインタプリタ型言語を含めて、任意の形式のプログラミング言語で記述することができ、スタンドアロンプログラムとしての形式、又は、モジュール、コンポーネント、サブルーチン、若しくはコンピューティング環境での使用に適した他のユニットとしての形式を含めて、任意の形式で配置することができる。コンピュータプログラムは、１つのコンピュータ上で実行されるように配置することもできるし、１つのサイトにおける複数のコンピュータ上、又は、複数のサイトにわたって分散され且つ通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように配置することもできる。

探索プログラムを実施することに関連付けられた動作は、探索プロセスの機能を遂行するための１つ又は２つ以上のコンピュータプログラムを実行する１つ又は２つ以上のプログラマブルプロセッサによって遂行することができる。探索プロセッサのすべて又は一部は、たとえばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（特定用途向け集積回路）といった専用論理回路として実施することができる。

コンピュータプログラムの実行に適したプロセッサには、例として、汎用マイクロプロセッサ及び専用マイクロプロセッサの双方、並びに、任意の種類のデジタルコンピュータの任意の１つ又は２つ以上のプロセッサが含まれる。一般に、プロセッサは、読み出し専用メモリ若しくはランダムアクセスメモリ又はそれらの双方から命令及びデータを受け取る。コンピュータのエレメントには、命令を実行するためのプロセッサ、並びに、命令及びデータを記憶するための１つ又は２つ以上のメモリデバイスが含まれる。

本明細書で説明した異なる実施の形態の要素を組み合わせて、上記で具体的に明記していない他の実施の形態を形成することができる。探索プロセス中に遂行される動作は、同じ結果又は類似の結果を得るように並べ替えることができる。本明細書で具体的に説明していない他の実施の形態も、特許請求の範囲の範囲に含まれる。

３分探索プロセスの遂行に使用できる、ＡＴＥに含まれる回路のブロック図である。 ３分探索プロセスを示すフローチャートである。 ２分探索プロセスの遂行に使用できる、ＡＴＥに含まれる回路のブロック図である。 ２分探索プロセスを示すフローチャートである。 ２分探索プロセスを使用してデバイス信号値を取得するのに必要とされる繰り返しの回数を示すグラフである。 ３分探索プロセスを使用してデバイス信号値を取得するのに必要とされる繰り返しの回数を示すグラフである。 １ｍＶ分解能を有する２分探索プロセスを使用してデバイス信号値を取得するのに必要とされる繰り返しの回数を示すグラフである。 １ｍＶ分解能を有する３分探索及び２分探索を組み合わせたプロセスを使用してデバイス信号値を取得するのに必要とされる繰り返しの回数を示すグラフである。

Claims (19)

1. デバイスからの値の取得に使用する装置であって、
   基準ハイ信号及びデバイス信号を受け取り、前記デバイス信号が前記基準ハイ信号よりも高いのか、又は低いのかを示す第１の出力信号を提供する、第１の比較器と、
   基準ロー信号及び前記デバイス信号を受け取り、前記デバイス信号が前記基準ロー信号よりも高いのか、又は低いのかを示す第２の出力信号を提供する、第２の比較器と、
   （ｉ）前記第１の出力信号及び前記第２の出力信号に基づいて前記基準ハイ信号及び前記基準ロー信号の少なくとも一方を調整し、（ｉｉ）前記基準ハイ信号と前記基準ロー信号との差が所定の基準を満たす場合に前記値を出力する、回路であって、前記値は前記差に基づいている、回路と、
   を備える装置。
2. 前記回路は、前記第１の出力信号及び前記第２の出力信号に基づいて、前記デバイス信号が前記基準ハイ信号よりも高いのか、前記基準ロー信号よりも低いのか、又は該基準ハイ信号と該基準ロー信号との間にあるのかを判断するように構成されている、請求項１に記載の装置。
3. 前記基準ハイ信号は設定電圧レベルにあり、前記デバイス信号が前記基準ハイ信号よりも高い場合に、前記回路は、前記基準ロー信号が前記設定電圧レベルになるとともに、前記基準ハイ信号が該設定電圧レベルを超えるように、前記基準ロー信号を調整する、請求項２に記載の装置。
4. 前記基準ロー信号は設定電圧レベルにあり、前記デバイス信号が前記基準ロー信号よりも低い場合に、前記回路は、前記基準ハイ信号が前記設定電圧レベルになるとともに、前記基準ロー信号が該設定電圧レベルよりも低くなるように、前記基準ハイ信号を調整する、請求項２に記載の装置。
5. 前記基準ハイ信号は第１の設定電圧にあり、前記基準ロー信号は第２の設定電圧にあり、前記デバイス信号が、前記基準ハイ信号と前記基準ロー信号との間にある場合に、前記回路は、前記基準ハイ信号又は前記基準ロー信号を、前記第１の設定電圧と前記第２の設定電圧との間になるように調整する、請求項２に記載の装置。
6. （ｉ）前記値が出力されない場合で、（ｉｉ）前記基準ハイ信号及び／又は前記基準ロー信号が調整された後に、
   前記第１の比較器は、前記基準ハイ信号及び前記デバイス信号を受け取り、該第１の比較器は、前記デバイス信号が前記基準ハイ信号よりも高いのか、又は低いのかを示す第３の出力信号を提供し、
   前記第２の比較器は、前記基準ロー信号及び前記デバイス信号を受け取り、前記第２の比較器は、前記デバイス信号が前記基準ロー信号よりも高いのか、又は低いのかを示す第４の出力信号を提供し、
   前記回路は、（ｉ）前記第３の出力信号及び前記第４の出力信号に基づいて、前記基準ハイ信号及び前記基準ロー信号の少なくとも一方を調整し、（ｉｉ）前記基準ハイ信号と前記基準ロー信号との差が前記所定の基準を満たす場合に、前記値を出力する、請求項１に記載の装置。
7. 前記回路は、前記差が所定のしきい値よりも低いか否かを判断するように構成され、該差が該所定のしきい値よりも低い場合に、前記回路は、前記第１の比較器又は前記第２の比較器を非アクティブ化し、非アクティブ化された比較器は、非アクティブ化比較器である、請求項１に記載の装置。
8. デバイス信号から値を取得する方法であって、
   前記デバイス信号から前記値を取得する試みにおいて３分探索プロセスを遂行し、該３分探索プロセスは、前記デバイス信号を、基準ハイ信号及び基準ロー信号の双方と比較することを含み、
   前記３分探索プロセスを繰り返し、該３分探索プロセスが繰り返されるたびに、該３分探索プロセスは、前記値の取得により近づく、
   ことを含む方法。
9. 前記３分探索プロセスの遂行は、
   前記デバイス信号を前記基準ハイ信号と比較すること、
   前記デバイス信号を前記基準ロー信号と比較すること、及び
   前記基準ハイ信号と前記基準ロー信号との差が所定の基準を満たすか否かを判断すること、を含み、
   前記差が前記所定の基準を満たす場合には、前記３分探索プロセスは、
   前記値を出力し、前記値は前記差に基づいていること、をさらに含み、
   前記差が前記所定の基準を満たさない場合には、前記３分探索プロセスは、
   前記デバイス信号が、前記基準ハイ信号よりも高いのか、該基準ハイ信号と前記基準ロー信号との間にあるのか、又は該基準ロー信号よりも低いのかを判断すること、及び
   前記デバイス信号が、前記基準ハイ信号よりも高いのか、該基準ハイ信号と前記基準ロー信号との間にあるのか、又は該基準ロー信号よりも低いのかに基づいて、該基準ハイ信号及び該基準ロー信号の少なくとも一方を調整すること、
   をさらに含む、請求項８に記載の方法。
10. 前記デバイス信号が前記基準ハイ信号よりも高い場合には、前記基準ロー信号が設定電圧レベルになるとともに、前記基準ハイ信号が該設定電圧レベルを超えるように、前記基準ロー信号は調整され、
    前記デバイス信号が前記基準ロー信号よりも低い場合には、該基準ハイ信号が前記設定電圧レベルになるとともに、前記基準ロー信号が該設定電圧レベルよりも低くなるように、前記基準ハイ信号は調整され、
    前記デバイス信号が、前記基準ハイ信号と前記基準ロー信号との間にある場合には、該基準ハイ信号又は該基準ロー信号は、前記第１の設定電圧と前記第２の設定電圧との間になるように調整される、請求項９に記載の方法。
11. 前記３分探索プロセスは、前記基準ハイ信号と前記基準ロー信号との差が所定のしきい値よりも小さくなるまで繰り返され、その後、前記方法は、前記値が取得されるまで、２分探索プロセスを遂行することを含む、請求項８に記載の方法。
12. 前記２分探索プロセスは、
    前記デバイス信号を基準信号と比較すること、
    前記デバイス信号が前記基準ハイ信号よりも高いのか、又は低いのかを判断すること、及び
    前記デバイス信号が前記基準信号よりも高いのか、又は低いのかに基づいて、前記基準信号を調整すること
    を含む、請求項１１に記載の方法。
13. 前記３分探索プロセスは、前記値が取得されるまで繰り返される、請求項８に記載の方法。
14. デバイス信号から値を取得するのに用いるための実行可能な命令を記憶する機械読み取り可能媒体であって、該命令は、機械に、
    前記デバイス信号から前記値を取得する試みにおいて３分探索プロセスを遂行し、該３分探索プロセスは、前記デバイス信号を、基準ハイ信号及び基準ロー信号の双方と比較することを含み、
    前記３分探索プロセスを繰り返し、該３分探索プロセスが繰り返されるたびに、該３分探索プロセスは、前記値の取得により近づく、
    ことを実行させる機械読み取り可能媒体。
15. 前記３分探索プロセスの遂行は、
    前記デバイス信号を前記基準ハイ信号と比較すること、
    前記デバイス信号を前記基準ロー信号と比較すること、及び
    前記基準ハイ信号と前記基準ロー信号との差が所定の基準を満たすか否かを判断すること、を含み、
    前記差が前記所定の基準を満たす場合には、前記３分探索プロセスは、
    前記値を出力し、前記値は前記差に基づいていること、をさらに含み、
    前記差が前記所定の基準を満たさない場合には、前記３分探索プロセスは、
    前記デバイス信号が、前記基準ハイ信号よりも高いのか、該基準ハイ信号と前記基準ロー信号との間にあるのか、又は該基準ロー信号よりも低いのかを判断すること、及び
    前記デバイス信号が、前記基準ハイ信号よりも高いのか、該基準ハイ信号と前記基準ロー信号との間にあるのか、又は該基準ロー信号よりも低いのかに基づいて、該基準ハイ信号及び該基準ロー信号の少なくとも一方を調整すること、をさらに含む、
    請求項１４に記載の機械読み取り可能媒体。
16. 前記デバイス信号が前記基準ハイ信号よりも高い場合には、前記基準ロー信号が設定電圧レベルになるとともに、前記基準ハイ信号が該設定電圧レベルを超えるように、前記基準ロー信号は調整され、
    前記デバイス信号が前記基準ロー信号よりも低い場合には、前記基準ハイ信号が前記設定電圧レベルになるとともに、前記基準ロー信号が該設定電圧レベルよりも低くなるように、前記基準ハイ信号は調整され、
    前記デバイス信号が、前記基準ハイ信号と前記基準ロー信号との間にある場合には、該基準ハイ信号又は前記基準ロー信号は、前記第１の設定電圧と前記第２の設定電圧との間になるように調整される、請求項１５に記載の機械読み取り可能媒体。
17. 前記３分探索プロセスは、前記基準ハイ信号と前記基準ロー信号との差が所定のしきい値よりも小さくなるまで繰り返され、その後、前記機械読み取り可能媒体は、前記値が取得されるまで、２分探索プロセスを遂行することを含む、請求項１４に記載の機械読み取り可能媒体。
18. 前記２分探索プロセスは、
    前記デバイス信号を基準信号と比較すること、
    前記デバイス信号が前記基準ハイ信号よりも高いのか、又は低いのかを判断すること、及び
    前記デバイス信号が前記基準信号よりも高いのか、又は低いのかに基づいて、前記基準信号を調整すること、
    を含む、請求項１７に記載の機械読み取り可能媒体。
19. 前記３分探索プロセスは、前記値が取得されるまで繰り返される、請求項１４に記載の機械読み取り可能媒体。

Images