CN101223452B - 三元搜索过程 - Google Patents
三元搜索过程 Download PDFInfo
- Publication number
- CN101223452B CN101223452B CN2006800263871A CN200680026387A CN101223452B CN 101223452 B CN101223452 B CN 101223452B CN 2006800263871 A CN2006800263871 A CN 2006800263871A CN 200680026387 A CN200680026387 A CN 200680026387A CN 101223452 B CN101223452 B CN 101223452B
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage signal
- high voltage
- reference voltage
- comparer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
一种用于从器件获取值的设备,包括:接收参考高信号和器件信号的第一比较器,该第一比较器提供第一输出信号以指示所述器件信号高于还是低于参考高信号;还有第二比较器,以接收参考低信号和所述器件信号,其中,该第二比较器提供第二输出信号以指示所述器件信号高于还是低于参考低信号。而且该设备中还包括电路用于(i)基于所述第一输出信号和所述第二输出信号来调节参考高信号和参考低信号中的至少一个,(ii)如果在参考高信号和参考低信号之间的差值满足预定标准就输出所述值,所述值基于所述差值。
Description
技术领域
本专利申请通常涉及一种用于获得信号值的过程,尤其涉及使用三元搜索来获得该信号值的过程。
背景技术
自动测试设备(ATE)典型地是自动的通常由计算机驱动的用于测试器件的设备,所述器件例如半导体、电子电路以及印刷电路板组件。ATE的其中一个功能是捕获来自器件管脚的信号。
尤其是,ATE接收来自被测器件(DUT)上的管脚的信号。ATE中的电路用于在多个时间点获得那些信号的电压值,以及基于那些值来重建波形。现有的用于获得这些电压值的过程,在这里被称为“搜索过程”,可能在获得实际电压值之前需要大量的迭代。需要的迭代越多,ATE就会变得越慢。另外,大量的迭代占用了可以被分配给其它任务的有价值的处理资源。
发明内容
本申请描述设备和方法,包括计算机程序产品,用于通过使用三元搜索过程获得器件信号值。
通常,一方面,本发明的目的是用于从器件获得值的设备。在这方面,该设备包括:第一比较器,用来接收参考高信号和器件信号,该第一比较器提供第一输出信号以指示该器件信号高于还是低于参考高信号;以及第二比较器,用于接收参考低信号和该器件信号,其中,该第二比较器提供第二输出信号以指示该器件信号高于还是低于参考低信号。而且该设备中还包括电路用于(i)基于该第一输出信号和该第二输出信号调节参考高信号和参考低信号中的至少一个,以及(ii)如果参考高信号和参考低信号之间的差值达到预定标准就输出基于该差值的值。
前述的方面还可以包括一个或多个下面的特征。
电路可以被配置为基于第一输出信号和第二输出信号来确定器件信号高于参考高信号、低于参考低信号还是在参考高信号和参考低信号之间。参考高信号可能在设定电压电平,以及如果器件信号高于参考高信号,电路可以调节参考低信号以使得参考低信号位于该设定电压电平并且参考高信号超出该设定电压电平。参考低信号可能在设定电压电平,以及如果器件信号低于该参考低信号,电路可以调节参考高信号以使得参考高信号位于该设定电压电平并且参考低信号位于该设定电压电平之下。参考高信号可能在第一设定电压,而参考低信号在第二设定电压,并且,如果器件信号在参考高信号和参考低信号之间,则电路可以将参考高信号或者参考低信号调节到第一设定电压和第二设定电压之间。
如果值没有被输出,并且参考高信号和/或参考低信号被调节之后,第一比较器可以接收参考高信号和器件信号并且提供第三输出信号来指示器件信号高于还是低于参考高信号,而第二比较器可以接收参考低信号和器件信号并且提供第四输出信号来指示器件信号高于还是低于参考低信号。电路可以基于第三输出信号和第四输出信号来调节参考高信号和参考低信号中的至少一个,并且如果在参考高信号和参考低信号之间的差值达到预定标准就可以输出值。
电路可以被配置为确定差值是否低于预定阈值,如果差值低于该预定阈值,电路可以禁用第一比较器或第二比较器。被禁用的比较器可以被配置为接收参考信号和该器件信号,并且被禁用的比较器可以提供第三输出信号来指示该器件信号高于还是低于该参考信号。电路可以配置为基于该第三输出信号调节该参考信号,并且如果在参考高信号和以前的参考信号之间的差值达到预定标准则输出基于该差值的值。
通常,另一方面,本发明的目的是用于从器件信号获得值的方法。该方法包括在试图执行三元搜索过程来从器件信号获取值,其中,该三元搜索过程包括将器件信号与参考高信号和参考低信号进行比较,并重复该三元搜索过程。三元搜索过程每被重复一次,就更接近获取值。
前述的方面还可以包括一个或多个下面的特征。
执行三元搜索过程可以包括将器件信号和参考高信号进行比较,将器件信号和参考低信号进行比较,并且确定在参考高信号和参考低信号之间的差值是否达到预定标准。如果差值达到该预定标准,则三元搜索过程可以进一步包括基于该差值的值。如果差值不满足该预定标准,则三元搜索过程可以进一步包括:确定器件信号高于参考高信号、在参考高信号和参考低信号之间、还是低于参考低信号;以及基于器件信号高于参考高信号、在参考高信号和参考低信号之间、还是低于参考低信号,调节参考高信号和参考低信号中的至少一个。如果器件信号高于参考高信号,可以调节参考低信号,以使得参考低信号位于设定电压电平并且参考高信号超出该设定电压电平。如果器件信号低于参考低信号,则可以调节参考高信号,以使得参考高信号位于设定电压电平并且参考低信号低于该设定电压电平。如果器件信号在参考高信号和参考低信号之间,则可以将参考高信号或参考低信号调节到第一设定电压和第二设定电压之间。
三元搜索过程可以被重复直到在参考高信号和参考低信号之间的差值小于预定阈值。此后,该方法包括执行二元搜索过程直到获得该值。二元搜索过程包括:将器件信号和参考信号进行比较,确定器件信号高于还是低于参考高信号,并且基于器件信号高于还是低于参考信号来调节参考信号。三元搜索过程可以被重复直到获得该值。
下面的描述中结合附图阐明一个或多个实例的细节。本发明另外的特征、方面以及优点将通过描述、附图和权利要求变得显而易见。
附图说明
图1是包括在ATE中的电路的方框图,该电路可以用于执行三元搜索过程。
图2是示出三元搜索过程的流程图。
图3是包括在ATE中的电路的方框图,该电路可以用于执行二元搜索过程。
图4是示出二元搜索过程的流程图。
图5是图表,示出了使用二元搜索过程来获取器件信号值需要的迭代数量。
图6是图表,示出了使用三元搜索过程来获取器件信号值需要的迭代数量。
图7是图表,示出了使用具有1mV分辨率的二元搜索过程来获取器件信号值需要的迭代数量。
图8是图表,示出了使用具有1mV分辨率的组合二元和三元搜索过程来获取器件信号值需要的迭代数量。
不同附图中的相同的参考数字指示相同的元件。
具体实施方式
图1是用于测试DUT 12的ATE 11中的电路10的方块图。电路10用于基于来自DUT 12上的管脚的信号来获取电压值(或者简单的说,“值”)。简要说来,DUT 12输出电压信号到ATE 11。ATE 11接收该电压信号并且使用电路10从该信号获得值。使用电路10可以获得多个值。这多个值可以用于构建DUT 12的波形输出,如下所述。
如图1所示,ATE 11包括计算机14、数模转换器(DAC)16和17、比较器19和20以及逻辑21。计算机14可以是能够运行软件以控制不同的ATE功能的任何类型的处理装置。由计算机14控制的其中一个功能是指示DAC 16产生参考高电压信号(Voh)和指示DAC 17产生参考低电压信号(Vol)。Voh和Vol在本实现中都是模拟信号。
比较器19、20接收两个输入信号并基于那些输入信号产生输出信号。每一比较器迅速地比较两个输入值,并将结果转化成数字信号。该数字信号在规定时间(at a specified time)指示何时输入比负输入更大。每个比较器比较两个电压并且当一个输入在大小上超过另一个时改变输出电压状态。可以代替选通比较器或者除了选通比较器之外提供其它的电路和/或软件,来实现比较器19和20。
比较器19和20分别接收电压Voh和Vol。比较器19和20还接收从DUT 12上的管脚输出的DUT信号25。模式生成器23可以用于将信号施加到DUT 12,这导致了在DUT管脚处的输出,包括DUT信号25。定时控制器28通过驱动器18控制信号的输出,以及控制比较器19、20观察器件输出的时间。在一个实现中,模式生成器可以包括向量表,其可以用于在测试期间将模式脉冲施加到DUT。
比较器19的(+)输入接收Voh,比较器19的(-)输入接收DUT信号25,比较器20的(+)输入接收DUT信号25,比较器20的(-)输入接收Vol。如下面所解释的,比较器19输出指示DUT信号25高于还是低于Voh的信号。例如,比较器19可以输出高电压信号来指示DUT信号25高于Voh,以及可以输出低电压信号来指示DUT信号低于Voh。比较器20输出类似的信号来指示DUT信号25高于还是低于Vol。逻辑21基于比较器19和20的输出信号来确定DUT信号25高于Voh、低于Vol、还是在Voh和Vol之间。
逻辑21可以是任何类型的装置,包括但不限于可编程逻辑,例如ASIC(特定用途集成电路)、FPGA(现场可编程门阵列)、微处理器、数字信号处理器(DSP)、微控制器、离散逻辑或者它们的任何组合。逻辑21接收来自比较器19、20的输出信号27、29并且使用这些输出信号来确定DUT信号25相对于Voh和Vol处于哪里。逻辑21使用该确定来指示计算机14调节Voh和Vol的值,如果需要,则重复与DUT信号25之间的比较直到获得DUT信号25的值。这种过程将在下面进行详细的描述。
图2是示出三元搜索过程30的流程图,可以由电路10来执行过程以获得DUT信号25的值。过程30指示Voh DAC 16产生模拟参考高电压信号,也就是Voh,并指示Vol DAC 17产生模拟参考低信号,也就是Vol。计算机14可以用于适当地编程(31)Voh DAC 16和Vol DAC17。
过程30将Voh和Vol信号和DUT信号25进行比较(32)。在电路10中,使用比较器19和20执行比较。比较器19比较(32)DUT信号25和Voh。当Voh高于DUT信号25时,比较器19输出(33)高电压信号,以及当Voh低于DUT信号25时,比较器19输出(33)低电压信号。比较器20比较(32)DUT信号25和Vol。当Vol高于DUT信号25时,比较器20输出(33)低电压信号,以及当Vol低于DUT信号25时,比较器20输出(33)高电压信号。应当注意,比较器的输出可以被指定为指示任何情况,并且这里描述的与高低输出信号关联的指定被提供以仅仅给出电路10可以如何操作的实例。
逻辑21分别从比较器19和20接收输出信号27和29。逻辑21基于比较器输出信号来确定(36)DUT信号25相对于Voh和Vol处于哪里。具体地,逻辑21确定DUT信号25在Voh之上、Voh和Vol之间、还是在Vol之下。逻辑21输出指示DUT信号25相对于Voh和Vol处于何处的信号。
计算机14确定(34)Voh和Vol之差是否小于预定阈值。执行这样的操作是由于下面的原因。三元搜索过程30用于从DUT信号25识别出值。通过一次或者多次地比较DUT信号25与Voh和Vol,来检测该值。每次比较,Voh和Vol的值可能变化。也就是,该值是收敛的。当Voh和Vol之间的差小于预定阈值时,DUT信号25的值被认为获得一实际值可以例如通过达到阈值后对Voh和Vol求平均值来获得。预定阈值因此反映电路10的分辨率,并可以被编程为任何值。在这个实现中,阈值是1毫伏(1mV);然而,也可以使用其它阈值。电路10由此被用于在毫伏级别上检测DUT信号25的值。
在图2中,如果Voh和Vol之差小于预定阈值,计算机14为DUT信号25指定(35)值。该值可以是Voh、Vol、或者在Voh和Vol之间的某值,例如Voh和Vol的平均值。此后,过程30可以用于获得另一DUT信号的值。也就是,可以对许多DUT信号重复过程30可,最终获得的值可以按时序排列并且如果需要则做内插来获得DUT管脚的波形输出。
图2中,如果Voh和Vol之差大于预定阈值,对DUT信号25重复过程30(由于电路10的分辨率还没有达到)。对于DUT信号25的完整过程30的下一个通过(pass),计算机14基于DUT信号25相对于前一个通过中的Voh和/或Vol处于哪里来调节(37)Voh和/或Vol。具体地,如果DUT信号25高于Voh,计算机14编程Vol DAC 17以输出与前一Voh电压相同的Vol’电压。计算机14还编程(31)Voh DAC 16以输出超过新Vol’电压指定量的Voh’电压。该指定量可以由计算机14限定。
如果DUT信号25低于Vol,计算机14编程(31)Voh DAC 16以输出与前一Vol电压相同的Voh’电压。计算机14还编程(31)Vol DAC17以输出低于新的Voh’电压指定量的Vol’电压。与上面的情况相同,该指定量可以由计算机14限定。
如果DUT信号25在Vol和Voh之间,计算机14编程Voh DAC 16、Vol DAC 17或者编程二者以输出不同的Voh和/或Vol电压。同上面的情况相同,这样做是为了减少Vol和Voh之差。然而,由于DUT信号25在Vol和Voh之间,因此可以调节Vol或Voh。例如,Voh’可以被设置为使得其在以前的Voh和Vol电压之间的1/3距离或一些其它距离处。在这种情况下,Vol可以不变。可选择地,Vol’可以被设置为使得其在以前的Voh和Vol电压之间的1/3距离或一些其它距离处。在这种情况下,Voh可以是不变的。在另外一种可选择的布置中,Voh’和Vol’可以被设置为使得它们之间的差比以前的Voh和Vol电压之间的差更小。
一旦已经以上述过程对Voh DAC 16和/或Vol DAC 17再编程,使用调节后的(多个)电压来对DUT信号25重复过程30。过程30被重复直到对DUT信号25指定值。
代替使用电路10来实现过程30,过程30可以以软件形式实现。实现过程30的机器可执行计算机代码的实例在所附的附件A中示出。
这里描述的三元搜索过程比二元搜索过程更具有优势,例如下面要描述的。图3示出了电路40可以用于执行二元搜索过程。在这个实例中,电路40使用一计算机42来编程DAC 45以输出一参考电压Vref。Vref被应用到比较器46的一个输入。比较器46的另一个输入接收一DUT信号47,其输出自DUT上的管脚。
图4示出了可以使用图3的电路40执行的二元搜索过程。过程50编程(51)DAC 45以产生Vref。
过程50比较(52)Vref与DUT信号47。在这个实现中,使用了比较器46执行该比较。如果Vref大于DUT信号47,比较器46输出(53)指示,例如高电压信号。如果Vref小于DUT信号47,比较器46输出(53)不同的指示,例如低电压信号。来自比较器46的输出信号被提供给逻辑48。
逻辑48基于比较器46的输出信号来确定(56)DUT信号47大于还是小于Vref。逻辑48输出信号到计算机42,该信号指示DUT信号47大于还是小于Vref。
计算机42确定在Vref的当前值和Vref的以前值之间的差值。在这点上,过程50可以被重复直到在Vref的当前值和Vref的以前值之间的差值小于预定量。如果是这种情况,则计算机42为DUT信号47指定(55)与Vref对应的值。该值可以是Vref的实际值或者它可以基于Vref。例如,该值可以是Vref加上或者减去预定常数。可以对许多DUT信号重复过程50,最终获得的值可以按时序排列并且如果需要可以做内插值来获得DUT管脚的波形输出。
如果在Vref的当前值和Vref的以前值之间的差值大于预定量(54),那么过程就使用新的调整过的Vref的值被重复。特别地,如果DUT信号47小于Vref,计算机42通过再编程DAC 45调节(57)Vref以输出新参考电压Vref,其具有等效于Vref减去指定量的值。如果DUT信号47大于Vref,计算机42通过再编程DAC 45来调节(57)Vref以输出新参考电压Vref,其具有等效于Vref加上指定量的值。
代替使用电路40来实现过程50,过程50可以以软件形式实现。实现过程50的机器可执行计算机代码的实例在所附的附件B中示出。
图5示出了使用二元搜索过程50来获得DUT信号值所需要的迭代数量。如图5所示,二元搜索过程50需要8次迭代来获得DUT信号值。线61对应于该值。点62代表Vref的值,曲线64是那些值的内插值。图5中附带的表包括期望值和在每个迭代处的Voh的值。
图6示出了使用三元搜索过程30来获得DUT信号值所需要的迭代数量。如图6所示,三元搜索过程30需要5次迭代来获得DUT信号值。线65对应于该值。点66代表Voh的值,曲线67是这些值的内插值。点68代表Vol的值,曲线69是那些值的内插值。图6中附带的表包括期望值和每个迭代处的Vol和Voh的值。
显然,三元搜索使用比二元搜索更少的迭代获得了DUT信号值。如果硬件用于执行三元搜索,尤其是当Voh和Vol之间的差值很小时(例如1mV)时,在比较器(例如图1的比较器19和20)之间的运算差值会导致误差。应当注意在纯软件实现中这通常不是问题。
减少这些误差的一种方式是结合三元搜索过程30和二元搜索过程50以获得DUT信号值。也就是,当在Voh和Vol之间的差值相对较大时例如在搜索的前几个迭代中,使用三元搜索。当在Voh和Vol之间的差值小于设定阈值时,可以使用二元搜索来完成搜索并获得DUT信号值。
实现该结合三元和二元搜索的一种方式是执行三元搜索过程30,并且当Voh和Vol之间的差值小于预定阈值时逻辑21禁用例如比较器20。此后,与比较器19关联的DAC被编程以输出Vref值,然后根据二元搜索过程50继续进行处理。
图7示出了具有1mV分辨率的纯二元搜索过程的结果,意味着用于检测DUT信号值的阈值为1mV。如图7所示,使用纯二元搜索,用了11次迭代来获得DUT信号值。图8示出了组合三元和二元搜索过程的结果,其也具有1mV的分辨率。前5个迭代71使用三元搜索过程30执行。剩余的三个迭代70使用二元搜索过程50执行。使用组合的二元和三元搜索,使用8次迭代获得DUT信号值,其为对于纯二元搜索的改进。图8中附带的表包括期望值和在每个迭代处的Voh和Vol的值。
搜索过程,也就是上面描述的三元搜索过程30、二元搜索过程50以及组合的三元和二元搜索过程,不限于与上述的硬件和软件一起使用。这些搜索过程可以在任何数字和/或模拟电子电路、计算机硬件、固件、软件和/或它们的组合中实现。
这些搜索过程可以通过计算机程序产品实现,至少部分地实现,该计算机程序产品也就是确实地包含在信息载体中的计算机程序,例如包含在机器可读存储设备或者在传播信号中,以由数据处理设备执行或者控制其操作,该数据处理设备例如可编程处理器、计算机或者多个计算机。计算机程序可以以任何形式的编程语言写成,包括编译或者解释性语言,并且它可以以任何形式部署,包括作为独立程序或者作为模块、部件子程序或者用在计算机环境中的其它合适的单元。计算机程序可以被部署为在一个计算机或者多个计算机上执行,该多个计算机在一个站点处或者分布跨越多个站点并通过通信网络互连。
与实现该搜索过程关联的行为可以由一个或多个可编程处理器执行一个或多个计算机程序被执行,从而执行搜索过程的功能。搜索过程的全部或者部分可以被实现为特殊用途的逻辑电路,例如FPGA(现场可编程门阵列)和/或ASIC(特定用途集成电路)。
适合执行计算机程序的处理器包括例如通用和专用微处理器,以及任何类型的数字计算机的任何一个或多个处理器。通常,处理器将从只读存储器或者随机存取存储器或者二者中接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储器设备。
这里描述的不同实施例的要素可以被组合以形成没有在上面具体示出的其它实施例。在搜索过程期间执行的动作将被记录以获得相同的或者类似的结果。这里没有具体描述的其它实施例也落在下面的权利要求的范围内。
附件A
′Ternary searching
Sub Test3(desired As Double,lower As Double,upper As Double,resolution AsDouble)
Dim TestLow As Double,TestHigh As Double
Dim LastLow As Double,LastHigh As Double
Dim row As Iuteger
‘assumed:upper>lower, resolution<(upper-lower)
Worksheets(″Base3″).Activate
ActiveSheet.UsedRange.Clear
row=1
While(upper-lower)>resolution
′Segrnent the test region,compare to desired.
TestLow=(upper-lower)*1/3+lowet
TestHigh=(upper-lower)*2/3+lower
ActiveSheet.Cells(row,1)=TestLow
ActiveSheet.Cells(row,2)=TestHigh
ActiveSheet.Cells(row,3)=desired
row=row+1
LastLow=TestLow
LastHigh=TestHigh
′on a tester,one would write and read hardware here.
If desired<TestLow Then
upper=TestLow-resolution
ElseIf(TestLow<=desired)And(desired<=TestHigh)Then
upper=TestHigh-resolution
lower=TestLow+resolution
Else′must be above high.
lower=TestHigh+resolution
End If
Wend
′now add a final binary search
Test2 desired,LastLow,LastHigh,resolution/10,row
End Sub
附件B
′base 2 searching
Sub Test2(desired As Double,lower As Double,upper As Double,resolution AsDouble,_
Optional rowAs Integer=1)
Dim test As Double
Ifrow=1 Then
Worksheets(″Base2″).Activate
ActiveSheet.UsedRange.Clear
End If
While(upper-lower)>resolution
′Segment the test region,compare to desired.
test=(upper-lower)/2+lower
ActiveSheet.Cells(row,2)=test
ActiveSheet.Cells(row,3)=desired
row=row+1
′on a tester,one would write and read hardware here.
If desired<test Then
upper=test-resolution
Else′must be above high.
lower=test+resolution
End If
Wend
End Sub
Claims (14)
1.一种用于从器件获得电压值的设备,包括:
第一比较器,用以接收参考高电压信号和器件信号,该第一比较器提供第一输出信号以指示所述器件信号高于还是低于所述参考高电压信号;
第二比较器,用以接收参考低电压信号和所述器件信号,该第二比较器提供第二输出信号以指示所述器件信号高于还是低于所述参考低电压信号;以及
电路用于(i)基于所述第一输出信号和所述第二输出信号来调节所述参考高电压信号和所述参考低电压信号中的至少一个,(ii)如果在所述参考高电压信号和所述参考低电压信号之间的差值满足预定标准就输出所述电压值,所述电压值基于所述差值。
2.根据权利要求1的设备,其中,所述电路被配置为基于所述第一输出信号和所述第二输出信号来确定所述器件信号为高于所述参考高电压信号、低于所述参考低电压信号还是在所述参考高电压信号和所述参考低电压信号之间。
3.根据权利要求2的设备,其中,所述参考高电压信号位于设定电压电平,以及如果所述器件信号高于所述参考高电压信号,所述电路调节所述参考低电压信号,以使得所述参考低电压信号位于所述设定电压电平,并且使得所述参考高电压信号超过所述设定电压电平。
4.根据权利要求2的设备,其中,所述参考低电压信号位于设定电压电平,以及如果所述器件信号低于所述参考低电压信号,则所述电路被配置为调节所述参考高电压信号,以使得所述参考高电压信号位于所述设定电压电平并且使得所述参考低电压信号低于所述设定电压电平。
5.根据权利要求2的设备,其中,所述参考高电压信号位于第一设定电压,而所述参考低电压信号位于第二设定电压,以及如果所述器件信号在所述参考高电压信号和所述参考低电压信号之间,则所述电路被配置为将所述参考高电压信号或者所述参考低电压信号调节到所述第一设定电压和所述第二设定电压之间。
6.根据权利要求1的设备,其中,(i)如果所述电压值不被输出,以及(ii)在所述参考高电压信号和/或所述参考低电压信号被调节之后:
所述第一比较器被配置为接收所述参考高电压信号和所述器件信号,该第一比较器被配置为提供第三输出信号以指示所述器件信号高于还是低于所述参考高电压信号;
所述第二比较器被配置为接收所述参考低电压信号和所述器件信号,该第二比较器被配置为提供第四输出信号以指示所述器件信号高于还是低于所述参考低电压信号;以及
所述电路被配置为(i)基于所述第三输出信号和所述第四输出信号来调节所述参考高电压信号和所述参考低电压信号中的至少一个;以及被配置为(ii)如果所述参考高电压信号和所述参考低电压信号之间的差值满足所述预定标准,则输出所述电压值。
7.根据权利要求1的设备,其中,所述电路被配置为确定所述差值是否低于预定阈值,以及如果所述差值低于所述预定阈值,所述电路被配置为禁用所述第一比较器或者所述第二比较器,其中,被禁用的比较器为禁用比较器。
8.根据权利要求7的设备,其中,
未被禁用的比较器被配置为接收参考电压信号和所述器件信号,所述未被禁用的比较器被配置为提供第三输出信号以指示所述器件信号高于还是低于所述参考电压信号;以及
所述电路被配置为基于所述第三输出信号来调节所述参考电压信号,以及(ii)如果在所述参考电压信号和以前参考电压信号之间的差值满足所述预定标准,则输出所述电压值,所述电压值基于所述参考电压信号和以前参考电压信号之间的差值。
9.一种用于从器件信号获得电压值的方法,包括:
尝试执行三元搜索过程来从所述器件信号获得所述电压值,所述三元搜索过程包括:
比较所述器件信号和参考高电压信号;
比较所述器件信号和参考低电压信号;以及
确定在所述参考高电压信号和所述参考低电压信号之间的差值是否满足预定标准,其中,如果所述差值满足所述预定标准,则所述三元搜索过程进一步包括:
输出所述电压值,所述电压值基于所述差值;以及
其中,如果所述差值不满足所述预定标准,则所述三元搜索过程进一步包括:
确定所述器件信号高于所述参考高电压信号、在所述参考高电压信号和所述参考低电压信号之间、或低于所述参考低电压信号;以及
基于所述器件信号高于所述参考高电压信号、在所述参考高电压信号和所述参考低电压信号之间、或低于所述参考低电压信号,来调节所述参考高电压信号和所述参考低电压信号之中的至少一个;
重复所述三元搜索过程,其中,所述三元搜索过程每被重复一次,就越接近获取所述电压值。
10.根据权利要求9的方法,其中,所述三元搜索过程每被重复一次,就越接近获取所述电压值;并且其中,调节所述参考高电压信号和所述参考低电压信号之中的至少一个,以使所述参考高电压信号和所述参考低电压信号相对于所述参考高电压信号和所述参考低电压信号的先前的值收敛。
11.根据权利要求10的方法,其中,
如果所述器件信号高于所述参考高电压信号,则调节所述参考低电压信号,从而使得所述参考低电压信号位于设定电压电平并且使得所述参考高电压信号超过所述设定电压电平;
如果所述器件信号低于所述参考低电压信号,则调节所述参考高电压信号,从而使得所述参考高电压信号位于所述设定电压电平并且使得所述参考低电压信号低于所述设定电压电平;
如果所述器件信号在所述参考高电压信号和所述参考低电压信号之间,将所述参考高电压信号或者所述参考低电压信号调节到第一设定电压和第二设定电压之间。
12.根据权利要求9的方法,其中,所述三元搜索过程被重复直到在所述参考高电压信号和所述参考低电压信号之间的差值小于预定阈值,以及,此后,所述方法包括执行二元搜索过程直到获得所述电压值。
13.根据权利要求12的方法,其中,所述二元搜索过程包括:
比较所述器件信号和参考电压信号;
确定所述器件信号高于还是低于所述参考电压信号;以及
基于所述器件信号高于还是低于所述参考电压信号,来调节所述参考电压信号。
14.根据权利要求9的方法,其中,所述三元搜索过程被重复直到获得所述电压值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/184,482 | 2005-07-19 | ||
US11/184,482 US7809999B2 (en) | 2005-07-19 | 2005-07-19 | Ternary search process |
PCT/US2006/020006 WO2007011452A2 (en) | 2005-07-19 | 2006-05-24 | An apparatus and method for obtaining a device signal value using a ternary search process |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101223452A CN101223452A (zh) | 2008-07-16 |
CN101223452B true CN101223452B (zh) | 2011-09-07 |
Family
ID=37669301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800263871A Active CN101223452B (zh) | 2005-07-19 | 2006-05-24 | 三元搜索过程 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7809999B2 (zh) |
EP (1) | EP1904863A2 (zh) |
JP (1) | JP5054688B2 (zh) |
CN (1) | CN101223452B (zh) |
WO (1) | WO2007011452A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190745A (zh) * | 2018-02-22 | 2019-08-30 | 硅谷实验室公司 | 低功率开关电容比较器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7809999B2 (en) | 2005-07-19 | 2010-10-05 | Teradyne, Inc. | Ternary search process |
US7844876B2 (en) * | 2006-08-10 | 2010-11-30 | Intel Corporation | Temperature sampling in electronic devices |
US9274911B2 (en) * | 2013-02-21 | 2016-03-01 | Advantest Corporation | Using shared pins in a concurrent test execution environment |
CN104219008B (zh) * | 2014-09-12 | 2016-08-31 | 中国电子科技集团公司第三十六研究所 | 一种宽带频谱检测方法和装置 |
KR102530011B1 (ko) * | 2018-10-11 | 2023-05-10 | 삼성디스플레이 주식회사 | 비교기 및 이를 포함하는 수신기 |
CN114200289B (zh) * | 2021-12-21 | 2022-11-29 | 上海季丰电子股份有限公司 | 用于芯片老化测试的驱动电平调节电路及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933869A (en) * | 1988-11-18 | 1990-06-12 | Gareis Ronald E | Programmable threshold data detection system |
US5214319A (en) * | 1991-05-28 | 1993-05-25 | Motorola, Inc. | Monotonic pulse detector |
US5373400A (en) * | 1993-12-01 | 1994-12-13 | Analog Devices, Inc. | Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators |
US5933459A (en) * | 1996-12-30 | 1999-08-03 | Intel Corporation | Dual reference voltage input receiver for high speed data transmission |
CN1566967A (zh) * | 2003-07-08 | 2005-01-19 | 凌阳科技股份有限公司 | 电压检测装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03191872A (ja) * | 1989-12-21 | 1991-08-21 | Fujitsu Ltd | シリアルデジタル出力電圧の測定方法 |
US6438184B1 (en) | 1999-01-12 | 2002-08-20 | Sunnyvale Micro Devices, Inc. | Apparatus and method for adjusting an input gain and comparator threshold value within an access identifier interval on a telephone line medium |
JP2001194412A (ja) * | 2000-01-07 | 2001-07-19 | Advantest Corp | 電位検査回路、デバイス検査装置および電位検査方法 |
JP4129723B2 (ja) * | 2002-05-27 | 2008-08-06 | 横河電機株式会社 | 集積回路試験装置及びアナログ波形測定方法 |
JP3983123B2 (ja) * | 2002-07-11 | 2007-09-26 | シャープ株式会社 | 半導体検査装置及び半導体検査方法 |
US7809999B2 (en) | 2005-07-19 | 2010-10-05 | Teradyne, Inc. | Ternary search process |
-
2005
- 2005-07-19 US US11/184,482 patent/US7809999B2/en active Active
-
2006
- 2006-05-24 JP JP2008522775A patent/JP5054688B2/ja active Active
- 2006-05-24 WO PCT/US2006/020006 patent/WO2007011452A2/en active Application Filing
- 2006-05-24 CN CN2006800263871A patent/CN101223452B/zh active Active
- 2006-05-24 EP EP06760324A patent/EP1904863A2/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933869A (en) * | 1988-11-18 | 1990-06-12 | Gareis Ronald E | Programmable threshold data detection system |
US5214319A (en) * | 1991-05-28 | 1993-05-25 | Motorola, Inc. | Monotonic pulse detector |
US5373400A (en) * | 1993-12-01 | 1994-12-13 | Analog Devices, Inc. | Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators |
US5933459A (en) * | 1996-12-30 | 1999-08-03 | Intel Corporation | Dual reference voltage input receiver for high speed data transmission |
CN1566967A (zh) * | 2003-07-08 | 2005-01-19 | 凌阳科技股份有限公司 | 电压检测装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190745A (zh) * | 2018-02-22 | 2019-08-30 | 硅谷实验室公司 | 低功率开关电容比较器 |
CN110190745B (zh) * | 2018-02-22 | 2021-09-14 | 硅谷实验室公司 | 低功率开关电容比较器 |
Also Published As
Publication number | Publication date |
---|---|
WO2007011452A3 (en) | 2007-08-16 |
JP2009501935A (ja) | 2009-01-22 |
US20070019719A1 (en) | 2007-01-25 |
US7809999B2 (en) | 2010-10-05 |
EP1904863A2 (en) | 2008-04-02 |
CN101223452A (zh) | 2008-07-16 |
WO2007011452A2 (en) | 2007-01-25 |
JP5054688B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101223452B (zh) | 三元搜索过程 | |
US6879174B2 (en) | Testing method and testing device for semiconductor integrated circuits | |
US6704893B1 (en) | Method for testing integrated circuits with an automatic test equipment | |
US7356435B2 (en) | Semiconductor test apparatus and control method therefor | |
US6883128B2 (en) | PC and ATE integrated chip test equipment | |
US12044720B1 (en) | Multi-core test processor, and integrated circuit test system and method | |
KR100506773B1 (ko) | 이벤트 기반 테스트 시스템을 위한 다중 테스트 종료의 신호 | |
US20080235539A1 (en) | Test apparatus and electronic device | |
CN114646867B (zh) | 一种集成电路并发测试装置及方法 | |
US4888715A (en) | Semiconductor test system | |
JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
US6512989B1 (en) | Generating and controlling analog and digital signals on a mixed signal test system | |
DE60202443T2 (de) | Methode zum Testen eines elektronischen Bauteils | |
US6170071B1 (en) | Method for optimizing test fixtures to minimize vector load time for automated test equipment | |
US7653852B2 (en) | Semiconductor device and method of adding tester circuit for the same | |
US6785857B1 (en) | Fixed-logic signal generated in an integrated circuit for testing a function macro integrated in an integrated circuit | |
US20020049943A1 (en) | Semiconductor test system | |
US20080234965A1 (en) | Test apparatus and electronic device | |
US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
US20040177303A1 (en) | Analog-hybrid ic test system | |
US6219806B1 (en) | Method of executing test programs for semiconductor testing system | |
EP1331487A1 (en) | Method and device generating integrated circuit test programs | |
JPS60120269A (ja) | 半導体テスト装置 | |
JPH05150005A (ja) | タイミングエツジの融通性をもつlsiテスタ | |
JP2001013217A (ja) | タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |