JP5045048B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、トレンチゲート構造の縦型ＭＯＳトランジスタを含む半導体装置の製造方法に関するものである。

従来、トレンチを有する半導体装置を製造する場合、トレンチ形成（エッチング等）時のダメージやトレンチ内の埋め込み絶縁膜と基板との熱膨張差等により生じる応力に起因して、半導体基板のトレンチ周辺に結晶欠陥が形成されやすいという問題がある。この結晶欠陥は酸化膜耐圧不良やリーク電流等の原因となって、半導体装置の品質、歩留の低下を招く。

これに対し、本出願人は特許文献１を開示している。特許文献１においては、ＳＯＩ構造半導体基板に分離トレンチが形成されてなる半導体装置を形成するに当たり、分離トレンチ間に不純物をイオン注入し、注入領域の表面を酸化するようにしている。これにより、非デバイス形成領域である分離トレンチ間に結晶欠陥を積極的に形成し、トレンチ周囲の応力を緩和して、デバイス形成領域における結晶欠陥の形成を防止している。
特開２００２−３３３８２号公報

しかしながら、オン抵抗低減等を目的としてトレンチゲート構造の縦型ＭＯＳトランジスタを含む半導体装置を製造する場合、特許文献１に示す製造方法を用いたとしても、デバイス形成領域にトレンチゲート用のトレンチを形成する。すなわち、結晶欠陥が形成されやすい。また、一般的にイオン注入によってトレンチ周辺に縦型ＭＯＳトランジスタを構成する導電型領域を形成するが、イオン注入によって格子欠陥（照射損傷）が生じるため、この欠陥を核として、結晶欠陥がより形成されやすい。したがって、半導体装置の品質、歩留の低下を招く恐れがある。

本発明は上記問題点に鑑み、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる半導体装置の製造方法を提供することを目的とする。

上記目的を達成する為に、請求項１に記載の発明は、トレンチゲート構造の縦型ＭＯＳトランジスタを含む半導体装置の製造方法であって、半導体基板のデバイス形成領域であって、トレンチゲートを構成するトレンチ形成領域の周辺に、導電型領域を形成すべく、不純物が導入された状態で完全に非晶質化された非晶質領域を形成する非晶質領域形成工程と、非晶質領域を熱処理して、結晶化された導電型領域とする熱処理工程と、を備えることを特徴とする。

完全に非晶質化されない領域に対して熱処理すると、結晶欠陥の成長速度は結晶回復（結晶化）の速度を上回り、特に半導体基板に応力が作用する状態においては、結晶欠陥が成長しやすい。そこで、本発明においては、トレンチ周辺の導電型領域（所謂拡散領域）を、先ず不純物が導入された状態で完全に非晶質化し、その後熱処理することにより結晶化させて形成するようにしている。非晶質化された非晶質領域は、熱的平衡状態に対し、完全に非晶質化されない状態よりもより不安定である。したがって、完全に非晶質化されない場合と比べて、熱処理により結晶状態に変化する速度が速いので、熱処理により結晶化が促進され、導電型領域に残留する結晶欠陥を低減することができる。すなわち、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

非晶質領域形成工程としては、例えば請求項２に記載のように、半導体基板のトレンチ形成領域の周辺に、少なくとも不純物を、注入領域が完全に非晶質状態となる臨界注入量以上にイオン注入して、完全に非晶質化された注入領域を形成しても良い。すなわち、非晶質領域形成工程としてイオン注入工程を含んでも良い。

イオン注入の場合、イオンの連鎖衝突の結果、結晶欠陥である格子欠陥（照射損傷）が生じ、イオン注入濃度が増加すると、欠陥領域が互いに重なり合って最終的には非晶質状態（アモルファス）となる。そして、完全に非晶質状態とすることができる臨界注入量は、イオン種、イオンの加速エネルギー、ドーズ量（または注入速度）、基板温度等によって決定されることが知られている。したがって、少なくとも不純物を、注入領域が完全に非晶質状態となる臨界注入量以上イオン注入することで、非晶質領域を形成することができる。

上述したように、臨界注入量以上イオン注入すると完全な非晶質状態となるが、導電型領域においては、所望の不純物濃度及びプロファイルを確保する必要がある。そこで、請求項３に記載のように、イオン注入工程において、不純物とともに、半導体基板を構成する元素をイオン注入するようにしても良い。すなわち、半導体基板を構成する元素によって、イオン注入量が臨界注入量以上となるように調整しても良い。これにより、非晶質領域を形成しつつ、熱処理後に所望の不純物濃度及びプロファイルを有する導電型領域を確保することができる。

請求項４に記載のように、イオン注入工程において、不純物とともに０族元素をイオン注入するようにしても良い。０族元素（例えばＮｅ、Ａｒ等）は、他の元素に対して不活性であるので、請求項３に記載の発明と同様の効果を期待することができる。

なお、請求項５に記載のように、イオン注入工程において、不純物とともに半導体基板を構成する元素と同族の元素をイオン注入するようにしても、請求項３に記載の発明と同様の効果を期待することができる。しかしながら、請求項３に記載の発明のように、半導体基板を構成する元素を注入したほうが、注入元素と半導体基板を構成する元素とで相互作用が全くないため、好ましい。

非晶質領域形成工程としては、例えば請求項６に記載のように、半導体基板のトレンチ形成領域の周辺に、非晶質領域に対応して溝部を形成する溝部形成工程と、溝部内に半導体基板を構成する元素に不純物が混入された非晶質層を選択的に堆積させて埋める埋設工程と、を含むものであって良い。

このように、溝部内に選択的に非晶質層を埋設することで非晶質領域とすることもできる。すなわち、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

請求項７に記載のように、導電型領域として、トレンチゲート構造の縦型ＭＯＳトランジスタの要部である、第１の導電型のドレイン領域、ドレイン領域内に配置され、チャネルが構成される第１の導電型とは別の第２導電型のウェル領域、及びウェル領域内に配置された第１の導電型のソース領域、の少なくとも１つを形成しても良い。また、請求項８に記載のように、導電型領域として、電極とのコンタクト領域を形成しても良い。

このように、トレンチ形成領域の周辺領域を導電型領域とすることもできる。例えば、ウェル領域を導電型領域とすると、ドレイン−ソース間のリーク電流になるチャネルリークの発生を低減することができる。

ここで、ＳＯＩ構造半導体基板は埋め込み絶縁膜を有し、単結晶シリコンに比べて応力が高いため、上述の結晶欠陥が生じやすい。また、埋め込み絶縁膜が存在するので、ゲッタリング能力が低い。したがって、金属が残留し、結晶欠陥と結合してゲート耐圧の低下、リーク電流増加等を生じやすい。しかしながら、上述の発明を用いれば、請求項９に記載のように、半導体基板が、ＳＯＩ構造半導体基板を構成する一方のシリコン層であっても、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

また、半導体基板に素子分離領域としてのトレンチ分離領域を形成すると、トレンチ形成（エッチング等）のダメージやトレンチ内の埋め込み絶縁膜と基板との線膨張差等により生じる応力が半導体基板に作用し、結晶欠陥が形成されやすくなる。しかしながら、上述の発明によれば、請求項１０に記載のように、半導体基板に、素子分離領域としてのトレンチ分離領域を形成する工程を備えるものであっても、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

また、Ｐ導電型領域は、シリコンの原子半径（１１７ｐｍ）とドーパントであるボロンの原子半径（８０ｐｍ）が大きく異なるため、領域内に格子歪を生じやすい。この格子歪は、トレンチゲート用のトレンチ周辺に存在する欠陥、ストレスと相互作用すると、結晶欠陥となる。すなわち、結晶欠陥が生じやすい。しかしながら、上述の発明によれば、請求項１１に記載のように、半導体基板がシリコンからなり、導電型領域として、ボロンが導入されたＰ導電型領域内にＮ導電型領域を形成するものであっても、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

以下、本発明の実施の形態を図に基づいて説明する。本発明（半導体装置の製造方法）は、半導体基板に、半導体装置を構成するトレンチゲート構造の縦型ＭＯＳトランジスタを製造する方法に特徴がある。以下に、その特徴点を中心に説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る、半導体装置の製造方法を説明するための工程別断面図であり、（ａ）はトレンチゲート形成工程、（ｂ）はイオン注入工程、（ｃ）は熱処理工程、（ｄ）はソース領域形成工程を示している。なお、本実施形態においては、縦型ＭＯＳトランジスタとしてＰチャネルＭＯＳトランジスタを形成する例を示す。

図１（ａ）に示す符号１０は、内部に絶縁膜を埋め込んだＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であり、単結晶シリコンからなる支持基板１１、シリコン酸化膜からなる絶縁層１２、および単結晶シリコンに不純物を添加してなるｎ−型の半導体層１３で構成されている。本実施形態においては、ＳＯＩ基板１０を構成する半導体層１３を半導体基板として採用している。

先ず、半導体層１３のＰチャネルＭＯＳトランジスタ形成領域（デバイス形成領域）に、不純物としてボロンが拡散されたｐ型の拡散領域１４を形成する。この拡散領域１４は、ＰチャネルＭＯＳトランジスタのドレイン領域となる。また、ＰチャネルＭＯＳトランジスタと他の素子とを分離する素子分離領域として、絶縁層１２まで達し、トレンチ内にポリシリコンを埋め込んでなるトレンチ分離領域１５と、ＬＯＣＯＳ酸化膜１６を形成する。

素子分離領域形成後、拡散領域１４の所定位置に、例えばドライエッチングにより、拡散領域１４よりも浅くトレンチゲート用のトレンチ（溝）１７を形成する。そして、トレンチ１７表面および半導体層１３の表面に、例えばＣＶＤ法を用いて絶縁膜１８を形成し、形成された絶縁膜１８を介して、トレンチ１７内にゲート電極材料（例えば不純物がドープされたポリシリコン）を埋め込んでなるゲート電極１９を形成する。

次いで、図１（ｂ）に示すように、ＰチャネルＭＯＳトランジスタのチャネルを構成するウェル領域を形成するために、不純物を拡散領域１４の所定位置にイオン注入し、熱処理により不純物を拡散させて、トレンチ１７に隣接するウェル領域を形成する。本実施形態においては、このウェル領域を特許請求の範囲に記載の導電型領域として形成に特徴を持たせている。以下にその特徴点を説明する。

非熱平衡過程であるイオン注入により半導体層１３へ不純物を添加すると、イオンの連鎖衝突の結果、格子欠陥（照射損傷）が生じる。すなわち、イオン注入のエネルギーで半導体層１３を構成するシリコン結晶が破壊されて結晶欠陥が生じる。この結晶欠陥が存在する状態で、半導体層１３に応力（例えば、トレンチ１７形成時のダメージ）が作用すると、転位運動が増速され、格子欠陥（結晶欠陥）を核として結晶欠陥が成長することとなる。上述については、例えば角野浩二編著、“半導体の結晶欠陥制御の科学と技術”、サイエンスフォーラム、ｐ６２−６３を参照されたい。

特に本実施形態においては、半導体基板としてＳＯＩ基板１０の半導体層１３を採用しているため、絶縁層１２と半導体層１３との熱膨張係数差による高い応力が、半導体層１３に作用している。また、素子分離領域としてトレンチ分離領域１５を形成しているので、トレンチ形成時のダメージやトレンチ内のポリシリコンと半導体層１３との熱膨張係数差等により生じる応力が半導体層１３に作用している。さらには、原子半径１１７ｐｍのシリコンに対して原子半径８０ｐｍのボロンを添加して拡散領域１４を形成しているため、拡散領域１４内に格子歪を生じやすい。すなわち、トレンチ１７の周囲に、結晶欠陥を生じやすく、成長させやすい環境が整っている。

ここで、イオン注入濃度が増加すると、格子欠陥領域が互いに重なり合ってクラスタ状となり、さらに濃度が増加するとクラスタが重なり合い、最終的には非晶質状態（アモルファス）となることが知られている。完全に非晶質状態とできる臨界注入量は、イオン種、イオンの加速エネルギー、ドーズ量（または注入速度）、基板温度等によって決定される。例えば不純物としてＰをイオン注入する場合、室温程度の基板温度でイオン注入のドーズ量を臨界注入量（約１×１０^１５ｃｍ^−２）以上とすると、完全に非晶質化することができる。上述については、例えばＳ．Ｍ．ＳＺＥ著、“ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ”、ＭｃＧｒａｗＨｉｌｌ Ｉｎｔｅｒｎａｔｉｎａｌ ＥＤＩＴＩＯＮＳ、ｐ３４０−３４３、又は、蒲生健次編著、“半導体イオン注入技術”、産業図書、ｐ３７−４２を参照されたい。

例えば拡散領域１４に対して形成される注入領域が、完全に非晶質化されていない（言い換えればシリコン結晶に対して部分的に非晶質領域（結晶欠陥）が形成された）状態であると、熱的平衡状態に対する不安定度が小さいため、熱処理による結晶欠陥の成長速度が、半導体層１３の単結晶側から固相エピタキシャル成長により結晶化（結晶回復）する速度を上回る。すなわち、結晶欠陥が成長することとなる。この結晶欠陥は、例えばウェル領域のシリコン中に存在し、再結合中心となって、ドレイン−ソース間のリーク電流になるチャネルリークの原因となる。

これに対し、本実施形態においては、図１（ｂ）に示すイオン注入工程において、臨界注入量以上にイオン注入することにより、拡散領域１４に形成する注入領域を完全に非晶質化された非晶質領域２０とする。そして、図１（ｃ）に示す熱処理工程において、非晶質領域２０を熱処理することにより、結晶回復させつつ不純物を拡散させて、トレンチ１７よりも浅く、所望の不純物濃度及びプロファイルを有するＮウェル２１（ウェル領域）を形成するようにしている。

非晶質領域２０は、熱的平衡状態に対し、注入領域が完全に非晶質化されない状態よりもより不安定である。すなわち、熱処理された際に結晶回復する（結晶状態に変化する）速度が完全に非晶質化されない状態よりも速い。したがって、熱処理の際に結晶化が促進されるので、Ｎウェル２１に残留する結晶欠陥を低減することができる。すなわち、トレンチゲート用のトレンチ周辺に発生する結晶欠陥を低減することができる。

なお、不純物のみによってイオン注入量を臨界注入量以上になるように調整すると、Ｎウェル２１の不純物濃度及びプロファイルを所望の状態とすることができないことも考えられる。これに対し、本実施形態においては、不純物であるリンとともに、半導体層１３を構成するシリコンをイオン注入するようにしている。すなわち、シリコンを追加することによって、イオン注入量が臨界注入量以上（例えば室温程度の基板温度でイオン注入のドーズ量が１×１０^１５ｃｍ^−２以上）となるように調整している。したがって、Ｎウェル２１の不純物濃度及びプロファイルを確保しつつ、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。なお、注入元素としてのシリコンは、半導体層１３を構成する元素であるため、注入元素と半導体層１３を構成する元素とで相互作用が全くなく、注入元素として好適である。

また、熱処理工程としては、結晶欠陥が低減されるように、非晶質領域２０を効率よく加熱して結晶化させる条件を適宜選択すれば良い。本実施形態においては、拡散炉において１１００℃以上の高温で熱処理することにより、非晶質領域２０の結晶化を促進させつつ、リンを拡散させて所望の不純物濃度及びプロファイルを有するＮウェル２１を形成するようにしている。それ以外にも、例えばランプアニールにより短時間で高温処理しても良い。

そして、図１（ｄ）に示すように、Ｎウェル２１の表層部にソース領域であるｐ＋型の拡散領域２２を形成し、図示されない電極、配線、絶縁層等を形成して、縦型のＰチャネルＭＯＳトランジスタ５０を含む半導体装置１００が完成される。

このように本実施形態に係る半導体装置１００の製造方法によると、イオン注入量を臨界注入量以上として、Ｎウェル２１に対応する注入領域を完全に非晶質化された非晶質領域２０とし、この非晶質領域２０を熱処理することで、結晶化させつつ所望の不純物濃度及びプロファイルを有するＮウェル２１を形成するようにしている。したがって、Ｎウェル２１に残留する結晶欠陥を低減することができる。すなわち、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。

なお、本実施形態においては、不純物（リン）に半導層１３を構成する元素（シリコン）を追加することによって、注入領域を非晶質状態とするイオン注入量（臨界注入量以上）を確保する例を示した。しかしながら、例えば０族元素（例えばＮｅ、Ａｒ等）は、他の元素に対して不活性であるので、不純物とともに０族元素をイオン注入することで、非晶質状態となるイオン注入量（臨界注入量以上）を確保するようにしても良い。また、半導体層１３を構成する元素（シリコン）と同属（４Ｂ族）の元素（ゲルマニウム等）を不純物とともにイオン注入するようにしても、上述と同様の作用効果を期待することができる。なお、シリコンと同属の元素としては、原子半径の近いゲルマニウム（１１２ｐｍ）が好ましい。

（第２実施形態）
次に、本発明の第２実施形態を、図２に基づいて説明する。図２は本実施形態に係る半導体装置１００の製造方法のうち、非晶質領域形成工程を説明する図であり、（ａ）は溝部形成工程、（ｂ）は埋設工程を示している。

第２実施形態における半導体装置１００の製造方法は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第１実施形態においては、非晶質領域形成工程としてイオン注入工程を採用し、非晶質領域２０を形成する例を示した。これに対し、本実施形態においては、非晶質領域形成工程として、溝部形成工程及び埋設工程を採用する点を特徴とする。

半導体層１３に、ゲート電極１９を形成するまでは第１実施形態同様である。次いで、図２（ａ）に示すように、ゲート電極１９上にマスクとして絶縁膜２３（例えばシリコン酸化膜、シリコン窒化膜）を形成する。そして、Ｎウェル２１を形成する部位の拡散領域１４表層の絶縁膜１８を選択的に除去し、拡散領域１４にトレンチ１７よりも浅い溝部２４を形成する（溝部形成工程）。そして、図２（ｂ）に示すように、溝部２４内に半導体層１３を構成する元素（シリコン）に不純物（リン）が混入されてなる非晶質層を選択的に堆積させて、非晶質領域２５を形成する（埋設工程）。

具体的には、埋設工程として、半導体層１３を構成する元素（シリコン）を含むガス（例えばＳｉＨ_４）とドーパントとしての不純物（リン）を含むガス（例えばＰＨ_３）を反応ガスとして、ＣＶＤ法を低温（約５００℃以下）で実施する。このように低温でＣＶＤ法を実施すると、非晶質化されたＣＶＤ層を形成できることが知られている。すなわち、本実施形態においては、ＣＶＤ法の条件を、形成されるＣＶＤ層が非晶質化される条件とする。これにより、非晶質層が選択的に堆積されて溝部２４内を埋め、拡散領域１４に非晶質領域２５が形成される。

そして、埋設工程後、第１実施形態同様熱に処理工程を実施する。これにより、非晶質領域２５が熱処理により結晶化されつつリンが拡散されて、図１（ｃ）に示したように、トレンチ１７よりも浅く、所望の不純物濃度及びプロファイルを有するＮウェル２１が形成される。

このように本実施形態に係る半導体装置１００の製造方法においても、第１実施形態同様、Ｎウェル２１に対応して非晶質領域２５を形成し、その後熱処理するので、Ｎウェル２１に残留する結晶欠陥を低減することができる。すなわち、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。

（第３実施形態）
次に、本発明の第３実施形態を、図３に基づいて説明する。図３は本実施形態に係る半導体装置１００の製造方法を説明するための工程別断面図であり、（ａ）はトレンチゲート形成工程、（ｂ）は不純物導入工程、（ｃ）は熱処理工程、（ｄ）はソース領域形成後を示している。

第３実施形態における半導体装置１００の製造方法は、第１，第２実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第１，第２実施形態においては、Ｎウェル２１を形成するに当たり、まず非晶質領域２０，２５を形成し、その後に熱処理により結晶化及び不純物を拡散させる方法を採用していた。これに対し、本実施形態においては、半導体層１３に損傷を与えずに不純物を導入し、その後に熱処理して、Ｎウェル２１を形成する点を特徴とする。具体的には、熱拡散法を用いて、半導体層１３に、トレンチ１７の形成領域に隣接してＮウェル２１を形成することを特徴とする。

図３（ａ）に示すように、半導体層１３に、ゲート電極１９を形成するまでは第１実施形態同様である。次いで、図３（ｂ）に示すように、Ｎウェル２１を形成する部位の絶縁膜１８を選択的に除去し、ドーパントとしての不純物（リン）を含むガス（例えばＰＯＣｌ_３）を拡散源として、熱拡散により拡散領域１４の表層に不純物導入領域２６を形成する。このように、不純物の導入に際して熱拡散法を用いると、イオン注入法のように格子欠陥（照射損傷）を生じさせることなく、半導体層１３（拡散領域１４）へ不純物（リン）を導入することができる。また、拡散源としてはガス（気体）のみならず、ドーパントを多量に含む材料（例えばリンガラス等の固体）を所定の拡散窓に堆積させ、熱処理により拡散させる方法でも、半導体層１３に損傷を与えることがないので、同様の効果を期待できる。以上が不純物導入工程である。

不純物導入工程後、熱処理工程を実施する。これにより、図３（ｃ）に示すように、不純物導入領域２６の不純物（リン）が拡散されて、トレンチ１７よりも浅く、所望の不純物濃度及びプロファイルを有するＮウェル２１が形成される。そして、図３（ｄ）に示すように、Ｎウェル２１の表層部にソース領域であるｐ＋型の拡散領域２２を形成し、図示されない電極、配線、絶縁層等を形成して、縦型のＰチャネルＭＯＳトランジスタ５０を含む半導体装置１００が完成される。

このように本発明によれば、不純物の導入に際して熱拡散法を用いるので、半導体層１３に損傷を与えずに、トレンチ１７に隣接してＮウェル２１を形成することができる。したがって、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。

（第４実施形態）
次に、本発明の第４実施形態を、図４に基づいて説明する。図４は本実施形態に係る半導体装置１００の製造方法のうち、要部を示す工程別断面図であり、（ａ）はコンタクト用イオン注入工程、（ｂ）はソース用イオン注入工程、（ｃ）は熱処理工程を示している。

第４実施形態における半導体装置１００の製造方法は、第１〜第３実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第１〜第３実施形態においては、縦型のＰチャネルＭＯＳトランジスタ５０のうち、チャネルを構成するＮウェル２１に対して、結晶欠陥を低減する製造方法を適用する例を示し、それ以外の導電型領域（拡散領域）の製法については特に言及しなかった。しかしながら、Ｎウェル２１以外のトレンチ１７周辺の導電型領域を従来のイオン注入によって形成しても、イオン注入のエネルギーで半導体層１３を構成するシリコン結晶が破壊されて結晶欠陥が生じる。そして、この結晶欠陥が存在する状態で、半導体層１３に応力（例えば、トレンチ１７形成時のダメージ）が作用すると、転位運動が増速され、格子欠陥（結晶欠陥）を核として結晶欠陥が成長することとなる。例えば、トレンチ１７に接触しないソース領域やコンタクト領域であっても、イオン注入により生じた格子欠陥（結晶欠陥）が、Ｎウェル２１内を高速で移動し、ゲート電極１９（トレンチ１７）部分の絶縁膜１８近傍にまで達し、絶縁膜１８の耐圧不良を発生させる。また、Ｎウェル２１内に存在することで、再結合中心となって、ドレイン−ソース間のリーク電流になるチャネルリークの原因となる。

そこで、本実施形態においては、チャネルが構成されるＮウェル２１だけでなく、Ｎウェル２１内に構成されるソース領域とコンタクト領域に対しても、上述した製造方法を適用することを特徴とする。具体的には、図４（ａ）に示すように、Ｎウェル２１内に構成されるソース領域であるｐ＋型の拡散領域２２と、ｎ＋型の電極とのコンタクト領域（一例として基板バイアス用のコンタクト）に対しても、上述した製造方法を適用することを特徴とする。半導体層１３にＮウェル２１を形成するまでは、第１実施形態〜第３実施形態に示す製造方法のいずれか（本実施形態においては第１実施形態に示す製造方法）と同様である。次いで、図４（ａ）に示すように、デバイス形成領域のコンタクト領域に対応する部分以外にマスクとしてレジスト２７を形成する。そして、コンタクト領域を形成する部位に対して、臨界注入量以上にイオン注入することにより、Ｎウェル２１に形成する注入領域を完全に非晶質化されたコンタクト用非晶質領域２８とする。以上が、コンタクト用イオン注入工程である。

コンタクト用非晶質領域２８形成後、図４（ｂ）に示すように、レジスト２７を除去し、新たにデバイス形成領域のソース領域（拡散領域２２）に対応する部分以外にマスクとしてレジスト２９を形成する。そして、ソース領域を形成する部位に対して、臨界注入量以上にイオン注入することにより、Ｎウェル２１に形成する注入領域を完全に非晶質化されたソース用非晶質領域３０とする。以上が、ソース用イオン注入工程である。なお、コンタクト用イオン注入工程とソース用イオン注入工程の手順を逆としても良い。

なお、上述したように、不純物のみによってイオン注入量を臨界注入量以上になるように調整すると、コンタクト領域３１及び／又は拡散領域２２（ソース領域）の不純物濃度及びプロファイルを所望の状態とすることができないことも考えられる。本実施形態においては、コンタクト用非晶質領域２８に対して、不純物である例えばリンとともに、半導体層１３を構成するシリコンをイオン注入し、ソース用非晶質領域３０に対して、不純物である例えばボロンとともに、半導体層１３を構成するシリコンをイオン注入することで、イオン注入量を臨界注入量以上となるようにしている。したがって、コンタクト領域３１と拡散領域２２の不純物濃度及びプロファイルを確保しつつ、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。

次に、図４（ｃ）に示す熱処理工程において、コンタクト用非晶質領域２８とソース用非晶質領域３０を一括して熱処理することにより、結晶回復させつつ不純物を拡散させて、Ｎウェル２１内の表層に、所望の不純物濃度及びプロファイルを有するコンタクト領域３１と拡散領域２２を形成する。そして、図示されない電極、配線、絶縁層等を形成して、縦型のＰチャネルＭＯＳトランジスタ５０を含む半導体装置１００が完成される。なお、本実施形態に係る熱処理工程としても、結晶欠陥が低減されるように、コンタクト用非晶質領域２８とソース用非晶質領域３０を効率よく加熱して結晶化させる条件を適宜選択すれば良い。本実施形態においては、拡散炉において１１００℃以上の高温で熱処理することにより、コンタクト用非晶質領域２８とソース用非晶質領域３０の結晶化を促進させつつ、不純物を拡散させて所望の不純物濃度及びプロファイルを有するコンタクト領域３１と拡散領域２２を形成するようにしている。それ以外にも、例えばランプアニールにより短時間で高温処理しても良い。

このように本実施形態に係る半導体装置１００の製造方法によれば、ソース領域である拡散領域２２とコンタクト領域３１の形成によって生じる結晶欠陥を低減することができる。すなわち、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。

なお、本実施形態においては、Ｎウェル２１を第１実施形態〜第３実施形態に示す製造方法のいずれかによって形成した後、イオン注入量を臨界注入量以上とすることで、ソース領域である拡散領域２２とコンタクト領域３１を形成している。従って、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥をより低減することができる。

また、本実施形態においては、不純物に半導体層１３を構成する元素（シリコン）を追加することによって、注入領域を非晶質状態とするイオン注入量（臨界注入量以上）を確保する例を示した。しかしながら、第１実施形態に示したように、不純物とともに０族元素をイオン注入することで、非晶質状態となるイオン注入量（臨界注入量以上）を確保するようにしても良い。また、半導体層１３を構成する元素（シリコン）と同属（４Ｂ族）の元素（ゲルマニウム等）を不純物とともにイオン注入することで、非晶質状態となるイオン注入量（臨界注入量以上）を確保するようにしても良い。

また、本実施形態においては、イオン注入量を臨界注入量以上とする（第１実施形態に示す製造方法を拡散領域２２とコンタクト領域３１の形成に採用する）ことにより、拡散領域２２とコンタクト領域３１の形成によって生じる結晶欠陥を低減する例を示した。しかしながら、拡散領域２２とコンタクト領域３１の形成によって生じる結晶欠陥を低減する製造方法としては、上記例に限定されるものではない。

例えば、第１実施形態〜第３実施形態に示す製造方法のいずれかによってＮウェル２１まで形成された状態で、図５（ａ）に示すように、デバイス形成領域のコンタクト領域３１に対応する部分以外にマスクとして絶縁膜３２（例えばシリコン酸化膜、シリコン窒化膜）を形成し、コンタクト領域３１を形成する部位のＮウェル２１表層の絶縁膜１８を選択的に除去して、ドーパントとしての不純物（リン）を含むガス（例えばＰＯＣｌ_３）を拡散源として、熱拡散によりＮウェル２１の表層にコンタクト用不純物導入領域３３を形成する。次いで、図５（ｂ）に示すように、拡散領域２２に対応する部分以外にマスクとして絶縁膜３４（例えばシリコン酸化膜、シリコン窒化膜）を形成し、拡散領域２２を形成する部位のＮウェル２１表層の絶縁膜１８を選択的に除去して、ドーパントとしての不純物（ボロン）を含むガス（例えばＢＣｌ_３）を拡散源として、熱拡散によりＮウェル２１の表層にソース用不純物導入領域３５を形成する。以上が、コンタクト用とソース用の不純物導入工程である。不純物導入工程後、熱処理工程を実施する。これにより、図５（ｃ）に示すように、コンタクト用不純物導入領域３３及びソース用不純物導入領域３５の不純物がそれぞれ拡散されて、所望の不純物濃度及びプロファイルを有するコンタクト領域３１及び拡散領域２２が形成される。そして、図示されない電極、配線、絶縁層等を形成して、縦型のＰチャネルＭＯＳトランジスタ５０を含む半導体装置１００が完成される。

なお、第３実施形態に示したように、上述の熱拡散において、拡散源としてガス（気体）のみならず、ドーパントを多量に含む材料（例えばリンガラス等の固体）を所定の拡散窓に堆積させても、同様の効果を期待することができる。このような熱拡散法を採用すると、半導体層１３に損傷を与えずに、トレンチ１７の周辺に拡散領域２２とコンタクト領域３１を形成することができる。したがって、トレンチゲート用のトレンチ１７周辺に発生する結晶欠陥を低減することができる。図５は、変形例を示す工程別断面図であり、（ａ）はコンタクト用不純物導入工程、（ｂ）はソース用不純物導入工程、（ｃ）は熱処理工程を示している。それ以外にも、第２実施形態に示した製造方法を採用することもできる。

なお、本実施形態においては、Ｎウェル２１も、第１実施形態〜第３実施形態に示す製造方法のいずれかによって形成される例を示した。しかしながら、Ｎウェル２１が第１実施形態〜第３実施形態に示す製造方法以外の製造方法によって形成される場合においても、上述した製造方法を拡散領域２２とコンタクト領域３１に採用することで、トレンチ１７周辺に発生する結晶欠陥を低減することができる。

また、本実施形態においては、ソース領域である拡散領域２２とコンタクト領域３１を形成するに当たり、一括して熱処理を実施する例を示した。しかしながら、熱処理工程を分けて実施しても良い。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態においては、半導体基板として、単結晶シリコンからなる支持基板１１、シリコン酸化膜からなる絶縁層１２、および単結晶シリコンに不純物を導入してなるｎ−型の半導体層１３で構成されるＳＯＩ基板１０の半導体層１３を採用する例を示した。しかしながら、半導体基板は上記例に限定されるものではない。

本実施形態においては、半導体層１３に素子分離領域としてトレンチ分離領域１５を形成する例を示した。しかしながら、素子分離領域としてトレンチ分離領域１５を有さない構成の半導体装置の製造にも適用することができる。

本実施形態においては、ＰチャネルＭＯＳトランジスタ５０の例を示した。しかしながら、トレンチゲート構造の縦型ＭＯＳトランジスタであれば良い。したがって、ＮチャネルＭＯＳトランジスタでも良い。

本実施形態においては、非晶質領域形成工程の例として、イオン注入工程によるものと、溝部形成工程及び埋設工程によるものの例を示した。しかしながら、上述した例以外にも、非晶質領域を形成することができる方法であれば適用することができる。

本実施形態においては、半導体層１３に格子欠陥（照射損傷）のような結晶欠陥の核となる損傷を与えずに、トレンチ１７周辺に導電型領域を構成する不純物を導入する不純物導入工程として、熱拡散を採用する例を示した。しかしながら、熱拡散に限定されるものではなく、格子欠陥（照射損傷）のような結晶欠陥の核となる損傷を与えない方法であれば採用することができる。例えばドーパントを多量に含む（高濃度の）膜を成膜して導入することも可能である。

本実施形態においては、ＰチャネルＭＯＳトランジスタ５０を構成するＮウェル２１、拡散領域２２、及びコンタクト領域３１に対して、結晶欠陥を低減する製造方法を適用する例を示した。しかしながら、半導体層１３のデバイス形成領域であって、トレンチ１７の周辺に形成される導電型領域（拡散領域）であれば、第１実施形態〜第３実施形態のいずれかに記載の製造方法を採用することで、トレンチ１７周辺に発生する結晶欠陥を低減することができる。例えば、ドレイン領域としての拡散領域１４の形成に、第１実施形態〜第３実施形態のいずれかに記載の製造方法を採用すると、拡散領域１４の形成によって生じる結晶欠陥を低減することができる。また、トレンチ１７の周辺に形成され、ＰチャネルＭＯＳトランジスタ５０を構成する複数の導電型領域（拡散領域）すべてに対して、第１実施形態〜第３実施形態のいずれかに記載の製造方法を採用すると、トレンチ１７周辺に発生する結晶欠陥をさらに低減することができる。なお、複数の導電型領域を形成する際には、上述した第１実施形態〜第３実施形態のいずれかに記載の製造方法を適宜選択して、それぞれの導電型領域を形成することができる。すなわち、第１実施形態〜第３実施形態のいずれかに記載の製造方法を適宜組み合わせてＰチャネルＭＯＳトランジスタ５０を形成することができる。また、第４実施形態に示したように、それぞれの導電型領域が所望の不純物濃度及びプロファイルを得ることができる範囲で、熱処理工程を一括して実施することができる。このように、一括して熱処理を行うようにすれば、製造工程を簡素化することができる。

本発明の第１実施形態に係る半導体装置の製造方法を説明するための工程別断面図であり、（ａ）はトレンチゲート形成工程、（ｂ）はイオン注入工程、（ｃ）は熱処理工程、（ｄ）はソース領域形成後を示している。 第２実施形態に係る半導体装置の製造方法のうち、非晶質領域形成工程を説明する図であり、（ａ）は溝部形成工程、（ｂ）は埋設工程を示している。 第３実施形態に係る半導体装置の製造方法を説明するための工程別断面図であり、（ａ）はトレンチゲート形成工程、（ｂ）は不純物導入工程、（ｃ）は熱処理工程、（ｄ）はソース領域形成後を示している。 第４実施形態に係る半導体装置の製造方法のうち、要部を示す工程別断面図であり、（ａ）はコンタクト用イオン注入工程、（ｂ）はソース用イオン注入工程、（ｃ）は熱処理工程を示している。 変形例を示す工程別断面図であり、（ａ）はコンタクト用不純物導入工程、（ｂ）はソース用不純物導入工程、（ｃ）は熱処理工程を示している。

符号の説明

１０・・・ＳＯＩ基板
１２・・・絶縁層
１３・・・半導体層
１４・・・（ｐ型）拡散領域（ドレイン）
１５・・・トレンチ分離領域
１７・・・トレンチ
１８・・・絶縁膜
１９・・・ゲート電極
２０・・・（イオン注入による）非晶質領域
２１・・・Ｎウェル
２２・・・（ｐ＋型）拡散領域（ソース）
２４・・・溝部
２５・・・（ＣＶＤ法による）非晶質領域
５０・・・ＰチャネルＭＯＳトランジスタ
１００・・・半導体装置

Claims (11)

1. トレンチゲート構造の縦型ＭＯＳトランジスタを含む半導体装置の製造方法であって、
   半導体基板のデバイス形成領域であって、前記トレンチゲートを構成するトレンチ形成領域の周辺に、導電型領域を形成すべく、前記導電型に対応する不純物が導入された状態で完全に非晶質化された非晶質領域を形成する非晶質領域形成工程と、
   前記非晶質領域を熱処理して、結晶化された前記導電型領域とする熱処理工程と、を備えることを特徴とする半導体装置の製造方法。
2. 前記非晶質領域形成工程として、前記半導体基板のトレンチ形成領域の周辺に、少なくとも前記不純物を、注入領域が完全に非晶質状態となる臨界注入量以上にイオン注入して、完全に非晶質化された注入領域を形成するイオン注入工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記イオン注入工程において、前記不純物とともに、前記半導体基板を構成する元素をイオン注入することを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記イオン注入工程において、前記不純物とともに０族元素をイオン注入することを特徴とする請求項２に記載の半導体装置の製造方法。
5. 前記イオン注入工程において、前記不純物とともに前記半導体基板を構成する元素と同族の元素をイオン注入することを特徴とする請求項２に記載の半導体装置の製造方法。
6. 前記非晶質領域形成工程として、前記半導体基板のトレンチ形成領域の周辺に、前記非晶質領域に対応して溝部を形成する溝部形成工程と、前記溝部内に前記半導体基板を構成する元素に前記不純物が混入された非晶質層を選択的に堆積させて埋める埋設工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
7. 前記導電型領域として、第１の導電型のドレイン領域、前記ドレイン領域内に配置され、チャネルが構成される第１の導電型とは別の第２導電型のウェル領域、及び前記ウェル領域内に配置された前記第１の導電型のソース領域、の少なくとも１つを形成することを特徴とする請求項１〜６いずれか１項に記載の半導体装置の製造方法。
8. 前記導電型領域として、電極とのコンタクト領域を形成することを特徴とする請求項１〜７いずれか１項に記載の半導体装置の製造方法。
9. 前記半導体基板は、ＳＯＩ構造半導体基板を構成する一方のシリコン層であることを特徴とする請求項１〜８いずれか１項に記載の半導体装置の製造方法。
10. 前記半導体基板に、素子分離領域としてのトレンチ分離領域を形成する工程を備えることを特徴とする請求項１〜９いずれか１項に記載の半導体装置の製造方法。
11. 前記半導体基板はシリコンからなり、
    前記導電型領域として、ボロンが導入されたＰ導電型領域内に、Ｎ導電型領域を形成することを特徴とする請求項１〜１０いずれか１項に記載の半導体装置の製造方法。

Images