JP5043482B2 - マスクレイアウト形成方法及びマスクレイアウト - Google Patents

マスクレイアウト形成方法及びマスクレイアウト Download PDF

Info

Publication number
JP5043482B2
JP5043482B2 JP2007078268A JP2007078268A JP5043482B2 JP 5043482 B2 JP5043482 B2 JP 5043482B2 JP 2007078268 A JP2007078268 A JP 2007078268A JP 2007078268 A JP2007078268 A JP 2007078268A JP 5043482 B2 JP5043482 B2 JP 5043482B2
Authority
JP
Japan
Prior art keywords
polygon
pattern
layout
diagonal
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007078268A
Other languages
English (en)
Other versions
JP2007293297A (ja
Inventor
チュン ス カン
ビョン スブ ナム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2007293297A publication Critical patent/JP2007293297A/ja
Application granted granted Critical
Publication of JP5043482B2 publication Critical patent/JP5043482B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体素子製造に関するもので、詳しくは、電子ビーム描画などの電子ビーム露光に要求されるフラクチャー分割(fracturing)を考慮したマスクレイアウト形成方法、及びそれによって形成されるマスクレイアウトに関するものである。
最近、半導体素子の集積度が増加するにつれて、デザインルールの縮小が急激に行われている。その結果、パターン形成のためのリソグラフィ過程における解像力制約によって、パターンを転写する間、歪曲現象が深刻に発生していた。したがって、リソグラフィ過程における制約を克服する方法として、光近接効果補正(OPC)技術のように、解像力を増加するための超解像技術(Resolution Enhancement Technology;RET)が提示されている。
また、ウェハー上に配置される素子の配列を変更し、素子集積度を増加しようとする試みが提示されている。例えば、DRAM素子において、8F2レイアウトから6F2レイアウトまたは4F2レイアウトにセルレイアウトを変更しようとする。
上記のようなセルレイアウトの変更によって、ウェハー上に転写するパターン形状が斜線パターン形状に変更されている。例えば、アクティブ領域を設定する素子分離層のためパターンは、8F2レイアウトにおいて、ワードラインに垂直な水平方向に延長される形態でなく、ワードラインに対して90゜より小さい角度(または大きい角度)、例えば、略27゜の角度で交差する斜線方向に延長される形態の斜線パターンに変更されている。
上記のような斜線パターンのレイアウトにOPCを行った後、そのレイアウトをフォトマスク基板上に転写するために、電子ビーム露光過程が行われる。このとき、電子ビーム形状による制約のため、電子ビーム露光に多くの時間が要される。
図1は、従来の素子分離層のためのマスクレイアウトを説明する概略図で、図2は、図1の”C”部分を拡大して示した図で、図3は、図1のマスクレイアウトをフラクチャー分割した結果を示した図である。
図1に示したセルレイアウトは、長方形または多角形の斜線パターン10が略27゜の角度方向に配列された、6F2セルの素子分離層のためのレイアウトである。このとき、斜線パターン10は、アクティブ領域13及び素子分離領域14を設定するレイアウトと見なされる。この斜線パターン10のレイアウトは、多角形の頂点15の位置を代表する角度値のデータによって代表され、CAD(Computer Aided Design)装備や電子ビーム露光装備によって読まれるデータとして取り扱われる。
6F2セルレイアウトにおける斜線パターン10は、ワードライン方向である水平方向X、及びこれと垂直に交差するビットライン方向である垂直方向Yに対し、略27゜方向Aに長く延長される形態であり、斜線方向Aに反復的に配列される。このレイアウトデータを用いて後続過程でフラクチャー分割などが行われた後、電子ビーム露光を通してフォトマスク上に上記のようなレイアウトが転写される。
図1に示した6F2セルレイアウトは、光近接効果(Optical Proximity Effect:OPE)に対する補正を行った後の補正されたレイアウトと見なされる。したがって、6F2セルレイアウトは、光近接効果補正(OPC)によるセリフ多角形(serif polygon)の形態を有する補正パターン16が斜線パターン10に融合されてなるレイアウトと見なされる。
OPCによる補正パターン16は、斜線パターン10の側辺11に対して垂直方向Bに、所定大きさのセグメントが移動した形態と見なされる。この垂直方向Bは、斜線パターン10の端辺12の方向と同一方向である。図2に示すように、補正パターン16の融合によって追加的な第2頂点17が設けられ、この補正パターン16は、第2頂点17を代表する角度値データとして認識される。
図1に示したレイアウトを実際にフォトマスク上に転写するとき、電子ビーム露光過程が要求される。ところが、特定形状のビームを用いるベクタースキャン(vector scan)方式、特に、ビーム形状が可変になる可変成形ビーム(Variable Shaped Beam:VSB)方式の電子ビーム露光装備は、直四角形または台形などの限定された形状を有する電子ビームのみを露光できる。したがって、電子ビーム露光装備は、直四角形または台形を代表する0゜、90゜及び45゜の角度値によって代表されるデータを実際に認識する。
したがって、図1のレイアウトデータは、電子ビーム露光装備によって認識できるデータ形態に転換され、露光電子ビーム大きさに関連する露光単位に転換するフラクチャー分割過程が行われる。図3は、図1のレイアウトをフラクチャー分割した結果を示した図である。
図3に示すように、フラクチャー分割過程では、所望でない小さい大きさの領域としてのスライバー23,25が、分割された多角形のフラクチャー分割領域21の間で発生することもある。このようなスライバー23,25の発生は、斜線パターン10及び補正パターン16を代表する頂点15,17が、電子ビーム露光装備によって認識できる0゜、90゜及び45゜でなく、実質的に27゜の角度値によって代表されることに起因する。
一般に、フラクチャー分割方向は水平方向Xであるが、第1及び第2頂点15,17は、フラクチャー分割方向に対して所定角度、例えば27゜角度を有する角度値によって表示される。したがって、多数の第1スライバー23は、これら頂点15,17に関連してフラクチャー分割過程で発生する。
第1スライバー23は、使用者によって設定された相対的に大きいフラクチャー分割領域大きさでなく、一般に、電子ビーム露光装備で許容する最小大きさを有するように自動設定される。したがって、フラクチャー分割領域の最小大きさを100nmの幅に設定しても、第1スライバー23は、小さい大きさの露光装備で許容する最小大きさ、例えば、50nmの大きさに設定される。
一方、主なフラクチャー分割領域21において所望でない分割が行われ、フラクチャー分割領域21の間に第2スライバー25が発生することもある。図1に示すような補正されたレイアウトに図3に示すようなフラクチャー分割を行うとき、まず、補正されたレイアウト(図1)に対するCADデータを、CADを用いて4倍に拡大する過程が行われる。一般的に用いられる1:4縮小フォトリソグラフィ過程では、実際にフォトマスク上で行われる電子ビーム露光のために、実際にウェハー上に形成されるデザインルールにしたがって製作された図1のレイアウトデータを、CADを用いて4倍に拡大する過程が要求される。
このとき、補正パターン16(図2を参照)が斜線パターン10に融合して発生した第2頂点17によって、斜線パターン10の側辺11に所望でない頂点が追加的に発生することもある。かかる頂点は、斜線パターン10を拡大したときに発生しうる湾曲部を直線で表現するために発生するものと見なされる。したがって、4倍に拡大されたレイアウトデータには、追加的に発生した頂点に対するデータが含まれており、この追加的な頂点データによって、図3に示すように、フラクチャー分割過程で第2スライバー25が発生しうる。
上記のようなスライバー23,25は、主なフラクチャー分割領域21より非常に小さい大きさ、実質的には、電子ビーム露光装備で許容する最小大きさの多角形領域と見なされる。したがって、スライバー23,25の発生によって、実際の露光過程における電子ビームの露光ショット数を大いに増加させることになる。さらに、電子ビームの露光ショット数の増加により、電子ビーム露光に要される時間が少なくとも4倍に大いに増加し、実際に電子ビーム露光が行われるレジスト層の劣化によるフォトマスクパターンの不良、例えば、線幅(Critical Dimension:CD)不良を誘発することになる。
米国特許出願公開第2004/0205687号明細書 米国特許出願公開第2004/0205686号明細書 米国特許出願公開第2003/0159125号明細書 米国特許出願公開第2005/0091632号明細書
本発明は、上記の問題点を解決するためになされたもので、その目的は、斜線パターンを含むレイアウトをフォトマスク上に転写するためにフラクチャー分割過程を行うとき、スライバーの発生を減少できる電子ビーム露光のためのマスクレイアウト形成方法を提供することにある。
本発明の実施形態に係る一観点は、垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、前記第1多角形の斜線パターンにおける相互対向する端辺を、フラクチャー分割方向である水平軸方向に延長される第2多角形が積層されて階段形態のレイアウトをなすように修正する段階と、前記修正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、を含むことを特徴とするマスクレイアウト形成方法を提示する。
本発明の他の一観点は、垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、前記斜線パターンに、セリフ形態の補正パターンを、前記斜線パターンの辺と斜線方向に一部がオーバーラップされるようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で導入する光近接効果補正(OPC)を行う段階と、前記補正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、を含むことを特徴とするマスクレイアウト形成方法を提示する。
本発明の他の一観点は、垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、前記斜線パターンに、セリフ形態の補正パターンを、前記斜線パターンの辺と斜線方向に交差するようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で導入する光近接効果補正(OPC)を行う段階と、前記第1多角形の斜線パターンにおける相互対向する端辺を、前記水平軸方向に延長される第3多角形が積層されて階段形態のレイアウトをなすように修正する段階と、前記修正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、を含むことを特徴とするマスクレイアウト形成方法を提示する。
本発明の他の一観点は、上記の方法によって形成されるマスクレイアウトを提示する。また、垂直軸方向に対して所定角度だけ傾いた斜線方向に反復的に配列された第1多角形の斜線パターンと、前記斜線パターンの辺と斜線方向に交差するようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で、前記傾線パターンにオーバーラップされるセリフ形態の光近接効果補正(OPC)パターンと、前記第1多角形の斜線パターンにおける相互対向する端辺で階段形態のレイアウトをなすように積層され、前記水平軸方向に延長される第3多角形と、を含むマスクレイアウトを提示する。
このとき、前記第1多角形の斜線パターンは、DRAM素子のアクティブ領域及び素子分離層を設定するレイアウトとして設定される。
前記第1多角形の斜線パターンは、6F2または4F2セルレイアウトに沿って配列される。
前記第1多角形の斜線パターンは、前記垂直軸方向に対して略27゜の角度で配列される。
前記第1多角形の斜線パターンは、長方形または台形のレイアウトとして設定される。
前記第1多角形の端辺を階段形態のレイアウトに修正する第2多角形は、前記垂直または水平軸に対して0゜、45゜または90゜の角度値によって代表される長方形または台形のレイアウトとして設定される。
このとき、前記第1多角形の端辺を階段形態のレイアウトに修正する前記第2多角形の前記垂直軸方向の線幅は、前記電子ビーム装備で許容する最小露光単位の大きさより大きく設定される。
前記第1多角形の斜線パターンに、光近接効果補正(OPC)のためのセリフ(serif)形態の第3多角形の補正パターンを、前記斜線パターンの辺と斜線方向に交差するうように前記水平軸方向に延長される多角形の形態で導入する段階をさらに含む。
このとき、前記第3多角形の補正パターンを前記斜線パターンにオーバーラップさせる段階と、前記第3多角形の補正パターンが前記斜線パターンにオーバーラップされたレイアウトデータを、前記フラクチャー分割のために縮小露光比率の逆数倍に拡大する段階と、をさらに含む。
前記電子ビーム露光装備は、前記垂直または水平軸に対して0゜、45゜または90゜の角度値によって代表される長方形または台形の電子ビーム形状を提供するベクタースキャン電子ビーム装備である。
本発明によると、斜線パターンを含むレイアウトをフォトマスク上に転写するためにフラクチャー分割過程を行うとき、スライバーの発生を減少できる。よって、電子ビーム露光ショット数及びデータ大きさを減少することで、露光時間を節減できるマスクレイアウト形成方法を提示する。
本発明によると、斜線パターンのレイアウトデータを、電子ビーム露光装備に要求されるデータ形式にフラクチャー分割するとき、OPC段階におけるレイアウトの補正または修正を通してスライバーの発生を防止できる。よって、フラクチャー分割後、レイアウトデータが急激に増加する現象を防止することで、データ大きさを減少できる。
また、露光ショット数を減少することで、電子ビーム露光または電子ビーム描画に要求される時間を効果的に節減できる。すなわち、フラクチャー分割領域の大きさ増加または解像度増加を実現できる。これによって、過度の露光によるレジスト変形または劣化によるパターン変形を防止することで、パターン線幅の均一度及び忠実度を確保できる。
以下、本発明の好ましい実施の形態を図面に基づいて説明する。本発明の範囲は、後述する実施形態によって限定されるものと解析されてはならない。すなわち、本発明の実施形態は、当業界で通常の知識を有する者に、本発明を一層完全に説明するために提供されるものと解析されることが好ましい。
本発明の実施形態では、6F2または4F2セルレイアウト、すなわち、アクティブ領域及びこれを設定する素子分離層のための斜線パターンのレイアウトデザインを変更し、電子ビーム露光のためのフラクチャー分割過程におけるスライバーの発生を減少させる技術を提示する。レイアウトの変更は、光近接効果補正(OPC)を行う過程で行われる。
例えば、OPC補正パターンを、セリフ形態の多角形の形態で導入するとき、補正パターンは、斜線パターンの辺に対して垂直に設計されず、フラクチャー方向と同等な水平軸方向に延長される多角形に設計される。これによって、追加的な補正パターンによる頂点と関連して発生するスライバーを排除または減少できる。
また、上記のように補正パターンを追加するとき、斜線パターンに補正パターンが融合されるように設定せず、補正パターンがオーバーラップされるようにCADツールを用いてデータ処理する。これによって、実際にウェハー上に実現されるパターンのデザインルールにしたがって設計された斜線パターンを含むレイアウトのCADデータを、縮小露光の比率の逆数によって拡張させる過程、例えば、4:1縮小露光時に4倍に拡張させる過程で、所望でない不要な頂点が斜線パターンのレイアウトに発生する現象を防止できる。したがって、各スライバーが、不要に発生した頂点と関連して発生する現象を防止できる。
また、斜線パターンの端辺を、OPC過程で、水平軸方向に延長される小さい大きさの多角形が積層されてなる階段形態に変更し、この端辺と関連した頂点においてスライバーが発生する現象を防止できる。
このとき、階段形態のための小さい大きさの多角形の線幅、例えば、フラクチャー方向に対して垂直な線幅は、フラクチャー分割過程で、電子ビーム露光装備、例えば、電子ビームの形状が限定されたベクタースキャン方式の電子ビーム露光装備で許容する最小露光単位、または、最小フラクチャーの大きさより大きい大きさを有するように設定される。これによって、多角形のフラクチャー分割領域は、実質的に多角形と同等な領域に分割される。
一方、上記のような階段形態は、ウェハー上に像(image)を転写する過程で誘発する光近接効果(OPE)によって、実際にウェハー上に転写されず、直線形態で転写されるように、多角形の大きさをOPE効果を考慮して設定することが好ましい。
上記のように、フラクチャー分割過程でスライバーを減少させることで、電子ビーム露光ショット数の減少を実現できる。また、フラクチャー分割後、実際に電子ビーム露光に要求されるレイアウトデータの大きさを大幅に減少できる。したがって、電子ビーム露光に要される時間を節減することで、過度の電子ビーム露光時間によるレジスト層の変形などでパターン線幅が変動する現象を防止できる。したがって、フォトマスク上に形成されるレジストパターン及びウェハー上に形成されるパターン線幅の均一度を改善できる。
図4乃至図6は、本発明の実施形態に係るマスクレイアウト形成方法を説明する概略図で、図7は、本発明の実施形態に係るマスクレイアウト形成方法を説明する概略フローチャートである。
図4及び図7に示すように、本発明の実施形態に係るマスクレイアウト及びその形成方法は、まず、ウェハー上に実現しようとする斜線パターン100のための原本レイアウトを、図4に示すように設計する(図7の701)。
斜線パターン100は、長方形または台形などの第1多角形の形態に設定され、実質的にアクティブ領域101及び素子分離層103を設定するレイアウトとして設定される。斜線パターン100のレイアウトは、多角形の頂点位置を代表する角度値のデータとして認識され、CAD装備や電子ビーム露光装備によって読まれるデータファイル、例えば、GDS形式のファイルに保存される。
斜線パターン100を含む原本レイアウトにおける斜線パターン100は、6F2セルレイアウトに沿って好ましく描かれる。6F2セルレイアウトにおける斜線パターン100は、ワードライン方向である水平方向X、及びこれに垂直に交差するビットライン方向である垂直方向Yに対し、略27゜方向Aに長く延長される形態であり、斜線方向Aに反復的に配列される。したがって、斜線方向Aに垂直な方向Bに、斜線パターン100の端辺105が描かれる。
一方、上記のような斜線パターン100は、4F2セルレイアウトに沿って配列されるように設定されることもある。4F2セルレイアウトの場合も、斜線パターン100は、6F2セルレイアウトと同様に、ベクタースキャン方式の電子ビーム露光装備などで認識できる角度値、例えば、0゜、45゜または/及び90゜の角度値で表現されにくい斜線方向に延長される第1多角形として設定される。
図5及び図7に示すように、斜線パターン100のレイアウトに対し、光近接効果補正(OPC)を行う。このOPC過程では、斜線パターン100のレイアウトデータを電子ビーム露光装備に提供するためのフラクチャー分割過程を考慮し、フラクチャー分割時におけるスライバーの発生を防止するために、レイアウト修正または補正を行う。
フラクチャー分割過程は、例えば、水平軸方向Xに行われるが、斜線パターン100は、斜線方向Aに延長された第1多角形であるので、不要に設定されたフラクチャー分割領域より小さい大きさの領域であるスライバーが発生しうる。このようなスライバーの発生を防止するために、フラクチャー過程を考慮して斜線パターン100のレイアウトを修正する。
まず、OPEを考慮して、斜線パターン100にOPCを行う。具体的に、セリフ形態のOPC補正パターン200を斜線パターン100に付加する(図7の703)。このとき、従来のように補正パターン200を斜線パターン100に融合させるのではなく、斜線パターン100に補正パターン200がオーバーラップされるようにCADデータを作成する。
一般に、半導体メモリー素子を量産するためのフォトリソグラフィ過程では、縮小露光が用いられる。したがって、斜線パターン100を含む原本レイアウトは、ウェハー上に実現される素子パターンのデザインルールに合せて設計される。
フォトマスク上に実現されるパターンにおいて、原本レイアウトデータは、縮小露光の縮小比率の逆数だけ、例えば、4:1縮小露光の場合、CADを用いて4倍だけ拡大し、拡大されたデータをフォトマスクのためのレイアウトデータに転換している。ところが、この拡大過程で斜線パターン10(図1を参照)と補正パターン16(図1を参照)との融合によって発生する新しい頂点17(図2を参照)によって、斜線パターン10(図1を参照)の辺11(図1を参照)に所望でない新しい頂点が発生しうる。
フラクチャー分割過程では、上記のような新しい頂点と関連してスライバーが発生することもあるので、これを防止するために、CADを用いて原本レイアウトを拡大するとき、斜線パターン100と補正パターン200とが相互独立的なデータとして拡大処理されるように誘導する。このためには、補正パターン200を付加するとき、補正パターン200が斜線パターン100に融合せず、独立的なデータとして維持されるようにオーバーラップさせる。
一方、補正パターン200によって描かれる第2多角形は、斜線パターン100の辺と斜線方向に交差するように、水平軸方向Xに延長される小さい大きさの多角形の形態で導入される。これは、フラクチャー分割領域の長方向と見なされるフラクチャー分割方向を考慮したもので、フラクチャー分割方向が水平軸方向Xであるので、セリフ形態の補正パターン200は、水平軸方向Xに延長される第2多角形の形態に設定する。
これによって、フラクチャー分割方向と第2多角形の補正パターン200とが一致するようになり、第2多角形200を代表する頂点201と関連してスライバーが追加的に発生する現象を防止できる。頂点201の角度値によって代表される第2多角形の形態は、電子ビーム露光時の露光ビーム形態と同等な角度値、例えば、0゜、45゜または/及び90゜として認識される。
図5及び図7に示すように、OPC過程で、第1多角形の斜線パターン100における相互対向する端辺105(図4を参照)は、水平軸方向に延長される第3多角形300が積層されてなる階段形態のレイアウトをなすように修正する(図7の705)。
斜線パターン100の端辺105は、斜線方向Aに垂直な方向Bに延長される。したがって、端辺105に対してフラクチャー分割を行う場合、図3に示すように、隣接した頂点にスライバー23が発生しうる。これを防止するために、OPC過程で、端辺105を図5に示すような階段形態に修正するように、積層形態の第3多角形300が付加される。
第3多角形300は、フラクチャー分割時、最小単位分割領域より垂直軸方向Yの線幅が大きくなるように、すなわち、電子ビーム装備で許容する最小露光単位の大きさ、例えば50nmより大きく、100nm程度の大きさに設定されることが好ましい。第3多角形300は、フラクチャー分割方向である水平軸方向Xに延長される多角形であり、電子ビーム露光装備で認識できる角度値、例えば、0゜、45゜または90゜の角度値によって代表される形態に設定される。したがって、これら第3多角形300に対してフラクチャー分割を行うとき、頂点と関連してスライバーが発生せず、実質的に、第3多角形300それぞれが同等な領域にフラクチャー分割されることが好ましい。
図6及び図7に示すように、OPC過程で後続するフラクチャー分割過程を考慮して、修正された斜線パターン100のレイアウトデータを、フォトマスク上に電子ビームをスキャンして露光する電子ビーム露光装備に提供するために、多角形は、水平軸方向Xに小さい大きさの分割領域にフラクチャー分割する(図7の707)。
上記のようなフラクチャー分割結果、図6に示すように、斜線パターン100の主な多角形部分601におけるスライバーの発生を防止でき、斜線パターン100の端部603では、実質的に階段形態をなす第3多角形300(図5を参照)によってスライバーの発生を排除できる。これによって、図3に示すようなスライバー23,25が発生した場合に比べて、図6のフラクチャー分割結果は、フラクチャー分割領域の最小線幅が一層広く設定可能であることを立証する。
例えば、従来の場合、電子ビーム露光装備でフラクチャー分割を行うとき、最小フラクチャー分割大きさを最小露光単位より大きい、例えば100nmに設定しても、スライバー23,25(図3を参照)の発生によって、設定された線幅でフラクチャー分割が行われず、設定された線幅より小さい大きさ、例えば、50nmの大きさでフラクチャー分割が行われる。これによって、全体の電子ビーム露光ショット数が大いに増加する。
例えば、50nmの大きさでフラクチャー分割を行うとき、略197百万のショット数が要求される。この場合、電子ビーム露光に要される時間は、略65hである。ところが、本発明の実施形態の場合、スライバーの発生が防止されるので、最小フラクチャー分割領域の大きさが略100nmの大きさに一層大きく誘導できる。これによって、電子ビーム露光ショット数が略93百万個に減少することで、露光時間も略30hに節減できる。
上記のように電子ビーム露光時間(または描画(writing)時間)が節減されるので、生産性の増大を実現できる。また、露光時間の節減によって、レジストの変形または劣化を一層効果的に防止することで、パターン線幅の均一度を一層効果的に改善できる。
一方、本発明の実施形態を、6F2セルレイアウトを用いたDRAM素子の場合を例に挙げて説明したが、本発明の実施形態は、4F2セルレイアウト、フラッシュ素子またはASIC論理素子などで斜線パターンを形成する場合にも適用されうる。
以上、本発明を具体的な実施形態に基づいて詳細に説明してきたが、本発明は、上記の実施形態によって限定されるものではなく、本発明の技術的思想内で、当分野における通常の知識を有する者によって変形・改良可能である。
従来の素子分離層のためのマスクレイアウトを説明する概略図である。 従来の素子分離層のためのマスクレイアウトを説明するために、図1の”C”部分を拡大して示した図である。 図1のマスクレイアウトをフラクチャー分割した結果を示した概略図である。 本発明の実施形態に係る原本マスクレイアウトを説明する概略図である。 図4の原本マスクレイアウトを修正したレイアウトを説明する概略図である。 図4の修正マスクレイアウトをフラクチャー分割した結果を示した概略図である。 本発明の実施形態に係るマスクレイアウト形成方法を説明する概略フローチャートである。
符号の説明
100 斜線パターン、101 アクティブ領域、103 素子分離層、105 端辺。

Claims (20)

  1. 垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、
    前記第1多角形の斜線パターンにおける相互対向する端辺を、フラクチャー分割方向である水平軸方向に延長される第2多角形が積層されて階段形態のレイアウトをなすように修正する段階と、
    前記修正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、
    を含むことを特徴とするマスクレイアウト形成方法。
  2. 前記第1多角形の斜線パターンは、DRAM素子のアクティブ領域及び素子分離層を設定するレイアウトとして設定されることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  3. 前記第1多角形の斜線パターンは、6F2または4F2セルレイアウトに沿って配列されることを特徴とする請求項2に記載のマスクレイアウト形成方法。
  4. 前記第1多角形の斜線パターンは、前記垂直軸方向に対して略27゜の角度で配列されることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  5. 前記第1多角形の斜線パターンは、長方形または台形のレイアウトとして設定されることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  6. 前記第2多角形は、前記垂直または水平軸に対して0゜、45゜または90゜の角度値によって代表される長方形または台形のレイアウトとして設定されることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  7. 前記第2多角形の前記垂直軸方向の線幅は、前記電子ビーム装備で許容する最小露光単位の大きさより大きく設定されることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  8. 前記第1多角形の斜線パターンに、光近接効果補正(OPC)のためのセリフ(serif)形態の第3多角形の補正パターンを、
    前記斜線パターンの辺と斜線方向に交差するように前記水平軸方向に延長される多角形の形態で導入する段階をさらに含むことを特徴とする請求項1に記載のマスクレイアウト形成方法。
  9. 前記第3多角形の補正パターンを前記斜線パターンにオーバーラップさせる段階と、
    前記第3多角形の補正パターンが前記斜線パターンにオーバーラップされたレイアウトデータを、前記フラクチャー分割のために縮小露光比率の逆数倍に拡大する段階と、をさらに含むことを特徴とする請求項8に記載のマスクレイアウト形成方法。
  10. 前記電子ビーム露光装備は、前記垂直または水平軸に対して0゜、45゜または90゜の角度値によって代表される長方形または台形の電子ビーム形状を提供するベクタースキャン電子ビーム装備であることを特徴とする請求項1に記載のマスクレイアウト形成方法。
  11. 垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、
    前記斜線パターンに、セリフ形態の補正パターンを、前記斜線パターンの辺と斜線方向に一部がオーバーラップされるようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で導入する光近接効果補正(OPC)を行う段階と、
    前記補正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、
    を含むことを特徴とするマスクレイアウト形成方法。
  12. 前記第1多角形の斜線パターンは、6F2または4F2セルレイアウトに沿ってアクティブ領域及び素子分離層を設定することを特徴とする請求項11に記載のマスクレイアウト形成方法。
  13. 前記第1多角形の斜線パターンは、前記垂直軸方向に対して略27゜の角度で配列されることを特徴とする請求項11に記載のマスクレイアウト形成方法。
  14. 前記光近接効果補正(OPC)を行う段階は、
    前記第1多角形の斜線パターンにおける相互対向する端辺を、水平軸方向に延長される第3多角形が積層されて階段形態のレイアウトをなすように修正する段階をさらに含むことを特徴とする請求項11に記載のマスクレイアウト形成方法。
  15. 前記第3多角形の前記垂直軸方向の線幅は、前記電子ビーム装備で許容する最小露光単位の大きさより大きく設定されることを特徴とする請求項14に記載のマスクレイアウト形成方法。
  16. 前記光近接効果補正(OPC)を行う段階は、前記第2多角形の補正パターンを前記斜線パターンにオーバーラップさせる段階と、
    前記第2多角形の補正パターンが前記斜線パターンにオーバーラップされたレイアウトデータを、前記フラクチャー分割のために縮小露光比率の逆数倍に拡大する段階と、を含むことを特徴とする請求項11に記載のマスクレイアウト形成方法。
  17. 垂直軸方向に対して所定角度だけ傾いた斜線方向に第1多角形の斜線パターンが反復的に配列された原本レイアウトを設定する段階と、
    前記斜線パターンに、セリフ形態の補正パターンを、前記斜線パターンの辺と斜線方向に交差するようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で導入する光近接効果補正(OPC)を行う段階と、
    前記第1多角形の斜線パターンにおける相互対向する端辺を、前記水平軸方向に延長される第3多角形が積層されて階段形態のレイアウトをなすように修正する段階と、
    前記修正されたレイアウトのデータを電子ビーム露光装備に提供するために、前記水平軸方向に前記多角形をフラクチャー分割する段階と、
    を含むことを特徴とするマスクレイアウト形成方法。
  18. 前記光近接効果補正(OPC)を行う段階は、前記第2多角形の補正パターンを前記斜線パターンにオーバーラップさせる段階と、
    前記第2多角形の補正パターンが前記斜線パターンにオーバーラップされたレイアウトデータを、前記フラクチャー分割のために縮小露光比率の逆数倍に拡大する段階と、を含むことを特徴とする請求項17に記載のマスクレイアウト形成方法。
  19. 垂直軸方向に対して所定角度だけ傾いた斜線方向に反復的に配列された第1多角形の斜線パターンと、
    前記斜線パターンの辺と斜線方向に交差するようにフラクチャー分割方向である水平軸方向に延長される第2多角形の形態で、前記傾線パターンにオーバーラップされるセリフ形態の光近接効果補正(OPC)パターンと、
    前記第1多角形の斜線パターンにおける相互対向する端辺で階段形態のレイアウトをなすように積層され、前記水平軸方向に延長される第3多角形と、
    を含むことを特徴とするマスクレイアウト。
  20. 前記第1多角形の斜線パターンは、6F2または4F2セルレイアウトに沿ってアクティブ領域及び素子分離層を設定することを特徴とする請求項19に記載のマスクレイアウト。
JP2007078268A 2006-04-25 2007-03-26 マスクレイアウト形成方法及びマスクレイアウト Expired - Fee Related JP5043482B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060037346A KR100732772B1 (ko) 2006-04-25 2006-04-25 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃
KR10-2006-0037346 2006-04-25

Publications (2)

Publication Number Publication Date
JP2007293297A JP2007293297A (ja) 2007-11-08
JP5043482B2 true JP5043482B2 (ja) 2012-10-10

Family

ID=38373546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078268A Expired - Fee Related JP5043482B2 (ja) 2006-04-25 2007-03-26 マスクレイアウト形成方法及びマスクレイアウト

Country Status (5)

Country Link
US (1) US7332252B2 (ja)
JP (1) JP5043482B2 (ja)
KR (1) KR100732772B1 (ja)
CN (1) CN101063808B (ja)
TW (1) TWI320873B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205983B2 (ja) * 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム
JP2009210707A (ja) * 2008-03-03 2009-09-17 Nec Electronics Corp フォトマスク及びその設計方法と設計プログラム
US8056023B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by reducing target edge pairs used in determining a manufacturing penalty of the lithographic mask
US8056026B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by selecting target edge pairs used in determining a manufacturing penalty of the lithographic mask
US8161426B2 (en) * 2009-01-30 2012-04-17 Synopsys, Inc. Method and system for sizing polygons in an integrated circuit (IC) layout
KR101096263B1 (ko) * 2009-12-29 2011-12-22 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 반도체 소자의 형성방법
US8745555B2 (en) 2010-05-12 2014-06-03 D2S, Inc. Method for integrated circuit design and manufacture using diagonal minimum-width patterns
US8266556B2 (en) * 2010-08-03 2012-09-11 International Business Machines Corporation Fracturing continuous photolithography masks
KR101974350B1 (ko) 2012-10-26 2019-05-02 삼성전자주식회사 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법
US8839183B2 (en) * 2013-01-31 2014-09-16 Cadence Design Systems, Inc. Method and apparatus for derived layers visualization and debugging
KR102274834B1 (ko) * 2014-09-12 2021-07-09 삼성디스플레이 주식회사 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
CN105280479B (zh) * 2015-09-17 2018-05-01 上海华力微电子有限公司 一种栅极阵列图形的双重曝光制作方法
GB2583913B (en) * 2019-05-07 2021-08-04 Yara Uk Ltd Fertilizer particles comprising iron
CN113540213B (zh) 2020-04-17 2023-07-14 长鑫存储技术有限公司 有源区、有源区阵列及其形成方法
CN112366203B (zh) * 2020-10-23 2023-01-03 福建省晋华集成电路有限公司 图案布局以及其形成方法
CN113064321B (zh) * 2021-03-26 2023-06-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198501A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体記憶装置およびその製造方法
US6721939B2 (en) 2002-02-19 2004-04-13 Taiwan Semiconductor Manufacturing Co., Ltd Electron beam shot linearity monitoring
JP3659242B2 (ja) * 2002-10-02 2005-06-15 ソニー株式会社 マスクパターン補正方法
JP2004301892A (ja) * 2003-03-28 2004-10-28 Fujitsu Ltd パターン作成方法及び装置
US6887630B2 (en) 2003-04-10 2005-05-03 Numerical Technologies Method and apparatus for fracturing polygons on masks used in an optical lithography process
US7022439B2 (en) 2003-04-10 2006-04-04 Synopsys, Inc. Fracturing polygons used in a lithography process for fabricating an integrated circuit
US7010764B2 (en) 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
JP2005003996A (ja) * 2003-06-12 2005-01-06 Toshiba Corp フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
US7055127B2 (en) 2003-10-27 2006-05-30 Takumi Technology Corp. Mask data preparation

Also Published As

Publication number Publication date
US7332252B2 (en) 2008-02-19
KR100732772B1 (ko) 2007-06-27
US20070248893A1 (en) 2007-10-25
TWI320873B (en) 2010-02-21
CN101063808A (zh) 2007-10-31
TW200741335A (en) 2007-11-01
JP2007293297A (ja) 2007-11-08
CN101063808B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP5043482B2 (ja) マスクレイアウト形成方法及びマスクレイアウト
JP4599048B2 (ja) 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US7712070B2 (en) Method for transferring self-assembled dummy pattern to substrate
US7984393B2 (en) System and method for making photomasks
KR101264114B1 (ko) 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
CN116360205A (zh) 优化通孔层工艺窗口的辅助图形
US20080063948A1 (en) Method for achieving compliant sub-resolution assist features
KR20080001438A (ko) 마스크 레이아웃 제작 방법
JP2011059513A (ja) パターン作成方法、マスクの製造方法および半導体デバイスの製造方法
JP2001100390A (ja) 露光用マスクのパターン補正方法
JP2002323748A (ja) マスクおよびその形成方法
JP2009229669A (ja) フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法
US20210326507A1 (en) Critical Dimension Uniformity
CN101196683A (zh) 光学近距修正的方法
JP2001296645A (ja) ホトマスク並びに光近接効果補正用データの処理方法及び装置
US9651855B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
US7499582B2 (en) Method for inspecting a defect in a photomask, method for manufacturing a semiconductor device and method for producing a photomask
JP2007102207A (ja) 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用
US6727028B2 (en) Pattern formation method, mask for exposure used for pattern formation, and method of manufacturing the same
JP3054765B2 (ja) マスク製造のための近接効果補正方法
US7222327B2 (en) Photo mask, method of manufacturing photo mask, and method of generating mask data
JP2004093705A (ja) マスクパターンの補正方法
JP5810642B2 (ja) マスクデータ生成方法及びそれを用いたマスクの製造方法
US7694268B2 (en) Method for optimization of optical proximity correction

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees