CN101196683A - 光学近距修正的方法 - Google Patents

光学近距修正的方法 Download PDF

Info

Publication number
CN101196683A
CN101196683A CNA200710126596XA CN200710126596A CN101196683A CN 101196683 A CN101196683 A CN 101196683A CN A200710126596X A CNA200710126596X A CN A200710126596XA CN 200710126596 A CN200710126596 A CN 200710126596A CN 101196683 A CN101196683 A CN 101196683A
Authority
CN
China
Prior art keywords
auxiliary pattern
exposure circuit
treat
circuit
expose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710126596XA
Other languages
English (en)
Other versions
CN100561340C (zh
Inventor
刘庆炜
邓泽希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200710126596XA priority Critical patent/CN100561340C/zh
Publication of CN101196683A publication Critical patent/CN101196683A/zh
Application granted granted Critical
Publication of CN100561340C publication Critical patent/CN100561340C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种光学近距修正的方法，包括下列步骤：提供至少一个待曝光电路图形；形成至少一个垂直于待曝光电路图形的待曝光辅助图形，所述待曝光辅助图形尺寸小于光刻机分辨率；将待曝光电路图形及待曝光辅助图形转移至光掩膜上，形成电路图形和辅助图形。经过上述步骤，不但在将光掩膜上垂直于电路图形的辅助图形反映到半导体衬底上时，不会形成对应于辅助图形的光刻胶膜图形，使成像结果变好，而且还提高了图形分辨率和DOF。

Description

光学近距修正的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及在光掩膜制作工艺中用于光学近距修正(OPC)的方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而半导体芯片的集成度越高，半导体器件的临界尺寸(CD)越小。在90nm工艺条件下，超大规模集成电路应用的CD已经进入到几十到几百纳米的范围。
为了实现微小的CD，必须使光掩膜上更加精细的图像聚焦在半导体衬底的光刻胶上，并且必须增加光学分辨率，以制造接近光掩膜工艺中光学分辨率极限的半导体器件。分辨率增强技术包括利用短波长光源、相移掩膜方法和利用轴外照射(OAI)的方法。申请号为02131645.7的中国专利申请公开了一种轴外照射(OAI)方法，理论上讲，在利用OAI的情况下，分辨率大约比利用传统照射时的分辨率高约1.5倍，并且能够增加聚焦深度(DOF)。通过OAI技术，由光学系统印制在衬底上线宽CD的最小空间周期可以被进一步缩短，但是会产生光学近距效应。如图2所示，光学近距效应源于当光掩膜4上节距非常靠近的电路图形40以微影方式转移到半导体衬底5的光刻胶上时，由于相邻图形的光波互相作用，亦即衍射，而造成最后转移到光刻胶上的图案图形50的扭曲失真，产生依图案形状而定的变动。在深亚微米器件中，由于线条非常密集，光学近距效应会降低光学系统对于曝光图形的分辨率。
光学近距效应包括在禁止节距范围内线宽的减小、线端缩短和方角钝化等分辨率下降现象，这些现象是由于在禁止节距中DOF的下降和误差放大因子(MEEF)的增加造成的。如图3所示，禁止节距(图中椭圆形框出部分)处DOF降低，容易造成光学近距效应。
光学近距效应修正方法是预先修正光掩膜上的图形，例如在光掩膜上使用亚衍射极限辅助散射条(SRAF)作为辅助图形的方法。具体如专利号为95102281.4的中国专利所公开的技术方案，如图1所示，在光学近距修正(OPC)软件的电路布局图1中，在相邻的待曝光电路图形10之间加入一个待曝光辅助图形15，其中待曝光辅助图形15与待曝光电路图形10平行，待曝光辅助图形15为亚衍射极限辅助散射条，用以减弱通过相邻待曝光电路图形10之间的光强度；然后再将在OPC软件中设计好的待曝光电路图形10和待曝光辅助图形15一起输入至光掩膜制造设备中，设备会根据输入的待曝光电路图形10和待曝光辅助图形15大小和位置自动在光掩膜上用铬层或移相器形成电路图形和辅助图形。这里的待曝光辅助图形15的尺寸依待曝光电路图形10而定，一般宽为20nm至45nm，长为80nm至120nm，待曝光辅助图形15的宽度为待曝光电路图形10宽度的2/5至4/5，长度大概为相邻待曝光电路图形10的间距减去待曝光辅助图形15宽度的2至3倍。由于光掩膜上的辅助图形反映到半导体衬底上时，由于光掩膜上的辅助图形尺寸小于光刻机的解析度，因此在半导体衬底上不会形成对应于辅助图形的光刻胶膜图形，这种加入亚衍射极限辅助散射条的方法很适合用来修正相对孤立的图形使其显得更为密集，增加孤立的图形曝光后的DOF而提高微影的质量，同时密集的图形结构可大幅增加制程的自由度。
现有光学近距修正方法不适用于修正禁止节距范围内的光学近距效应，因为禁止节距间的距离小，为120nm至160nm，在将光掩膜上平行于电路图形的辅助图形反映到半导体衬底上时，形成对应于辅助图形的光刻胶膜图形的几率很高，而造成像结果变差，进而严重限制了先进微影制程的发展。
发明内容
本发明解决的问题是提供一种光学近距修正的方法，防止由于禁止节距的距离小，在将光掩膜上平行于电路图形的辅助图形反映到半导体衬底上时，形成对应于辅助图形的光刻胶膜图形的几率很高，而造成像结果变差，进而严重限制了先进微影制程的发展。
为解决上述问题，本发明提供一种光学近距修正的方法，包括下列步骤：提供至少一个待曝光电路图形；形成至少一个垂直于待曝光电路图形的待曝光辅助图形，所述待曝光辅助图形尺寸小于光刻机分辨率；将待曝光电路图形及待曝光辅助图形转移至光掩膜上，形成电路图形和辅助图形。
可选的，所述待曝光辅助图形的长度为80nm至120nm，宽度为25nm至45nm。
可选的，相邻待曝光辅助图形间的距离为待曝光辅助图形宽度的2倍至3倍，相邻待曝光辅助图形间的距离为50nm至135nm。
可选的，待曝光辅助图形与待曝光电路图形间有间隙，所述间隙距离为55nm至65nm。
可选的，在光学近距修正软件中形成待曝光辅助图形。
可选的，待曝光电路图形的宽度为65nm至85nm，相邻的待曝光电路图形之间的距离为120nm至160nm。
可选的，使用电子束或激光束写入装置将待曝光电路图形及待曝光辅助图形转移至光掩膜上。
与现有技术相比，以上方案具有以下优点：在禁止节距的电路图形间设置垂直于电路图形的辅助图形，不但在将光掩膜上垂直于电路图形的辅助图形反映到半导体衬底上时，不会形成对应于辅助图形的光刻胶膜图形，使成像结果变好，而且还提高了图形分辨率和DOF。
附图说明
图1是现有技术使用SRAF为辅助图形的示意图；
图2是现有技术未加辅助图形的效果图；
图3是现有技术未加辅助图形所测得DOF曲线图；
图4是本发明用SRAF作为辅助图形进行光学近距修正流程图；
图5A至图5C是本发明用SRAF作为辅助图形进行光学近距修正的示意图；
图6是本发明加上SRAF作为辅助图形的效果图；
图7为本发明加辅助图形和现有技术未加辅助图形所测得DOF曲线对照图。
具体实施方式
随着集成电路所包含的器件越来越多，要求单个器件尺寸及其间隔越来越小。从0.13微米产品开始，光学近距效应变得显著，光学近距效应源于相临近的图形上散射的光之间的干涉。有代表性的光学近距效应包括在禁止节距范围内线宽的减小、线端缩短和方角钝化等分辨率下降现象，这些现象是由于在禁止节距中DOF的下降和MEEF的增加造成的。对0.13微米及以上工艺，光学近距修正包括密疏线宽平衡、线端稳定、和方角加装饰边已经足以满足对线宽均匀性的要求。对0.13微米及以下工艺，更加复杂的基于模型的光学近距效应修正就变的不可缺少因为它可以用定标过的光学模型对各种复杂的情况做修正。更普遍的为在图形中使用亚衍射极限的辅助散射条(SRAF)来增强聚焦深度(DOF)，但由于禁止节距的距离小，在将光掩膜上平行于电路图形的辅助图形反映到半导体衬底上时，形成对应于辅助图形的光刻胶膜图形的几率很高，这样使成像结果变差，进而严重限制了先进微影制程的发展。本发明在禁止节距的电路图形间设置垂直于电路图形的辅助图形，不但在将光掩膜上平行于电路图形的辅助图形反映到半导体衬底上时，不形成对应于辅助图形的光刻胶膜图形，使成像结果变好，而且还提高了图形分辨率和DOF。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图4是本发明用SRAF作为辅助图形进行光学近距修正流程图。如图4所示，执行步骤S201，提供至少一个待曝光电路图形；执行步骤S202，形成至少一个垂直于待曝光电路图形的待曝光辅助图形，所述待曝光辅助图形尺寸小于光刻机分辨率；执行步骤S203，将待曝光电路图形及待曝光辅助图形转移至光掩膜上，形成电路图形和辅助图形。
图5A至图5C是本发明用SRAF作为辅助图形进行光学近距修正的示意图。如图5A所示，用OPC软件在待曝光电路图形20的侧边200上定义连接点S1、S2、S3、S4、S5、S6、S7、S8，在待曝光电路图形21的第一侧边210上定义连接点W1、W2、W3、W4、W5、W6、W7、W8，在待曝光电路图形21的第二侧边211上定义连接点T1、T2、T3、T4、T5、T6、T7、T8，在待曝光电路图形22的侧边220上定义连接点U1、U2、U3、U4、U5、U6、U7、U8，其中待曝光电路图形20的侧边200上的连接点S1、S2、S3、S4、S5、S6、S7、S8、在待曝光电路图形21的第一侧边210上的连接点W1、W2、W3、W4、W5、W6、W7、W8、在待曝光电路图形21的第二侧边211上的连接点T1、T2、T3、T4、T5、T6、T7、T8及待曝光电路图形22的侧边220上的连接点U1、U2、U3、U4、U5、U6、U7、U8互相一一对应，处于同一水平位置。
如图5B所示，用线23将待曝光电路图形20侧边200上连接点S1与电路图形21的第一侧边210连接点W1进行连接，用线23将电路图形20侧边200上连接点S2与待曝光电路图形21的第一侧边210连接点W2进行连接，形成垂直于待曝光电路图形20、21的待曝光辅助图形24；用线23将待曝光电路图形20侧边200上连接点S3与待曝光电路图形21的第一侧边210连接点W3进行连接，用线23将待曝光电路图形20侧边200上连接点S4与待曝光电路图形21的第一侧边210连接点W4进行连接，形成垂直于待曝光电路图形20、21的待曝光辅助图形24；用线23将待曝光电路图形20侧边200上连接点S5与待曝光电路图形21的第一侧边210连接点W5进行连接，用线23将待曝光电路图形20侧边200上连接点S6与待曝光电路图形21的第一侧边210连接点W6进行连接，形成垂直于待曝光电路图形20、21的待曝光辅助图形24；用线23将待曝光电路图形20侧边200上连接点S7与待曝光电路图形21的第一侧边210连接点W7进行连接，用线23将待曝光电路图形20侧边200上连接点S8与待曝光电路图形21的第一侧边210连接点W8进行连接，形成垂直于待曝光电路图形20、21的待曝光辅助图形24。
用线23将待曝光电路图形22侧边220上连接点U1与待曝光电路图形21的第二侧边211连接点T1进行连接，用线23将待曝光电路图形22侧边220上连接点U2与待曝光电路图形21的第二侧边211连接点T2进行连接，形成垂直于待曝光电路图形22、21的待曝光辅助图形24；用线23将待曝光电路图形22侧边220上连接点U3与待曝光电路图形21的第二侧边211连接点T3进行连接，用线23将待曝光电路图形22侧边220上连接点U4与待曝光电路图形21的第二侧边211连接点T4进行连接，形成垂直于待曝光电路图形22、21的待曝光辅助图形24；用线23将待曝光电路图形22侧边220上连接点U5与待曝光电路图形21的第二侧边211连接点T5进行连接，用线23将待曝光电路图形22侧边220上连接点U6与待曝光电路图形21的第二侧边211连接点T6进行连接，形成垂直于待曝光电路图形22、21的待曝光辅助图形24；用线23将待曝光电路图形22侧边220上连接点U7与待曝光电路图形21的第二侧边211连接点T7进行连接，用线23将待曝光电路图形22侧边220上连接点U8与待曝光电路图形21的第二侧边211连接点T8进行连接，形成垂直于待曝光电路图形22、21的待曝光辅助图形24。
如图5C所示，将OPC软件中制作完的待曝光电路图形和待曝光辅助图形导入版图文件编辑软件中，通过版图文件编辑软件，对待曝光辅助图形作整体的缩小，并将待曝光电路图形和待曝光辅助图形一起输入至光掩膜制造设备中，设备会根据输入的待曝光电路图形和待曝光辅助图形大小和位置自动在光掩膜2上用铬层或移相器形成电路图形26和辅助图形25。转移至在光掩膜2上的辅助图形25的长度为40nm至80nm，宽度为25nm至45nm，辅助图形25与电路图形26之间形成间隙27，间隙27的距离为40nm至60nm。
本实施例中，在OPC软件中，各个待曝光辅助图形24的宽度相等，为30nm至50nm，具体例如30nm、35nm、40nm、45nm或50nm。相邻两个待曝光辅助图形24间的距离为辅助图形24宽度的2倍，为60nm至100nm，具体例如60nm、70nm、80nm、90nm或100nm。
本实施例中，在OPC软件中，待曝光电路图形20与电子束或待曝光电路图形21之间的距离、待曝光电路图形21与待曝光电路图形22之间的距离为120nm至160nm，具体例如120nm、130nm、140nm、150nm或160nm。待曝光电路图形20、21、22的宽度可以是65nm至85nm，具体宽度例如65nm、75nm或85nm，本实施例优选75nm。
本实施例中，在光掩膜板2上的电路图形26的宽度为65nm至85nm，具体宽度例如65nm、75nm或85nm，本实施例优选75nm。相邻两个电路图形26之间的距离为120nm至160nm，具体例如120nm、130nm、140nm、150nm或160nm，本实施例优选160nm。辅助图形25的长度具体例如40nm、50nm、60nm、70nm或80nm，本实施例优选60nm；宽度为具体例如25nm、30nm、35nm、40nm或45nm，本实施例优选30nm。相邻两个待曝光辅助图形25间的距离为辅助图形25宽度的2.4倍，为60nm至108nm，具体例如60nm、70nm、80nm、90nm、100nm或108nm。间隙27的距离具体例如40nm、50nm、60nm，本实施例优选为50nm。
本实施例中，光掩膜制造设备为电子束写入装置或激光束写入装置。
图6是本发明加上SRAF作为辅助图形的效果图。如图6所示，在光掩膜板3的每两个电路图形30之间设置长度为60nm，宽度为30nm的垂直于电路图形的辅助图形31，辅助图形31两端离相邻电路图形30的距离为60nm，将光掩膜板3上的图形转移至半导体衬底6上，用放大倍数为150000倍至200000倍的二次电子成像显微镜进行观察，发现图形清晰可见，分辨率提高，各个电路图形60边缘没有散射出现，并且由于辅助图形的尺寸低于光刻机的解析度，所以辅助图形没有转移至半导体衬底6上。
图7为本发明加辅助图形和现有技术未加辅助图形所测得DOF曲线对照图。图中三角形点线为本发明在图形中间设置垂直于电路图形的SRAF得到的DOF曲线，菱形点线为常规在图形中间不设置SRAF而得到的DOF曲线，显然本发明图形分割方法在禁止节距(图中椭圆形框出部分)范围内DOF得到了提高。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种光学近距修正的方法，其特征在于，包括下列步骤：
提供至少一个待曝光电路图形；
形成至少一个垂直于待曝光电路图形的待曝光辅助图形，所述待曝光辅助图形尺寸小于光刻机分辨率；
将待曝光电路图形及待曝光辅助图形转移至光掩膜上，形成电路图形和辅助图形。
2.根据权利要求1所述的光学近距修正的方法，其特征在于：所述待曝光辅助图形的长度为80nm至120nm，宽度为25nm至45nm。
3.根据权利要求2所述的光学近距修正的方法，其特征在于：相邻待曝光辅助图形间的距离为待曝光辅助图形宽度的2.4倍。
4.根据权利要求3所述的光学近距修正的方法，其特征在于：相邻待曝光辅助图形间的距离为60nm至108nm。
5.根据权利要求4所述的光学近距修正的方法，其特征在于：待曝光辅助图形与待曝光电路图形间有间隙。
6.根据权利要求5所述的光学近距修正的方法，其特征在于：所述间隙距离为55nm至65nm。
7.根据权利要求1至5任一项所述的光学近距修正的方法，其特征在于：在光学近距修正软件中形成待曝光辅助图形。
8.根据权利要求1所述的光学近距修正的方法，其特征在于：待曝光电路图形的宽度为65nm至85nm。
9.根据权利要求8所述的光学近距修正的方法，其特征在于：相邻的待曝光电路图形之间的距离为120nm至160nm。
10.根据权利要求1所述的光学近距修正的方法，其特征在于：使用电子束或激光束写入装置将待曝光电路图形及待曝光辅助图形转移至光掩膜上。
CNB200710126596XA 2006-12-04 2007-06-22 光学近距修正的方法 Active CN100561340C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200710126596XA CN100561340C (zh) 2006-12-04 2007-06-22 光学近距修正的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200610119046 2006-12-04
CN200610119046.0 2006-12-04
CNB200710126596XA CN100561340C (zh) 2006-12-04 2007-06-22 光学近距修正的方法

Publications (2)

Publication Number Publication Date
CN101196683A true CN101196683A (zh) 2008-06-11
CN100561340C CN100561340C (zh) 2009-11-18

Family

ID=39547157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710126596XA Active CN100561340C (zh) 2006-12-04 2007-06-22 光学近距修正的方法

Country Status (1)

Country Link
CN (1) CN100561340C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101893819B (zh) * 2009-05-20 2011-12-14 上海华虹Nec电子有限公司 提高掩膜板图形关键尺寸均匀性的方法
CN102435154A (zh) * 2011-09-15 2012-05-02 上海华力微电子有限公司 一种新的关键尺寸监控结构的外形设计
CN101957556B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 掩模版图修正方法、掩模版制作方法和光学邻近校正方法
CN101644889B (zh) * 2009-06-24 2012-12-12 上海宏力半导体制造有限公司 用于提高焦深的光刻散射条及其制造方法
CN104570586A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(北京)有限公司 光学邻近修正模型的获取方法
CN104614930A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 建立opc模型的方法、光学邻近校准用户目标图形的方法
CN104678695A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
CN110119062A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版制作方法及图形化工艺
CN110647008A (zh) * 2019-09-26 2020-01-03 上海华力集成电路制造有限公司 筛选sbar规则的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101893819B (zh) * 2009-05-20 2011-12-14 上海华虹Nec电子有限公司 提高掩膜板图形关键尺寸均匀性的方法
CN101644889B (zh) * 2009-06-24 2012-12-12 上海宏力半导体制造有限公司 用于提高焦深的光刻散射条及其制造方法
CN101957556B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 掩模版图修正方法、掩模版制作方法和光学邻近校正方法
CN102435154A (zh) * 2011-09-15 2012-05-02 上海华力微电子有限公司 一种新的关键尺寸监控结构的外形设计
CN104570586B (zh) * 2013-10-23 2019-03-29 中芯国际集成电路制造(北京)有限公司 光学邻近修正模型的获取方法
CN104570586A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(北京)有限公司 光学邻近修正模型的获取方法
CN104614930A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 建立opc模型的方法、光学邻近校准用户目标图形的方法
CN104614930B (zh) * 2013-11-05 2019-01-22 中芯国际集成电路制造(上海)有限公司 建立opc模型的方法、光学邻近校准用户目标图形的方法
CN104678695A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
CN104678695B (zh) * 2013-11-26 2019-03-12 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
CN110119062A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版制作方法及图形化工艺
CN110119062B (zh) * 2018-02-06 2022-09-20 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版制作方法及图形化工艺
CN110647008A (zh) * 2019-09-26 2020-01-03 上海华力集成电路制造有限公司 筛选sbar规则的方法

Also Published As

Publication number Publication date
CN100561340C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN100561340C (zh) 光学近距修正的方法
CN101295129B (zh) 光学近距修正的方法
US7451428B2 (en) Merging sub-resolution assist features of a photolithographic mask through the use of a merge bar
US20060228636A1 (en) Pattern layout for forming integrated circuit
CN106133599A (zh) 掩模坯料、相位位移掩模及其制造方法
US20130275928A1 (en) Method for correcting layout pattern and mask thereof
CN101042528B (zh) 修正光学近距效应的图形分割方法
CN110456610A (zh) 优化通孔层工艺窗口的辅助图形及方法
US8715893B2 (en) Masks for use in lithography including image reversal assist features, lithography systems including such masks, and methods of forming such masks
US11763057B2 (en) Critical dimension uniformity
KR20020076821A (ko) 마스크 및 그 형성방법
US20090258302A1 (en) Sub-resolution assist feature of a photomask
US20080138588A1 (en) Masks and methods of manufacture thereof
JP2010145800A (ja) 位相シフトマスクおよびその製造方法、ならびに集積回路の製造方法
JP2014102292A (ja) フォトマスク、分割露光方法、および半導体デバイスの製造方法
US8048592B2 (en) Photomask
US6560767B2 (en) Process for making photomask pattern data and photomask
CN107643651B (zh) 一种光刻辅助图形的设计方法
JP5810642B2 (ja) マスクデータ生成方法及びそれを用いたマスクの製造方法
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
JP2010054710A (ja) フォトマスク及び半導体装置の製造方法
KR100871799B1 (ko) 반도체 소자의 마스크
US7901872B2 (en) Exposure process and photomask set used therein
JP3055493B2 (ja) 露光方法
JP3201026B2 (ja) 固体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation