JP5036450B2 - シミュレーション方法およびシミュレーションプログラム - Google Patents

シミュレーション方法およびシミュレーションプログラム Download PDF

Info

Publication number
JP5036450B2
JP5036450B2 JP2007212419A JP2007212419A JP5036450B2 JP 5036450 B2 JP5036450 B2 JP 5036450B2 JP 2007212419 A JP2007212419 A JP 2007212419A JP 2007212419 A JP2007212419 A JP 2007212419A JP 5036450 B2 JP5036450 B2 JP 5036450B2
Authority
JP
Japan
Prior art keywords
growth rate
simulation
calculation
surface growth
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007212419A
Other languages
English (en)
Other versions
JP2009049111A (ja
Inventor
尚志 市川
直樹 玉置
俊朗 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007212419A priority Critical patent/JP5036450B2/ja
Priority to US12/192,197 priority patent/US20090048813A1/en
Publication of JP2009049111A publication Critical patent/JP2009049111A/ja
Application granted granted Critical
Publication of JP5036450B2 publication Critical patent/JP5036450B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、シミュレーション方法およびシミュレーションプログラムに関し、具体的には半導体デバイスなどの物質表面の加工形状のシミュレーションを行うシミュレーション方法およびシミュレーションプログラムに関する。
反応性イオンエッチング(reactive ion etching)等を用いた物質表面の加工において、加工形状のシミュレーションを実施することは、高度なプロセス制御のために必要不可欠な技術となっている。微細な加工を伴う半導体の製造工程では、プロセスの制御性に高い精度が要求されてきており、シミュレーションにおいても同様の高い精度が必要とされている。
物質表面の加工形状をシミュレーションする場合、微細構造内の物質表面の時間発展を、有限のタイムステップに分割し、各タイムステップにおける表面成長速度を算出し、タイムステップ後の表面形状を計算する方法が一般的である。物質表面を有限の計算要素に分割し、各計算要素における局所フラックスを求めた上で、表面反応モデルに基づき表面成長速度をタイムステップ毎に計算し、加工形状を求めるシミュレーション方法がある(例えば、非特許文献1)。
加工形状を発展させていく上では、レベルセット法を用いた手法(例えば、非特許文献1)、セルモデルを用いた手法(例えば、非特許文献2)、ストリングモデルを用いた手法など様々な手法があるが、いずれの手法も時間を有限のタイムステップに区切り、各ステップでのフラックスや表面成長速度を求める方法が一般的である。
しかしながら、有限のタイムステップに分割して形状を表現する手法を用いる場合、物質界面付近での形状発展を正しく表現できないという問題がある。この対策として、時間刻みを小さくすることも考えられるが、時間刻みを小さくしてしまうと、計算時間が増加してしまうという問題がある。
G. Kokkoris, A. Tserepi, A. G. Boudouvis, and E. Gogolides, "Simulation of SiO2 and Si feature etching for microelectronics and microelectromechanical systems fabrication", J. Vac. Sci. Technol. A 22, 1896 (2004). A P Mahorowala, and H H Sawin, "Etching of polysilicon in inductively coupled Cl2 and HBr discharges. II. Simulation of profile evolution using cellular representation of feature composition and Monte Carlo computation of flux and surface kinetics", J. Vac. Sci. Technol. B 20, 1064 (2002).
本発明は、かかる課題の認識に基づいてなされたものであり、大きなタイムステップをとった場合、あるいは表面成長速度を計算するステップを減らした場合、においても、界面付近の形状をより正確に算出できるシミュレーション方法およびシミュレーションプログラムを提供する。
本発明の一態様によれば、物質表面の加工形状のシミュレーションを行うシミュレーション方法であって、そのステップが表面成長速度の計算をスキップするステップであるか否かの判定に基づいて、前記表面成長速度の計算を行うステップと、前記表面成長速度の計算をスキップするステップと、を繰り返すアルゴリズムを用い、物質界面を前記物質表面が横切ったステップに、前記表面成長速度計算を行い、前記物質界面を前記物質表面が横切らないステップに、前記表面成長速度の計算をスキップすることを特徴とするシミュレーション方法が提供される。
本発明の他の一態様によれば、物質表面の加工形状のシミュレーションをコンピュータに実行させるシミュレーションプログラムであって、そのステップが表面成長速度の計算をスキップするステップであるか否かの判定に基づいて、前記表面成長速度の計算を行うステップと、前記表面成長速度の計算をスキップするステップと、を繰り返すアルゴリズムを用い、物質界面を前記物質表面が横切ったステップに、前記表面成長速度の計算をコンピュータに実行させ、前記物質界面を前記物質表面が横切らないステップに、前記表面成長速度の計算をコンピュータにスキップさせることを特徴とするシミュレーションプログラムが提供される。

本発明によれば、大きなタイムステップをとった場合、あるいは表面成長速度を計算するステップを減らした場合、においても、界面付近の形状をより正確に算出できるシミュレーション方法およびシミュレーションプログラムが提供される。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本発明の第1の実施の形態にかかる半導体デバイスの加工形状のシミュレーション全体を表すフローチャート図である。
まず、加工前の初期構造を入力する(ステップS110)。入力方法には様々なフォーマットが考えられるが、本実施形態においては物質表面を点列で表現し、これを読み取る手法を用いている。次に、入力された初期構造より、初期レベルセット関数を作成する(ステップS120)。なお、本実施形態では形状表現の手法として2次元のレベルセット法を用いているが、3次元のレベルセット法、セル法、またはストリング法など、いずれの手法を用いてもよい。
ここで、レベルセット関数について説明する。
図2は、レベルセット関数を説明するための模式図である。
レベルセット関数とは、物質表面からの距離を用いて定義される関数であり、計算領域内のメッシュに値が保存される。レベルセット関数φは、物質表面においては、次式で表されるように「0」と定義される。


また、真空中(物質の外部)においてはφ>0と表され、物質中においてはφ<0と表される。
初期レベルセット関数を計算する際には、各メッシュ点から最近接となる物質表面を探し、その距離を計算して、その位置が物質中であれば符号を逆転させる。
再び、図1に戻って説明を続けると、各タイムステップにおける表面成長速度Fを算出した上で、形状を時間発展させていく(ステップS130)。続いて、最終形状を出力し(ステップS140)、計算終了となる(ステップS150)。
図3は、図1のフローチャート図におけるステップS130を詳細に説明するためのフローチャート図である。なお、図3に表したフローチャート図は、ステップS130に相当する表面形状の時間発展シミュレーションの部分を詳細に記載した一例である。
図3に表したフローチャート図においては、表面成長速度の計算は数ステップごとに行われ、残りの計算は得られた表面成長速度を用いたレベルセットの形状発展が数回行われている。
まず、全メッシュにおける表面成長速度Fijを計算している(ステップS210)。ここで、「i」と「j」とは、メッシュの位置を示している。全メッシュにおける表面成長速度Fijは、局所的なイオンフラックスや中性種のフラックスなどから局所表面における表面成長速度を求め、これを「Fast Marching method」などを用いてレベルセットのメッシュに分配することによって求められる。
次に、Δt秒後の形状を次式に基づき時間発展させる(ステップS220)。


∇はベクトル微分演算子である。これを離散化し、nステップ目のメッシュi,jにおけるレベルセット関数φ ijから、Δt秒後のn+1ステップ目におけるレベルセット関数φn+1 ijを求める式は、例えば式(3)〜(10)のように表される。








ijは形状発展係数を表す。Δxはx方向のメッシュ間隔を表し、Δyはy方向のメッシュ間隔を表す。式(3)〜(10)に表した数式においては、一次風上差分における陽解法を用いているが、これはどのような手法を用いてもよい。式(3)を全メッシュにおいて計算することにより、レベルセット関数を時間発展させることができる。
次に、計算が終了したか否かを判定し(ステップS230)、終了と判定された場合においては(ステップS230:yes)、計算を終了する(ステップS260)。続行と判定された場合においては(ステップS230:no)、次のステップ(ステップS240)へ進む。ステップS230における終了の判定においては、処理時間t、または物質表面の到達地点など、何れを用いてもよい。
次に、そのステップが計算をスキップするステップであるか否かを判定する(ステップS240)。例えば、5ステップに1回の速度計算を行う場合において、前に表面成長速度Fijを計算したステップを「m」としたとき、次式が成立する場合においては、スキップを行わないステップとして(ステップS240:no)、ステップS210へ戻る。次式が成立しない場合においては、スキップを行うステップとして(ステップS240:yes)、次のステップ(ステップS250)へ移る。

次に、物質表面が所定の判定点、例えば物質界面の判定点を横切ったか否かを判定する(ステップS250)。物質表面が物質界面の判定点を横切った場合は(ステップS250:yes)、ステップS210へ戻り、表面成長速度Fijの計算を実行する。一方、物質表面が物質界面の判定点を横切らない場合は(ステップS250:no)、ステップS220へ戻り、表面成長速度Fijの計算をスキップする。
図4は、図3におけるステップS250の判定方法を説明するための模式図である。
ステップS250における判定方法は、形状表現の手法によって様々な方法が考えられる。ここでは、レベルセット法を用いた場合を例に挙げて説明する。
図4に表した判定点のように、物質1と物質2との界面となる部分に、適宜設定された間隔でA個の判定点ηを設定しておく(a=1,2,・・・,A)。この間隔は任意であるが、例えばメッシュ間隔(ΔxやΔy)程度であることが望ましい。また、判定点ηを設定するタイミングは、ステップS110(図1参照)の形状読み込み直後である場合を例に挙げるが、これに限定されるわけではなく、このタイミングはステップS250の前であればいつでもよい。
ここで、設定された各判定点ηにおいて、レベルセット関数の正負が変化したか否かを調べる。タイムステップnにおけるレベルセット関数φ と、表面成長速度に基づき時間発展を行うことによって求めた次のタイムステップにおけるレベルセット関数φn+1 と、を比較して、次式で表されるように正負が反転した場合、物質表面が物質界面の判定点を横切ったものとする。

これを判定点η(a=1,2,・・・,A)においてチェックし、少なくともいずれか1つの判定点において、物質表面が物質界面を横切っていると判定された場合、ステップS210へ戻り、表面成長速度Fijを再計算する。
なお、判定点のレベルセット関数はメッシュ上にないため、補完関数を利用して周囲のレベルセット関数から補完して求める手法などが考えられる。
図5は、ウェットエッチングの加工形状のシミュレーションの様子を例示した模式図であり、図5(a)は、初期形状を表す模式図であり、図5(b)は、本実施形態にかかるシミュレーション方法を適用した場合のシミュレーション結果を表す模式図であり、図5(c)は、比較例のシミュレーション方法を適用した場合のシミュレーション結果を表す模式図である。ここで、比較例においては、ステップS250(図3参照)を備えないシミュレーションを実施した。
本ウェットエッチングでは、図5に表したケイ素(Si)の部分はエッチングされず、二酸化ケイ素(SiO)のみが等方的にエッチングされるモデルを用いた。図5(a)に表した初期形状においては、上方のケイ素(Si)の一部分に穴が開いており、ここから二酸化ケイ素(SiO)のみが等方的にエッチングされていく。計算領域をx方向に80メッシュに区切り、速度関数の計算を5ステップに1回行うものとした(式(11)と同様の判断をS240(図3参照)で実施)。また、物質界面の判定点ηをメッシュ間隔Δxと同じ間隔で配置した。
図5(b)に表したシミュレーション結果においては、上方および下方のケイ素(Si)は、ほとんどエッチングされていない。これは、物質表面が物質界面に近づいた時点でスキップを行わないため、物質界面における誤差が大幅に軽減されるためである。計算時間は比較例のシミュレーション方法と比較すると約1.1倍程度長くなるが、物質表面が物質界面に近づいた時点でのスキップを行わない場合の計算時間は、比較例のシミュレーション方法と比較すると5倍の計算時間がかかるため、本実施形態のシミュレーション方法は大幅な高速化を実現していることになる。
これに対して、図5(c)に表したシミュレーション結果においては、上方および下方のケイ素(Si)は、エッチングされている。これは、比較例のシミュレーション方法による時間発展手法では、ステップS250(図3参照)がないため、ケイ素(Si)が大幅に削れてしまい、形状誤差が大きくなってしまうためである。これを避けるために、スキップするタイミングを少なくすることも考えられるが、スキップするタイミングを少なくすると計算時間が増えてしまうため好ましくない。
以上説明したように、本実施形態によれば、判定点を横切ったか否かを判定し、判定点を横切った場合においては、表面成長速度Fijの計算をスキップさせずに実行しているため、界面付近の形状をより正確に算出することができる。
以下、本実施形態の変形例について図面を参照しつつ説明する。
図6は、本実施形態の変形例にかかる表面形状の時間発展シミュレーションを表すフローチャート図である。
図6に表したフローチャート図は、ステップS130(図1参照)に相当する表面形状の時間発展シミュレーションの部分を詳細に記載した一例である。
図6に表したフローチャート図においては、図3に表したフローチャート図に対して、物質表面と判定点との距離から時間刻みΔtを設定するステップ(ステップS420)が、全メッシュにおける表面成長速度Fijを計算するステップ(ステップS410)の後に追加されている。ステップS420以外のステップについては、図3に表したフローチャート図と同様であるため、その説明は省略する。なお、ステップS450は、無視されてもよい(表面成長速度Fijを計算したステップmが「1」に相当)。さらに、ステップS460は、なくてもよい。
従来技術では、時間刻みΔtは、入力値やCFL条件などから、ステップS420を実行する以前に決められた値Δtinitを用いていた。


これに対して、本変形例にかかるシミュレーション方法においては、物質表面からの距離に応じて時間刻みΔtを変化させている。
図1〜5を参照しつつ説明した実施形態と同様に、物質界面に適宜設定された間隔でA個の判定点ηを設定しておく(a=1,2,・・・,A)。レベルセット法であれば、物質界面におけるレベルセット関数が物質表面と判定点との距離になる。ある判定点ηが、時間刻みΔtjust,a後に物質界面となる場合、式(3)から次式が得られる。


ここで、φ はステップnの判定点ηにおけるレベルセット関数である。Sは判定点ηにおけるレベルセット発展係数である。これは、式(4)で得られたSijを補完して求めたものである。
式(14)を変形すると、次式が得られる。


式(15)より、判定点ηが物質界面に到達する時間刻みΔtjust,aを算出することができる。
判定点(a=1,2,・・・,A)において、正の値を持つΔtjust,aについて調べることにより、少なくともいずれか1つの判定点が物質界面をそのステップで横切る時刻Δtjustallを次式で求めることができる。

Δtjustallが式(17)を満たす場合、つまり物質界面をそのステップで横切ることが予想される場合、時間刻みΔtは式(18)で決定する。


ここでεは微小値であり、例えば次式のように求められる。


これは、判定点が次のステップ以降、既に物質表面を横切ったようにするためである。
Δtjustallが式(17)を満たさない通常の場合は、次式のように通常の時間刻みΔtinitを用いる。

本変形例によれば、図1〜5を参照しつつ説明した実施形態に加えて、タイムステップを調整しているため、界面形状をより正確に現すことができる。
次に、本実施形態の他の変形例について説明する。
図6を参照しつつ説明した変形例におけるΔtの決定に際しては、必ずしも判定点におけるレベルセット関数を用いる必要はない。例えば、各レベルセットのメッシュにおける最近接の物質界面との距離rijを事前に計算・保存しておき、これを用いてもよい。なお、距離rijを計算・保存するタイミングは、ステップS110(図1参照)の初期構造入力直後でもよいし、ステップS110の初期構造入力直後でなくてもよい。
また、本変形例においては、メッシュと最近接の物質界面とのレベルセット関数の値の差Δφbound ijを次式のように求める。


ここで、φa,nearestは、最近接の物質界面のレベルセット関数である。
ここから、次式で表されるように、メッシュと物質界面とのレベルセット関数の差から、rijに正負をつけておく。


メッシュi,jにおけるRijを用いて、そのメッシュi,jがちょうど物質界面を表現する時間刻みΔtjust,i,jは、式(15)の導出を応用して次式のように設定される。

物質界面近くのメッシュにおいてΔtjust,i,jを算出することによって、正の値を持つΔtjust,i,jの少なくともいずれか1つのメッシュ点が物質界面をそのステップで横切る時刻Δtjustallを次式で求めることができる。


このΔtjustallを式(18)および式(20)に代入し、図6を参照しつつ説明した変形例と同様に時間刻みΔtを決定する。
図7は、本実施形態のさらに他の変形例にかかる表面成長速度の計算を表すフローチャート図である。
図7に表したフローチャート図は、ステップS210(図3参照)に相当する表面成長速度計算の部分を詳細に記載した一例である。
図6を参照しつつ説明した変形例においては、物質界面からの距離により、時間刻みΔtを変えた。これに対して本変形例においては、表面成長速度Fijに反映させる手法を用いる。第2の物質(以下、「物質B」という。)に近い物質表面の計算をする際においては、第1の物質(以下、「物質A」という。)の表面成長速度FA,ijとともに、物質Bの表面成長速度FB,ijを計算する。FA,ij、FB,ij、該当点のレベルセット関数φ ij、物質界面との距離Rij、および時間刻みΔt、から両者を反映した表面成長速度Fijを計算する。物質界面との距離Rijは、前述のように、形状読み取り直後に各メッシュにおける界面との距離を計算し、保存しておく方法が考えられる。
各メッシュにおいて、表面成長速度がFA,ijであった場合、ちょうど物質界面に到達する時間は式(24)と同様に次式で表される。


従って、次式が成り立つとき、残りの時間は表面成長速度FB,ijを使えば計算が正しくなる。

従って、各メッシュにおける表面成長速度Fijを次式のように求めることができる。


εは、式(19)で表される微小値であり、物質界面が新規物質の領域に少しだけ入るように設定されているものである。なお、これは設定されていなくてもよい。
図7に表したフローチャート図において、まず、物質Aの表面成長速度FA,ijを求める(ステップS510)。次に、式(27)の判定を行い、Rijが物質Bとの界面に近いか否かを判断する(ステップS520)。物質Bとの界面から遠いと判断された場合(ステップS520:no)、表面成長速度は次式のようにそのままFA,ijの値を用いる(ステップS550)。

一方、物質Bとの界面から近いと判断された場合(ステップS520:yes)、物質Bの表面成長速度FB,ijを求める(ステップS530)。ここで求めるFB,ijは、同じ計算点で仮想的に求められる物質Bの表面成長速度であってもよいし、仮想的に1ステップ進められた物質Bの表面成長速度を元に求められる表面成長速度であってもよい。次に、物質Aと物質Bをマージした表面成長速度Fijを式(28)によって求める(ステップS540)。これを、計算が必要な全てのメッシュについて同様に実施する。
なお、マージされるのは表面成長速度Fijではなく、形状発展係数Sijなどであってもよい。この形状発展係数Sijは次式で求められる。


εは、式(19)で表される微小値であり、物質界面が新規物質の領域に少しだけ入るように設定されているものである。なお、これは設定されていなくてもよい。
次に、本実施形態のさらに他の変形例について説明する。
図7を参照しつつ説明した変形例における式(28)について、2つ以上の物質界面を通過する場合においては、2つ以上の物質界面の距離を計算した上で、3つ以上の物質を平均化する式を別途用いてもよい。つまり、物質Aの表面成長速度FA,ij、物質Bの表面成長速度FB,ij、物質Cの表面成長速度FC,ij、物質AB界面との距離RAB,ij、物質BC界面との距離RBC,ij、および時間刻みΔtから、表面成長速度Fijを求める。
次に、本発明の第2の実施の形態について説明する。
図8は、本発明の第2の実施の形態にかかるシミュレーションプログラムが格納されたシミュレーション装置を表す模式図である。
図8に表したシミュレーション装置は、制御部10と、入力部11と、出力部12と、を備えている。
制御部10は、制御装置であるCPU(Central Processing Unit)と、記憶装置であるROM(Read Only Memory)やRAM(Random Access Memory)と、を有する。制御部10は、入力部11、出力部12を制御するとともに、シミュレーションを実行する。シミュレーション装置の使用者によって入力部11から所定の指示情報が入力されると、CPUはROMに格納されているシミュレーションプログラムなどを読み出して、RAM内のプログラム格納領域に展開し、シミュレーションなどの各種処理を実行する。この処理に際して生じる各種データ(シミュレーション結果)は、RAM内に形成されるデータ格納領域に記憶される。
入力部11は、キーボード11aやマウス11bなどを有する。使用者は、入力部11によって、シミュレーションを行なうための、算出式に関する情報、実験値や予測値に関する情報、デバイスの微細構造に関する情報、フラックスに関する情報、または指示情報(条件や手順に関する情報)などを入力する。
出力部12は、液晶モニタなどの表示手段を有する。出力部12は、制御部10によって算出されたシミュレーションの算出結果(シミュレーション結果)などを出力表示する。
なお、本実施形態にかかるシミュレーションプログラムが格納されたシミュレーション装置は、制御部10と、入力部11と、出力部12と、を備えているが、これに加えて、HDD(Hard Disk Drive)、CD(Compact Disc)ドライブ装置などの記憶装置をさらに備えていてもよい。
この場合、本実施形態にかかるシミュレーションプログラムは、インストール可能な形式または実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)などのコンピュータで読み取り可能な記録媒体に記録されて提供されることとしてもよい。
また、本実施形態にかかるシミュレーションプログラムを、インターネットなどのネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するようにしてもよい。また、本実施形態にかかるシミュレーションプログラムを、インターネットなどのネットワーク経由で提供または配布するようにしても良い。また、本実施形態にかかるシミュレーションプログラムを、ROMなどに予め組み込んで提供するようにしてもよい。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、本発明の実施の形態について説明した技術は、半導体デバイスの表面加工のシミュレーションに限られるわけではない。表面加工のシミュレーション全般に応用可能である。例えば、MEMS(Micro Electro Mechanical Systems)加工、またはディスプレイなどの加工シミュレーションなどにも適用することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
本発明の第1の実施の形態にかかる半導体デバイスの加工形状のシミュレーション全体を表すフローチャート図である。 レベルセット関数を説明するための模式図である。 ステップS130を詳細に説明するためのフローチャート図である。 ステップS250の判定方法を説明するための模式図である。 図5(a)は、初期形状を表す模式図であり、図5(b)は、本実施形態にかかるシミュレーション方法を適用した場合のシミュレーション結果を表す模式図であり、図5(c)は、比較例のシミュレーション方法を適用した場合のシミュレーション結果を表す模式図である。 本実施形態の変形例にかかる表面形状の時間発展シミュレーションを表すフローチャート図である。 本実施形態のさらに他の変形例にかかる表面成長速度の計算を表すフローチャート図である。 本発明の第2の実施の形態にかかるシミュレーションプログラムが格納されたシミュレーション装置を表す模式図である。
符号の説明
10 制御部、11 入力部、11a キーボード、11b マウス、12 出力部

Claims (2)

  1. 物質表面の加工形状のシミュレーションを行うシミュレーション方法であって、
    そのステップが表面成長速度の計算をスキップするステップであるか否かの判定に基づいて、前記表面成長速度の計算を行うステップと、前記表面成長速度の計算をスキップするステップと、を繰り返すアルゴリズムを用い、
    物質界面を前記物質表面が横切ったステップに、前記表面成長速度計算を行い、
    前記物質界面を前記物質表面が横切らないステップに、前記表面成長速度の計算をスキップすることを特徴とするシミュレーション方法。
  2. 物質表面の加工形状のシミュレーションをコンピュータに実行させるシミュレーションプログラムであって、
    そのステップが表面成長速度の計算をスキップするステップであるか否かの判定に基づいて、前記表面成長速度の計算を行うステップと、前記表面成長速度の計算をスキップするステップと、を繰り返すアルゴリズムを用い、
    物質界面を前記物質表面が横切ったステップに、前記表面成長速度の計算をコンピュータに実行させ
    前記物質界面を前記物質表面が横切らないステップに、前記表面成長速度の計算をコンピュータにスキップさせることを特徴とするシミュレーションプログラム。
JP2007212419A 2007-08-16 2007-08-16 シミュレーション方法およびシミュレーションプログラム Expired - Fee Related JP5036450B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007212419A JP5036450B2 (ja) 2007-08-16 2007-08-16 シミュレーション方法およびシミュレーションプログラム
US12/192,197 US20090048813A1 (en) 2007-08-16 2008-08-15 Simulation method and simulation program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212419A JP5036450B2 (ja) 2007-08-16 2007-08-16 シミュレーション方法およびシミュレーションプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012118439A Division JP2012165024A (ja) 2012-05-24 2012-05-24 シミュレーション方法

Publications (2)

Publication Number Publication Date
JP2009049111A JP2009049111A (ja) 2009-03-05
JP5036450B2 true JP5036450B2 (ja) 2012-09-26

Family

ID=40363632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212419A Expired - Fee Related JP5036450B2 (ja) 2007-08-16 2007-08-16 シミュレーション方法およびシミュレーションプログラム

Country Status (2)

Country Link
US (1) US20090048813A1 (ja)
JP (1) JP5036450B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5918630B2 (ja) * 2012-05-30 2016-05-18 株式会社東芝 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
US10386828B2 (en) 2015-12-17 2019-08-20 Lam Research Corporation Methods and apparatuses for etch profile matching by surface kinetic model optimization
US9792393B2 (en) 2016-02-08 2017-10-17 Lam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US10032681B2 (en) 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
JP2017163035A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
US10197908B2 (en) 2016-06-21 2019-02-05 Lam Research Corporation Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework
US10254641B2 (en) 2016-12-01 2019-04-09 Lam Research Corporation Layout pattern proximity correction through fast edge placement error prediction
US10534257B2 (en) 2017-05-01 2020-01-14 Lam Research Corporation Layout pattern proximity correction through edge placement error prediction
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
WO2019199697A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Resist and etch modeling
US10977405B2 (en) 2019-01-29 2021-04-13 Lam Research Corporation Fill process optimization using feature scale modeling
CN113378444B (zh) * 2021-08-13 2021-11-05 墨研计算科学(南京)有限公司 一种淀积工艺的仿真方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787315B2 (ja) * 1988-07-28 1998-08-13 日本電信電話株式会社 Lsi形状シミユレーシヨン方法
JPH0437116A (ja) * 1990-06-01 1992-02-07 Matsushita Electron Corp 形状シミュレーション方法
JP3526909B2 (ja) * 1993-09-21 2004-05-17 株式会社ルネサステクノロジ 形状シミュレーション方法
JP3592826B2 (ja) * 1996-03-05 2004-11-24 株式会社東芝 膜形状予測方法
JP3738110B2 (ja) * 1997-04-02 2006-01-25 株式会社ルネサステクノロジ 酸化シミュレーション方法
JP3123533B2 (ja) * 1999-02-09 2001-01-15 日本電気株式会社 プロセスシミュレーション方法
JP3388203B2 (ja) * 1999-05-28 2003-03-17 株式会社半導体先端テクノロジーズ 形状シミュレーション方法、装置および記録媒体
JP4745035B2 (ja) * 2005-11-24 2011-08-10 株式会社東芝 シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法

Also Published As

Publication number Publication date
JP2009049111A (ja) 2009-03-05
US20090048813A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
JP5036450B2 (ja) シミュレーション方法およびシミュレーションプログラム
JP5322413B2 (ja) シミュレーション方法およびシミュレーションプログラム
US8204701B2 (en) Aeroelastic model using the principal shapes of modes (AMPS)
JP2006260285A (ja) メッシュモデル作成方法、シミュレーション装置及びプログラム
KR100795632B1 (ko) 시뮬레이션 장치, 시뮬레이션 프로그램을 기록한 컴퓨터판독 가능 매체, 및 시뮬레이션 방법
Glaz et al. Quasi-periodic intermittency in oscillating cylinder flow
JP6037890B2 (ja) 多点境界値問題を解くことに基づいたシステム制御の最適化
JP2008129724A (ja) 半導体レイアウト設計装置
JP5918630B2 (ja) 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
JP2012165024A (ja) シミュレーション方法
Marchetti et al. Efficient process development for bulk silicon etching using cellular automata simulation techniques
JP4750531B2 (ja) 形状シミュレーション方法、プログラム及び装置
Saha et al. The Girsanov linearization method for stochastically driven nonlinear oscillators
JP7362424B2 (ja) 情報処理装置、情報処理方法、および情報処理システム
US20150205890A1 (en) Topography simulation apparatus, topography simulation method and recording medium
Van Veenendaal et al. Simulation of crystal shape evolution in two dimensions
JP6034700B2 (ja) 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
JP4509703B2 (ja) 配線容量算出装置、配線容量算出方法および配線容量算出プログラム
JP2019021071A (ja) 調整係数推定装置、モデル学習装置、及び方法
JP7489876B2 (ja) モデル解析装置、モデル解析方法、及びプログラム
US10482190B2 (en) Topography simulation apparatus, topography simulation method, and topography simulation program
JP2006293827A (ja) 予測におけるパラメータ推定方法、同推定装置、コンピュータプログラム及び記録媒体
JP3963016B2 (ja) 樹脂部品破壊状態予測方法
JP2007101767A (ja) 要約地図生成装置
JP5657587B2 (ja) シナリオ分析装置及びシナリオ分析プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees