JP5031389B2 - 圧縮機駆動装置および冷凍サイクル装置 - Google Patents

Description

この発明は、圧縮機モータおよびインバータ回路などからなる圧縮機駆動装置およびこの圧縮機駆動装置を用いた冷凍サイクル装置に関する。

空気調和機用等の密閉型の圧縮機などに収容されるいわゆる圧縮機モータとして、例えばブラシレスＤＣモータが用いられる。このブラシレスＤＣモータは、相巻線および永久磁石ロータを有し、相巻線から発せられる磁界の作用により永久磁石ロータが回転する。相巻線は圧縮機の密閉ケースの外周面に取付けられている端子にリード線接続され、その端子がインバータ回路にケーブル接続される（例えば特許文献１）。この接続により、インバータ回路から発せられる駆動電力がブラシレスＤＣモータの相巻線に供給される。
特開２００４−１０３２７２号公報

大容量の圧縮機モータの場合、大容量のインバータ回路が採用され、そのインバータ回路から出力される大きな電力が上記ケーブル、上記端子、および上記リード線を通して相巻線に供給される。この場合、ケーブル、端子、およびリード線を通して流れる電流は、例えば６０Ａにも達する。

ケーブル、端子、およびリード線を通して流れる電流が５０Ａを超えると、端子およびリード線の発熱が無視できないほど大きくなり、特別な熱対策が必要となってコストの上昇を招くなどの問題がある。

この発明は、上記の事情を考慮したもので、圧縮機における端子やリード線の発熱を低減することができ、これにより特別な熱対策を不要としてコストの低減などが図れる圧縮機駆動装置および冷凍サイクル装置を提供することを目的とする。

請求項１に係る発明の圧縮機駆動装置は、複数組の相巻線を有する圧縮機モータと、直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点が一方の上記相巻線に接続される第１インバータ回路と、上記直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点が他方の前記相巻線に接続される第２インバータ回路と、を備えている。そして、上記第１インバータ回路のスイッチング素子はＩＧＢＴで構成し、上記第２インバータ回路のスイッチング素子は寄生ダイオードを有するＭＯＳＦＥＴで構成し、上記ＭＯＳＦＥＴの寄生ダイオードに逆電圧を印加する逆電圧印加回路と、第１ＰＷＭ信号とこの第１ＰＷＭ信号よりも位相がわずかに遅れた第２ＰＷＭ信号を出力する制御回路とを設け、上記ＩＧＢＴの駆動信号として第１ＰＷＭ信号を用い、上記ＭＯＳＦＥＴの駆動信号として第２ＰＷＭ信号を用い、さらに逆電圧印加回路の駆動信号として第１ＰＷＭ信号を用いる。

この発明の圧縮機駆動装置によれば、圧縮機における端子やリード線の発熱を低減することができる。これにより、特別な熱対策を不要として、コストの低減などが図れる。

以下、この発明の一実施形態について図面を参照して説明する。
図１において、１は空気調和機などに使用される密閉型の圧縮機で、圧縮機モータとしてブラシレスＤＣモータ１０を密閉ケース内に収容している。ブラシレスＤＣモータ１０は、回転軸１１の周囲に永久磁石ロータ１２を配置し、その永久磁石ロータ１２の周りのステータに第１の三相巻線１３および第２の三相巻線１４を装着したもので、三相巻線１３，１４から発せられる磁界と永久磁石ロータ１２の永久磁石が発する磁界との相互作用により、永久磁石ロータ１２および回転軸１１が回転する。

圧縮機１の密閉ケースの外周面に２つの端子２，３が設けられ、これら端子２，３と上記三相巻線１３，１４とがそれぞれリード線１５，１６を介して接続されている。そして、端子２，３が後述のインバータ回路３１，４１にそれぞれ配線接続される。

圧縮機１から吐出される冷媒は、冷房時、図２に示すように、四方弁１０１を通って室外熱交換器１０２に供給され、その室外熱交換器１０２を経た冷媒が膨張弁１０３を介して室内熱交換器１０４に流れる。室内熱交換器１０４を経た冷媒は、上記四方弁１０１を通って圧縮機１に吸込まれる。なお、室外熱交換器１０２の近傍に室外ファン１０５が設けられ、室内熱交換器１０４の近傍に室内ファン１０６が設けられている。暖房時は、破線矢印で示すように、圧縮機１から吐出される冷媒が四方弁１０１を通って室内熱交換器１０４に流れ、その室内熱交換器１０４を経た冷媒が膨張弁１０３を介して室外熱交換器１０２に流れる。室外熱交換器１０２を経た冷媒は、四方弁１０１を通って圧縮機１に吸込まれる。このヒートポンプ式の冷凍サイクルと、後述する圧縮機駆動装置により、冷凍サイクル装置が構成されている。

また、上記ブラシレスＤＣモータ１０の三相巻線１３，１４は、図３に示すように、それぞれ星形結線された３つの相巻線１３ｕ，１３ｖ，１３ｗおよび３つの相巻線１４ｕ，１４ｖ，１４ｗからなる。これら相巻線１３ｕ，１３ｖ，１３ｗ，１４ｕ，１４ｖ，１４ｗが重ね巻き状態でステータに装着されている。なお、三相巻線１３，１４の巻き方は、この重ね巻以外に回転軸に対して６０°ごとに設けられた６つのステータの内で１２０°間隔の位置にある３つのステータに一方の相巻線１３ｕ，１３ｖ，１３ｗを残りの３つのステータに相巻線１４ｕ，１４ｖ，１４ｗをそれぞれ巻きつける集中巻としてもよい。

図３は、圧縮機ブラシレスＤＣモータ１０を含む圧縮機駆動装置を示している。
すなわち、商用交流電源２０の交流電圧が倍電圧整流回路２１で直流電圧に変換され、その直流電圧が第１インバータ回路３１および第２インバータ回路４１にそれぞれ印加される。

第１インバータ回路３１は、直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子たとえばＩＧＢＴの直列回路を三相分有するもので、Ｕ相は上流側にＩＧＢＴ３１ｕ、下流側にＩＧＢＴ３２ｕ、Ｖ相は上流側にＩＧＢＴ３１ｖ、下流側にＩＧＢＴ３２ｖ、Ｗ相は上流側にＩＧＢＴ３１ｗ、下流側にＩＧＢＴ３２ｗを備えている。そして、上流側ＩＧＢＴ３１ｕ，３１ｖ，３１ｗに対し還流ダイオードＤ＋がそれぞれ逆並列接続され、下流側ＩＧＢＴ３２ｕ，３２ｖ，３２ｗに対し還流ダイオードＤ−がそれぞれ逆並列接続されている。また、ＩＧＢＴ３１ｕ，３２ｕの相互接続点、ＩＧＢＴ３１ｖ，３２ｖの相互接続点、ＩＧＢＴ３１ｗ，３２ｗの相互接続点に、上記相巻線１３ｕ，１３ｖ，１３ｗのそれぞれ非結線端が接続されている。

なお、インバータ回路３１の各直列回路には、ブラシレスＤＣモータ１０の回転数検出に用いる電流検出用抵抗Ｒがそれぞれ接続されている。

このインバータ回路３１およびドライブ回路３５ａ〜３５ｆを１つのパッケージに組み込んだ形のドライブ回路内蔵スイッチングモジュール３０が形成されている。ドライブ回路３５ａ〜３５ｆは、上記ＩＧＢＴ３１ｕ〜３２ｗにそれぞれ対応し、制御回路であるＭＣＵ５０から供給される駆動信号に応じて対応するＩＧＢＴをオン，オフ駆動する。

第２インバータ回路４１は、直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子たとえば低損失パワーＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ等）の直列回路を三相分有するもので、Ｕ相は上流側に低損失パワーＭＯＳＦＥＴ４１ｕ、下流側に低損失パワーＭＯＳＦＥＴ４２ｕ、Ｖ相は上流側に低損失パワーＭＯＳＦＥＴ４１ｖ、下流側に低損失パワーＭＯＳＦＥＴ４２ｖ、Ｗ相は上流側に低損失パワーＭＯＳＦＥＴ４１ｗ、下流側に低損失パワーＭＯＳＦＥＴ４２ｗを備えている。そして、ＭＯＳＦＥＴの場合、ＭＯＳＦＥＴに対して逆並列接続された寄生ダイオードＤが製造過程で不可避的に形成される。このため、上流側ＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗに対し寄生ダイオードＤ＋がそれぞれ逆並列接続され、下流側ＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗに対し寄生ダイオードＤ−がそれぞれ逆並列接続されている。さらに、ＭＯＳＦＥＴ４１ｕ，４２ｕの相互接続点、ＭＯＳＦＥＴ４１ｖ，４２ｖの相互接続点、ＭＯＳＦＥＴ４１ｗ，４２ｗの相互接続点に、上記相巻線１４ｕ，１４ｖ，１４ｗのそれぞれ非結線端が接続されている。

また、第２インバータ回路４１は、誘導性負荷である相巻線１４ｕ，１４ｖ，１４ｗに蓄えられたエネルギによって上流側ＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗのそれぞれの寄生ダイオードＤ＋に順方向電流（還流電流）が流れた場合に、下流側ＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗのオンに伴って各寄生ダイオードＤ＋に流れる逆方向電流を抑制するため、下流側ＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗのそれぞれオンに先立って各寄生ダイオードＤ＋に逆電圧を印加する逆電圧印加回路（ＲＡ回路）４３ａ〜４３ｃを備えている。

さらに、第２インバータ回路４１は、相巻線１４ｕ，１４ｖ，１４ｗに蓄えられたエネルギによって下流側ＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗの各寄生ダイオードＤ−に順方向電流（還流電流）が流れた場合に、上流側ＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗのオンに伴って各寄生ダイオードＤ−に流れる逆方向電流を抑制するため、上流側ＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗのそれぞれオンに先立って各寄生ダイオードＤ−に逆電圧を印加する逆電圧印加回路（ＲＡ回路）４３ｄ〜４３ｆを備えている。

なお、第２インバータ回路４１の各直列回路には、ブラシレスＤＣモータ１０の回転数検出に用いる電流検出用抵抗Ｒがそれぞれ接続されている。なお、第１、第２インバータ回路は１つのモータ１０を駆動しているため、回転数検出に用いる電流検出用抵抗Ｒは、第１、第２インバータ回路のいずれか一方にのみ設ければ良い。

このインバータ回路４１、逆電圧印加回路４３ａ〜４３ｆ、ＲＡドライブ回路４４ａ〜４４ｆ、およびドライブ回路４５ａ〜４５ｆを１つのパッケージに組み込んだ形のドライブ回路内蔵スイッチングモジュール４０が形成されている。ＲＡドライブ回路４４ａ〜４４ｆは、逆電圧印加回路４３ａ〜４３ｆにそれぞれ対応し、ＭＣＵ５０から供給される駆動信号に応じて逆電圧印加回路４３ａ〜４３ｆを駆動する。ドライブ回路４５ａ〜４５ｆは、上記ＭＯＳＦＥＴ４１ｕ〜４２ｗにそれぞれ対応し、後述のＭＣＵ５０から供給される駆動信号に応じて対応するＭＯＳＦＥＴをオン，オフ駆動する。

これら整流回路２１、ドライブ回路内蔵スイッチングモジュール３０、ドライブ回路内蔵スイッチングモジュール４０は、コントローラであるＭＣＵ５０と共に、多数の配線パターンが形成された１つのインバータ基板６０に搭載されている。

ドライブ回路内蔵スイッチングモジュール３０のドライブ回路３５ａ〜、ドライブ回路内蔵スイッチングモジュール４０の逆電圧印加回路４３ａ〜、ドライブ回路４４ａ〜、ドライブ回路４５ａ〜、およびＭＣＵ５０の具体的な構成を図４に示している。

ＭＣＵ５０は、第１インバータ回路３１側の上素子駆動用のドライブ回路３５ａ，３５ｃ，３５ｅに対する上素子駆動信号Ｘａ，Ｘｃ，Ｘｅおよび下素子駆動用のドライブ回路３５ｂ，３５ｄ，３５ｆに対する下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆの三相分のＰＷＭ出力信号を生成する第１ＰＷＭ生成器５０ａ、インバータ回路４１側の上素子用のドライブ回路４５ａ，４５ｃ，４５ｅに対する上素子駆動信号Ｙａ，Ｙｃ，Ｙｅおよび下素子用のドライブ回路４５ｂ，４５ｄ，４５ｆに対する下素子駆動信号Ｙｂ，Ｙｄ，Ｙｆの三相分のＰＷＭ出力信号を生成する第２ＰＷＭ生成器５０ｂ、インバータ回路４１側のＲＡドライブ回路４５ａ〜４５ｆを動作させるか、させないかを決定する動作信号Ｓを出力するＲＡドライブ制御器５０ｃを有している。

すなわち、図５に示すように、第１ＰＷＭ生成器５０ａは、予め定められた周波数のキャリア信号Ｅ１の電圧レベルと回転数設定用の指令値の電圧レベルとの比較により、指令値の電圧レベルに応じてオン，オフデューティが変化するＰＷＭ信号（パルス幅変調信号）として、位相が互いに１２０°異なる上素子駆動信号Ｘａ，Ｘｃ，Ｘｅ、および位相が互いに１２０°異なる下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆをそれぞれ生成する。上素子駆動信号Ｘａ，Ｘｃ，Ｘｅが供給されるドライブ回路３５ｂ，３５ｄ，３５ｆは、上素子駆動信号Ｘａ，Ｘｃ，Ｘｅが高レベルのときＩＧＢＴ３１ｕ，３１ｖ，３１ｗをオンし、上素子駆動信号Ｘａ，Ｘｃ，Ｘｅが低レベルのときＩＧＢＴ３１ｕ，３１ｖ，３１ｗをオフする。下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆが供給されるドライブ回路４５ｂ，４５ｄ，４５ｆは、下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆが高レベルのときＩＧＢＴ３２ｕ，３２ｖ，３２ｗをオンし、下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆが低レベルのときＩＧＢＴ３２ｕ，３２ｖ，３２ｗをオフする。なお、下側のＩＧＢＴ３２ｕ，３２ｖ，３２ｗがオフするタイミングと上側のＩＧＢＴ３１ｕ，３１ｖ，３１ｗがオンするタイミングとの間に、それぞれデッドタイム（例えば２から３μｓ程度）Ｔｄが確保される。上側のＩＧＢＴ３１ｕ，３１ｖ，３１ｗがオフするタイミングと下側のＩＧＢＴ３２ｕ，３２ｖ，３２ｗがオンするタイミングとの間にも、それぞれデッドタイムＴｄが確保される。

第２ＰＷＭ生成器５０ｂは、キャリア信号Ｅ２（キャリア信号Ｅ１と同じ周波数で且つキャリア信号Ｅ１より位相が１μｓ遅れた波形）の電圧レベルと回転数設定用の指令値の電圧レベルとの比較により、指令値の電圧レベルに応じてオン，オフデューティが変化するＰＷＭ信号（パルス幅変調信号）として、位相が互いに１２０°異なる上素子駆動信号Ｙａ，Ｙｃ，Ｙｅ、および位相が互いに１２０°異なる下素子駆動信号Ｙｂ，Ｙｄ，Ｙｆをそれぞれ生成する。上素子駆動信号Ｙａ，Ｙｃ，Ｙｅが供給されるドライブ回路４５ｂ，４５ｄ，４５ｆは、上素子駆動信号Ｙａ，Ｙｃ，Ｙｅが高レベルのときＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗをオンし、上素子駆動信号Ｙａ，Ｙｃ，Ｙｅが低レベルのときＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗをオフする。下素子駆動信号Ｙｂ，Ｙｄ，Ｙｆが供給されるドライブ回路４５ｂ，４５ｄ，４５ｆは、下素子駆動信号Ｙｂ，Ｙｄ，Ｙｆが高レベルのときＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗをオンし、下素子駆動信号Ｙｂ，Ｙｄ，Ｙｆが低レベルのときＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗをオフする。なお、下側のＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗがオフするタイミングと上側のＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗがオンするタイミングとの間に、それぞれデッドタイムＴｄが確保される。上側のＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗがオフするタイミングと下側のＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗがオンするタイミングとの間にも、それぞれデッドタイムＴｄが確保される。

上素子用のＲＡドライブ回路４５ａ，４５ｃ，４５ｅは、ＲＡドライブ制御器５０ｃから出力される動作信号Ｓが高レベルのとき、上素子駆動信号Ｘａ，Ｘｃ，Ｘｅが高レベルに立ち上がるのに同期して、単安定マルチバイブレータの動作による一定時間だけ高レベルとなる上素子用逆電圧印加信号（上素子用ＲＡパルス信号ともいう）Ｚａ，Ｚｃ，Ｚｅを出力する。この上素子用逆電圧印加信号Ｚａ，Ｚｃ，Ｚｅが高レベルになると、逆電圧印加回路４３ａ，４３ｃ，４３ｅが動作して上流側の各寄生ダイオードＤ＋に逆電圧が印加される。上素子用逆電圧印加信号Ｚａ，Ｚｃ，Ｚｅが高レベルに立ち上がるタイミング（逆電圧印加タイミング）は、上流側ＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗがオンする直前である。

下素子用のＲＡドライブ回路４５ｂ，４５ｄ，４５ｆは、ＲＡドライブ制御器５０ｃから出力される動作信号Ｓが高レベルのとき、下素子駆動信号Ｘｂ，Ｘｄ，Ｘｆが高レベルに立ち上がるのに同期して、単安定マルチバイブレータの動作による一定時間だけ高レベルとなる下素子用逆電圧印加信号（下素子用ＲＡパルス信号ともいう）Ｚｂ，Ｚｄ，Ｚｆを出力する。この下素子用逆電圧印加信号Ｚｂ，Ｚｄ，Ｚｆが高レベルになると、逆電圧印加回路４３ｂ，４３ｄ，４３ｆが動作して下流側の各寄生ダイオードＤ−に逆電圧が印加される。上素子用逆電圧印加信号Ｚａ，Ｚｃ，Ｚｅが高レベルに立ち上がるタイミング（逆電圧印加タイミング）は、下流側ＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗがオンする直前である。なお、ＲＡドライブ制御器５０ｃから出力される動作信号Ｓが低レベルのときは、上素子用逆電圧印加信号Ｚａ，Ｚｃ，Ｚｅ及び下素子用逆電圧印加信号Ｚｂ，Ｚｄ，Ｚｆのいずれも出力されない。すなわち、この場合、各寄生ダイオードに逆電圧は印加されない。

このような構成において、インバータ回路４１では、１つの直列回路の一方（例えば上流側）のＭＯＳＦＥＴがオン，オフして別の１つの直列回路の他方（例えば下流側）のＭＯＳＦＥＴがオンする二相通電に際し、例えばＭＯＳＦＥＴ４１ｕおよびＭＯＳＦＥＴ４２ｖが共にオンのとき、整流回路２１の正側出力端子からＭＯＳＦＥＴ４１ｕ、相巻線１４ｕ，１４ｖ、ＭＯＳＦＥＴ４２ｖ、および整流回路２１の負側出力端子の経路で電流が流れる。この状態からＭＯＳＦＥＴ４１ｕがオフすると（ＭＯＳＦＥＴ４２ｖはオンのまま）、相巻線１４ｕ，１４ｖに蓄えられたエネルギに基づく電流が、相巻線１４ｕ，１４ｖからＭＯＳＦＥＴ４２ｖを経てＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−を順方向（上方向）に流れる。こうして、寄生ダイオードＤｕ−に順方向電流（還流電流）が流れている状態において、上流側のＭＯＳＦＥＴ４１ｕがオンに変ると、そのＭＯＳＦＥＴ４１ｕを通してＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−に整流回路２１の直流電圧が加わる。このとき、ＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−に短絡電流のような大きな逆方向電流（スパイク電流ともいう）が流れてしまう。この逆方向電流は大きな電力損失を招いてしまうものであり、それを抑制するために、逆電圧印加回路４３ａ〜４３ｆがそれぞれ所定のタイミングで動作する。

ここでは、１つの直列回路の一方のＭＯＳＦＥＴがオン，オフして別の１つの直列回路の他方のＭＯＳＦＥＴがオンする二相通電を例に説明したが、３つの直列回路のそれぞれ一方のＭＯＳＦＥＴが互いに異なる位相でオン，オフしてそれと逆相でそれぞれ他方のＭＯＳＦＥＴがオン，オフする三相通電を行う場合についても、逆電圧印加回路４３ａ〜４３ｆの動作により、逆方向電流が抑制される。

以上のように、ブラシレスＤＣモータ１０の巻線を２つの三相巻線１３，１４に分け、一方の三相巻線１３に対する電力供給用としてインバータ回路３１を設け、三相巻線１４に対する電力供給用としてインバータ回路４１を設ける構成としたことにより、インバータ回路３１，４１の個々が賄う電力を１つのインバータ回路を用いる場合の半分にすることができる。これにより、インバータ回路３１，４１のスイッチング素子として、通常の半分程度の容量のものを用いることができので、コストの低減が図れる。

仮に、ブラシレスＤＣモータ１０が大容量のものであっても、三相巻線１３，１４に流れる巻線電流がそれぞれ通常の半分程度（例えば３０Ａ程度）ですむので、インバータ回路３１，４１と三相巻線１３，１４との間のケーブル、端子２，３、リード線１５，１６などの発熱を小さく抑えることができる。これにより、特別な熱対策が不要となって、この点でもコストの低減が図れる。例えば、圧縮機１から吐出される冷媒の温度が１００℃で、リード線１５，１６として耐熱が１３５℃の架橋ポリエチレン電線を用いるとすると、巻線電流が３０Ａまでであれば、太さが３．５mm²程度の架橋ポリエチレン電線で十分である。しかしながら、巻線電流が６０Ａと大きいと、太さが８．０mm²もの架橋ポリエチレン電線を使用しても、耐熱として不十分である。しかも、現状では、太さが５．５mm²までの架橋ポリエチレン電線しか製造されていないこともあり、フッ素電線等の高耐熱電線を使用しなければならない。ただし、高耐熱電線を使用しても、実温度の上昇を避けられず、発火防止のためのエンクロージャー材質まで高耐熱仕様としなければならない。そこで、三相巻線１３，１４およびインバータ回路３１，４１の採用するとともに、三相巻線１３，１４と各インバータ回路３１，４１とを接続するそれぞれのリード線１５，１６に流れる電流が３０Ａ未満になるように各インバータ回路の出力を設定することにより、解消することができる。

また、三相巻線１３，１４に流れる巻線電流がそれぞれ通常の半分程度（例えば３０Ａ程度）と小さいので、整流回路２１、ドライブ回路内蔵スイッチングモジュール３０、ドライブ回路内蔵スイッチングモジュール４０、およびＭＣＵ５０を１つのインバータ基板６０に搭載して相互に配線パターン接続することが可能であり、装置の小型化が図れる。

ところで、インバータ回路のスイッチング素子やそのドライブ回路を１つのパッケージに組み込んだモジュールを使用する場合、インバータ回路にＩＧＢＴとＭＯＳＦＥＴが混在していると、モジュールとしての汎用性の面で劣る可能性があるが、ドライブ回路内蔵スイッチングモジュール３０ではインバータ回路３１にＩＧＢＴのみ使用し、ドライブ回路内蔵スイッチングモジュール４０ではインバータ回路４１にＭＯＳＦＥＴのみ使用しているので、それぞれモジュールとしての高い汎用性を確保できる。

また、ＭＯＳＦＥＴはスイッチング速度（オフからオンへの切換えスピード）がＩＧＢＴに比べ格段に速く、一方、逆電圧印加回路は他方側のスイッチング素子のオンの前のデッドタイムＴｄ中に動作させる必要がある。そこで、第１、２インバータ回路と第２インバータ回路に付属する逆電圧印加回路のそれぞれを所定の駆動するためには、それぞれの動作タイミングを決定するために３つのＰＷＭ発生器が必要となるが、本実施態様においては、２つのＰＷＭ発生器でこれを達成する。すなわち、ＭＣＵ５０の２つのＰＷＭ発生器５０ａ，５０ｂ（近年のＭＣＵにはこのような機器が予め用意されているものがある）を利用し、位相がわずかに１μｓだけずれたＰＷＭ信号を生成し、位相の進んだ側のＰＷＭ信号をＩＧＢＴ側の主素子駆動信号とＭＯＳＦＥＴ側の逆電圧印加回路の駆動信号として用い、位相の遅れた側のＰＷＭ信号をＭＯＳＦＥＴ側の主素子駆動信号として用いるようにしたので、ＩＧＢＴ側のオンタイミングとＭＯＳＦＥＴ側のオンタイミングとを近づけることができるとともに、適切なタイミングで逆電圧印加回路の駆動信号を出すことができる。これにより、ブラシレスＤＣモータ１０の２つの三相巻線への通電はできるだけ同じタイミングに揃えることができる。

また、図６に示すように、インバータ回路３１の上流側のスイッチング素子としてＩＧＢＴ３１ｕ，３１ｖ，３１ｗ、下流側のスイッチング素子としてＭＯＳＦＥＴ４１ｕ，４１ｖ，４１ｗを用い、インバータ回路４１の上流側のスイッチング素子としてＩＧＢＴ３２ｕ，３２ｖ，３２ｗ、下流側のスイッチング素子としてＭＯＳＦＥＴ４２ｕ，４２ｖ，４２ｗを用いてもよい。この場合、ドライブ回路内蔵スイッチングモジュール３０に、インバータ回路３１、逆電圧印加回路４３ａ，４３ｃ，４３ｅ、ＲＡドライブ回路４４ａ，４４ｃ，４４ｅ、およびドライブ回路３５ａ〜３５ｆが組み込まれる。ドライブ回路内蔵スイッチングモジュール４０には、インバータ回路４１、逆電圧印加回路４３ｂ，４３ｄ，４３ｆ、ＲＡドライブ回路４４ｂ，４４ｄ，４４ｆ、およびドライブ回路４５ａ〜４５ｆが組み込まれる。この場合は、２つの位相のずれたＰＷＭ発生器を用いて、インバータ回路３１，４１のスイッチング素子には１つのＰＷＭ発生器の出力を共通に供給し、位相の進んだ側のＰＷＭ発生器の出力を逆電圧印加回路の駆動信号に用いることになる。但し、この実施形態では、スイッチングモジュール３０，４０内にＩＧＢＴとＭＯＳＦＥＴの異なる素子を混成させなければならないため、汎用性に欠ける面がある。

その他、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

一実施形態における圧縮機の要部の構成を概略的に示す図。 一実施形態に係る冷凍サイクルの構成を示す図。 一実施形態の全体の構成を示す図。 図３の要部の構成を具体的に示す図。 一実施形態における各部の信号波形を示すタイムチャート。 一実施形態の変形例の構成を示す図。

符号の説明

１…圧縮機、２，３…端子、１０…ブラシレスＤＣモータ、１１…回転軸、１２…永久磁石ロータ２、１３…第１の三相巻線、１４…第２の三相巻線、１５，１６…リード線、２０…商用交流電源、２１…整流回路、３０…ドライブ回路内蔵スイッチングモジュール、３１…第１インバータ回路、３１ｕ，３１ｖ，３１ｗ，３２ｕ，３２ｖ，３２ｗ…ＩＧＢＴ、Ｄ＋，Ｄ−…還流ダイオード、３５ａ〜３５ｆ…ドライブ回路、４０…ドライブ回路内蔵スイッチングモジュール、４１…第２インバータ回路、４１ｕ，４１ｖ，４１ｗ，４２ｕ，４２ｖ，４２ｗ…ＩＧＢＴ、Ｄ＋，Ｄ−…寄生イオード、４３ｕ〜４３ｆ…逆電圧印加回路、４４ａ〜４４ｆ…ＲＡドライブ回路、４５ａ〜４５ｆ…ドライブ回路、５０…ＭＣＵ、５０ａ…ＲＡドライブ制御器、５０ａ…第１ＰＷＭ生成器，５０ｂ…第２ＰＷＭ生成器

Claims (3)

1. 複数組の相巻線を有する圧縮機モータと、
   直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点が一方の前記相巻線に接続される第１インバータ回路と、
   前記直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点が他方の前記相巻線に接続される第２インバータ回路と、
   を備え、
   前記第１インバータ回路のスイッチング素子はＩＧＢＴで構成し、前記第２インバータ回路のスイッチング素子は寄生ダイオードを有するＭＯＳＦＥＴで構成し、前記ＭＯＳＦＥＴの寄生ダイオードに逆電圧を印加する逆電圧印加回路と、第１ＰＷＭ信号とこの第１ＰＷＭ信号よりも位相がわずかに遅れた第２ＰＷＭ信号を出力する制御回路とを設け、前記ＩＧＢＴの駆動信号として第１ＰＷＭ信号を用い、前記ＭＯＳＦＥＴの駆動信号として第２ＰＷＭ信号を用い、さらに逆電圧印加回路の駆動信号として第１ＰＷＭ信号を用いた、
   ことを特徴とする圧縮機駆動装置。
2. 前記圧縮機モータと各インバータ回路とを接続するそれぞれの配線に流れる電流が３０Ａ未満になるように各インバータ回路の出力を設定したことを特徴とする請求項１に記載された圧縮機駆動装置。
3. 請求項１または２に記載された圧縮機駆動装置によって圧縮機を駆動したことを特徴とする冷凍サイクル装置。

Images