JP5029661B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5029661B2 JP5029661B2 JP2009178242A JP2009178242A JP5029661B2 JP 5029661 B2 JP5029661 B2 JP 5029661B2 JP 2009178242 A JP2009178242 A JP 2009178242A JP 2009178242 A JP2009178242 A JP 2009178242A JP 5029661 B2 JP5029661 B2 JP 5029661B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- epitaxial layer
- single crystal
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 130
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims description 135
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 84
- 229910052710 silicon Inorganic materials 0.000 claims description 84
- 239000010703 silicon Substances 0.000 claims description 84
- 239000013078 crystal Substances 0.000 claims description 81
- 238000005530 etching Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 37
- 238000000227 grinding Methods 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000008151 electrolyte solution Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000001556 precipitation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 178
- 238000005247 gettering Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000003384 imaging method Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 238000002161 passivation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
そこで、半導体基板の裏面側から可視光を入射させる構造の裏面照射型の撮像素子が提案され(例えば特許文献1〜4等参照)、具体的に利用されつつある。
しかし、上記のような撮像素子の製造プロセスにおいて、ゲッタリング層の形成に制約が伴う。
これによって、従来の研削・研磨・エッチングに比べて非常に高い精度でP型シリコン単結晶基板の除去を行うことができ、所望の厚さの活性領域の半導体装置を得ることができる。
また、例えば電気化学的エッチングの後にエッチストップ面の上に絶縁体を形成することができ、品質が良好で厚さが所望の厚さの絶縁体を容易に形成することができる。従って、作製された半導体素子の品質も良好なものとすることができる。
そして、高価なSOI基板を用いなくても撮像素子等の半導体素子が形成された半導体装置を製造することができ、従来に比べて安価な半導体装置の製造方法とすることができる。
このように、P型シリコン単結晶基板の直上にエッチストップ層となるN型エピタキシャル層をエピタキシャル成長させることによって、除去する基板をP型シリコン単結晶基板のみとすることができる。よって、シリコン単結晶基板やエピタキシャル層の無駄を省くことができ、効率よく半導体装置を製造することができる。
このように、後に除去するP型シリコン単結晶基板に、ゲッタリング能力を付与するために、裏面側に多結晶シリコン層を形成したり、酸素析出核を有するものとすることによって、よりゲッタリング能力が高いP型シリコン単結晶基板とすることができ、より活性領域に金属不純物が少ない半導体装置を製造することができる。なぜなら本発明では埋め込み絶縁膜を有するSOI基板を用いる必要がなく、従来の様に金属不純物の拡散速度が非常に遅い絶縁膜を介してゲッタリングが行われるのではないため、従来に比べて活性層の金属不純物濃度を低減することができる。
またこれらの方法は一般的であり、容易に実施することができ、コスト的にも好適である。
上述のような方法によって電気化学的エッチングを行うことによって、半導体素子が形成された半導体エピタキシャル層がエッチングされることを確実に防止することができる。また、N型エピタキシャル層が露出した時点でエッチングは確実に止まるため、P型シリコン単結晶基板等の除去したい部分のみを確実且つ容易に除去することができる。
このように、電極配線を形成した後に電極配線側を保持基板に貼り付けることによって、容易にN型エピタキシャル層に正電圧を印加することができ、電気化学的エッチングを容易に行うことができる。また、保持基板と貼り合わせた後の工程において、電極配線を接地することによって、静電気等を当該電極配線を介してアースに逃すことができる。よって、半導体素子が静電気等によって破壊されることを抑制することができ、より好適である。
このように、保持基板が貼り合わせ面から逆側の表面に達する電極を有するものであれば、より容易にN型エピタキシャル層に正電圧を印加することができ、電気化学的エッチングをより容易に行うことができる。また静電気破壊からもより容易に保護することができる。
このように、電気化学的エッチングのみでP型シリコン単結晶基板を除去するのではなく、研削・研磨・エッチング等の方法によってP型シリコン単結晶基板を予めある程度除去しておくことによって、短時間でP型シリコン単結晶基板を完全に除去することができ、工程の作業時間の短縮等の効果を達成することができる。
このように、研磨によってN型エピタキシャル層を除去することによって、受光面となる光が照射される側の表面の平坦度を高いものとすることができ、乱反射を低減することができ、作製される撮像素子等の性能をより高いものとすることができる。
このように、N型エピタキシャル層上に形成する半導体エピタキシャル層は、作製する半導体素子に適したように任意の構成とすることができ、その構成は特に限定されず、例えば上述のような構成の半導体エピタキシャル層を形成することができる。
前述のように、撮像素子には、図16にあるように、表面側から光を入射させるタイプの半導体装置40が従来から存在していた。
これは、例えば、シリコン単結晶基板41、P+層50、例えばアイソレーショントレンチ44aやフォトダイオード44bを有する半導体素子、配線層46、P+層43a、絶縁層48、マイクロレンズ49aやカラーフィルター49bを有するパッシベーション層49とからなるものである。そして、マイクロレンズ49aから入射した光は、フォトダイオード44bで光電変換されて、配線層46に形成された配線から読み取るものである。
これは、例えば、保持基板17、配線層16、アイソレーショントレンチ14aやフォトダイオード14bを有する半導体素子、P+層13a、絶縁層18、マイクロレンズ19aやカラーフィルター19bを有するパッシベーション層19とからなるものである。そして、マイクロレンズ19aから入射した光は、フォトダイオード14bで光電変換されて、配線層16に形成された配線から読み取られる。
具体的には、シリコン単結晶基板を複数枚準備し(工程1)、そのシリコン単結晶基板に酸化膜を形成した後(工程2)、水素イオン注入を行って(工程3)、酸化膜を介して貼り合わせる(工程4)。そして熱処理等によって水素イオン注入層から剥離を行ってSOI基板を得る(工程5)。
また、SOI基板にアニール、場合によっては更にタッチポリッシュを行って、剥離面を鏡面化する(この方法はスマートカット法と呼ばれる)(工程6)。一般的なスマートカットSOI基板のI層の厚さでは、イオン注入の深さが0.5μm、頑張っても1μm程度が限界であり、撮像素子等の半導体素子を形成するにはその厚さが不十分である。このため、SOI層の研磨を行った後I層を種層として、SOIウェーハ上にエピタキシャル成長させる(工程7)。
また、除去する側のシリコン単結晶基板にゲッタリング能力を付与しても、金属不純物の拡散速度が非常に遅い酸化膜を介してのゲッタリングとなるため、半導体素子形成領域の金属不純物濃度を低減することが困難であった。
この問題を解決したのが、本発明の半導体装置の製造方法である。
図1は、本発明の半導体装置の製造方法の一例を示した工程フローである。また図2〜10は、本実施の形態に係る半導体装置の製造方法の途中段階の構成を示す概略図である。
この時準備するP型シリコン単結晶基板は、導電型がP型であること以外は特に限定されず、一般的に用いられているものであれば良い。例えばP型ドーパントをドープしてCZ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。
これによって、P型シリコン単結晶基板のゲッタリング能力を容易に高いものとすることができ、後に形成する撮像素子等の半導体素子が形成される領域の金属不純物濃度を容易に低減することができる。またP型シリコン単結晶基板は後に除去するため、金属不純物をP型シリコン単結晶基板ごと除去でき、より好都合である。
このように、P型シリコン単結晶基板11の主表面上に直接N型エピタキシャル層12をエピタキシャル成長させることができ、これによって、後の電気化学的エッチングによって除去する基板をP型シリコン単結晶基板のみとすることができ、不要な層を形成せずに済み、効率的である。
ここで、N型エピタキシャル層12やP型低抵抗層13aは、その厚さを3μm以下とすることが望ましい。これによって、エピタキシャル成長にかかる時間を長時間とする必要もなく、好適である。
また、N型エピタキシャル層等が形成された側とは反対側の表面に、ゲッタリングのための多結晶シリコン層34を設ける事もできる。
この工程は、基本的には従来のCMOSイメージセンサーのプロセスを用いることができる。
例えば、図4に示す様に、絶縁物からなる比較的深いアイソレーショントレンチ14aと、フォトダイオード14bと、ソース14cと、ドレイン14dと、ゲート14eとを形成することができる。この際、裏面側にカラーフィルター、マイクロレンズを形成する際にアライメントができるように配慮することがより望ましい。
この配線層の形成は、周辺CMOSイメージセンサーの高度化に対応して、3層、4層或いはそれ以上であっても問題なく、特に限定されるものではない。
貼り合わせは、半導体素子を形成した側の電極と保持基板の取り出し貫通電極をアライメントし、半田等で接着することが望ましい。
また、保持基板は特に限定されないが、例えばガラス基板や石英基板、シリコン基板(酸化膜付き)などを用いることができる。
これによって、保持基板を貼り合わせた後の工程において、電極配線を接地することによって、後の工程において、作業者等からの静電気によって半導体素子が破壊されることを抑制することができ、不良を低減することができる。また、容易にN型エピタキシャル層に正電圧を印加することができ、電気化学的エッチングが容易に行え、より都合がよい。
尚、この時、何れかの方法で、貼り合わせた状態で電極を外部に取り出せるように配慮することがより望ましい。
これによって、より容易にN型エピタキシャル層に正電圧を印加でき、また静電気破壊から半導体素子を保護することができる。
このように、電気化学的エッチングに比べて除去速度が速い研削・研磨・エッチングのうち少なくとも1つによってP型シリコン単結晶基板を薄膜化することによって、効率よくP型シリコン単結晶基板を除去することができ、除去工程の作業時間を短時間とすることができる。
尚、研削を行う場合は、研削仕上げ面が界面に極力平行になるようにするため、裏面側を基準にエピタキシャル成長後の基板を設置して研削を行うことが望ましい。
これは例えば図11に示す様に、少なくとも半導体素子が形成された半導体エピタキシャル層を覆うようにして基板ホルダー25にP型シリコン単結晶基板11を保持した後、N型エピタキシャル層12をエッチストップ層として、アルカリ系の電解質溶液21に浸漬させて、N型エピタキシャル層と作用極22との間に、N型エピタキシャル層が正電位となるように電圧を印加して行うものとすることができる。また、印加する電圧を一定に制御するために、参照電極23とポテンショスタット24を用いることがより望ましい。
例えば、P型シリコン単結晶基板がKOH溶液に露出している間は、図12に示す様に、基板表面は開放電圧(OCP)となり、通常のKOHへのどぶ漬け状態と同じにエッチングが進む。また、P型シリコン単結晶基板には空乏層ができて、界面から離れたところには電圧はかからない。
そしてP型シリコン単結晶基板がエッチングされ、正電圧が印加されたN型エピタキシャル層が溶液に露出すると、その表面では陽極酸化が進み、厚い不導体膜が形成されて、エッチングは行われなくなる。これによって、N型エピタキシャル層でエッチングをストップすることができる。
これによって、N型エピタキシャル層が形成された側に形成される撮像素子等が受光する光が乱反射することを低減することができ、作製される半導体装置の性能の向上を図ることができる。
そしてSOI基板ではなくエピタキシャル基板から製造することができ、従来に比べて安価なものとすることができる。
従って、金属不純物濃度の低い、高性能且つ安価な裏面照射型の撮像素子が形成された半導体装置を製造することができる。
(実施例)
図1に示す様な工程に従って、半導体装置を製造した。
まず、P型、結晶面が(100)、10Ωcm、直径8インチ(200mm)、酸素濃度15ppma、酸素析出物の析出熱処理済みのP型シリコン単結晶基板を準備した。
次に、トリクロロシランを原料ガスとして、1150℃、枚葉式の反応機を用い、まず、N型の抵抗率1Ωcm、厚さ3μmのN型エピタキシャル層を成長させた。その後、P型の抵抗率0.1Ωcm、厚さ1.5μmのP型低抵抗層のエピタキシャル成長を行い、次に、P型の抵抗率20Ωcm、厚さ6μmのP型高抵抗層をエピタキシャル成長させた。
そして、配線層が形成された表面と保持基板とを貼り合わせた後、P型シリコン単結晶基板を除去するにあたって、まず、研削によって基板の厚さを10μm程度まで削った。
その後、液温50℃、濃度30%のKOH水溶液に、N型エピタキシャル層とP型シリコン単結晶基板との界面において、N型エピタキシャル層が+1.5Vになるように電位を印加して、研削で残ったP型シリコン単結晶基板を電気化学エッチングによって除去した。
次に、低温酸化膜をN型エピタキシャル層を除去した面に形成した。厚さは500nmとした。その後、パッシベーション用の窒化シリコンをプラズマCVDで形成した。
その後、カラーフィルターやマイクロレンズを形成して、半導体装置を完成させた。
11…シリコン単結晶基板、 12…N型エピタキシャル層、 13…半導体エピタキシャル層、 13a…P型低抵抗層、 13b…P型高抵抗層、 14…半導体素子、 14a…アイソレーショントレンチ、 14b…フォトダイオード、 14c…ソース、 14d…ドレイン、 14e…ゲート、 16…配線層、 16a…配線、 17…保持基板、 18…絶縁層、 19…パッシベーション層、 19a…マイクロレンズ、 19b…カラーフィルター、20…電極、
21…電解質溶液、 22…作用極、 23…参照電極、 24…ポテンシオスタット、 25…基板ホルダー、
31…P型シリコン単結晶基板、 32,32’、32’’、32’’’…N型エピタキシャル層、 33a…P型低抵抗層、 33b…P型高抵抗層、 33a’…N型低抵抗層、 33b’…N型高抵抗層、 33a’’’…N型層、 33b’’’…P型低抵抗層、 34…多結晶シリコン層、
40…半導体装置、 41…シリコン単結晶基板、 43a…P+層、 44a…アイソレーショントレンチ、 44b…フォトダイオード、 46…配線層、 48…絶縁層、 49…パッシベーション層、 49a…マイクロレンズ、 49b…カラーフィルター、 50…P+層。
Claims (10)
- 少なくとも、
導電型がP型のシリコン単結晶基板の一方の主表面に、エッチストップ層となる導電型がN型のN型エピタキシャル層と、半導体素子を形成するための半導体エピタキシャル層とをこの順にエピタキシャル成長させる工程と、
前記半導体素子を形成するための半導体エピタキシャル層に前記半導体素子を形成する工程と、
該半導体素子が形成された表面に保持基板を貼り合わせる工程と、
前記N型エピタキシャル層に正電圧を印加して、該N型エピタキシャル層をエッチストップ層として電気化学的エッチングにより前記P型シリコン単結晶基板を除去する工程とを有し、前記P型シリコン単結晶基板の除去工程の後、露出した電気化学的エッチストップ面に対して研磨を行って前記N型エピタキシャル層を除去することを特徴とする半導体装置の製造方法。 - 前記エピタキシャル成長工程は、前記P型シリコン単結晶基板の直上に前記N型エピタキシャル層をエピタキシャル成長させることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記P型シリコン単結晶基板は、前記N型エピタキシャル層が形成された主表面とは反対側の主表面に多結晶シリコン層が形成されたものか、若しくは該P型シリコン単結晶基板中に酸素析出核を有するものとすることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記電気化学的エッチングは、少なくとも前記半導体素子を形成した半導体エピタキシャル層を覆う基板ホルダーに前記P型シリコン単結晶基板を保持した後、前記N型エピタキシャル層をエッチストップ層として、アルカリ電解質溶液に浸漬させて行うものとすることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体素子形成工程後、前記貼り合わせ工程前に、前記半導体素子上に電極配線を形成し、その後該電極配線が形成された側の表面に前記保持基板を貼り合わせることを特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体装置の製造方法。
- 前記保持基板は、前記貼り合わせ面から逆側の表面に達する電極を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記P型シリコン単結晶基板の除去工程は、該P型シリコン単結晶基板に研削・研磨・エッチングのうち少なくとも1つを行った後、前記電気化学的エッチングを行うものとすることを特徴とする請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法。
- 前記エピタキシャル成長工程は、前記N型エピタキシャル層の直上に、P型低抵抗層とP型高抵抗層を形成するものとすることを特徴とする請求項1ないし請求項7のいずれか1項に記載の半導体装置の製造方法。
- 前記エピタキシャル成長工程は、前記N型エピタキシャル層の直上に、N型低抵抗層とN型高抵抗層を形成するものとすることを特徴とする請求項1ないし請求項7のいずれか1項に記載の半導体装置の製造方法。
- 前記エピタキシャル成長工程は、前記N型エピタキシャル層の直上に、N型層と、該N型層中に部分的なP型低抵抗層を形成するものとすることを特徴とする請求項1ないし請求項7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178242A JP5029661B2 (ja) | 2009-07-30 | 2009-07-30 | 半導体装置の製造方法 |
PCT/JP2010/003994 WO2011013290A1 (ja) | 2009-07-30 | 2010-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178242A JP5029661B2 (ja) | 2009-07-30 | 2009-07-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035069A JP2011035069A (ja) | 2011-02-17 |
JP5029661B2 true JP5029661B2 (ja) | 2012-09-19 |
Family
ID=43528965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009178242A Active JP5029661B2 (ja) | 2009-07-30 | 2009-07-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5029661B2 (ja) |
WO (1) | WO2011013290A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2555244A1 (en) * | 2011-08-03 | 2013-02-06 | austriamicrosystems AG | A method of producing a photodiode device and a photodiode device comprising an etch stop layer |
KR101323001B1 (ko) * | 2012-02-29 | 2013-10-29 | 주식회사 엘지실트론 | 이미지 센서 및 이의 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645617A (ja) * | 1992-07-21 | 1994-02-18 | Oki Shisutetsuku Tokai:Kk | 単結晶薄膜部材の製造方法 |
JPH06151789A (ja) * | 1992-11-09 | 1994-05-31 | Canon Inc | 半導体基体の形成方法 |
JP3444009B2 (ja) * | 1995-03-20 | 2003-09-08 | 日産自動車株式会社 | シリコン半導体の異方性エッチング方法 |
JP2005150521A (ja) * | 2003-11-18 | 2005-06-09 | Canon Inc | 撮像装置およびその製造方法 |
JP4211696B2 (ja) * | 2004-06-30 | 2009-01-21 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP4940667B2 (ja) * | 2005-06-02 | 2012-05-30 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
JP2008311418A (ja) * | 2007-06-14 | 2008-12-25 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
-
2009
- 2009-07-30 JP JP2009178242A patent/JP5029661B2/ja active Active
-
2010
- 2010-06-16 WO PCT/JP2010/003994 patent/WO2011013290A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2011013290A1 (ja) | 2011-02-03 |
JP2011035069A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7915067B2 (en) | Backside illuminated image sensor with reduced dark current | |
TW200929535A (en) | Image sensor and method for manufacturing the same | |
TWI453905B (zh) | Manufacturing method of semiconductor device | |
CN108807436A (zh) | 半导体器件及其制造方法 | |
JP4610586B2 (ja) | 半導体素子の製造方法 | |
KR20150134543A (ko) | 소자 제조용 기판 및 반도체 소자 | |
KR20110063889A (ko) | 식각 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법 | |
US20120126096A1 (en) | Solid-state imaging device and manufacturing method of solid-state imaging device | |
JP5029661B2 (ja) | 半導体装置の製造方法 | |
US9831285B2 (en) | Photoelectric conversion apparatus and method of manufacturing the same | |
KR20100076522A (ko) | 후면 수광 이미지센서 및 그 제조방법 | |
CN103441132A (zh) | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 | |
JP2005268238A (ja) | 裏面照射型固体撮像装置及びその製造方法 | |
US11605665B2 (en) | Semiconductor apparatus and method for producing semiconductor apparatus | |
KR20100076525A (ko) | 후면 수광 이미지센서의 제조방법 | |
US9406717B2 (en) | Passivation of back-illuminated image sensor | |
US7846761B2 (en) | Image sensor and method for manufacturing the same | |
JP5386862B2 (ja) | 半導体装置の製造方法 | |
JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
WO2022133642A1 (zh) | 半导体结构的形成方法 | |
KR20100080210A (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
TWI450389B (zh) | 背照式照明影像感測器以及製造背照式照明影像感測器之方法 | |
JP5214329B2 (ja) | Uvセンサ及びその製造方法 | |
JP2015510275A (ja) | イメージセンサ及びその製造方法 | |
KR20120074859A (ko) | 실리콘 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5029661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |