JP5028543B2 - 発振回路 - Google Patents

Description

本発明は、圧電振動子の発振出力の増幅部が複数段のインバータを含み、発振起動初期には動作インバータ段数を多くし、起動成立後は動作インバータ段数を少なくする発振回路にかかわり、より詳しくは、発振起動初期における起動特性（発振動作の早期立ち上げ）を良好なものにしながら過剰能力に起因する異常発振の防止と消費電流の低減を図るとともに、起動成立後における低ノイズ化と動作安定性確保を図るための技術に関する。好ましい適用対象としては、携帯電話、自動検針機器、防犯・防災機器等があり、特には電池駆動機器の電池長寿命化に貢献するものである。

近年、電池寿命を長くするために間欠動作方式の発振回路では起動特性が重要視されている。ＩＣチップの回路システムにおいては、圧電振動子の小型化に伴って等価直列インピーダンスの定数が小さくなり、発振の起動特性が遅くなる傾向がある。これらの傾向は、スマートメータ化による遠隔監視、自動検針技術の分野や、防犯・防災センサに無線機を搭載したセキュリティシステム技術の分野で顕著である。

図１９は圧電振動子を用いた旧来方式の発振回路を示す。１０は圧電振動子、Ｃ１は第１の負荷容量、Ｃ２は第２の負荷容量、Ｉ_nvは増幅用のインバータ、Ｒ_F はインバータＩ_nvの入力側に適切な直流バイアス点を設定するための帰還抵抗である。この発振回路は、圧電振動子１０の発振出力の増幅部がインバータ１段で構成されている。図２０は利得−周波数特性を示す。

間欠動作に要求される高い起動特性を得るには充分に大きい駆動能力が必要である。発振回路の起動特性は、発振回路の負性抵抗に依存する。インバータの駆動能力を大きくすれば負性抵抗が大きくなり、起動特性が改善される（起動時間の短縮）。しかし、その反面で消費電流の増大を招くことから、電池寿命を長くする要求は満たせない。

図２１は従来の改善提案にかかわる発振回路を示す（特許文献１参照）。圧電振動子１０の両端にグランドＧＮＤとの間で容量素子Ｃ１，Ｃ２が接続されている。圧電振動子１０の両端間に帰還抵抗Ｒ_F と、３段のインバータ（Ｉ_V0，Ｉ_R1，Ｉ_R2）とが並列に接続されている。Ｉ_V0は１段目の常時接続のインバータ、Ｉ_R1は２段目の接続分離インバータ、Ｉ_R2は３段目の接続分離インバータである。２段目の接続分離インバータＩ_R1の入力端子と３段目の接続分離インバータＩ_R2の出力端子の間が切替えスイッチ２１で接続されている。切替えスイッチ２１を時間的に制御するためのタイマー回路１００が設けられ、２段のインバータＩ_T1，Ｉ_T2を介して切替えスイッチ２１のコントロール端子に接続されている。２段目の接続分離インバータＩ_R1と３段目の接続分離インバータＩ_R2の電源端子はスイッチングトランジスタＱｘを介して電源に接続されている。タイマー回路１００の出力はスイッチングトランジスタＱｘのゲートにも与えられるようになっている。ＯＵＴは発振出力端子である。２０は圧電振動子１０の発振出力の増幅部である。

発振起動初期においては、切替えスイッチ２１はオフ状態、スイッチングトランジスタＱｘはオン状態で、２段目の接続分離インバータＩ_R1と３段目の接続分離インバータＩ_R2は動作状態にあって、１段目の常時接続のインバータＩ_V0とともに３段インバータを形成している。

発振起動から所定の時間が経過すると、タイマー回路１００がタイムアップして切替え制御信号Ｓｃが出力され、２段のインバータＩ_T1，Ｉ_T2を介して切替えスイッチ２１がオン状態に切り替えられるとともに、スイッチングトランジスタＱｘがオフとされ、２段目の接続分離インバータＩ_R1と３段目の接続分離インバータＩ_R2は短絡によって経路から分離されるとともに不動作状態にされる。これにより、起動成立後には常時接続のインバータＩ_V0だけの１段インバータでの駆動に切り替えられる。

このように図２１の発振回路は、発振起動初期は高負性抵抗で起動特性の良い複数段のインバータで起動させ、起動成立後はインバータ１段動作に切り替えて、低ノイズでの発振を得るようにしている。

インバータ１段動作方式の図１９の発振回路の場合の利得は図２０に示すようにかなり低いのに対して、インバータ３段動作方式の図２１の発振回路の場合の利得は充分に大きなものとなる（図７の上側の特性曲線参照）。

近年、携帯電話の電池寿命を長くするためにＴＣＸＯ（温度補償型水晶発振器）の間欠動作が要求され、起動特性が重要視されている。間欠動作で省電力を図り、それでいて高い起動特性をもち立ち上げを早くすることにより、間欠動作の弱点を回避する。携帯電話などで使用する場合、発振回路を間欠動作仕様で設計しても起動が速いためにウェイトタイムをとる必要がなくて速いシステム起動ができ、電池寿命の延命にも貢献する。

特開２００４−２４２２４１号 特開昭６２−１０９４０６号

しかし、特許文献１では、３段のインバータ（Ｉ_V0，Ｉ_R1，Ｉ_R2）の駆動能力の大小関係についてはなんらの記述もなされていない。３つのインバータの駆動能力は互いに等しいと考えられるが、そうであれば次のような問題が生じる。それは、車載関係、人命に関わるような安全機器等の分野で著しい。

起動成立後においてはインバータ１段動作となるが、発振の安定性を保証するためには、そのインバータの駆動能力としてある程度大きなものを確保する必要がある。一般に次の条件を満たすことが目安とされている。それは、車載関係、人命に関わるような安全機器等では、発振回路の負性抵抗が、圧電振動子の規格における負性抵抗の１０倍以上であるようなインバータ駆動能力が求められるということである。その他の用途については、発振回路の負性抵抗が圧電振動子の規格の５倍以上であるようなインバータ駆動能力が求められる。

しかし、３つのインバータの駆動能力が互いに等しいと考えられる特許文献１の発振回路においては、起動成立後の安定性を保証する駆動能力を１段動作時のインバータＩ_V0にもたせるとなると、３段動作時の駆動能力が過剰なものとなってしまい、異常発振を引き起こして発振起動のトリガとして充分な効果が得られなくなる可能性がある。また、消費電流の増大も避けられない。

本発明は、このような事情に鑑みて創作したものであり、圧電振動子の発振出力の増幅部が複数段のインバータを含み、発振起動初期には動作インバータ段数を多くし、起動成立後は動作インバータ段数を少なくする発振回路において、発振起動初期における起動特性（発振動作の早期立ち上げ）を良好なものにしながら過剰能力に起因する異常発振の防止と消費電流の低減を図るとともに、起動成立後における低ノイズ化と動作安定性確保を図ることを目的としている。

本発明は、次のような手段を講じることにより上記の課題を解決する。

（１）図１を用いて説明する。圧電振動子１０に並列接続の増幅部２０については、複数段（奇数段）のインバータが直列に接続されたものであるとする。発振回路の発振起動初期と起動成立後とで動作するインバータの段数を切り替えるものとし、その切り替えの手段であるインバータ制御部３０を設ける。発振起動初期は起動特性（発振早期立ち上げ）を優先してＡのように動作インバータ段数を多くし、起動成立後はノイズ抑制を優先してＢのように動作インバータ段数を少なくする。ここまでは、その基本的考え方を従来と共有する。

本発明にあっては、増幅部２０を構成する複数段のインバータを２種類に分ける。１つは、発振回路の発振起動初期も起動成立後も動作するもので、なおかつ発振起動初期と起動成立後で能力が可変となるインバータである。これを能力可変インバータＩ_V とする。この能力可変インバータＩ_V は、発振起動初期の能力は低めに設定され（黒の塗りつぶし参照）、起動成立後の能力は高めに設定されるように構成されている。もう１つは、発振起動初期には動作する（Ａ参照）が、起動成立後は低ノイズ化のため不動作とする（Ｂ参照）ものである。これを接続分離インバータＩ_R とする（インバータ段数は全体で奇数段とする関係から一例としてＩ_R1，Ｉ_R2の２つを図示している）。以上の結果、増幅部２０は、発振起動初期においては接続分離インバータＩ_R と能力可変インバータＩ_V の直列接続となっている。接続分離インバータＩ_R の個数および能力可変インバータＩ_V の個数は任意である。接続分離インバータＩ_R と能力可変インバータＩ_V との接続の順位は任意であり、接続分離インバータＩ_R が増幅部２０の入力側に、能力可変インバータＩ_V が出力側に位置していてもよいし、あるいはその逆に、能力可変インバータＩ_V が入力側に、接続分離インバータＩ_R が出力側に位置していてもよい（図３参照）。さらには、能力可変インバータＩ_V が２つの接続分離インバータＩ_R の間に位置していてもよい。インバータ制御部３０は、発振起動初期はＡのように動作インバータ段数を多くし、起動成立後はＢのように動作インバータ段数を少なくするように、増幅部２０のインバータを制御するものとして構成されている。

本発明の考え方は、次のようなものである。発振起動初期には早期の立ち上がりを目指して動作インバータ段数を多くし、起動成立後はノイズ抑制のために動作インバータ段数を少なくする。起動成立後は動作インバータ段数が少ないことから動作安定性に懸念があるため、ある程度大きい能力のインバータで動作させたい。しかし、その能力の比較的大きい起動成立後動作のインバータを発振起動初期に他のインバータとともに動作させるときに比較的大きい能力そのままで動作させるとなると、インバータ群全体として過剰能力となってしまい、異常発振を招きかねない。そこで、起動成立後動作のインバータの能力を可変方式とする。これが能力可変インバータＩ_V である。

インバータ制御部３０は、発振起動初期において、接続分離インバータＩ_R と能力可変インバータＩ_V との双方を動作状態とするが、過剰能力とならないように、能力可変インバータＩ_V の能力を絞る。これにより、発振起動初期の接続分離インバータＩ_R と能力可変インバータＩ_V の協働によるインバータ能力を発振起動初期に適切な駆動能力に制御する。そのインバータ複数段動作をもって起動特性を良好なものにして発振動作の早期の立ち上げを実現するとともに、過剰能力に起因する異常発振を防止し、消費電流も低減することが可能になる。

インバータ制御部３０は、起動成立後においては、接続分離インバータＩ_R を切り離すとともに、能力可変インバータＩ_V の能力を増大させる。これにより、起動成立後におけるインバータ段数削減による低ノイズ化と動作安定性確保のための高いインバータ能力を実現することが可能になる。

なお、発振起動初期と起動成立後とを期間的に区別する方式に関しては、ここでは特に拘泥するものではない（好ましい１つの方式として振幅検出方式があるが、タイマー方式でもよい。詳しくは後述する）。

起動成立後動作の能力可変インバータＩ_V の構成については、所期の機能を発揮するものであればどのような構成であってもよい。代表例として、複数のインバータを並列接続し、そのうちの一部のインバータをオン／オフ制御する方式が考えられる。あるいは、インバータは１つとし、それに対する電源電流を制御することにより駆動能力を可変とする方式、その他の方式でもよい。

以上を要するに、本発明の発振回路は、
圧電振動子１０と、
圧電振動子１０に並列接続されて圧電振動子１０の発振出力を増幅するもので、互いに直列接続される複数段のインバータを含む増幅部２０と、
増幅部２０を構成する複数段のインバータの動作状態を制御するインバータ制御部３０とを備え、
増幅部２０を構成する複数段のインバータは、発振起動初期も起動成立後も動作し発振起動初期と起動成立後で能力が可変となる能力可変インバータＩ_V と、発振起動初期に動作し起動成立後は分離される接続分離インバータＩ_R の組み合わせで構成され、
インバータ制御部３０は、発振起動初期は接続分離インバータＩ_R と能力可変インバータＩ_V とを動作状態にするとともに能力可変インバータＩ_V の能力を低めに制御し、起動成立後は接続分離インバータＩ_R を分離するとともに能力可変インバータＩ_V の能力を高めに制御するように構成されている。

上記構成の本発明の発振回路においては、(1)発振起動初期における高い起動特性による発振動作の早期の立ち上げ、異常発振の防止、低消費電流と、(2)起動成立後における低ノイズ化、動作安定性確保とを矛盾なく成立させることが可能になる。

本発明によれば、接続分離インバータと能力可変インバータとの双方が動作状態となる発振起動初期において能力可変インバータの能力を絞るので、インバータ能力を適切レベルで発揮させて起動特性（発振動作の早期立ち上げ）を良好なものにしながら過剰能力に起因する異常発振の防止と消費電流の低減を図るとともに、低ノイズ化のため接続分離インバータを切り離す起動成立後においては能力可変インバータの能力を増大させるので、発振動作の安定性の確保も図ることができる。

図１は本発明の発振回路の基本的な構成を示す概念図である。 図２は本発明の実施の形態における発振回路の構成を示す概念図である。 図３Ａは本発明の実施の形態における複数段のインバータの第１の接続形態を示す図である。 図３Ｂは本発明の実施の形態における複数段のインバータの第２の接続形態を示す図である。 図３Ｃは本発明の実施の形態における複数段のインバータの第３の接続形態を示す図である。 図３Ｄは本発明の実施の形態における複数段のインバータの第４の接続形態を示す図である。 図４は本発明の実施の形態１における発振回路の構成を示すブロック回路図である。 図５Ａは本発明の実施の形態１における発振回路の発振起動初期の主要部の回路構成図である。 図５Ｂは本発明の実施の形態１における発振回路の起動成立後の主要部の回路構成図である。 図６は本発明の実施の形態１における発振回路の発振起動の波形図である。 図７は本発明の実施の形態１における発振回路の利得‐周波数特性図である。 図８は発明の実施の形態１における発振回路の位相ノイズ‐周波数特性図である。 図９は本発明の実施の形態２における発振回路の構成を示すブロック回路図である。 図１０は本発明の実施の形態３における発振回路の構成を示すブロック回路図である。 図１１は本発明の実施の形態３における発振回路の発振起動の波形図である。 図１２は本発明の実施の形態４における発振回路の構成を示すブロック回路図である。 図１３は本発明の実施の形態５における発振回路の構成を示すブロック回路図である。 図１４Ａは本発明の実施の形態５における発振回路の発振起動初期の主要部の回路構成図である。 図１４Ｂは本発明の実施の形態５における発振回路の起動成立後の主要部の回路構成図である。 図１５は本発明の実施の形態５における発振回路の利得‐周波数特性図である。 図１６は本発明の実施の形態６におけるインバータ制御部の構成を示す回路図である。 図１７は本発明の実施の形態６の変形としてＭＯＳＦＥＴで構成したダイオードの図である。 図１８は本発明の実施の形態７におけるインバータ制御部の構成を示す回路図である。 図１９は従来例の１段インバータの発振回路の回路図である。 図２０は従来例の１段インバータの発振回路の利得−周波数特性図である。 図２１は従来例のインバータ段数切替え可能な発振回路の回路図である。

上記（１）の本発明の発振回路は、以下のような実施の形態においてさらに有利に展開することが可能である。

（２）次にインバータ制御部３０が上記（１）の切り替えを実行するタイミングをどのようにするかについて検討する。すなわち、発振起動初期から起動成立後への変遷のタイミングをどのように捉えるかについてである。ちなみに、上記（１）ではそのタイミングについては特には拘泥するものではない。本項（２）では、そのタイミングを検討することでさらなる改善を目指している。これは、従来技術の場合にタイマー回路（図２１参照）の動作により所定時間カウント後に切り替えを行うゆえに生じていた問題をも解消するものである。従来技術の場合は、タイマー回路で所定の時間カウント後に切り替えを行うようにしているため、カウントの時間が長すぎるとインバータ複数段動作の時間が長くて消費電流が大きくなり、逆にカウントの時間が短すぎると発振起動のトリガが充分に与えられないという問題を有している。この問題をも解決するのが、本項（２）の振幅検出方式である。

図２を用いて説明する。発振回路が起動されると、時間経過とともに発振出力が増加する。すなわち、増幅部２０における信号（電圧や電流）の振幅が次第に増加する。この信号の振幅を検出し、検出振幅が所定の閾値に達したタイミングでインバータ状態を切り替えるものとする。すなわち、発振起動過程において次第に増大する増幅部２０の信号の振幅を検出してその検出振幅を判定することとし、そのための手段としてインバータ制御部３０に振幅検出部３１と切替えタイミング判定部３２とを設ける。

振幅検出部３１は、増幅部２０の信号のピーク値を検出するものとして構成されている。ここでは、振幅検出部３１が増幅部２０におけるどの部位の信号を検出するかは任意とする。増幅部２０の入力端子または出力端子とするほか増幅部２０の内部の任意箇所でもよい。

切替えタイミング判定部３２は、振幅検出部３１による増幅部２０の信号振幅が所定の閾値に達したときに切替え制御信号Ｓｃを生成し、これにより、発振起動初期から起動成立後の動作の切り替えを行う。すなわち、切替え制御信号Ｓｃは、増幅部２０に出力して動作インバータ段数を少なくする制御および能力可変インバータの駆動能力を切り替える制御を行う。切替えタイミング判定部３２における所定の閾値としては、発振回路の発振動作がほぼ安定化した状態に達したことを保証できる振幅相当値である。

以上を要するに、上記（１）の構成において、インバータ制御部３０は、増幅部２０における任意箇所の信号の振幅を検出する振幅検出部３１と、振幅検出部３１による検出振幅が所定の閾値に達したときにインバータ状態切り替えのトリガである切替え制御信号Ｓｃを生成出力する切替えタイミング判定部３２を含んでいるという態様である。

このように構成すれば、発振起動初期における発振立ち上がりの具体的状況を増幅部２０の信号の監視を通じて捕捉し、発振起動の実際の状況に応じた適切なタイミングで切替え制御信号Ｓｃを生成出力することになるので、インバータ状態切り替えのタイミングを最適化することが可能となる。その結果、発振起動のトリガを良好なものにしながら、インバータ複数段動作の時間が過大となることを防止して消費電流の増大を抑制することが可能になる。

（３）上記の（１），（２）において、増幅部２０における接続分離インバータＩ_R と能力可変インバータＩ_V の接続の形態については、図３Ａ〜図３Ｄに示すような接続形態がある（例示）。図３Ａ、図３Ｃは短絡方式であり、図３Ｂ、図３Ｄは経路切替え方式である。なお、図３Ａ、図３Ｂは能力可変インバータＩ_V が増幅部２０の出力側に位置するタイプであり、図３Ｃ、図３Ｄは能力可変インバータＩ_V が増幅部２０の入力側に位置するタイプである。

増幅部２０の入力端子と出力端子との間に接続分離インバータＩ_R を接続する状態と分離する状態とに切り替えるための切替えスイッチ２１を設けるものとする。この切替えスイッチ２１は、インバータ制御部３０からの切替え制御信号Ｓｃによって制御される。発振起動初期における切替えスイッチ２１の第１の状態では、接続分離インバータＩ_R が能力可変インバータＩ_V とともに増幅部２０の入力端子と出力端子との間に接続され、しかも接続分離インバータＩ_R と能力可変インバータＩ_V とは直列接続になっている。また、起動成立後における切替えスイッチ２１の第２の状態では、接続分離インバータＩ_R が増幅部２０の入力端子と出力端子との間から分離され、能力可変インバータＩ_V のみが接続された状態となる。インバータ制御部３０は、このように接続分離インバータＩ_R と能力可変インバータＩ_V とを制御する。

（４）上記の（１）〜（３）において、接続分離インバータＩ_R は、増幅部２０から分離された状態では機能しないものであるので、インバータ制御部３０からの切替え制御信号Ｓｃによって接続分離インバータＩ_R の動作を停止するように構成するのがよい。図３Ａ〜図３Ｄにおいて接続分離インバータＩ_R を示すシンボル図の下側に入る矢印が動作停止の制御を示している。このように構成すれば、無駄な電力消費を防止することが可能となる。

以下、上記の（１）〜（４）項の具体例を実施の形態１として説明する。

（実施の形態１）
図４は本発明の実施の形態１における発振回路の構成を示すブロック回路図、図５Ａは発振起動初期の主要部の回路構成図、図５Ｂは起動成立後の主要部の回路構成図である。図において、１０は水晶振動子等の圧電振動子、２０は複数段のインバータ（Ｉ_R1，Ｉ_R2，Ｉ_V ）を含み圧電振動子１０の発振出力を増幅する増幅部、３０は増幅部２０におけるインバータを制御するインバータ制御部である。本実施の形態では、インバータ制御部３０は振幅検出部３１と切替えタイミング判定部３２とで構成されている。

圧電振動子１０の両端には特定電位（グランドＧＮＤなど）の端子との間で第１の負荷容量Ｃ１と第２の負荷容量Ｃ２が接続されている。増幅部２０は、１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2と３段目の能力可変インバータＩ_V と、帰還抵抗Ｒ_F と、切替えスイッチ２１と、切替え制御用インバータＩｃを含んでいる。帰還抵抗Ｒ_F は圧電振動子１０の両端間に接続されている。１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2と３段目の能力可変インバータＩ_V とは直列に接続されている。１段目の接続分離インバータＩ_R1の入力端子は圧電振動子１０の一端に接続され、３段目の能力可変インバータＩ_V の出力端子は圧電振動子１０の他端に接続されている。３段目の能力可変インバータＩ_V は、第１のインバータＩ_V1と第２のインバータＩ_V2との並列接続で構成されている。２段目の接続分離インバータＩ_R2と３段目の能力可変インバータＩ_V の接続点と圧電振動子１０の一端とは２つの経路で結ばれ、そのうちの第１の経路には１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2との直列回路が形成され、第２の経路には切替えスイッチ２１が挿入されている。切替えスイッチ２１はトランスミッションゲートで構成され、インバータ制御部３０からの切替え制御信号Ｓｃおよび切替え制御用インバータＩｃによるその反転信号／Ｓｃによってオン／オフ制御されるようになっている。切替えスイッチ２１がオフのときは１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2と３段目の能力可変インバータＩ_V とが増幅部２０の３段インバータとして機能し、切替えスイッチ２１がオンのときは１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2とが短絡されて分離され、３段目の能力可変インバータＩ_V のみが増幅部２０の１段インバータとして機能するように構成されている。

１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2はトライステート型インバータで構成されている。インバータ制御部３０からの切替え制御信号Ｓｃは１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2のコントロール端子に印加されるようになっており、切替え制御信号Ｓｃが"Ｈ"レベルのときは１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2は通常のインバータとして動作し、切替え制御信号Ｓｃが"Ｌ"レベルのときはハイインピーダンス状態（電気的絶縁状態）になり、不動作状態に制御される。

３段目の能力可変インバータＩ_V のうちの第２のインバータＩ_V2もトライステート型インバータで構成され、インバータ制御部３０からの切替え制御信号Ｓｃの切替え制御用インバータＩｃによる反転信号／Ｓｃによってオン／オフ制御されるようになっている。切替え制御信号Ｓｃが"Ｈ"レベルのとき、第２のインバータＩ_V2は切替え制御用インバータＩｃで反転された"Ｌ"レベルが印加されて不動作状態となり、逆に、切替え制御信号Ｓｃが"Ｌ"レベルのときは第２のインバータＩ_V2は動作状態となる。

インバータ制御部３０は次のように構成されている。増幅部２０の信号振幅がゼロないし微弱の初期状態では切替えタイミング判定部３２からの切替え制御信号Ｓｃは"Ｈ"レベルであるが、発振起動に伴って増幅部２０の信号振幅が増加して所定の閾値に達すると起動成立となり、切替え制御信号Ｓｃは"Ｌ"レベルに反転する。切替えタイミング判定部３２における所定の閾値としては、発振回路の発振動作がほぼ安定化した状態に達したことを保証できる振幅相当値である。発振起動初期の"Ｈ"レベルの切替え制御信号Ｓｃは、切替えスイッチ２１をオフに制御し、３段目の能力可変インバータＩ_V の第２のインバータＩ_V2を不動作状態に制御する。また、起動成立後の"Ｌ"レベルの切替え制御信号Ｓｃは、切替えスイッチ２１をオンに制御して動作インバータ段数を少なくする制御し、第２のインバータＩ_V2を動作状態に制御する。

次に、上記のように構成された本実施の形態の発振回路の動作を説明する。いま、停止状態にあった発振回路を起動したとする。インバータ制御部３０は、発振起動初期の動作として"Ｈ"レベルの切替え制御信号Ｓｃを出力する。この"Ｈ"レベルの切替え制御信号Ｓｃにより、１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2は動作状態とされるとともに、切替え制御用インバータＩｃの反転動作による"Ｌ"レベル信号で３段目の能力可変インバータＩ_V における第２のインバータＩ_V2は不動作状態に制御される。同時に、トランスミッションゲートからなる切替えスイッチ２１はオフ状態となり、１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2は接続状態となる。すなわち、増幅部２０は、接続分離インバータＩ_R1，Ｉ_R2と３段目第１のインバータＩ_V1との３段インバータで動作する状態に設定される（３段目第２のインバータＩ_V2は不動作状態）。この状態が図５Ａに示される。これにより、発振の起動が開始される。この発振起動初期においては、３段インバータとして動作するので発振の起動が速いものとなるが、３段目では第２のインバータＩ_V2を不動作とするので３段動作の能力過剰による異常発振を防止する。

次いで起動成立後において、インバータ制御部３０は切替え制御信号Ｓｃを"Ｈ"レベルから"Ｌ"レベルへと切り替える。これにより、切替えスイッチ２１がオンとなり、短絡により１段目と２段目の接続分離インバータＩ_R1，Ｉ_R2が分離されるとともに不動作状態に制御され、さらに３段目第２のインバータＩ_V2が動作状態に切り替えられる。すなわち、増幅部２０は、第１のインバータＩ_V1と第２のインバータＩ_V2の並列接続からなる３段目の能力可変インバータＩ_V １段のみで動作する状態に切り替え設定される。この状態が図５Ｂに示される。

起動成立後においてもし、３段目第１のインバータＩ_V1だけ動作させるのであれば、３段目の能力可変インバータＩ_V の駆動能力は安定な発振を実現する上では足りない（前述したように、圧電振動子規格における負性抵抗の１０倍〜５倍以上相当が必要とされる）。そこで、３段目第２のインバータＩ_V2をオンさせ、第１のインバータＩ_V1と第２のインバータＩ_V2の両方で動作させることとし、駆動能力を高めるようにしている。

別の角度からみると、次のように言える。もし３段目のインバータを２つの並列ではなく単一で能力固定のインバータとなし、その能力固定のインバータに起動成立後の安定性を保証する大きい駆動能力をもたせるとなると、発振起動初期の３段動作時の駆動能力が過剰なものとなって、異常発振を引き起こすとともに消費電流を不必要に増大させてしまう。そこで、３段目のインバータを能力可変インバータに構成し、起動成立後はフルの能力を発揮させるが、発振起動初期では能力を絞り込んで、異常発振と過剰な消費電流を防止している。

このように発振起動初期においては、増幅部２０が３段インバータで動作するため、インバータ全体としての駆動能力が大きく、起動の立ち上がりが早期で起動特性が良好なものとなる。ちなみに、本実施の形態によれば、発振起動期間は図６に示すように約４００μｓとなり（一例）、図１９の従来のインバータ１段回路での発振起動初期間が数ｍｓであったのに対して起動特性が大幅に改善されている。

併せて、発振起動初期には、３段目第２のインバータＩ_V2を不動作状態にして３段目の能力可変インバータＩ_V の能力を低めに設定するので、異常発振を防止する。発振回路のループ利得が図７の下側の特性曲線で示すように、図２１の発振回路（図７の上側の特性曲線）よりも下げられているため、異常発振を確実に防止することができる。

消費電流については一例であるが、インバータ３段動作時において、能力可変インバータＩ_V の能力を絞らない状態（図２１相当）での消費電流が１．０２ｍＡであったのに対して、能力可変インバータＩ_V の能力を絞った状態での消費電流として０．７５ｍＡを得ることができ（一例）、大幅な削減が認められた。

さらに、起動成立後においては、動作インバータ段数は１段であって少ないので、ノイズ抑制の効果が高い（図８参照）。動作インバータ段数が少ないけれども、並列接続の第１のインバータＩ_V1と第２のインバータＩ_V2の大きい能力のインバータで動作させるので、動作の安定性がよい。

動作の安定性を確保する上において、第１のインバータＩ_V1と第２のインバータＩ_V2の並列接続からなる３段目の能力可変インバータＩ_V の駆動能力を次の条件で確保することが好ましい。それは、発振回路の負性抵抗が、車載関係、人命に関わるような安全機器等では圧電振動子の規格における負性抵抗の１０倍以上となり、その他の用途については規格の５倍以上となるような条件である（一例）。

３段目第１のインバータＩ_V1の駆動能力および３段目第２のインバータＩ_V2の駆動能力を、上記の条件を満たすように設定するものとする。これにより、発振起動初期における異常発振の防止と低消費電流および起動成立後における低ノイズ（図８参照）と動作安定性確保とを矛盾なく達成することができる。

以上のように、本実施の形態によれば、発振起動初期と起動成立後で増幅部２０の動作するインバータ段数および３段目の能力可変インバータＩ_V の駆動能力を切替え可能とし、その切替えを制御するインバータ制御部３０を備えたことにより、発振起動初期には良好な起動特性で異常発振の危険性を抑え低消費電力にし、起動成立後は低ノイズで安定な発振回路を実現することができる。なお、インバータ制御部３０を振幅検出部３１と切替えタイミング判定部３２で構成することに代えて、タイマー回路として構成してもよきものとする。

（５）上記（２）の構成における振幅検出部３１が増幅部２０のどこの箇所の信号振幅を検出するかについて検討する。ここでは、増幅部２０の出力信号の振幅を検出するものとして振幅検出部３１を構成するものとする。これによれば、さらに次のような利点がある。すなわち、圧電振動子１０の微小振幅の信号が増幅部２０の複数段のインバータによって増幅された後の充分に増幅された信号振幅を検出するため、圧電振動子１０の微小振幅を検出する場合に比べて検出の精度が高く、その分、インバータ段数および駆動能力を切り替えるタイミングを早くすることが可能となる。この態様は、切り替えタイミングのスピードを重視するモードに適している。

本項（５）の具体例を実施の形態２として以下に説明する。

（実施の形態２）
図９は本発明の実施の形態２における発振回路の構成を示すブロック回路図である。本実施の形態の発振回路は、インバータ制御部３０における振幅検出部３１が増幅部２０のどこの箇所の信号振幅を検出するかについての実施の形態１の特例である。本実施の形態２では、振幅検出部３１の入力端子は増幅部２０の出力端子に接続され、振幅検出部３１は増幅部２０の出力信号の振幅を検出するものとして構成されている（※１参照）。その他の構成については、実施の形態１の場合の図４と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

本実施の形態においては、増幅部２０の出力信号は、圧電振動子１０が出力する微弱な信号振幅が複数段のインバータの大きな利得で増幅されて出力される。振幅検出部３１は、この大きく増幅された増幅部２０の出力信号を入力し、その振幅を検出する。図６には、圧電振動子１０の微弱な出力信号である増幅部２０の入力信号の波形Ｗ１と、それが充分に増幅された増幅部２０の出力信号の波形Ｗ２とが示されている。圧電振動子１０の出力信号波形Ｗ１が微弱であっても、増幅部２０の出力信号波形Ｗ２は充分に大きいので、早期のうちに切替えタイミングを判定して切替え制御信号Ｓｃを出力させることができる。発振起動初期では増幅部２０が３段インバータで動作することから得られる利得は異常発振を招きかねないほどの大きさになるものの、切替えタイミングを早期として不安定な期間をなるべく短くしているので、異常発振を確実に防止し、安定な発振動作を実現できる。なお、切り替え後は振幅が一旦小さくなって起動成立後の発振安定化に必要な時間が長くなる傾向があるが、その時間は従来の数ｍｓよりも大幅に改善できており、起動特性には問題は生じない。

以上のように、本実施の形態によれば、振幅検出部３１が検出する増幅部２０の信号を増幅部２０の出力信号とすることで、起動特性は良好なまま、複数段のインバータでの不安定な動作期間を短くし、より安定な発振動作を実現することができる。

（６）ここでは、上記（２）の構成における振幅検出部３１が増幅部２０の入力信号の振幅を検出するものとして構成するものとする。これによれば、さらに次のような利点がある。すなわち、圧電振動子１０の出力振幅の検出をもって切り替えタイミングを判定することになる。これは圧電振動子１０が充分に励振されその振幅が充分に大きくなった状態での判定である。したがって、切り替えタイミングが早い（５）の場合に認められることがある、切り替え後は能力可変インバータＩ_V のみの駆動ゆえに振幅が小さくなりやすく、発振が安定するまでの時間が長くなってしまうという欠点を補い、切り替え後は能力可変インバータＩ_V のみの駆動ではあっても振幅が小さくならずにすみ、発振が安定するまでの時間を短くすることが可能となる（図１１参照）。この態様は、発振安定のスピードを重視するモードに適している。

本項（６）の具体例を実施の形態３として以下に説明する。

（実施の形態３）
図１０は本発明の実施の形態３における発振回路の構成を示すブロック回路図である。本実施の形態の発振回路は、インバータ制御部３０における振幅検出部３１が増幅部２０のどこの箇所の信号振幅を検出するかについての実施の形態１の特例である。本実施の形態３では、振幅検出部３１の入力端子は増幅部２０の入力端子に接続され、振幅検出部３１は増幅部２０の入力信号の振幅を検出するものとして構成されている（※２参照）。その他の構成については、実施の形態１の場合の図４と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

本実施の形態においては、増幅部２０の入力信号は圧電振動子１０の出力信号である。振幅検出部３１が検出した圧電振動子１０の出力信号の振幅が所定の閾値に達するのをまって切替えタイミング判定部３２が切替え制御信号Ｓｃを出力する。これはすなわち、図１１に示すように圧電振動子１０の出力信号の振幅が充分に大きくなった状態での判定ということになる。すなわち、切替え制御信号Ｓｃを出力するタイミングでは圧電振動子１０の出力信号の振幅が充分に大きくなっており、３段目の能力可変インバータＩ_V １段のみの動作に切り替っても、図６のように振幅が再び小さくなってしまうといったことにはならず、発振安定までの時間を短いものにすることができる。

以上のように、本実施の形態によれば、振幅検出部３１が検出する増幅部２０の信号を増幅部２０の入力信号とすることで、発振安定までの時間を短くすることができる。

（７）上記（１）〜（６）の構成において、異常発振の防止をより確実なものとするために、増幅部２０におけるインバータに、発振周波数を制限するためのフィルタ回路Ｆを付加することが挙げられる（図１２参照）。増幅部２０を複数段のインバータで動作させるとすると、負性抵抗が増大し、起動特性が向上する反面、異常発振を起こす可能性が高まる。異常発振すると、発振起動のトリガとして充分な効果が得られなくなる。インバータにフィルタ回路Ｆを付加しておけば、発振回路のループ利得のピークが所定の周波数において実現され、その周波数で圧電振動子１０を発振するようにできる。なお、フィルタ回路Ｆはすべてのインバータに付加するのが好ましいが、一部のインバータに付加するだけでもよい。すべてのインバータに付加すれば、最も大きな効果が得られる。

これは要するに、上記（１）〜（６）の構成において、増幅部２０は、少なくともその１つのインバータが発振周波数を制限するためのフィルタ回路Ｆを付加しているということである。このように構成すれば、フィルタ回路Ｆによって発振回路のループ利得を所定の周波数領域でのみピークにし、増幅部２０が複数段のインバータで動作するときの利得を抑え、これにより、異常発振を防止し、発振起動特性および発振安定性を向上することが可能となる。

本項（７）の具体例を実施の形態４として以下に説明する。

（実施の形態４）
図１２は本発明の実施の形態４における発振回路の構成を示すブロック回路図である。本実施の形態では、実施の形態３の発振回路にさらに、増幅部２０の１段目の接続分離インバータＩ_R1、２段目の接続分離インバータＩ_R2、３段目の能力可変インバータＩ_V にそれぞれフィルタ回路Ｆを具備した構成となっている。フィルタ回路Ｆは、所定の周波数でのみ発振回路のループ利得がピークとなるようなバンドパスフィルタ、またはオーバートーン（基本波の数倍の振動モード）での発振を抑えるような高次周波数の利得を下げるローパスフィルタで構成することが好ましい。

本実施の形態においては、増幅部２０の複数段のインバータ（Ｉ_R1，Ｉ_R2，Ｉ_V ）がそれぞれフィルタ回路Ｆを備えているので、発振起動初期において、発振回路のループ利得が所定の周波数でのみピークとなり、圧電振動子１０の所定の周波数でのみ発振するようにできる。

以上のように、本実施の形態によれば、増幅部２０の複数段のインバータ（Ｉ_R1，Ｉ_R2，Ｉ_V ）がそれぞれフィルタ回路Ｆを備えることにより、異常発振が抑えられ、発振起動特性および発振安定性を向上した発振回路を実現することができる。特に、すべてのインバータ（Ｉ_R1，Ｉ_R2，Ｉ_V ）にフィルタ回路Ｆを具備しているので、フィルタの効果が最も大きく得られる。ただし、一部のインバータだけにフィルタ回路Ｆが備えられている場合でも、効果は低いが同様の効果が得られる。少なくとも１つのインバータにフィルタ回路Ｆを具備しておけばよい。

なお、実施の形態１〜３に本実施の形態４の構成を適用してもよいことはいうまでもない。

（８）上記（７）の構成におけるフィルタ回路Ｆの好ましい構成として、次のようなものを挙げることができる。それは、ローパスフィルタとハイパスフィルタの組み合わせからなるバンドパスフィルタ方式のものである。ローパスフィルタは、インバータの電源端子に接続された電流制限用トランジスタと、インバータの出力端子に接続された容量素子または寄生容量で構成するものとする。ハイパスフィルタは、インバータの入力端子に接続されたＤＣカットの容量素子と、インバータの入力端子と出力端子との間に接続された帰還抵抗で構成するものとする。

このように構成すれば、複数段のインバータで動作するときの低周波、高周波の利得抑制の効果が高く、異常発振を抑えての発振起動特性および発振安定性の向上を確実化することが可能となる。

本項（８）の具体例を実施の形態５として以下に説明する。

（実施の形態５）
図１３は本発明の実施の形態５における発振回路の構成を示すブロック回路図である。本実施の形態では、実施の形態４のフィルタ回路Ｆを具体的に以下に記述するように構成している。

増幅部２０における１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2の電源端子に電流制限用トランジスタＱが接続され、この電流制限用トランジスタＱのゲートに定電圧源２２が接続されている。また、１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2の出力端子とグランドＧＮＤとの間に容量素子Ｃｇが接続されている。これら定電圧源２２と電流制限用トランジスタＱと容量素子Ｃｇによってローパスフィルタ回路が形成されている。

また、１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2の入力端子側にＤＣカットの容量素子Ｃｃが接続され、１段目の接続分離インバータＩ_R1と２段目の接続分離インバータＩ_R2の入力端子と出力端子の間に帰還抵抗Ｒ_B が接続されている。これらＤＣカットの容量素子Ｃｃと帰還抵抗Ｒ_B によってハイパスフィルタ回路が形成されている。

３段目の能力可変インバータＩ_V にも、その入力端子側にＤＣカットの容量素子Ｃｃが接続され、入力端子と出力端子の間に帰還抵抗Ｒ_B が接続されている。

また、増幅部２０の入出力端子間の帰還抵抗Ｒ_F に帰還抵抗切替えスイッチ２３が直列に接続されている。この帰還抵抗切替えスイッチ２３は、切替えタイミング判定部３２からの切替え制御信号Ｓｃによってオン／オフ制御されるようになっている。オン／オフ制御の態様は、帰還抵抗切替えスイッチ２３と切替えスイッチ２１とでは逆論理となっている。帰還抵抗切替えスイッチ２３はトランスミッションゲートで構成されている。

切替えスイッチ２１の一端は、３段目の能力可変インバータＩ_V におけるハイパスフィルタ回路の帰還抵抗Ｒ_B とＤＣカットの容量素子Ｃｃとの接続点に接続されている。これは、起動成立後において、帰還抵抗切替えスイッチ２３をオフにし、切替えスイッチ２１をオンにしたときに、帰還抵抗Ｒ_F に代えて３段目の能力可変インバータＩ_V における帰還抵抗Ｒ_B を機能させるためであり、また、ＤＣカットの容量素子Ｃｃが帰還回路に入らないように工夫したものである（図１４Ｂ参照）。

次に、上記のように構成された本実施の形態の発振回路の動作を説明する。

発振起動初期においては、図１４Ａに示すように、"Ｈ"レベルの切替え制御信号Ｓｃにより、切替えスイッチ２１はオフで、帰還抵抗切替えスイッチ２３はオンとなっている。切替えスイッチ２１がオフであるので、１段目の接続分離インバータＩ_R1および２段目の接続分離インバータＩ_R2は３段目の能力可変インバータＩ_V （第２のインバータＩ_V2は不動作状態）とともに動作状態となり、ローパスフィルタおよびハイパスフィルタが作用する。また、帰還抵抗切替えスイッチ２３がオンであるので、帰還抵抗Ｒ_F も作用する。

発振起動初期では３段インバータ動作で大きな負性抵抗が得られ、発振起動特性が良好である反面、異常発振の可能性が残る。しかし、ハイパスフィルタとローパスフィルタからなるバンドパスフィルタを作用させているので、図１５に示すように圧電振動子の共振周波数（実施の形態では２８．８ＭＨｚ）に対して低周波と高周波の利得を抑えて、所定の周波数領域でのみ発振回路のループ利得がピークとなるように制御できる。すなわち、圧電振動子１０を所定の周波数領域でのみ発振させることができる。

起動成立後においては、図１４Ｂに示すように、切替え制御信号Ｓｃが"Ｌ"レベルに反転し帰還抵抗切替えスイッチ２３がオフして帰還抵抗Ｒ_F は切り離されるが、切替えスイッチ２１がオンして１段目の接続分離インバータＩ_R1および２段目の接続分離インバータＩ_R2が切り離されるとともに、３段目第２のインバータＩ_V2が動作状態に切り替えられ、さらに３段目の能力可変インバータＩ_V の帰還抵抗Ｒ_B が帰還抵抗Ｒ_F に代わって有効となる。

以上のように、本実施の形態によれば、増幅部２０におけるインバータにローパスフィルタとハイパスフィルタの組み合わせからなるバンドパスフィルタを付加してあるので、複数段のインバータで動作するときの低周波、高周波の利得抑制の効果を高め、異常発振の防止効果を向上させることができる。

なお、容量素子Ｃｇの代わりに寄生容量を用いてもよい。

（９）上記（１）〜（８）の構成において、増幅部２０の信号を入力しその振幅を検出する振幅検出部３１と、その検出振幅が所定の閾値に達するかを判定する切替えタイミング判定部３２とから構成されるインバータ制御部３０について、その好ましい態様の一例を実施の形態６として以下に説明する。

（実施の形態６）
図１６は本発明の実施の形態６におけるインバータ制御部３０の構成を示す回路図である。インバータ制御部３０における切替えタイミング判定部３２が、第１の入力経路Ｌ１と第２の入力経路Ｌ２をもつコンパレータ３４と、このコンパレータ３４の第２の入力経路Ｌ２に接続された基準値回路３５とを有している。コンパレータ３４の第１の入力経路Ｌ１には振幅検出部３１が接続されている。振幅検出部３１は、整流用のダイオードＤ１と充放電用の容量素子Ｃ１２および放電用の抵抗素子Ｒ１３で構成されるピーク値検波回路３３を含んでいる。振幅検出部３１においては、増幅部２０との接続部にＤＣカットの容量素子Ｃ１１と、一方を電源端子に接続された抵抗素子Ｒ１１と、一方をグランドに接続された抵抗素子Ｒ１２とを有し、両抵抗素子Ｒ１１，Ｒ１２の接続点にダイオードＤ１のアノードが接続されている。ダイオードＤ１のカソードはコンパレータ３４の反転入力端子（−）に接続され、さらにグランドとの間に容量素子Ｃ１２と抵抗素子Ｒ１３が接続されている。

コンパレータ３４の第２の入力経路Ｌ２に接続された基準値回路３５は、一方を電源端子に接続された抵抗素子Ｒ２１と、一方をグランドに接続された抵抗素子Ｒ２２と、両抵抗素子Ｒ２１，Ｒ２２の接続点にアノードが接続されたダイオードＤ２と、ダイオードＤ２のカソードおよびコンパレータ３４の非反転入力端子（＋）とグランドとの間に接続された抵抗素子Ｒ２３とで構成されている。振幅検出部３１における抵抗素子Ｒ１１，Ｒ１２と基準値回路３５における抵抗素子Ｒ２１，Ｒ２２とは同特性であり、ピーク値検波回路３３におけるダイオードＤ１と抵抗素子Ｒ１３はそれぞれ基準値回路３５におけるダイオードＤ２と抵抗素子Ｒ２３と同特性である。このように同特性の素子を用いるのは、ばらつきの影響を緩和して判定精度を高めるためである。

次に、動作を説明する。振幅検出部３１に入力されてきた増幅部２０の信号は容量素子Ｃ１１によりＤＣカットされ、さらに、抵抗素子Ｒ１１と抵抗素子Ｒ１２の抵抗比で生成されるＤＣ電圧を中心とした振幅の正弦波信号に変換される。ダイオードＤ１への入力電圧が（容量素子Ｃ１２の充電電圧＋ダイオードＤ１の順方向電圧）を上回ったときはダイオードＤ１に順方向電流が流れて容量素子Ｃ１２に充電が行われる。ダイオードＤ１への入力電圧が（容量素子Ｃ１２の充電電圧＋ダイオードＤ１の順方向電圧）と等しくなるとダイオードＤ１がオフし、入力信号（増幅部２０の信号）のピーク値が検出される。以降は容量素子Ｃ１２の電荷が抵抗素子Ｒ１３を介して放電される。なお、容量素子Ｃ１２と抵抗素子Ｒ１３による時定数は発振周波数の周期よりも大きくすることが望ましい。

コンパレータ３４の反転入力端子（−）は増幅部２０の信号のピーク値を入力としているので、増幅部２０の信号振幅に追従して電位が変化する。コンパレータ３４の非反転入力端子（＋）は一定の電位を入力としている。発振起動に伴って増幅部２０の信号振幅が増大し、反転入力端子（−）の電圧が非反転入力端子（＋）の電圧に達すると、コンパレータ３４はそれまでの"Ｈ"レベルから反転して"Ｌ"レベルの切替え制御信号Ｓｃを出力する。この切替え制御信号Ｓｃはロウアクティブである。

ここで、プロセス条件、温度条件、電圧条件などの影響によりダイオードＤ１の順方向電圧、容量素子Ｃ１２の静電容量、抵抗素子Ｒ１３の抵抗値がばらつくと、第１の入力経路Ｌ１と第２の入力経路Ｌ２とで電圧降下にもばらつきが生じ、コンパレータ３４が切替え制御信号Ｓｃを出力すべき所定のタイミングの精度が落ちる可能性がある。そこで、本実施の形態では、このばらつきを緩和するために、コンパレータ３４の第２の入力経路Ｌ２の基準値回路３５を、第１の入力経路Ｌ１のピーク値検波回路３３におけるのと同特性のダイオードＤ２、抵抗素子Ｒ２３を備えたものに構成している。その結果、電圧降下量のばらつきが抑えられ、切替え制御信号Ｓｃの論理反転のタイミングばらつきを抑えることができる。

なお、ダイオードＤ１，Ｄ２については、図１７に示すようにゲートがドレインに接続されたダイオード構造のＭＯＳＦＥＴで構成してもよい。また、コンパレータ３４はハイアクティブに構成してもよい。

本実施の形態６の構成は、実施の形態１〜５の発振回路に適用可能である。

以上を要するに、上記（１）〜（８）の構成において、インバータ制御部３０は、その切替えタイミング判定部３２が、第１の入力経路Ｌ１と第２の入力経路Ｌ２をもつコンパレータ３４と、このコンパレータ３４の第２の入力経路Ｌ２に接続された基準値回路３５とを有し、コンパレータ３４の第１の入力経路Ｌ１に接続された振幅検出部３１は、整流用のダイオードＤ１と充放電用の容量素子Ｃ１２および放電用の抵抗素子Ｒ１３で構成されるピーク値検波回路３３を含み、基準値回路３５は、ピーク値検波回路３３と同特性のダイオードＤ２と抵抗素子Ｒ２３を含んでいるという態様である。

このように構成すれば、コンパレータ３４の第１の入力経路Ｌ１のピーク値検波回路３３での電圧降下と第２の入力経路Ｌ２の基準値回路３５での電圧降下のばらつきを軽減し、切替え制御信号Ｓｃの論理が反転するタイミングのばらつきを抑えることが可能となる。

（１０）上記（９）の構成において、基準値回路３５には、さらにピーク値検波回路３３と同特性の容量素子を含んでいるという態様がある。そのピーク値検波回路３３の好ましい態様の一例を実施の形態７として以下に説明する。

（実施の形態７）
図１８は本発明の実施の形態７におけるインバータ制御部３０の構成を示す回路図である。本実施の形態においては、実施の形態６の基準値回路３５においてさらにピーク値検波回路３３の容量素子Ｃ１２と同特性の容量素子Ｃ２２をダイオードＤ２とグランドＧＮＤとの間に接続している。その他の構成については、実施の形態６の場合の図１６と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

基準値回路３５にピーク値検波回路３３と同特性の容量素子Ｃ２２を備えることで、第２の入力経路Ｌ２を第１の入力経路Ｌ１と等価な構成にすることができ、コンパレータ３４の反転入力端子（−）と非反転入力端子（＋）の電位差のばらつきをさらに軽減し、切替え制御信号Ｓｃの論理反転のタイミングのばらつきをさらに高精度なものにすることができる。

なお、上記の実施の形態１〜７はあくまで好適適用例に過ぎず、本発明の趣旨を逸脱しない範囲で施す様々な改変も本発明の範囲内に含まれることはいうまでもない。

本発明の発振回路は、良好な起動特性（発振動作の早期立ち上げ）、異常発振防止、低消費電流、低ノイズ化、発振動作の動作安定性確保を実現するものであり、携帯電話、自動検針機器、防犯・防災機器等、電池駆動機器の電池長寿命化などに有用である。

１０ 圧電振動子
２０ 増幅部
２１ 切替えスイッチ
２２ 定電圧源
２３ 帰還抵抗切替えスイッチ
３０ インバータ制御部
３１ 振幅検出部
３２ 切替えタイミング判定部
３３ ピーク値検波回路
３４ コンパレータ
３５ 基準値回路
Ｃ１ 第１の負荷容量
Ｃ２ 第２の負荷容量
Ｃ１２，Ｃ２２ 充放電用の容量素子
Ｃｃ ＤＣカットの容量素子
Ｄ１，Ｄ２ 整流用のダイオード
Ｆ フィルタ回路
Ｉｃ 切替え制御用インバータ
Ｉ_R1，Ｉ_R2 接続分離インバータ
Ｉ_V 能力可変インバータ
Ｉ_V1 ３段目第１のインバータ
Ｉ_V2 ３段目第２のインバータ
Ｑ 電流制御用トランジスタ
Ｒ_B 帰還抵抗
Ｒ_F 帰還抵抗
Ｒ１３，Ｒ２３ 放電用の抵抗素子
Ｓｃ 切替え制御信号

Claims (10)

1. 圧電振動子と、
   前記圧電振動子に並列接続されて前記圧電振動子の発振出力を増幅するもので、互いに直列接続される複数段のインバータを含む増幅部と、
   前記増幅部を構成する複数段のインバータの動作状態を制御するインバータ制御部とを備え、
   前記増幅部を構成する複数段のインバータは、発振起動初期も起動成立後も動作し発振起動初期と起動成立後で能力が可変となる能力可変インバータと、発振起動初期に動作し起動成立後は分離される接続分離インバータの組み合わせで構成され、
   前記インバータ制御部は、発振起動初期は前記接続分離インバータと前記能力可変インバータとを動作状態にするとともに前記能力可変インバータの能力を低めに制御し、起動成立後は前記接続分離インバータを分離するとともに前記能力可変インバータの能力を高めに制御するように構成されている発振回路。
2. 前記インバータ制御部は、前記増幅部における任意箇所の信号の振幅を検出する振幅検出部と、前記振幅検出部による検出振幅が所定の閾値に達したときにインバータ状態切り替えのトリガである切替え制御信号を生成出力する切替えタイミング判定部とを含んでいる請求項１に記載の発振回路。
3. 前記増幅部は、その入力端子と出力端子との間に前記接続分離インバータを接続する状態と分離する状態とに切り替えるための切替えスイッチを有し、
   前記インバータ制御部は、発振起動初期から起動成立後への推移において、前記切替えスイッチの状態変化と前記能力可変インバータの能力切り替えの制御を行うように構成されている請求項１に記載の発振回路。
4. 前記接続分離インバータは、前記増幅部から分離された状態において、前記インバータ制御部からの切替え制御信号によってその動作を停止されるように構成されている請求項１に記載の発振回路。
5. 前記振幅検出部は、前記増幅部の出力信号の振幅を検出するものとして構成されている請求項２に記載の発振回路。
6. 前記振幅検出部は、前記増幅部の入力信号の振幅を検出するものとして構成されている請求項２に記載の発振回路。
7. 前記増幅部における複数段のインバータの少なくとも１つのインバータは、発振周波数を制限するためのフィルタ回路を具備している請求項１に記載の発振回路。
8. 前記フィルタ回路は、ローパスフィルタとハイパスフィルタの組み合わせからなり、
   前記ローパスフィルタは、前記増幅部のインバータに接続された電流制限用トランジスタと、前記インバータの出力端子に接続された容量素子または寄生容量とで構成され、
   前記ハイパスフィルタは、前記インバータの入力端子に接続されたＤＣカットの容量素子と、前記インバータの入力端子と出力端子との間に接続された帰還抵抗とで構成されている請求項７に記載の発振回路。
9. 前記インバータ制御部は、その切替えタイミング判定部が、第１の入力経路と第２の入力経路をもつコンパレータと、このコンパレータの第２の入力経路に接続された基準値回路とを有し、
   前記コンパレータの第１の入力経路に接続された前記振幅検出部は、整流用のダイオードと充放電用の容量素子および放電用の抵抗素子で構成されるピーク値検波回路を含み、
   前記基準値回路は、前記ピーク値検波回路と同特性のダイオードと抵抗素子を含んでいる請求項１に記載の発振回路。
10. 前記基準値回路は、さらに前記ピーク値検波回路と同特性の容量素子を含んでいる請求項９に記載の発振回路。

Images