JP6650722B2 - 多周波数送受信回路 - Google Patents

多周波数送受信回路 Download PDF

Info

Publication number
JP6650722B2
JP6650722B2 JP2015204145A JP2015204145A JP6650722B2 JP 6650722 B2 JP6650722 B2 JP 6650722B2 JP 2015204145 A JP2015204145 A JP 2015204145A JP 2015204145 A JP2015204145 A JP 2015204145A JP 6650722 B2 JP6650722 B2 JP 6650722B2
Authority
JP
Japan
Prior art keywords
capacitor
capacitance
switch element
correction
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015204145A
Other languages
English (en)
Other versions
JP2016158233A (ja
Inventor
勝彦 浅田
勝彦 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
I & T Tech Co., Ltd.
Original Assignee
I & T Tech Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by I & T Tech Co., Ltd. filed Critical I & T Tech Co., Ltd.
Publication of JP2016158233A publication Critical patent/JP2016158233A/ja
Application granted granted Critical
Publication of JP6650722B2 publication Critical patent/JP6650722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Description

本発明は、高周波同調容量スイッチ回路を備える多周波数送受信回路に関し、複数の周波数の信号を選択して送受信し、かつスプリアスを低減する技術に係るものである。
従来の多周波数送受信回路は、共振周波数を選択できる共振器を備え、選択した共振周波数に対応する共振信号を出力し、また選択した共振周波数に対応する励起信号を受信して検出信号を出力するものであり、共振器は一つのコイルと複数のコンデンサを有し、高周波同調容量スイッチ回路により共振周波数を選択する。
また、受信回路の場合は、励起信号を受信した場合に所定の動作をすることもできる。例えば、セキュリティタグに多周波数送受信回路を組み込んだ場合には、多周波数送受信回路で励起信号を検出し、さらに共振器の同一コイルによって駆動信号を発生させてブザー等の警告を発する構成が実現できる。
以下に、従来の多周波数送受信回路の構成を図9の回路図で説明する。図9に示すように、従来の多周波数送受信回路には、微弱励起信号を受信するための共振器20がコンデンサ22とタップ付きコイル21とを並列接続して構成されている。この共振器20には、さらにコンデンサ23がコンデンサ22と並列接続されており、コンデンサ23はブザー等の低い周波数の駆動信号を発生する。
共振器20は、互いに逆方向に接続されたダイオード24およびダイオード25を有しており、ダイオード24およびダイオード25の順方向電圧降下を利用して、微弱な励起信号の受信に対しては、コンデンサ23に流れる電流を阻止してコイル21とコンデンサ22とで共振回路を形成し、大振幅の駆動信号に対しては、コンデンサ23により共振容量を追加して動作する。
なお、コンデンサ23として容量の特性を示す圧電ブザーを用いれば、この回路でブザーを鳴らすことが可能になる。
この共振器20には直流電源26から電源が供給される。また、共振器20はタップ付きコイル21の左端からトランジスタ27のコレクタ端子に接続しており、トランジスタ27は、ベース端子に抵抗28を介して駆動信号を入力し、駆動信号の入力値によって活性化させる。さらに、共振器20はコンデンサ29を介してアンプ30に接続しており、励起信号を受信するとアンプ30が共振信号を受信して検出信号を出力する。
このような従来の多周波数送受信回路では、トランジスタ27に入力する駆動信号によって、送信状態または受信状態に切り換える。つまり、トランジスタ27が活性状態のときは送信状態となり、トランジスタ27が非活性状態のときは受信状態となる。受信する信号の共振周波数は、共振器20を構成するコンデンサ22によって、送信信号に対しては、さらにコンデンサ23が追加されて調整される。
特開2008−9007号公報
しかしながら、図9に示した回路では、二つの共振周波数を取り扱うだけであり、ダイオードの電圧降下に起因して効率が悪くなる。送受信回路において高周波電力を効率よく取り扱うためには、共振容量を調整して同調を取る必要がある。共振容量は、扱う周波数が中波以上で高ければ、トリマーコンデンサで調整可能であるが、長波帯を使う店舗防犯システムのゲート信号や非接触給電では、数十nFもの容量が必要となる。この場合には、たとえば、容量値が2のべき乗倍の異なる複数のコンデンサを用意しておき、その接続をジャンパーピン等で配線を切り替えて行う必要があった。また、信号の立ち上がりと停止時に、きれの良い間歇出力高周波信号を効率よく発生させることが困難であり、更に、短時間に周波数を変化させながら高周波信号を発生させることも困難であった。
本発明は、効率よく共振容量を調整して同調を取ることができ、さらにはスプリアス発振を低減できる多周波数送受信回路を提供することを目的とする。
上記課題を解決するために、本発明の多周波数送受信回路は、コイルと、前記コイルとそれぞれ直列に接続され、かつ相互に並列接続される複数のコンデンサとで構成する共振器と、前記コンデンサの導通をそれぞれ制御する複数のスイッチ素子と、前記コイルに接続される駆動トランジスタを備え、
前記複数のコンデンサは、主容量を有する1つの主コンデンサと、主容量より少ない補正容量を有する1または複数の補正コンデンサからなり、
各スイッチ素子は、各コンデンサと接地との間に設けられるトランジスタと、前記トランジスタの導通時の電流方向に対する逆電流方向電流を流すダイオードとからなり、
各スイッチ素子が容量制御信号を受けて開閉することで、各スイッチ素子の導通により活性化する主コンデンサおよび付加する補正コンデンサを選択し、主コンデンサと選択された補正コンデンサの容量により前記共振器の共振周波数を調整することを特徴とする。
本発明の多周波数送受信回路は、前記スイッチ素子が、バイポーラトランジスタと、前記バイポーラトランジスタのコレクタ−エミッタ間にコレクタ逆電流を流す前記ダイオードとからなることを特徴とする。
本発明の多周波数送受信回路は、前記スイッチ素子が、MOSトランジスタと、前記MOSトランジスタのドレイン−ソース間にドレイン逆電流を流す前記ダイオードとからなることを特徴とする。
本発明の多周波数送受信回路は、各補正コンデンサの補正容量が、最小の補正容量を有する補正コンデンサの容量に対してそれぞれ2のn乗(nは自然数)倍となることを特徴とする。
本発明の多周波数送受信回路は、制御装置および測定装置をさらに備え、前記共振器を流れる共振信号の電流値または位相を前記測定装置が測定し、前記電流値または前記位相が所定の値になるように前記制御装置が前記容量制御信号を自動制御することを特徴とする。
本発明の多周波数送受信回路は、出力停止動作において、前記ダイオードに前記逆電流方向電流が流れるタイミングで前記スイッチ素子を遮断することにより、前記共振器のエネルギーを主コンデンサおよび補正コンデンサに保存し、出力再開時に、主コンデンサおよび補正コンデンサを制御するスイッチ素子を同調状態になるように選択的にオンにした後、前記スイッチ素子がオンしたタイミングから90度遅れて前記駆動トランジスタの駆動信号を入力させて出力動作させることにより、出力停止時に保存した前記エネルギーを放出して出力を再開することを特徴とする。
本発明の多周波数送受信回路は、主容量をなす主コンデンサの導通を制御するスイッチ素子にスプリアス抑制のためのコンデンサと抵抗の直列回路を前記ダイオードと並列に設けたことを特徴とする。
以上のように、本発明の高周波同調容量スイッチ回路を備える多周波数送受信回路によると、効率よく共振容量を調整して同調を取ることができる。また、多周波数送受信回路の送信動作停止時に発生するスプリアスを効率よく押さえることができる。
本発明の実施の形態における多周波数送受信回路の構成を説明する回路図 本発明の高周波同調容量スイッチ回路に用いるスイッチ素子の構成を例示する回路図 本発明の高周波同調容量スイッチ回路に用いるスイッチ素子の構成を例示する回路図 本発明の多周波数送受信回路における出力停止時の動作を説明する図 本発明の多周波数送受信回路における出力再開時の動作を説明する図 本発明の他の実施形態における多周波数送受信回路の構成を説明する回路図 本発明の多周波数送受信回路における出力停止時の動作を説明するグラフ図 多周波数送受信回路におけるスプリアス発生の様子を例示するグラフ図 従来の多周波数送受信回路の構成を説明する回路図
本発明の実施の形態における高周波同調容量スイッチ回路を備える多周波数送受信回路について説明する。
(実施の形態1)
図1は多周波数送受信回路の構成を説明する図、図2、図3は高周波同調容量スイッチ回路に用いるスイッチ素子の構成を例示する図である。
図1に示すように、本実施の形態の多周波数送受信回路は、共振器1と、共振器1を駆動する駆動トランジスタをなすインバータ20からなる。共振器1は、コイル2と、コイル2に接続される容量の異なる複数のコンデンサ5からなり、各コンデンサ5はコイル2とそれぞれ直列に接続され、かつ相互に並列接続されている。
複数のコンデンサ5は、共振器1を特定の周波数に同調させるために、1つの主容量を有する主コンデンサ51と、主容量より小さい容量の補正容量を有する補正コンデンサ52からなり、必要に応じて複数個が設けられており、補正容量として同調の微調整に用いる。なお、同調の取れた主容量を選ぶことができれば、補正容量は不要である。
駆動トランジスタは、インバータ20の他に、駆動信号が入力されることにより活性化され、一端が接地され、他端がコイル2に接続されるトランジスタでも良いが、図1に示すように、プッシュプル回路をなすインバータ20とすることが効率的である。
インバータ20は、Pchトランジスタ8とNchトランジスタ9のドレインどうしを接続し、Pchトランジスタ8とNchトランジスタ9とのゲート端子に駆動信号を入力する相補トランジスタからなるプッシュプル回路構成であり、ここでは駆動信号をゲートドライバ11を介して入力する。インバータ20の出力端子には共振器1のコイル2を接続している。インバータ20は、同じ種類のトランジスタを用いてプッシュプル回路を構成した駆動回路でもよい。ここで、ダイオード13は回路保護のために入れているが、原理的には無くても良い。
通常、同等の電流電圧特性を持つPchトランジスタ8とNchトランジスタ9を用いたプッシュプル回路では、回路が低出力に変化するとき、Pchトランジスタ8の応答時間が遅いことに起因して、一時的に両トランジスタが導通状態になり、損失を生じ、トランジスタに悪影響を与え、ノイズを発生する。
しかし、ゲートドライバ11とNchトランジスタ9のゲートとの間に配置した抵抗31と、Nchトランジスタ9のゲートに一方を接続し他方を接地したコンデンサ32とからなる構成の時定数回路は、Nchトランジスタ9の動作を遅延させ、上述した両トランジスタが導通状態となる動作を回避できる。Nchトランジスタ9の応答遅延は、Nchトランジスタ9に専用のゲートドライバを組み込み、それに遅延回路を組み込んでも実現できる。
高周波同調容量スイッチ回路12は、共振器1と、各コンデンサ5(51、52)と接地との間にそれぞれ設けられる複数のスイッチ素子7とで構成されており、各スイッチ素子7でそれぞれのコンデンサ5(51、52)の導通を制御する。共振器1は、導通されるコンデンサ5(51、52)の組み合わせにより共振容量を設定し、共振容量を調整することにより各種の周波数に対応して同調を取ることができる。
主コンデンサ51の主容量は同調に必要な容量より少し小さな容量にしておき、補正コンデンサ52の補正容量は主容量に対して相対的に小さい容量とする。各スイッチ素子7を選択的に制御して必要な補正容量を有する補正コンデンサ52を導通させることにより、1つの補正コンデンサ52の補正容量を主コンデンサ51の主容量に追加し、あるいは複数の補正コンデンサ52の補正容量を組み合わせることで同調に必要な補正容量に最も近づけた容量を主容量に追加して周波数の同調を行う。
この補正容量としては、最小の補正容量と、その2倍、4倍となる2のべき乗の補正容量を採用し、選択した補正容量の総和が不足する容量の2倍程度になるように各補正容量を組み合わせることで、容量制御信号の導通状態を表した2進数に比例した補正容量を主容量に加えて同調を取ることが可能になり、同調させる周波数を効率的に調整できる。
また、高周波同調容量スイッチ回路12は、補正コンデンサ52の一つを圧電ブザーに置き換えることも可能であり、圧電ブザーは回路部品として見ると容量として取り扱うことができるのでブザー制御回路にもできる。
さらに、高周波同調容量スイッチ回路12は、その特徴的な構成として、スイッチ素子7に、図2に示す、ドレイン−ソース間にドレイン逆電流を流すダイオード3を備えるMOSトランジスタ4を用いることや、図3に示す、コレクタ−エミッタ間にコレクタ逆電流を流すダイオード3を備えるバイポーラトランジスタ6を用いている。
本実施の形態ではMOSトランジスタ4を使用しており、ダイオード3はMOSトランジスタ4の導通時の電流方向に対する逆電流方向電流を流すものである。スイッチ素子7はそれぞれ容量制御信号により制御されるが、ここでは容量制御信号がゲートドライバ10を介して入力される。
なお、本実施の形態において、高周波同調容量スイッチ回路12は、共振器1を流れる電流を測定するために、スイッチ素子7のソース側が共通接続されており、電流測定抵抗14を通じて接地されているが、この構成は限定的なものではない。
電流測定抵抗14を流れる電流の大きさ、または共振器1を流れる共振信号の位相は、測定器やマイクロコンピュータ15のAD変換器またはタイマー等を用いて測定することができる。
すなわち、共振が取れた時には、多周波数送受信回路の共振回路に流れる電流が最大になることから、電流測定抵抗14に流れる電流値を測定し、異なる同調容量を有する複数のコンデンサ5の接続、非接続を制御して多周波数送受信回路の最大出力に最も近づけることで共振信号の自動同調が可能になる。
あるいは、共振が取れた時には、駆動トランジスタの駆動信号と電流測定抵抗14に流れる共振器1の正弦波出力電流の電流波形が同位相になり、共振器1の正弦波出力電圧の位相が駆動トランジスタの駆動信号に対して90度遅れるので、電流測定抵抗14に流れる電流波形や電圧波形の位相をマイクロコンピュータ15等で測定しながら、スイッチ素子7を順次開閉し、所定の位相に最も近くなるように調整することにより共振信号の電流波形や電圧波形の位相の自動同調が可能になる。
電流測定抵抗14は低抵抗の抵抗を使い、抵抗の両端に生じる電圧を小さくし、スイッチ素子7の動作への影響を小さくしている。また、共振器1を流れる共振信号の電流の大きさの測定または位相の測定は、電流測定抵抗14および測定器を設けることなく、その他の測定装置で測定しても良い。自動同調しない単なる高周波同調容量スイッチ回路12の場合は、電流測定抵抗14や測定装置は不要である。
駆動信号や、同調容量の容量制御信号は、効率の良い動作のためにタイミングを調整する必要があるので、マイクロコンピュータ15等の制御装置により発生させており、マイクロコンピュータ15が備えるタイマーにより制御される。
共振器1の出力電圧はインバータ20の駆動信号のパルス幅で調整することが可能で、デューティサイクルが50%の時に最大になり、50%より大きくなっても小さくなっても出力は小さくなる。
上述の高周波同調容量スイッチ回路12では、高周波の1周期以内に高速に制御できる。このため、間歇的高周波出力動作において、出力停止時に、高周波同調容量スイッチ回路12は、トランジスタ4に並列接続されたダイオード3、またはトランジスタ8に並列接続されたダイオード3に電流が流れている半周期の期間に、トランジスタ4またはトランジスタ8をオフすると、電流の方向が変わるまでダイオード3に電流が流れ続け、電流の向きが変わるタイミングでスイッチ素子7のトランジスタ4が遮断し、スイッチ素子7が遮断する。
その瞬間には、共振器1のエネルギーは総てコンデンサ5(51、52)の電荷として存在され、コンデンサ5(51、52)に高周波出力の正の最大電圧でクランプした状態に溜めて保存され、各コンデンサ5(51、52)はその状態で即座に出力動作を停止する。出力再開時には、スイッチ素子7と共振器1の駆動信号のタイミングを制御することにより、この保存された電荷を利用して、定常状態に近い振幅で出力を立ち上げることが可能になる。さらに、短時間に周波数を変化させながら高周波信号を発生させることが可能となる。なお、同調に不用な補正コンデンサ52は、常時遮断状態であり、電流は流れることは無い。
以上の動作を利用した高効率制御法を、図1、図4、図5を用いて説明する。図4は本実施の形態の多周波数送受信回路における出力停止時の動作を説明する図、図5は本実施の形態の多周波数送受信回路における出力再開時の動作を説明する図である。
容量制御信号は、共振容量として使っている総てのコンデンサ5(51、52)のそれぞれを個別に制御する容量制御用のスイッチ素子7の制御信号である。容量制御信号が高レベルの時、同調容量として使うコンデンサ5(51、52)を制御するスイッチ素子7が選択的にオンにされて同調を取る。出力停止時には、図4に示すように、容量制御用のスイッチ素子7に負の電流が流れている間に駆動トランジスタであるインバータ20の出力を遮断すれば良く、駆動トランジスタを制御する制御信号の入力タイミングに半周期の時間的余裕があることを示している。そして、出力が停止すると、共振器1のコンデンサ5にエネルギーが蓄積される。
さらに、出力再開時に、コンデンサ5(51、52)に溜めたエネルギーを利用して、図5に示すように、信号出力は最初からほぼ定常状態の振幅で振動を始め、立ち上がりの良い高周波信号を発生させることも可能になる。即ち、コンデンサ5(51、52)を制御するスイッチ素子7を同調状態になるように選択的にオンにした後、そのタイミングから90度遅れた駆動信号で多周波数送受信回路は動作させられる。このような制御を行って高周波間歇出力を発生させる多周波数送受信回路は、電源効率の良い装置になるだけでなく、瞬時に出力を停止できる。
高周波励磁信号と同等の周波数の共振器を備える店舗防犯システムでは、セキュリティタグが高周波励磁信号が無くなった後にも、暫く減衰振動波を出し続ける特性を利用しており、その減衰信号を検知してセキュリティタグの存在を検知している。このため、上述した構成を用いることにより、店舗防犯システムにおけるセキュリティタグの減衰振動波検出の信頼性を高めることができる。
以上説明したように、本実施の形態の高周波同調容量スイッチ回路12では、異なる同調容量からなる複数のコンデンサ5(51、52)の接続、非接続を制御して組み合わせることにより、多周波数送受信回路の最大出力を得て同調させることが可能になり、電流波形、電圧波形を利用しても同調を取ることが可能になる。スイッチ素子7を制御して、高周波の1周期以内にコンデンサ5(51、52)の接続,開放制御が可能となるので、効率が良く切れの良い間歇出力の高周波信号を発生させることが可能になる。
(実施の形態2)
次に、本発明の他の実施の形態について説明する。上述した多周波数送受信回路は、送信動作させた場合に、出力停止時に、設定周波数より高い周波数で減衰振動を起こしてスプリアスを発生することがある。本実施の形態はこのスプリアスを抑制するものである。
図4に示すように、多周波数送受信回路では、出力動作中においてほぼ正弦波状に電圧、電流波形は推移し、互いの位相は90度ずれている。出力を停止させる場合、容量制御信号を電流出力が負の期間に切ることによって、次に電流の正の期間に入ったところで出力動作を停止させることができ、出力動作中の殆どのエネルギーを同調用コンデンサに保存できる。
この動作を可能にするのは、スイッチ素子7として利用したトランジスタ4、6に付加したダイオード3である。即ち、電流出力が負となる期間にはダイオード3に負の電流が流れており、スイッチ素子7に対して共振容量を導通させる制御信号が無くても負の電流は流すことができるからである。
しかし、負の電流が0になった時点で即座に遮断できるのは理想的ダイオードであり、通常のダイオードは正の順方向電流が流れている時にダイオードの接合に電荷が蓄積され、その電荷は時間と共に結晶内で再結合により漸次消滅する。しかし、ダイオードに逆方向電圧が印加されれば、蓄積された電荷を引き抜く電流として電荷が無くなるまで暫く流れることになり、これがスプリアス発生の原因になる。
実際のスプリアスが発生している動作波形を図8に示す。図8の下部に示す波形は図1の回路の電圧計測点の波形であり、上部に示す波形は主制御MOSトランジスタのドレインにおける電圧波形で、高い周波数で減衰振動を起こしている。この減衰振動はスプリアスとして不要輻射を起こすだけでなく、最初の跳ね返り電圧が極端に高い電圧になっており、トランジスタの耐圧もこの電圧に耐えるものでなければならなくなる。
しかしながら、トランジスタの最大動作電流と同等の電流を流す組み込みダイオードは、それまで流れているダイオード順方向電流のために、かなりの蓄積電荷を貯めており、逆方向の遮断回復は時間がかかることになる。図8の動作停止動作時の波形を詳しく見ると以下のことが考えられる。
本来停止動作は、図4に示すように、電圧波形の最小値になった時点で完結する。しかし、図8の下部に示す実際の電圧波形では、最小値から暫くして電圧が急激に正の方向に跳ね上がっている。この時点で逆方向ダイオード3の蓄積電荷が無くなったことになり、容量を制御するトランジスタ4とダイオード3が完全に遮断される時間である。
しかし、図1に示す構成では、遮断するまではダイオード3が導通してコイル2に正の電流を流していたことになる。そうするとコイル2は、それまで流れていた電流を維持しようとするために、制御するトランジスタ4のドレイン−ソース(コレクタ−エミッタ)間の容量ならびに配線の浮遊容量とコイルとでできた共振回路を励振し、高い電圧で高い周波数で動作するようになる。
この振動動作が始まるとトランジスタ4に組み込まれたダイオード3には、引き続き順方向と逆方向の電圧が交互にかかることになり順方向で電荷を貯め、逆方向で溜まった電荷を使って導通状態を維持しながら振動を続ける。この時、順方向で貯められた電荷だけでは、同等の逆方向の導通状態を維持できないし、さらに、共振回路の損失により振動は減衰していくことになる。
このため、以下の対策が望まれる。
(1)逆方向ダイオードの蓄積電荷を少なくする。
(2)逆方向ダイオードの蓄積電荷による減衰振動のエネルギーを速やかに吸収する。
(1)の方法は、順方向電圧降下が小さく蓄積電荷の小さいダイオード、例えばショトキーバリアダイオードを利用して改善する方法がある。図3に示すバイポーラトランジスタ6を使った制御回路ではダイオード3としてショトキーバリアダイオードを使用すればよい。しかし、図2に示すMOSトランジスタ4の場合には、最初からダイオード3が組み込まれている。この場合には、ショトキーバリアダイオードの順方向電圧降下が、接合型ダイオードより低いので、MOSトランジスタ4のドレインとソースの間に並列にショトキーバリアダイオードを接続することにより、順方向電流を殆どショトキーバリアダイオードに流すことで蓄積電荷を少なくできる。
しかし、現状のショトキーバリアダイオードは、順方向電圧降下が小さいが、逆方向耐電圧が低く、また逆方向漏れ電流が大きい。このため、大出力化が難しくて動作時の損失も増えることになり、特性の良いダイオードの開発が望まれる。
本実施の形態は、(2)の方法に係り、停止動作でダイオードに蓄積された電荷により暫く高い周波数で減衰振動しているエネルギーを、容量Cと抵抗Rの直列回路により消費させて早く減衰振動を終了させるものである。
図6は、本実施の形態を示す多周波数送受信回路のスプリアス抑制のための構成であり、スプリアス抑制のための適値の容量Cと適値の抵抗Rの直列回路、すなわちコンデンサ511と抵抗512の直列回路をダイオード3と並列に設けてスイッチ素子7に付加したものである。なお、多周波数送受信回路は、同調を取るために、主容量のコンデンサ51の他に微調整を取るための複数の小さい補正容量の補正コンデンサ52をスイッチ素子7で制御している。このような回路においても、スプリアス抑制のために容量Cと抵抗Rの直列回路は、主容量の主コンデンサ51を制御する回路をなすスイッチ素子7にだけに付ければよい。
なぜなら、これらの主コンデンサ51および補正コンデンサ52は同調を果たしたときには結ばれており、スプリアスの高い周波数に対しては、それらの容量により充分低いインピーダンスで結合されているからである。
この主容量をなす主コンデンサ51の導通を制御するスイッチ素子7にコンデンサ511と抵抗512の直列回路を設けた多周波数送受信回路においては、図7に示すようにスプリアスが抑えられた動作となる。
すなわち、ダイオード3の蓄積電荷が無くなった時点でトランジスタ4は遮断し、その電圧は急速に跳ね上がる。この時に流れる電流を、コンデンサ511と抵抗512の直列回路に流し、抵抗512の抵抗Rでそのエネルギーを吸収することにより以後の振動を抑えることができる。
図7においては、停止動作の最初でスパイク状の電圧があるが、この動作の時に、振動を起こすエネルギーを吸収し、即座に安定化していることが分かる。なお、このように、出力停止時にダイオード3の蓄積電荷によって減衰振動を起こすエネルギーは、スプリアスを発生させても、また、それを抵抗512とコンデンサ511の直列回路で抑えても、回路の損失になる。このことが、出力再開初期に、振幅が少し小さく始まり数サイクルで定常振幅に漸近していく動作の要因になっている。
1 共振器
2 コイル
3 ダイオード
4 バイポーラトランジスタ
5 コンデンサ
6 MOSトランジスタ
7 スイッチ素子
8 Pchトランジスタ
9 Nchトランジスタ
10 ゲートドライバ
11 ゲートドライバ
12 高周波同調容量スイッチ回路
13 ダイオード
14 電流測定抵抗
15 マイクロコンピュータ
20 共振器
21 コイル
22 コンデンサ
23 コンデンサ
24 ダイオード
25 ダイオード
26 直流電源
27 トランジスタ
28 抵抗
29 コンデンサ
30 アンプ
31 抵抗
32 コンデンサ
51 主コンデンサ
52 補正コンデンサ
511 コンデンサ
512 抵抗

Claims (7)

  1. コイルと、前記コイルとそれぞれ直列に接続され、かつ相互に並列接続される複数のコンデンサとで構成する共振器と、前記コンデンサの導通をそれぞれ制御する複数のスイッチ素子と、前記コイルに接続される駆動トランジスタを備え、
    前記複数のコンデンサは、主容量を有する1つの主コンデンサと、主容量より少ない補正容量を有する1または複数の補正コンデンサからなり、
    各スイッチ素子は、各コンデンサと接地との間に設けられるトランジスタと、前記トランジスタの導通時の電流方向に対する逆電流方向電流を流すダイオードとからなり、
    各スイッチ素子が容量制御信号を受けて開閉することで、各スイッチ素子の導通により活性化する主コンデンサおよび付加する補正コンデンサを選択し、主コンデンサと選択された補正コンデンサの容量により前記共振器の共振周波数を調整することを特徴とする多周波数送受信回路。
  2. 前記スイッチ素子が、バイポーラトランジスタと、前記バイポーラトランジスタのコレクタ−エミッタ間にコレクタ逆電流を流す前記ダイオードとからなることを特徴とする請求項1記載の多周波数送受信回路。
  3. 前記スイッチ素子が、MOSトランジスタと、前記MOSトランジスタのドレイン−ソース間にドレイン逆電流を流す前記ダイオードとからなることを特徴とする請求項1記載の多周波数送受信回路。
  4. 各補正コンデンサの補正容量が、最小の補正容量を有する補正コンデンサの容量に対してそれぞれ2のn乗(nは自然数)倍となることを特徴とする請求項1〜3のいずれか1項に記載の多周波数送受信回路。
  5. 制御装置および測定装置をさらに備え、前記共振器を流れる共振信号の電流値または位相を前記測定装置が測定し、前記電流値または前記位相が所定の値になるように前記制御装置が前記容量制御信号を自動制御することを特徴とする請求項1〜4のいずれか1項に記載の多周波数送受信回路。
  6. 出力停止動作において、前記ダイオードに前記逆電流方向電流が流れるタイミングで前記スイッチ素子を遮断することにより、前記共振器のエネルギーを主コンデンサおよび補正コンデンサに保存し、出力再開時に、主コンデンサおよび補正コンデンサを制御するスイッチ素子を同調状態になるように選択的にオンにした後、前記スイッチ素子がオンしたタイミングから90度遅れて前記駆動トランジスタの駆動信号を入力させて出力動作させることにより、出力停止時に保存した前記エネルギーを放出して出力を再開することを特徴とする請求項1〜5のいずれか1項に記載の多周波数送受信回路。
  7. 主容量をなす主コンデンサの導通を制御するスイッチ素子にスプリアス抑制のためのコンデンサと抵抗の直列回路を前記ダイオードと並列に設けたことを特徴とする請求項1〜6のいずれか1項に記載の多周波数送受信回路。
JP2015204145A 2015-02-24 2015-10-16 多周波数送受信回路 Active JP6650722B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015033437 2015-02-24
JP2015033437 2015-02-24

Publications (2)

Publication Number Publication Date
JP2016158233A JP2016158233A (ja) 2016-09-01
JP6650722B2 true JP6650722B2 (ja) 2020-02-19

Family

ID=56826853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015204145A Active JP6650722B2 (ja) 2015-02-24 2015-10-16 多周波数送受信回路

Country Status (1)

Country Link
JP (1) JP6650722B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075156A (ja) * 1996-08-30 1998-03-17 Sanyo Electric Co Ltd 並列共振回路の自動周波数調整装置
US6317027B1 (en) * 1999-01-12 2001-11-13 Randy Watkins Auto-tunning scanning proximity reader
JP2000231609A (ja) * 1999-02-10 2000-08-22 Denso Corp Idタグ用リーダライタ
JP2003007843A (ja) * 2001-06-20 2003-01-10 Toshiba Corp 半導体装置
JP2004119577A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd バイポーラトランジスタ
JP4808247B2 (ja) * 2006-03-27 2011-11-02 富士通株式会社 ピーキング制御回路
JP2008067440A (ja) * 2006-09-05 2008-03-21 Nippon Telegr & Teleph Corp <Ntt> 直流遮断装置の制御方法および直流遮断装置
US8072272B2 (en) * 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit

Also Published As

Publication number Publication date
JP2016158233A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5585732B2 (ja) ゲート駆動装置
JP5028543B2 (ja) 発振回路
JP3572292B2 (ja) スイッチング電源回路
TWI539735B (zh) 逆變裝置
KR101800568B1 (ko) 인덕터 코일을 위한 드라이버 회로, 인덕터 코일을 동작시키는 방법, 및 드라이버 회로를 구비하는 능동 전송 시스템
JP2015050925A (ja) 半導体スイッチング素子のターンオフを制御するための方法および回路
US20110241791A1 (en) Oscillating signal generating device and related method
CN100511943C (zh) 开关电源器件
JP2013108802A (ja) 半導体素子の試験装置及びその試験方法
JP2009253699A (ja) 半導体素子の駆動回路
JP6389945B1 (ja) インバータ用負荷異常検出回路
JP6650722B2 (ja) 多周波数送受信回路
TWI380595B (en) Power-on detection circuit for detecting minimum operational frequency
JP2005198456A (ja) 共振回路
JP2010193649A (ja) 半導体スイッチング素子駆動回路
JP2006066654A (ja) レーザダイオード駆動回路
JP5532798B2 (ja) 水晶発振回路
JP2017184493A (ja) 非接触電力送電装置及び非接触電力送電方法
JP6458826B2 (ja) ゲート駆動回路
JP6640452B2 (ja) 多周波数送受信回路
JP5474684B2 (ja) ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法
JP5799825B2 (ja) Dc−dcコンバータ、半導体集積回路及びdc−dc変換方法
JP3643849B2 (ja) パルス変調器
JP2011124849A (ja) 発振器、発振装置
US9859785B2 (en) Device and method for reducing switching losses in power transistors

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20151110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6650722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250