JP5021981B2 - テストデータ発生器、テストシステム及びテスト方法 - Google Patents

Description

本発明は、データ通信に係り、特に高速データ通信に使われるインターフェース機能ブロックのテストに関する。

データ通信において、高速に送受信されるデータは、高速インターフェース機能ブロックを介してデータ通信システムに伝達される。高速インターフェース機能ブロックは、データ通信システムの該当機能ブロックに内蔵されうる。また、システムを構成する単一素子の形態で存在することもできる。データ通信システムの電気的特性を検証するためには、高速インターフェース機能ブロックを経由して印加される高速のテストデータ信号に応答するデータ通信システムの出力信号を調べなければならない。

一般的にテストの対象となる装置（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：ＤＵＴ）の電気的特性を検査するとき、自動テスト装置（Ａｕｔｏｍａｔｉｃ ＴｅｓｔＥｑｕｉｐｍｅｎｔ：ＡＴＥ）を使用する。ＡＴＥは、ＤＵＴに電源電圧、入力信号及び制御信号を印加し、ＤＵＴから出力される信号の電気的特性を検査してＤＵＴの電気的特性を検証する。

ＡＴＥを利用してＤＵＴに含まれた高速インターフェース機能ブロックのデータ送受信能力を検査するために、ＡＴＥは、ＤＵＴで使われる実際のデータと完全に同じであるか、または等価的に同じ高速のテスト用データを生成させて、ＤＵＴの高速インターフェース機能ブロックに伝達できなければならない。しかし、ＡＴＥが生成できるテストデータの速度は、一般的に数百ＭＨｚから数ＧＨｚほどであるため、ＤＵＴで実際に使われている数ＧＨｚから数十ＧＨｚの速度を有するデータを直接生成してテストに使用することはできない。

図１は、ＤＵＴの高速インターフェース機能ブロックをテストできる一般的なテスト回路１００を示す図である。図１には、ＤＵＴ全体を示さずに、ＤＵＴに含まれた高速インターフェース機能ブロック１２０のみを示した。

図１に示すように、ＡＴＥ １１０が高速インターフェース機能ブロック１２０に低速（数百ＭＨｚから数ＧＨｚ）の並列テストデータＴ−ｄａｔａを伝達すれば、高速インターフェース機能ブロック１２０は、並列テストデータＴ−ｄａｔａを結合させて高速（数ＧＨｚから数十ＧＨｚ）の直列データＴｘ１，Ｔｘ２に変換して、受信端子Ｒｘ１，Ｒｘ２にフィードバックさせる。

高速インターフェース機能ブロック１２０は、受信した高速の直列データＲｘ１，Ｒｘ２を処理したデータＴＯ−ｄａｔａをＡＴＥ １１０に伝達する。ＡＴＥ １１０は、受信したデータＴＯ−ｄａｔａを利用して、高速インターフェース機能ブロック１２０の点線を基準として下部に位置した受信部の機能を検証できる。

しかし、テスト回路１００は、高速インターフェース機能ブロック１２０の受信部に対しては検証できるが、高速インターフェース機能ブロック１２０の点線を基準として上部に位置した送信部に対しては、依然として検証できないという短所がある。

また、高速のデータ通信では、データの送受信速度が非常に速いため、伝達されるデータにノイズが流入される場合、正しい情報が伝達され難い。ノイズによるエラーの発生如何を生産ステップで判断するためには、ノイズが含まれた高速のテストデータを印加できねばならない。

しかし、図１に示したテスト回路１００は、ノイズを任意に調節して生成することは出来ない。したがって、高速のテストデータのノイズを任意に調節してＤＵＴの高速インターフェース機能ブロックに印加できないという問題がある。

本発明が解決しようとする課題は、高速のテスト信号に適切なノイズを選択的に注入できるノイズ注入が可能なテストデータ発生器を提供することにある。

本発明が解決しようとする他の課題は、前記ノイズ注入の可能な高速テストデータ発生器を備えるテストシステムを提供するところにある。

前記課題を解決するための本発明によるテストデータ発生器は、少なくとも一つのノイズ注入ブロックを備える。少なくとも一つのノイズ注入ブロックは、第１テスト入力信号を受信し、少なくとも一つの第１ノイズ制御信号に応答して前記第１テスト入力信号にノイズを追加して、第１テストノイズ信号を生成する。

前記少なくとも一つのノイズ注入ブロックは、第１ノイズ注入ブロック及び第２ノイズ注入ブロックを備える。第１ノイズ注入ブロックは、前記第１テスト入力信号を受信し、少なくとも一つの前記第１ノイズ制御信号に応答して前記第１テスト入力信号にノイズを追加して、前記第１テストノイズ信号を生成する。第２ノイズ注入ブロックは、第２テスト入力信号を受信し、少なくとも一つの第２ノイズ制御信号に応答して前記第２テスト入力信号にノイズを追加して、第２テストノイズ信号を生成する。

前記第１及び第２テスト入力信号は、互いに逆の位相を有しうる。

前記少なくとも一つのノイズ注入ブロックにより追加されるノイズは、ジッタノイズ及び／またはレベルノイズでありうる。

前記他の課題を解決するための本発明によるテストシステムは、サンプルデータ生成器及びテストデータ生成器を備える。サンプルデータ生成器は、第２速度の並列テストデータに基づいて、第１速度の直列テストデータを生成し、第１速度の第１及び第２テスト入力信号を生成する。テストデータ生成器は、前記第１及び第２テスト入力信号にノイズを追加して第１及び第２テストノイズ信号を生成する。前記第１速度は、第２速度より速い。

本発明によるノイズ注入が可能な高速テストデータ発生器、及びそれを使用する自動テストシステムは、テストに使われる高速のデータにジッタノイズ及び／またはレベルノイズを選択的に注入できるので、高速インターフェース機能ブロックのノイズに対する電気的な応答特性を検証するのに使用できる。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。

図２は、本発明の一実施形態によるテストデータ発生器２００を示す図である。図２には、説明の便宜のためにＤＵＴ回路ブロック２５０がさらに開示されている。例えば、テストデータ発生器２００は、発生したテストデータにノイズを注入できる高速テストデータ発生器でありうる。

図２に示すように、テストデータ発生器２００は、ＨＳＩ（Ｈｉｇｈｅｒ Ｓｐｅｅｄ Ｉｎｔｅｒｆａｃｅ）サンプルデータ生成器２１０及びノイズ注入ブロック２２０を備える。ＤＵＴ回路ブロック２５０は、ＤＵＴの内部回路でありうる。ＤＵＴ回路ブロック２５０の出力は、ＡＴＥに伝送されてＤＵＴ回路ブロック２５０の電気的特性が検査される。

ＨＳＩサンプルデータ生成器２１０は、並列に入力されるテストデータＴＥＳＴ ＤＡＴＡを直列データに変換させて、互いに位相が逆になるＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを出力する。テストデータＴＥＳＴ ＤＡＴＡは、低い周波数（例えば、数百ＭＨｚないし数ＧＨｚの周波数）で受信され、ＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮは、高い周波数（例えば、数ＧＨｚないし数十ＧＨｚの周波数）で受信されうる。テストデータＴＥＳＴ ＤＡＴＡは、ＡＴＥから生成されうる。ここで、ＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮは、ＨＳＩサンプルデータ生成器２１０の出力端子と同じ意味として使われることもある。

ノイズ注入ブロック２２０は、ＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮに所定のノイズをそれぞれ印加して、第１テストノイズ信号ＲＸＰを生成する第１ノイズ注入ブロック２２０−１及び第２テストノイズ信号ＲＸＮを生成する第２ノイズ注入ブロック２２０−２を備える。ここで、第１テストノイズ信号ＲＸＰ及び第２テストノイズ信号ＲＸＮは、ＤＵＴ回路ブロック２５０の入力端子と同じ意味として使われることもある。

第１ノイズ注入ブロック２２０−１は、第１ジッタノイズ注入ブロック２２０−１１及び第１レベルノイズ注入ブロック２２０−１２を備える。

第１ジッタノイズ注入ブロック２２０−１１は、ＨＳＩ第１テスト入力信号ＴＸＰのライジングエッジ及びフォーリングエッジの傾斜を調節する。前記機能を行うために、第１ジッタノイズ注入ブロック２２０−１１は、第１カップリングキャパシタＣＣＰ１、第１抵抗Ｒ１、第１キャパシタＣ１、第１演算増幅器ＯＰ１及び第２キャパシタＣ２を備える。

第１カップリングキャパシタＣＣＰ１は、一端子として第１テスト入力信号ＴＸＰを受信する。第１抵抗Ｒ１は、一端子が第１カップリングキャパシタＣＣＰ１の他の端子に連結される。第１キャパシタＣ１は、一端が第１抵抗Ｒ１の他端と連結され、他端に第１Ｐノイズ制御信号ＮＣＰ１が印加される。第１演算増幅器ＯＰ１は、第１入力端子（−）が第１抵抗Ｒ１と第１キャパシタＣ１との共通端子及び出力端子ＣＰに連結され、第２入力端子（＋）として第２Ｐノイズ制御信号ＮＣＰ２を受信する。第２キャパシタＣ２は、一端が第１演算増幅器ＯＰ１の出力端子に連結され、他端に第３Ｐノイズ制御信号ＮＣＰ３を受信する。

第１レベルノイズ注入回路２２０−１２は、第１ジッタノイズ注入回路２２０−１１の出力信号の電圧準位を制御し、この機能を行うために第２抵抗Ｒ２、第１可変抵抗ＶＲ１及び第２カップリングキャパシタＣＣＰ２を備える。

第２抵抗Ｒ２は、一端が第１演算増幅器ＯＰ１の出力端子に連結される。第１可変抵抗ＶＲ１は、第４Ｐノイズ制御信号ＮＣＰ４に応答してその抵抗値が変わり、一端が第２抵抗の他端と連結され、他端が第１電圧電源ＶＳＳに連結される。第１電圧電源ＶＳＳは、接地電圧であることもある。第２カップリングキャパシタＣＣＰ２は、一端が第２抵抗Ｒ２及び第１可変抵抗ＶＲ１の共通端子に連結され、他端に第１テストノイズ信号ＲＸＰを出力する。

図２の実施形態では、第１ジッタノイズ注入回路２２０−１１及び第１レベルノイズ注入回路２２０−１２が互いに直列連結されて使われるように表示されている。しかし、本発明による他の実施形態では、第１ジッタノイズ注入回路２２０−１１または第１レベルノイズ注入回路２２０−１２がそれぞれ独立的に使われ、直列連結されたブロックの順序が逆である場合も可能である。

第２ノイズ注入ブロック２２０−２は、第２ジッタノイズ注入回路２２０−２１及び第２レベルノイズ注入回路２２０−２２を備える。第２ジッタノイズ注入回路２２０−２１は、ＨＳＩ第２テスト入力信号ＴＸＮのライジングエッジ及びフォーリングエッジの傾斜を調節する。前記機能を行うために、第２ジッタノイズ注入回路２２０−２１は、第３カップリングキャパシタＣＣＮ１、第３抵抗Ｒ３、第３キャパシタＣ３、第２演算増幅器ＯＰ２及び第４キャパシタＣ４を備える。

第３カップリングキャパシタＣＣＮ１は、一端子として第２テスト入力信号ＴＸＮを受信する。第３抵抗Ｒ３は、一端子が第３カップリングキャパシタＣＣＮ１の他の端子に連結される。第３キャパシタＣ３は、一端が第３抵抗Ｒ３の他端と連結され、他端に第１Ｎノイズ制御信号ＮＣＮ１が印加される。第２演算増幅器ＯＰ２は、第１入力端子（−）が第３抵抗Ｒ３と第３キャパシタＣ３との共通端子及び出力端子ＣＮに連結され、第２入力端子（＋）として第２Ｎノイズ制御信号ＮＣＮ２を受信する。第４キャパシタＣ４は、一端が第２演算増幅器ＯＰ２の出力端子に連結され、他端に第３Ｎノイズ制御信号ＮＣＮ３を受信する。

第２レベルノイズ注入回路２２０−２２は、第２ジッタノイズ注入回路２２０−２１の出力信号の電圧準位を制御し、この機能を行うために、第４抵抗Ｒ４、第２可変抵抗ＶＲ２及び第４カップリングキャパシタＣＣＮ２を備える。

第４抵抗Ｒ４は、一端が第２演算増幅器ＯＰ２の出力端子に連結される。第２可変抵抗ＶＲ２は、第４ノイズ制御信号ＮＣＮ４に応答してその抵抗値が変わり、一端が第４抵抗の他端と連結され、他端が第１電圧電源ＶＳＳに連結される。第１電圧電源ＶＳＳは、接地電圧であることもある。第４カップリングキャパシタＣＣＮ２は、一端が第４抵抗Ｒ４及び第２可変抵抗ＶＲ２の共通端子に連結され、他端に第２テストノイズ信号ＲＸＮを出力する。

図３Ａないし図３Ｐは、図２に示した本発明の一実施形態によるノイズ注入が可能な高速テストデータ発生器の動作を説明するための図であって、第２Ｐノイズ制御信号ＮＣＰ２と第２Ｎノイズ制御信号ＮＣＮ２との電圧値は同じであり、第１Ｐノイズ制御信号ＮＣＰ１と第１Ｎノイズ制御信号ＮＣＮ１とは相異なる場合である。

図３Ａは、ＨＳＩ第１テスト入力信号ＴＸＰにノイズを注入する第１ジッタノイズ注入ブロック２２０−１１の一部回路図である。

図３Ｂは、ＨＳＩ第２テスト入力信号ＴＸＮにノイズを注入する第２ジッタノイズ注入ブロック２２０−２１の一部回路図である。

図３Ｃは、図２に表示された二つの地点ＡＰ，ＡＮでのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを示す波形図である。

図３Ｄは、図２に表示された二つの地点ＣＰ，ＣＮでのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを示す波形図である。

図３Ａないし図３Ｄの実施形態では、第２Ｐノイズ制御信号ＮＣＰ２と第２Ｎノイズ制御信号ＮＣＮ２とは、同じ電圧レベルを有し、第１Ｐノイズ制御信号ＮＣＰ１と第１Ｎノイズ制御信号ＮＣＮ１とは、相異なる電圧レベルを有しうる。

図２に示した複数個のカップリングキャパシタＣＣＰ１，ＣＣＰ２，ＣＣＮ１，ＣＣＮ２は、入力される信号に含まれたＤＣ成分を遮断させるためのものであって、以下では、それらを除いて説明する。したがって、図２に示したＡＰ地点及びＡＮ地点は、図３Ａ及び図３Ｂに示した第１抵抗Ｒ１及び第３抵抗Ｒ３の一端を意味すると仮定する。

図３Ａ及び図３Ｂに示すように、第２Ｐノイズ制御信号ＮＣＰ２及び第２Ｎノイズ制御信号ＮＣＮ２は、第１基準信号Ｖｒｅｆ１にバイアスされたと仮定する。第１基準信号Ｖｒｅｆ１は、ＡＰ地点及びＡＮ地点に入力される信号の中間電圧であるので、ネガティブフィードバックされた演算増幅器ＯＰ１，ＯＰ２は、バッファの機能を行う。

第１Ｐノイズ制御信号ＮＣＰ１の電圧準位と第１Ｎノイズ制御信号ＮＣＮ１の電圧準位とが同じ電圧値を有する場合、図３Ｃのような形態の波形が得られる。図３Ｃの中間に斜線で表示した部分は、アイパターンの望ましい形態を表わす。

ＨＳＩ機能ブロックの応答特性は、送受信される実際のデータを利用してテストしなければならない。しかし、テストを簡単にするために、デジタル信号を使用してＨＳＩ機能ブロックの応答特性をテストすることが一般的である。したがって、テスト用デジタル信号を利用してＨＳＩ機能ブロックをテストし、その結果を実際に送受信されるデータに適用させなければならない。かかる点に鑑みて導入されたのがデジタル信号のアイパターンである。

図３Ｃに表示されたアイパターンは、パターンの中心点を貫通する仮想の垂直線及び仮想の水平線を引いたとき、この仮想の垂直線の左右及びこの仮想の水平線の上下に対称性がある。かかる対称性は、ＨＳＩ機能ブロックのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮが活性化された時間が同一であるということを意味する。

図３Ａに示した回路のＡＰ地点に入力される信号に対するＣＰ地点で出力される信号の応答特性は、第１Ｐノイズ制御信号ＮＣＰ１の電圧準位によって変化する。例えば、第１Ｎノイズ制御信号ＮＣＮ１の電圧準位は変更させずに、第１Ｐノイズ制御信号ＮＣＰ１の電圧準位を第１Ｎノイズ制御信号ＮＣＮ１の電圧準位より低い電圧値とする場合、図３ＤのようにＨＳＩ第１テスト入力信号ＴＸＰのエッジの傾斜が緩慢になる。この場合、ＨＳＩ第２テスト入力信号ＴＸＮのエッジは、図３Ｃに示したものと同一であるので、アイパターンの形態が図３Ｃに示したアイパターンの形態と異なる。

図３Ｄに示したアイパターンは、図３Ｃに示したアイパターンのような対称性がない。すなわち、ＨＳＩ第１テスト入力信号ＴＸＰが活性化された時間Ｔ１が、ＨＳＩ第２テスト入力信号ＴＸＮが活性化された時間Ｔ２に比べて短い。この場合、図３Ｄの信号は、図３Ｃの信号と比較するとき、ジッタ成分のノイズが含まれたものである。

一端が第１演算増幅器ＯＰ１の出力端子ＣＰに連結された第２キャパシタＣ２は、他端に印加される第３Ｐノイズ制御信号ＮＣＰ３の電圧値によってＣＰ地点での第１テスト入力信号ＴＸＰを遅延させる。

一端が第２演算増幅器ＯＰ２の出力端子ＣＮに連結された第４キャパシタＣ４は、他端に印加される第３Ｎノイズ制御信号ＮＣＮ３の電圧値によってＣＮ地点での第２テスト入力信号ＴＸＮを遅延させる。

図３Ｄには、第１Ｎノイズ制御信号ＮＣＮ１の電圧準位は変更させずに、第１Ｐノイズ制御信号ＮＣＰ１の電圧準位を第１Ｎノイズ制御信号ＮＣＮ１の電圧準位より低い電圧値とする場合を例として挙げたが、その逆の場合も可能である。すなわち、ＨＳＩ第１テスト入力信号ＴＸＰのエッジの傾斜を維持し、ＨＳＩ第２テスト入力信号ＴＸＮのエッジの傾斜を緩慢にする場合もある。

図３Ｄのテストデジタル信号をＨＳＩ機能ブロックに印加することによって、高速のデータを送受信するＨＳＩ機能ブロックのジッタノイズが含まれた信号に対する応答特性をテストできる。

図４Ａないし図４Ｅは、図２に示した本発明の一実施形態によるノイズ注入が可能な高速データ発生器の動作を説明するための図であって、第１Ｐノイズ制御信号ＮＣＰ１と第１Ｎノイズ制御信号ＮＣＮ１とは、同じ電圧値を有する。また、第２Ｐノイズ制御信号ＮＣＰ２と第２Ｎノイズ制御信号ＮＣＮ２との電圧値も同一であるが、その絶対値が変化する場合である。

図４Ａは、ＨＳＩ第１テスト入力信号ＴＸＰにノイズを注入する第１ジッタノイズ注入ブロック２２０−１１の一部回路図である。

図４Ｂは、ＨＳＩ第２サンプルデータ信号ＴＸＮにノイズを注入する第２ジッタノイズ注入ブロック２２０−２１の一部回路図である。

図４Ｃは、図２に表示された二つの地点ＡＰ，ＡＮでのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを示す波形図である。

図４Ｄは、第２Ｐノイズ制御信号ＮＣＰ２及び第２Ｎノイズ制御信号ＮＣＮ２の電圧準位が第２基準電圧Ｖｒｅｆ２である場合、すなわち第１基準電圧Ｖｒｅｆ１より高い場合、図２に表示された二つの地点ＣＰ，ＣＮでのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを示す波形図である。

図４Ａないし図４Ｅの実施形態では、第１Ｐノイズ制御信号ＮＣＰ１と第１Ｎノイズ制御信号ＮＣＮ１とが同じ電圧レベルを有すると仮定した。また、第２Ｐノイズ制御信号ＮＣＰ２と第２Ｎノイズ制御信号ＮＣＮ２とも、同じ電圧レベルを有すると仮定した。また、第２Ｐノイズ制御信号ＮＣＰ２と第２Ｎノイズ制御信号ＮＣＮ２との絶対値は変わりうると仮定した。

図４Ｄに示すように、ＣＰ地点での第１テスト入力信号ＴＸＰの電圧準位は、第１テスト入力信号ＴＸＰと第２基準電圧Ｖｒｅｆ２とが交差する第１交差地点Ｐ１で減少し始め（Ｐ１’）、第４交差地点Ｐ４で増加し始める（Ｐ４’）。第２テスト入力信号ＴＸＮの電圧準位は、第２交差地点Ｐ２で増加し始め（Ｐ２’）、第３交差地点（Ｐ３）で減少し始める（Ｐ３’）。

図４Ｄのように、ＣＰ地点での波形を重ねたときに生成されるアイパターン（斜線で示した領域）は、図４Ｃに示した理想的なアイパターン（斜線で示した領域）と異なる。かかる場合、図４Ｄの波形には、ジッタノイズが含まれたとする。

図４Ｅは、第２Ｐノイズ制御信号ＮＣＰ２及び第２Ｎノイズ制御信号ＮＣＮ２の電圧準位が第３基準電圧Ｖｒｅｆ３である場合、すなわち第１基準電圧Ｖｒｅｆ１より低い場合、図２に表示された二つの地点ＣＰ，ＣＮでのＨＳＩ第１テスト入力信号ＴＸＰ及びＨＳＩ第２テスト入力信号ＴＸＮを重ねた波形図である。

図４Ｅに示すように、ＣＰ地点での第１テスト入力信号ＴＸＰの電圧準位は、第１テスト入力信号ＴＸＰと第３基準電圧Ｖｒｅｆ３とが交差する第６交差地点Ｐ６で減少し始め（Ｐ６’）、第７交差地点Ｐ７で増加し始める（Ｐ７’）。第２テスト入力信号ＴＸＮの電圧準位は、第５交差地点Ｐ５で増加し始め（Ｐ５’）、第８交差地点Ｐ８で減少し始める（Ｐ８’）。

図４Ｅのように、ＣＰ地点での波形を重ねたときに生成されるアイパターン（斜線で示した領域）は、図４Ｃに示した理想的なアイパターン（斜線で示した領域）と異なる。かかる場合、図４Ｅの波形には、ジッタノイズが含まれたとする。

図４Ｄ及び図４Ｅには、第２Ｐノイズ制御信号ＮＣＰ２及び第２Ｎノイズ制御信号ＮＣＮ２の電圧値が同じである（Ｖｒｅｆ１ないしＶｒｅｆ３）を表示したが、相異なる電圧値を有する場合も可能である。

図５Ａ及び図５Ｂは、図２に示したレベルノイズ注入回路の実施形態を示す図である。

図５Ａは、第１レベルノイズ注入ブロック２２０−１２の具体的な回路の一実施形態を示す図である。

図５Ａに示すように、第１レベルノイズ注入ブロック２２０−１２は、電圧分配回路であって、ＣＰ地点での電圧と第１電源ＶＳＳとの間に位置する第２抵抗Ｒ２及び第１可変抵抗ＶＲ１の抵抗値の比によって、第１テストノイズ信号ＲＸＰの電圧値が決定される。第２抵抗Ｒ２及び第１可変抵抗ＶＲ１の抵抗値が同じである場合に、第１テストノイズ信号ＲＸＰは、ノードＣＰの電圧と第１電源ＶＳＳとの差の１／２に該当する電圧値を有する。第２抵抗Ｒ２の抵抗値が第１可変抵抗ＶＲ１の抵抗値に比べて低い場合には、ノードＣＰの電圧と第１電源ＶＳＳとの差の１／２より高い電圧を出力する。すなわち、第１可変抵抗ＶＲ１の抵抗値を調節してノードＣＰに印加される信号の大きさを変更させ、このように変更された信号を、ここではレベルノイズが含まれた信号という。

図５Ｂは、第２レベルノイズ注入ブロック２２０−２２の具体的な回路の一実施形態を示す図である。

図５Ｂに示すように、第２レベルノイズ注入ブロック２２０−２２は、電圧分配回路であって、図５Ａで説明したと同じ説明が適用されうるので、ここでは説明を省略する。

前記したように、本発明の一実施形態によるノイズ注入が可能な高速テストデータ発生器は、３種類のノイズ制御信号ＮＣＰ１ないしＮＣＰ３、ＮＣＮ１ないしＮＣＮ３を利用してジッタノイズを追加でき、他のノイズ制御信号ＮＣＰ４，ＮＣＮ４を利用してレベルノイズを追加できる。

本発明によるテストデータ発生器は、テストシステム、例えば自動テストシステムに利用できる。自動テストシステムは、ＨＳＩテストデータ発生器を備え、追加されたジッタノイズ及び／またはレベルノイズに応答してＨＳＩ機能ブロックの応答特性を検証するのに利用できる。

以上のように、図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。

本発明は、データ通信関連の技術分野に適用可能である。

高速インターフェース機能ブロックをテストできるテスト回路を示す図である。 本発明の一実施形態によるテストデータ発生器を示す図である。 ＨＳＩ第１テスト入力信号にノイズを注入する第１ジッタノイズ注入ブロックの一部回路図である。 ＨＳＩ第２テスト入力信号にノイズを注入する第２ジッタノイズ注入ブロックの一部回路図である。 図２に表示された二つの地点でのＨＳＩ第１テスト入力信号及びＨＳＩ第２テスト入力信号を示す波形図である。 図２に表示された二つの地点でのＨＳＩ第１テスト入力信号及びＨＳＩ第２テスト入力信号を示す波形図である。 ＨＳＩ第１テスト入力信号にノイズを注入する第１ジッタノイズ注入ブロックの一部回路図である。 ＨＳＩ第２サンプルデータ信号にノイズを注入する第２ジッタノイズ注入ブロックの一部回路図である。 図２に表示された二つの地点でのＨＳＩ第１テスト入力信号及びＨＳＩ第２テスト入力信号を示す波形図である。 第２Ｐノイズ制御信号及び第２Ｎノイズ制御信号の電圧準位が第１基準電圧より高い場合、図２に表示された二つの地点でのＨＳＩ第１テスト入力信号及びＨＳＩ第２テスト入力信号を示す波形図である。 第２Ｐノイズ制御信号及び第２Ｎノイズ制御信号の電圧準位が第１基準電圧より低い場合、図２に表示された二つの地点でのＨＳＩ第１テスト入力信号及びＨＳＩ第２テスト入力信号を示す波形図である。 第１レベルノイズ注入ブロックの具体的な回路の一実施形態を示す図である。 第２レベルノイズ注入ブロックの具体的な回路の一実施形態を示す図である。

符号の説明

２００ テストデータ発生器
２１０ ＨＳＩサンプルデータ生成器
２２０ ノイズ注入ブロック
２５０ ＤＵＴ回路ブロック
ＴＸＰ ＨＳＩ第１テスト入力信号
ＴＸＮ ＨＳＩ第２テスト入力信号
ＣＣＰ１ 第１カップリングキャパシタ
ＣＣＰ２ 第２カップリングキャパシタ
ＣＣＮ１ 第３カップリングキャパシタ
ＣＣＮ２ 第４カップリングキャパシタ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｃ４ 第４キャパシタ
ＯＰ１ 第１演算増幅器
ＯＰ２ 第２演算増幅器
ＮＣＰ１ 第１Ｐノイズ制御信号
ＮＣＰ２ 第２Ｐノイズ制御信号
ＮＣＰ３ 第３Ｐノイズ制御信号
ＮＣＰ４ 第４Ｐノイズ制御信号
ＮＣＮ１ 第１Ｎノイズ制御信号
ＮＣＮ２ 第２Ｎノイズ制御信号
ＮＣＮ３ 第３Ｎノイズ制御信号
ＮＣＮ４ 第４Ｎノイズ制御信号
ＶＲ１ 第１可変抵抗
ＶＲ２ 第２可変抵抗
ＶＳＳ 第１電圧電源
ＲＸＰ 第１テストノイズ信号
ＲＸＮ 第２テストノイズ信号

Claims (30)

1. 互いに逆の位相を有する第１テスト入力信号と第２テスト入力信号とを受信し、ノイズ制御信号に応答して前記第１テスト入力信号と前記第２テスト入力信号とにノイズを追加して、第１テストノイズ信号と第２テストノイズ信号とを生成する少なくとも一つのノイズ注入ブロックを備え、
   前記少なくとも一つのノイズ注入ブロックは、
   前記第１テスト入力信号を受信し、少なくとも一つの第１ノイズ制御信号に応答して前記第１テスト入力信号にノイズを追加して、第１テストノイズ信号を生成する第１ノイズ注入ブロックと、
   前記第２テスト入力信号を受信し、少なくとも一つの第２ノイズ制御信号に応答して前記第２テスト入力信号にノイズを追加して、第２テストノイズ信号を生成する第２ノイズ注入ブロックと、を備え、
   前記少なくとも一つのノイズ注入ブロックにより追加されるノイズは、ジッタノイズ及び／またはレベルノイズであり、
   前記第１テストノイズ信号と前記第２テストノイズ信号とで構成されるアイパターンが非対称となることを特徴とするテストデータ発生器。
2. 並列に印加される第１速度のテストデータ信号を結合して、第２速度の前記第１テスト入力信号及び前記第２テスト入力信号を生成するＨＳＩサンプルデータ生成器をさらに備えることを特徴とする請求項１に記載のテストデータ発生器。
3. 前記第１速度は、前記第２速度より遅いことを特徴とする請求項２に記載のテストデータ発生器。
4. 前記並列に印加される第１速度のテストデータ信号は、前記テストデータ発生器に連結される自動テスト装置で生成されることを特徴とする請求項２に記載のテストデータ発生器。
5. 前記第１ノイズ注入ブロックは、
   少なくとも一つの前記第１ノイズ制御信号に応答して前記第１テスト入力信号の位相を変更させて、前記第１テストノイズ信号を生成する第１ジッタノイズ注入ブロックを備えることを特徴とする請求項１に記載のテストデータ発生器。
6. 前記第１ジッタノイズ注入ブロックは、
   一端に前記第１テスト入力信号が印加される第１抵抗と、
   一端が前記第１抵抗の他端と連結され、他端に第１Ｐノイズ制御信号が印加される第１キャパシタと、
   第１入力端子が前記第１抵抗と前記第１キャパシタとの共通端子及び出力端子に連結され、第２入力端子に第２Ｐノイズ制御信号が印加され、前記出力端子を介して前記第１テストノイズ信号を出力する第１演算増幅器と、を備えることを特徴とする請求項５に記載のテストデータ発生器。
7. 前記第１ジッタノイズ注入ブロックは、
   一端が前記第１演算増幅器の出力端子に連結され、他端に第３Ｐノイズ制御信号が印加される第２キャパシタをさらに備えることを特徴とする請求項６に記載のテストデータ発生器。
8. 前記第１ジッタノイズ注入ブロックは、
   一端に前記第１テスト入力信号を受信し、他端が前記第１抵抗の一端に連結された第１カップリングキャパシタと、
   一端が前記演算増幅器の出力端子に連結され、他端に前記第１テストノイズ信号を出力する第２カップリングキャパシタと、をさらに備えることを特徴とする請求項６に記載のテストデータ発生器。
9. 前記第１ノイズ注入ブロックは、
   少なくとも一つの前記第１ノイズ制御信号に応答して前記第１テスト入力信号の電圧準位を変更させて、前記第１テストノイズ信号を生成する第１レベルノイズ注入ブロックを備えることを特徴とする請求項１に記載のテストデータ発生器。
10. 前記第１レベルノイズ注入ブロックは、
    一端に前記第１テスト入力信号が印加される第２抵抗と、
    第４Ｐノイズ制御信号に応答してその抵抗値が変わり、一端が前記第２抵抗の他端に連結され、他端が第１電圧電源に連結された第１可変抵抗と、を備え、
    前記第２抵抗及び前記第１可変抵抗の共通端子を介して前記第１テストノイズ信号が出力されることを特徴とする請求項９に記載のテストデータ発生器。
11. 前記第１レベルノイズ注入ブロックは、
    一端に前記第１テスト入力信号を受信し、他端が前記第２抵抗の一端に連結された第１カップリングキャパシタと、
    一端が前記第２抵抗と前記第１可変抵抗との共通端子に連結され、他の端子を介して前記第１テストノイズ信号を出力する第２カップリングキャパシタと、をさらに備えることを特徴とする請求項１０に記載のテストデータ発生器。
12. 前記第１ノイズ注入ブロックは、
    少なくとも一つの前記第１ノイズ制御信号に応答して、前記第１テスト入力信号の位相を変更させた第１位相遅延信号を出力する第１ジッタノイズ注入ブロックと、
    少なくとも一つの前記第１ノイズ制御信号に応答して前記第１位相遅延信号の電圧準位を変更させて、前記第１テストノイズ信号を生成する第１レベルノイズ注入ブロックと、を備えることを特徴とする請求項１に記載のテストデータ発生器。
13. 前記第２ノイズ注入ブロックは、
    少なくとも一つの前記第２ノイズ制御信号に応答して前記第２テスト入力信号の位相を変更させて、前記第２テストノイズ信号を生成する第２ジッタノイズ注入ブロックを備えることを特徴とする請求項７に記載のテストデータ発生器。
14. 前記第２ジッタノイズ注入ブロックは、
    一端に前記第２テスト入力信号が印加される第３抵抗と、
    一端が前記第３抵抗の他端と連結され、他端に第１Ｎノイズ制御信号が印加される第３キャパシタと、
    第１入力端子が前記第３抵抗と前記第３キャパシタとの共通端子及び出力端子に連結され、第２入力端子に第２Ｎノイズ制御信号が印加され、前記出力端子を介して前記第２テストノイズ信号を出力する第２演算増幅器と、を備えることを特徴とする請求項１３に記載のテストデータ発生器。
15. 前記第２ジッタノイズ注入ブロックは、
    一端が前記第２演算増幅器の出力端子に連結され、他端に第３Ｎノイズ制御信号が印加される第４キャパシタをさらに備えることを特徴とする請求項１４に記載のテストデータ発生器。
16. 前記第２ジッタノイズ注入ブロックは、
    一端に前記第２テスト入力信号を受信し、他端が前記第３抵抗の一端に連結された第１カップリングキャパシタと、
    一端が前記第２演算増幅器の出力端子に連結され、他端に前記第２テストノイズ信号を出力する第２カップリングキャパシタと、をさらに備えることを特徴とする請求項１４に記載のテストデータ発生器。
17. 前記第２ノイズ注入ブロックは、
    少なくとも一つの前記第２ノイズ制御信号に応答して前記第２テスト入力信号の電圧準位を変更させて、前記第２テストノイズ信号を生成する第２レベルノイズ注入ブロックを備えることを特徴とする請求項１１に記載のテストデータ発生器。
18. 前記第２レベルノイズ注入ブロックは、
    一端に前記第２テスト入力信号が印加される第４抵抗と、
    第４Ｎノイズ制御信号に応答してその抵抗値が変わり、一端が前記第４抵抗の他端に連結され、他端が第１電圧電源に連結された第２可変抵抗と、を備え、
    前記第４抵抗及び前記第２可変抵抗の共通端子を介して前記第２テストノイズ信号が出力されることを特徴とする請求項１４に記載のテストデータ発生器。
19. 前記第２レベルノイズ注入ブロックは、
    一端に前記第２テスト入力信号を受信し、他端が前記第４抵抗の一端に連結された第３カップリングキャパシタと、
    一端が前記第４抵抗と前記第２可変抵抗との共通端子に連結され、他の端子を介して前記第２テストノイズ信号を出力する第４カップリングキャパシタと、をさらに備えることを特徴とする請求項１８に記載のテストデータ発生器。
20. 前記第２ノイズ注入ブロックは、
    少なくとも一つの前記ノイズ制御信号に応答して、前記第２テスト入力信号の位相を変更させた第２位相遅延信号を出力する第２ジッタノイズ注入ブロックと、
    少なくとも一つの前記ノイズ制御信号に応答して前記第２位相遅延信号の電圧準位を変更させて、前記第２テストノイズ信号を生成する第２レベルノイズ注入ブロックと、を備えることを特徴とする請求項１２に記載のテストデータ発生器。
21. 第２速度の並列テストデータに基づいて、第１速度の直列テストデータを生成し、互いに逆の位相を有する第１速度の第１及び第２テスト入力信号を生成するサンプルデータ生成器と、
    前記第１及び第２テスト入力信号にノイズを追加して、第１及び第２テストノイズ信号を生成するテストデータ生成器と、を備え、
    前記テストデータ生成器は、
    前記第１テスト入力信号を受信し、少なくとも一つの第１ノイズ制御信号に応答して前記第１テスト入力信号にノイズを追加して、第１テストノイズ信号を生成する第１ノイズ注入ブロックと、
    前記第２テスト入力信号を受信し、少なくとも一つの第２ノイズ制御信号に応答して前記第２テスト入力信号にノイズを追加して、第２テストノイズ信号を生成する第２ノイズ注入ブロックと、を備え、
    前記少なくとも一つのノイズ注入ブロックにより追加されるノイズは、ジッタノイズ及び／またはレベルノイズであり、
    前記第１速度は、第２速度より速いこと、および前記第１テストノイズ信号と前記第２テストノイズ信号とで構成されるアイパターンが非対称となることを特徴とするテストシステム。
22. 前記サンプルデータ生成器は、ＨＳＩサンプルデータ生成器であることを特徴とする請求項２１に記載のテストシステム。
23. 前記第１及び第２テストノイズ信号に応答して動作するＨＳＩ機能ブロックをさらに備えることを特徴とする請求項２１に記載のテストシステム。
24. 前記追加されるノイズは、ジッタノイズであることを特徴とする請求項２１に記載のテストシステム。
25. 前記テストデータ発生器は、
    前記第１テスト入力信号の位相を変更させて前記第１テストノイズ信号を生成し、前記第２テスト入力信号の位相を変更させて前記第２テストノイズ信号を生成することを特徴とする請求項２４に記載のテストシステム。
26. 前記追加されるノイズは、レベルノイズであることを特徴とする請求項２１に記載のテストシステム。
27. 前記テストデータ発生器は、
    前記第１テスト入力信号の電圧準位を変更させて前記第１テストノイズ信号を生成し、前記第２テスト入力信号の電圧準位を変更させて前記第２テストノイズ信号を生成することを特徴とする請求項２６に記載のテストシステム。
28. 前記並列テストデータは、前記テストシステムで生成させることを特徴とする請求項２１に記載のテストシステム。
29. 第１速度の並列テストデータを受信するステップと、
    前記並列テストデータを第２速度の互いに逆の位相を有する第１直列テストデータと第２直列テストデータとに変換するステップと、
    第１ノイズ注入ブロックと第２ノイズ注入ブロックとを備える少なくとも一つのノイズ注入ブロックによって前記第１直列テストデータと前記第２直列テストデータとに少なくとも一つのタイプのノイズを追加するステップと、を含み、
    前記少なくとも一つのタイプのノイズを追加するステップは、
    少なくとも一つの第１ノイズ制御信号に応答する第１ノイズ注入ブロックによって前記第１直列テストデータに少なくとも一つのタイプのノイズを追加して第１テストノイズ信号を生成するステップと、
    少なくとも一つの第２ノイズ制御信号に応答する第２ノイズ注入ブロックによって前記第２直列テストデータに少なくとも一つのタイプのノイズを追加して第２テストノイズ信号を生成するステップと、をさらに含み、
    前記ノイズは、ジッタノイズまたはレベルノイズのうち少なくとも一つであり、
    前記第１テストノイズ信号と前記第２テストノイズ信号とで構成されるアイパターンが非対称となることを特徴とするテスト方法。
30. 前記第１速度は、前記第２速度より遅いことを特徴とする請求項２９に記載のテスト方法。

Images