CN113722886A - 一种信号仿真系统 - Google Patents
一种信号仿真系统 Download PDFInfo
- Publication number
- CN113722886A CN113722886A CN202110875922.7A CN202110875922A CN113722886A CN 113722886 A CN113722886 A CN 113722886A CN 202110875922 A CN202110875922 A CN 202110875922A CN 113722886 A CN113722886 A CN 113722886A
- Authority
- CN
- China
- Prior art keywords
- termination
- crosstalk
- module
- pcb model
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004088 simulation Methods 0.000 title abstract description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000004891 communication Methods 0.000 abstract description 19
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开了一种信号仿真系统，包括：PCB模型；端接单元，包括多个端接模块，每一个端接模块用于在PCB模型上进行相应的端接匹配；串扰分析单元，包括多个串扰参数控制模块，每一个串扰参数控制模块用于调整PCB模型不同的串扰参数中央处理单元，与端接单元和串扰分析单元连接；其中中央处理单元配置为控制端接单元根据PCB模型输出的信号的质量选择相应的端接模块，以及配置为控制串扰分析单元中每一个串扰参数控制模块的调整策略。本发明提出的方案通过设置串扰分析单元等模块，能够对通信行业中PCB板级高速信号的完整性进行全方位分析，包括传输线以及端接电阻等相关问题，从而使得整体的仿真分析更加的透彻，有利于实际的应用。
Description
技术领域
本发明涉及仿真领域，具体涉及一种信号仿真系统。
背景技术
现在的高速数字系统的时钟频率可能高达数万兆赫兹，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题，破坏信号完整性将直接导致信号失真定时错误，以及产生不正确的数据﹑地址和控制信号，从而造成系统误工作甚至导致系统崩溃，因此PCB板布线前的仿真显得非常重要，而信号完整性是指信号线上的信号质量，差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的，主要的信号完整性问题包括反射﹑振铃﹑地弹﹑串扰等。
而PCB板在进行设计制作时，常常需要通过高速信号完整性仿真系统对信号完整性问题进行查找与发现，并在设计制作的过程中消除或者减小信号完整性问题，但是现有的高速信号完整性仿真系统在进行实际的操作时，无法快速的对造成高速信号完整性问题的串扰原因进行检测，从而导致整体的仿真分析不够透彻，进而极大的降低了系统的使用效果，不利于实际的应用。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种信号仿真系统，包括：
PCB模型；
端接单元，包括多个端接模块，每一个端接模块用于在所述PCB模型上进行相应的端接匹配；
串扰分析单元，包括多个串扰参数控制模块，每一个串扰参数控制模块用于调整所述PCB模型不同的串扰参数；
中央处理单元，与所述端接单元和所述串扰分析单元连接；
其中所述中央处理单元配置为控制所述端接单元根据所述PCB模型输出的信号的质量选择相应的端接模块，以及配置为控制所述串扰分析单元中每一个串扰参数控制模块的调整策略。
在一些实施例中，所述端接模块包括主动并行端接模块、分压器端接模块、并行交流端接模块和/或串行端接模块。
在一些实施例中，所述主动并行端接模块配置为在所述PCB模型的负载端设置下拉电阻。
在一些实施例中，所述分压器端接模块配置为在所述PCB模型的负载端设置下拉电阻和上拉电阻。
在一些实施例中，所述并行交流端接模块配置为在所述PCB模型的负载端设置由下拉电阻和电容组成的端接阻抗。
在一些实施例中，所述串行端接模块配置为在所述PCB模型的源端设置电阻；
其中，所述电阻的阻抗与所述PCB模型中缓冲器的阻抗之和等于所述PCB模型中传输线的特征阻抗。
在一些实施例中，所述串扰参数控制模块包括间距控制模块、传输线控制模块和/或端接电阻控制模块。
在一些实施例中，所述间距控制模块配置为控制所述PCB模型中两条传输线之间的间距；
所述传输线控制模块配置为控制所述PCB模型中不同层之间的间距；
所述端接电阻控制模块配置为在所述PCB模型的源端设置端接电阻，并控制所述端接电阻的阻值。
在一些实施例中，所述中央处理单元还配置为根据所述两条传输线之间的间距、不同层之间的间距以及所述端接电阻的阻值计算所述PCB模型的串扰值，并根据计算得到的串扰值和目标串扰值确定所述两条传输线之间的间距的调整策略、所述不同层之间的间距的调整策略以及所述端接电阻的阻值的调整策略。
在一些实施例中，还包括：
显示终端，所述显示终端配置为显示最终得到的PCB模型。
本发明具有以下有益技术效果之一：本发明提出的方案通过设置串扰分析单元等模块，能够对通信行业中PCB板级高速信号的完整性进行全方位分析，包括传输线以及端接电阻等相关问题，从而使得整体的仿真分析更加的透彻，有利于实际的应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的信号仿真系统的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种信号仿真系统，如图1所示，包括端接单元、串扰分析单元、中央处理单元以及待仿真的PCB模型。其中，中央处理单元与所述端接单元和所述串扰分析单元连接，并配置为控制所述端接单元根据所述PCB模型输出的信号的质量选择相应的端接模块，以及配置为控制所述串扰分析单元中每一个串扰参数控制模块的调整策略。
在一些实施例中，端接单元，包括多个端接模块，每一个端接模块用于在所述PCB模型上进行相应的端接匹配。
在一些实施例中，所述端接模块包括主动并行端接模块、分压器端接模块、并行交流端接模块和/或串行端接模块。
在一些实施例中，所述主动并行端接模块配置为在所述PCB模型的负载端设置下拉电阻。
在一些实施例中，所述分压器端接模块配置为在所述PCB模型的负载端设置下拉电阻和上拉电阻。
在一些实施例中，所述并行交流端接模块配置为在所述PCB模型的负载端设置由下拉电阻和电容组成的端接阻抗。
在一些实施例中，所述串行端接模块配置为在所述PCB模型的源端设置电阻；
其中，所述电阻的阻抗与所述PCB模型中缓冲器的阻抗之和等于所述PCB模型中传输线的特征阻抗。
具体的，如图1所示，所述端接单元可以包括并行端接组件和串行端接模块，所述并行端接组件用于在负载端加入一下拉到地的电阻来实现端接匹配操作，所述串行端接组件用于在靠近源端的位置串联一个电阻来实现端接匹配操作，并与缓冲器阻抗进行配合使用。其中，负载端指PCB模型的输出端，源端指PCB模型的输入端。
其中，所述并行端接组件包括主动并行端接模块、分压器端接模块和并行交流端接模块，所述主动并行端接模块用于通过端接电阻将负载端信号拉至预设的偏移电压，使输出驱动源能够对高低电平信号有汲取电流能力，所述分压器端接模块用于通过上拉电阻和下拉电阻构成端接电阻，并对反射进行吸收，同时降低对源端器件驱动能力的要求，所述并行交流端接模块用于通过电阻和电容网络作为端接阻抗，对高速信号传输进行阻低频通高频操作。
在实际仿真时，可以通过中央处理单元控制端接单元进行工作，即采用不同的端接方案，并对PCB模型输出的信号质量进行对比，以选择合适的端接方案来完成对PCB模型的高速信号完整性仿真操作，即选择通过主动并行端接模块，设置端接电阻，将负载端信号拉至一偏移电压，使输出驱动源能够对高低电平信号有汲取电流能力；或者选择通过分压器端接模块，设置上拉电阻和下拉电阻，构成端接电阻，并对反射进行吸收，同时降低对源端器件驱动能力的要求；或者选择通过并行交流端接模块，设置电阻和电容网络作为端接阻抗，对高速信号传输进行阻低频通高频操作。
在一些实施例中，串扰分析单元，包括多个串扰参数控制模块，每一个串扰参数控制模块用于调整所述PCB模型不同的串扰参数。
在一些实施例中，所述串扰参数控制模块包括间距控制模块、传输线控制模块和/或端接电阻控制模块。
在一些实施例中，所述间距控制模块配置为控制所述PCB模型中两条传输线之间的间距；
所述传输线控制模块配置为控制所述PCB模型中不同层之间的间距；
所述端接电阻控制模块配置为在所述PCB模型的源端设置端接电阻，并控制所述端接电阻的阻值。
在一些实施例中，所述中央处理单元还配置为根据所述两条传输线之间的间距、不同层之间的间距以及所述端接电阻的阻值计算所述PCB模型的串扰值，并根据计算得到的串扰值和目标串扰值确定所述两条传输线之间的间距的调整策略、所述不同层之间的间距的调整策略以及所述端接电阻的阻值的调整策略。
具体的，图1示出的串扰分析单元包括间距控制模块、传输线控制模块和端接电阻控制模块，所述间距控制模块用于通过改变两条传输线之间的间距，来改变对串扰的影响，所述传输线控制模块用于通过改变传输线到平面层的距离来改变对串扰的影响，所述端接电阻控制模块用于在驱动端增加端接电阻，来消除端接电阻对高速信号完整性的影响。
在实际仿真时，可以通过中央处理单元控制串扰分析单元进行工作，即当信号在传输线上传播时，对因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰进行分析处理，同时通过间距检测模块，改变两条传输线之间的间距，来检测对串扰的影响，通过传输线检测模块，改变传输线到平面层的距离来检测对串扰的影响，通过端接电阻检测模块，在驱动端增加端接电阻，来消除端接电阻对高速信号完整性的影响。
在一些实施例中，还可以包括仿真分析单元，通过中央处理单元控制仿真分析单元进行工作，即根据串扰分析单元得出的分析结果，对高速信号完整性进行仿真分析，同时得出降低串扰和提高信号完整性的措施，并将其分析结果传递至中央处理单元，
在一些实施例中，还包括：
显示终端，所述显示终端配置为显示最终得到的PCB模型。
具体的，通过中央处理单元将检测分析的结果与数据传递至显示控制终端，并对其进行展示，同时还可通过显示控制终端进行控制操作，传递控制信息给中央处理单元。
在一些实施例中，如图1所示，还包括数据通信单元，用于接收远程控制指令，并将其传递至所述中央处理单元，还用于接收所述中央处理单元发出的反馈信息，并将其进行传递。
具体的，所述数据通信单元可以包括有线通信组件和无线通信组件，所述有线通信组件用于通过有线的方式保持所述中央处理单元与显示控制终端的实时数据互通，所述无线通信组件用于通过无线的方式保持所述中央处理单元与显示控制终端的实时数据互通。
其中，所述无线通信组件包括4G通信模块、5G通信模块和WiFi通信模块，所述4G通信模块用于通过4G网络保持所述中央处理单元与显示控制终端的实时数据互通，所述5G通信模块用于通过5G网络保持所述中央处理单元与显示控制终端的实时数据互通，所述WiFi通信模块用于通过WiFi网络保持所述中央处理单元与显示控制终端的实时数据互通。
在实际仿真时，可以通过显示控制终端提供控制操作界面，对系统整体进行控制操作，并通过数据通信单元选择数据通信方式，首先选择有线或者无线，若选择无线，则可以根据实际的需求选择4G通信模块、5G通信模块或者WiFi通信模块进行数据传输，从而保证中央处理单元与显示控制终端的实时数据互通，接着可通过显示控制终端进行控制操作，传递控制信息给中央处理单元，
在一些实施例中，如图1所示，系统还可以包括数据存储单元，用于接收所述中央处理单元传输的分析数据，并对其进行写入与存储，还用于接收所述中央处理单元发出的控制指令，同时根据所述控制指令调取相应的分析数据。
本发明提出的方案通过设置串扰分析单元等模块，能够对通信行业中PCB板级高速信号的完整性进行全方位分析，包括传输线以及端接电阻等相关问题，从而使得整体的仿真分析更加的透彻，有利于实际的应用。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种信号仿真系统，其特征在于，包括：
PCB模型；
端接单元，包括多个端接模块，每一个端接模块用于在所述PCB模型上进行相应的端接匹配；
串扰分析单元，包括多个串扰参数控制模块，每一个串扰参数控制模块用于调整所述PCB模型不同的串扰参数；
中央处理单元，与所述端接单元和所述串扰分析单元连接；
其中所述中央处理单元配置为控制所述端接单元根据所述PCB模型输出的信号的质量选择相应的端接模块，以及配置为控制所述串扰分析单元中每一个串扰参数控制模块的调整策略。
2.如权利要求1所述的系统，其特征在于，所述端接模块包括主动并行端接模块、分压器端接模块、并行交流端接模块和/或串行端接模块。
3.如权利要求2所述的系统，其特征在于，所述主动并行端接模块配置为在所述PCB模型的负载端设置下拉电阻。
4.如权利要求2所述的系统，其特征在于，所述分压器端接模块配置为在所述PCB模型的负载端设置下拉电阻和上拉电阻。
5.如权利要求2所述的系统，其特征在于，所述并行交流端接模块配置为在所述PCB模型的负载端设置由下拉电阻和电容组成的端接阻抗。
6.如权利要求2所述的系统，其特征在于，所述串行端接模块配置为在所述PCB模型的源端设置电阻；
其中，所述电阻的阻抗与所述PCB模型中缓冲器的阻抗之和等于所述PCB模型中传输线的特征阻抗。
7.如权利要求1所述的系统，其特征在于，所述串扰参数控制模块包括间距控制模块、传输线控制模块和/或端接电阻控制模块。
8.如权利要求7所述的系统，其特征在于，所述间距控制模块配置为控制所述PCB模型中两条传输线之间的间距；
所述传输线控制模块配置为控制所述PCB模型中不同层之间的间距；
所述端接电阻控制模块配置为在所述PCB模型的源端设置端接电阻，并控制所述端接电阻的阻值。
9.如权利要求7所述的系统，其特征在于，所述中央处理单元还配置为根据所述两条传输线之间的间距、不同层之间的间距以及所述端接电阻的阻值计算所述PCB模型的串扰值，并根据计算得到的串扰值和目标串扰值确定所述两条传输线之间的间距的调整策略、所述不同层之间的间距的调整策略以及所述端接电阻的阻值的调整策略。
10.如权利要求9所述的系统，其特征在于，还包括：
显示终端，所述显示终端配置为显示最终得到的PCB模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875922.7A CN113722886A (zh) | 2021-07-30 | 2021-07-30 | 一种信号仿真系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875922.7A CN113722886A (zh) | 2021-07-30 | 2021-07-30 | 一种信号仿真系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113722886A true CN113722886A (zh) | 2021-11-30 |
Family
ID=78674517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110875922.7A Withdrawn CN113722886A (zh) | 2021-07-30 | 2021-07-30 | 一种信号仿真系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113722886A (zh) |
-
2021
- 2021-07-30 CN CN202110875922.7A patent/CN113722886A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686872A (en) | Termination circuit for computer parallel data port | |
| JP4518797B2 (ja) | ビデオ信号の自動等化 | |
| KR101031393B1 (ko) | 신호 전송 장치 및 방법 | |
| US8866282B2 (en) | Semiconductor apparatus, signal transmission system and signal transmission method | |
| US9544864B1 (en) | Data transmission system and receiving device | |
| CN102083277B (zh) | 印刷电路板及其布线方法 | |
| US8185682B2 (en) | USB 2.0 bi-directional bus channel with boost circuitry | |
| CN104660303A (zh) | 用于串行通信链路中的功率感知均衡的方法和装置 | |
| CN115048235B (zh) | 链路参数的配置方法、装置、设备和介质 | |
| EP2991234B1 (en) | Method, apparatus, and system for configuring high-speed serial bus parameter | |
| JP5021981B2 (ja) | テストデータ発生器、テストシステム及びテスト方法 | |
| CN113722886A (zh) | 一种信号仿真系统 | |
| CN107480390B (zh) | 信号延迟的补偿方法、装置及计算机设备 | |
| JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
| US9673941B2 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
| CN107888222B (zh) | 一种优化ncsi信号质量的电路结构及方法 | |
| CN104978298A (zh) | 一种高速互联终端匹配的设计方法 | |
| CN108735179B (zh) | 显示驱动装置、显示驱动组件和显示装置 | |
| CN103856263A (zh) | 一种测试高速链路的方法及装置 | |
| CN207200866U (zh) | 一种平视显示系统的信号转换电路和飞行模拟机 | |
| CN204190784U (zh) | 一种以太网信号测试接口转换电路 | |
| CN117375551B (zh) | 共享io管脚的频率补偿系统、方法、装置、设备及介质 | |
| CN103259548B (zh) | 一种信号处理方法、系统及移动终端 | |
| CN103853078A (zh) | 可编程逻辑芯片输入输出电路片内终端电阻的整合电路 | |
| CN101853825B (zh) | 多负载拓扑架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211130 |
|
| WW01 | Invention patent application withdrawn after publication |