JP4995859B2 - A/d変換器およびその制御方法 - Google Patents
A/d変換器およびその制御方法 Download PDFInfo
- Publication number
- JP4995859B2 JP4995859B2 JP2009070559A JP2009070559A JP4995859B2 JP 4995859 B2 JP4995859 B2 JP 4995859B2 JP 2009070559 A JP2009070559 A JP 2009070559A JP 2009070559 A JP2009070559 A JP 2009070559A JP 4995859 B2 JP4995859 B2 JP 4995859B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- sampling
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図24は、この特許文献1に記載された従来のパイプライン型A/Dコンバータの構成を示すブロック図である。
このパイプライン型A/Dコンバータは、アナログ入力信号AinをNビットのデジタル出力Doutに変換するため、アナログ入力信号Ainをサンプルホールドする入力サンプルホールド回路(S/H)と、各ビットを決定するための縦列接続されたk個のステージS1、S2、…Skと、各ステージにおいて決定されたn桁のデジタル値dj(jは1、2、…k)を格納するメモリ102と、メモリ102に格納されたデジタル値dj(jは1、2、…k)に基づいてアナログ入力信号AinのA/D変換値Doutを演算する演算回路101とを有している。
パイプライン型A/D変換器では、増幅器2503のゲインGを、入力されたA/D変換回路2502のデジタル出力信号djの桁数がnのとき、2の(n−1)乗としなければならない。
図25において、クロックφ1とφ2は、共に信号値High(H)とならない区間を持つノンオーバーラップクロックであり、クロックがHのときに該アナログスイッチがオン状態となり、クロックが信号値Low(L)のときに該アナログスイッチがオフ状態となる。
また、ステージS2、ステージS3、…ステージSkの回路構成は全てステージS1と同じであり、各アナログスイッチを動作させるクロックはステージS1、ステージS3、…の奇数番目のステージは同じであり、ステージS2、ステージS4、…の偶数番目のステージはステージS1のクロックφ1をクロックφ2に、クロックφ2をクロックφ1にしたものである。
そこで本発明はこれらの課題を解決するために案出されたものであり、その目的はサンプルホールド回路を必要としない新規なパイプライン型のA/D変換器およびその制御方法を提供することを目的とする。
ステージを複数多段に備え、前記ステージは、アナログ入力信号を入力してデジタル信号に変換して出力すると共に、当該デジタル信号と前記アナログ入力信号とによって生成されたアナログ出力信号を後段の他のステージに出力する、A/D変換器であって、
前記複数のステージのうち少なくとも初段のステージは、
前記アナログ入力信号をサンプリングキャパシタにサンプリングするサンプリング回路と、前記サンプリング回路のサンプリング動作タイミングを決定するタイミング切替スイッチと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を反転する反転回路と、前記反転した値を第1のデジタル信号に変換して出力するA/D変換回路と、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を、前記第1のデジタル信号の値に応じて調整する第1のサンプリング値調整回路とを備え、かつ前記A/D変換回路は、前記第1のサンプリング値調整回路による調整後の信号を第2のデジタル信号に変換し、さらに前記第1のサンプリング値調整回路による調整後の信号を前記第2のデジタル信号の値に応じて調整する第2のサンプリング値調整回路と、前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する転送スイッチと、を備えることを特徴とするA/D変換器である。
第1の発明において、前記初段のステージは、前記サンプリングキャパシタが接続され、前記サンプリング回路によってサンプリングされた前記アナログ入力信号を保存するサミングノードをさらに含み、前記A/D変換回路は、前記サミングノードにかかる電圧をA/D変換することを特徴とするA/D変換器である。
また、第3の発明は、
第1または第2の発明において、前記反転回路は、サンプリング時は前記アナログ入力信号を前記サンプリング回路に入力し、反転時は基準電圧を前記サンプリング回路に入力して、前記サンプリングキャパシタの電荷を反転させることを特徴とするA/D変換器である。
また、第4の発明は、
第1乃至第3の発明において、前記後段のステージの構成は、前記初段のステージの構成と同じであることを特徴とするA/D変換器である。
ステージを複数備え、前記ステージは、アナログ入力信号を入力してデジタル信号に変換して出力すると共に、当該デジタル信号と前記アナログ入力信号とによって生成されたアナログ出力信号を後段の他のステージに出力する、A/D変換器であって、
前記複数のステージのうち少なくとも初段のステージは、
前記アナログ入力信号をサンプリングキャパシタにサンプリングするサンプリング回路と、前記サンプリング回路のサンプリング動作タイミングを決定するタイミング切替スイッチと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を反転する反転回路と、増幅器を含み、前記反転した値を第1のデジタル信号に変換して出力するA/D変換部と、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を前記第1のデジタル信号の値に応じて調整する第1のサンプリング値調整回路とを備え、かつ前記A/D変換部は前記第1のサンプリング値調整回路による調整後の信号を第2のデジタル信号に変換するようになっており、さらに前記第1のサンプリング値調整回路による調整後の信号を前記第2のデジタル信号の値に応じて調整する第2のサンプリング値調整回路と、前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する転送スイッチとを備え、前記増幅器は、前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する際にその信号をバッファリングすることを特徴とするA/D変換器。
A/D変換とD/A変換を行うステージを複数多段に備えたパイプライン型のA/D変換器の制御方法であって、前記ステージのうち少なくとも初段のステージにおける処理を、
アナログ入力信号をタイミング切替スイッチによりサンプリング回路のサンプリングキャパシタにサンプリングするサンプルフェイズと、前記サンプリングキャパシタにサンプリングした前記アナログ入力信号を反転回路で反転すると共に、反転した値をA/D変換回路で第1のデジタル出力信号に変換して出力するコンパレート第1フェイズと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第1のサンプリング値調整回路によって第1のデジタル信号の値に応じて調整すると共に、調整した第1のデジタル信号を前記A/D変換回路で第2のデジタル出力信号に変換して出力するコンパレート第2フェイズと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第2のサンプリング値調整回路によって前記第2のデジタル信号の値に応じて調整すると共に、調整したアナログ信号を後段の他のステージに出力するホールドフェイズとの順に切り替えて繰り返し行うことを特徴とするA/D変換器の制御方法である。
A/D変換とD/A変換を行うステージを複数多段に備えたパイプライン型のA/D変換器の制御方法であって、前記ステージのうち少なくとも初段のステージにおける処理を、
アナログ入力信号をタイミング切替スイッチによりサンプリング回路のサンプリングキャパシタにサンプリングするサンプルフェイズと、前記サンプリングキャパシタにサンプリングした前記アナログ入力信号を反転回路で反転すると共に、反転した値をA/D変換回路で第1のデジタル出力信号に変換して出力するコンパレート第1フェイズと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第1のサンプリング値調整回路によって第1のデジタル信号の値に応じて調整すると共に、調整した第1のデジタル信号を前記A/D変換回路で第2のデジタル出力信号に変換して出力するコンパレート第2フェイズと、前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第2のサンプリング値調整回路によって前記第2のデジタル信号の値に応じて調整すると共に、調整したアナログ信号を後段の他のステージに出力するホールドフェイズとの順に切り替えて繰り返し行い、かつ、前記第2のサンプリング値調整回路による調整後のアナログ信号を後段の他のステージに出力する際に前記A/D変換回路の増幅器でその信号をバッファリングすることを特徴とするA/D変換器の制御方法である。
この結果、消費電力やレイアウトエリアの増大、およびノイズの増大を回避でき、コンパクトで省電力および低ノイズ化を達成することができる。
(第1の実施形態)
図1は、本発明に係るパイプライン型のA/D変換器100の第1の実施の形態を示したブロック図である。
図示するようにこのA/D変換器100は、アナログ連続入力信号AinをNビットのデジタル出力信号Doutに変換して出力するものである。
このA/D変換器100は、各ビットを決定するための縦列接続されたk個のステージFS1、S2…Skと、これら各ステージFS1〜Skにおいて決定された2桁のデジタル出力信号dij(iは1〜k、jは1〜n)を格納するメモリ102と、このメモリ102に格納されたデジタル出力信号dijに基づいてアナログ連続入力信号AinのA/D変換値をデジタル出力信号Doutを演算する演算回路101と、から主に構成されている。
メモリ102は、k個のステージFS1〜Skの各々から2桁のデジタル出力信号dijを入力し、格納する。このため、メモリ102には、少なくとも、2ビットのアドレスを(k×n)個格納できる半導体メモリ等が用いられる。
演算回路101は、メモリ102に格納されたデジタル出力信号dijに基づいて演算し、N桁のデジタル出力信号Doutを出力する。デジタル出力信号Doutを算出するための演算は、次のように行われる。
このような処理を繰り返し、ステージFS1のデジタル出力d11の最下位桁とステージS1のデジタル出力d12の最上位桁までを足し合わせる。足し合わされた最終的な結果は、デジタル出力信号Doutとして出力される。
d11=01、d12=10、d21=00、d22=01、d31=01、d32=10、d41=00、d42=10
図2の例では、隣接するデジタル出力によって出力されるデジタル出力の最上位桁と最下位桁とを加算した結果、デジタル出力信号Doutとして、「100100010」の値が得られる。
次に、図3は、前述したk個のステージFS1〜Skのうち、少なくとも初段に位置するステージFS1の回路構成を示したものであり、本発明のパイプライン型のA/D変換器100における新規で特徴をなす部分である。なお、このステージFS1〜Skの各々は、同一の回路構成を有しているから、図3によるステージFS1の説明を、全てのステージFS1〜Skの説明に代えるものとする。したがって、この初段のステージFS1〜Skの後段に位置するステージS2〜Skの入力は、図3においてアナログ連続入力信号Ainを、前段で離散化されたアナログ離散入力信号Vinに置き換えたものとする。また、任意のステージSkの回路構成に、従来技術と同じ構造を用いても良い。
図示するようにこのステージFS1は、アナログ連続入力信号Ainを入力し、デジタル出力信号d11、d12を出力すると共に、後段のステージ2にアナログ離散出力信号Voutを出力するものである。
この第1の多値出力回路307Aは、デジタル出力信号d12をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能し、第2の多値出力回路307Bはデジタル出力信号d11をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能する。
また、本実施の形態では制御回路301をさらに有し、この制御回路301から前記各アナログスイッチSWを開閉制御するための7種類のクロックφ1、φ2、φH、φS、φC、φC1、φC2が出力される。
符号402はサミングノードであり、このサミングノード402には、図3のサミングノード304の電圧が印加されるものとする。
このA/D変換回路302は、サンプリングトリガφC1を入力し、サンプリングトリガφC1の立下がりに同期してサミングノード402の電圧と、予め設定されている基準電圧(1/8)Vr、(−1/8)Vrとを比較し、結果をデジタル出力信号d11として出力する。
サミングノード402の電圧が(1/8)Vrより大きい場合はデジタル出力信号d12=00を出力し、サミングノード402の電圧が(−1/8)Vrより大きく、(1/8)Vrより小さい場合はデジタル出力信号d12=01を出力し、サミングノード402の電圧が(−1/8)Vrより小さい場合はデジタル出力信号d12=10を出力する。デジタル出力信号d12は、多値出力回路307Aに入力されてSW305h〜305jを制御する。
次に、このような構成をしたステージFS1の動作を説明する。
先ず、図3に示すようにアナログ連続入力信号Ainは、アナログスイッチSW305n、305cのオンによってサンプルキャップCap306aに導かれ、アナログスイッチSW305n、305dのオンによってサンプルキャップCap306bに導かれ、アナログスイッチSW305n、305eのオンによってサンプルキャップ306cに導かれる。サンプルキャップCap306a、306b、306cは、アナログ連続入力信号Ainの電荷をチャージしてサンプリング(サンプル動作とも記す)を行う。サンプリングされた電荷はサミングノード304に保存される。
また、デジタル出力信号d11の値が00の場合、SW305mがオン状態となり、SW305k、SW305lがそれぞれオフ状態となり、電圧値(VC−Vr)Vを出力する端子と接続される。ここでは、デジタル出力信号d11=10が出力されるアナログ連続入力信号Ainが入力されたとする。
また、デジタル出力信号d12の値が01の場合、アナログスイッチSW305iがオン状態となり、アナログスイッチSW305h、SW305jがそれぞれオフ状態となり、電圧値(VC)Vを出力する端子と接続される。
ホールドフェイズ(図5中クロックφ2がH)では、アナログスイッチSW305bのオンにより、アナログスイッチSW305cはオフしているので、サミングノード304に保存された電荷に対し、サンプルキャップCap306a、306b、306cで公知の方法により演算が行われ、ステージS2に転送される。転送の結果、アナログ出力信号Voutが目標値としてステージS2に出力される。
〈t1:サンプルフェイズ(Sample phase)〉
先ず図3は、図5に示したt1のタイミング、すなわちサンプルフェイズにおけるステージFS1の状態を表した図である。
このサンプルフェイズでは、アナログスイッチSW305n、305cがオンされてアナログ連続入力信号AinがサンプルキャップCap306aに導かれる。また、アナログスイッチSW305n、305dがオンされて、アナログ連続入力信号AinがサンプルキャップCap306bに導かれる。また、アナログスイッチSW305n、305eがオンされて、アナログ連続入力信号AinがサンプルキャップCap306cに導かれる。さらに、アナログスイッチSW305aがオンするので、サンプルキャップCap306a、306b、306cに電荷がチャージされてサンプル動作が行われる。
次に図6は、図5中t2のタイミング、すなわちコンパレート第1フェイズにおけるステージFS1の状態を表した図である。
このコンパレート第1フェイズでは、アナログスイッチSW305a、305d、305e、305nがオフされる。このため、サンプルキャップCap306a、306b、306cにサンプリングされたアナログ連続入力信号Ainの電荷がサミングノード304に保存、確定される。また、アナログスイッチSW305o、305f、305gがオンされる。
ここで、コンパレート第1フェイズにおいて、多値出力回路307A、307BはそれぞれVCに接続されている。このため、サミングノード304の電圧が−AinVとなり、−AinVに対してA/D変換回路302で公知の方法によって演算がされ、デジタル出力信号d11の値が決定する。ここでは、d11=10が出力されるアナログ連続入力信号Ainが入力されたとする。
次に図7は、図5中t3のタイミング、すなわちコンパレート2フェイズにおけるステージFS1の状態を表した図である。
コンパレート2フェイズでは、デジタル出力信号d11の結果に基づき、多値出力回路307Bの接続先が変更される。
ここでは、デジタル出力信号d11=10なので、アナログスイッチSW305kがオン状態、アナログスイッチSW305l、305mがオフ状態となる。このため、サミングノード304の電圧が(−Ain+(1/2)・Vr)Vとなり、(−Ain+(1/2)・Vr)Vに対してA/D変換回路302で公知の方法によって演算がされ、デジタル出力信号d12の値が決定する。ここでは、デジタル出力信号d12=00が出力されるアナログ連続入力信号Ainが入力されたとする。
以上、クロックφC1とクロックφC2によってステージ1は逐次比較動作を行い、アナログ入力信号Ainをデジタル出力信号d11、d12に変換する。
図8は、図5中t4のタイミング、すなわちホールドフェイズにおけるステージFS1の状態を表した図である。
このホールドフェイズでは、サミングノード304に保存された電荷に対し、サンプルキャップCap306a、306b、306cで公知の方法により演算が行われ、後段のステージS2に転送される。転送の結果、アナログ出力信号Voutが目標値としてステージS2に出力される。
したがって、ステージFS1がm個のデジタル出力信号d11、d12、…d1mを出力する構造を持つ場合は、クロックφC1の立ち上がりと、クロックφCの立ち上がりが同時であり、クロックφCmの立ち下がりとクロックφCの立ち下がりが同時であり、2つ以上Hとなる区間を持たないノンオーバーラップクロック、φC1、φC2、・・・、φCmを導入し、ステージFS1が逐次比較動作を行うコンパレートフェイズの中にそれぞれのクロックに対応する動作状態、コンパレート第1フェイズ、コンパレート第2フェイズ、…、コンパレートmフェイズを持たせる必要がある。
本実施の形態によれば、従来のようなサンプルホールド回路S/Hを必要としないため、消費電力の削減とレイアウトエリアの削減およびノイズの削減を達成することが可能となる。
また、本実施の形態の構成により、ステージFS1の入力経路がサンプルキャップCap306a、306b、306cの1経路となる効果、換言すれば、アナログ連続入力信号AinをサンプリングするトリガがアナログスイッチSW305aのみとなる効果も得られる。
また、ステージの出力として3値出力dijを出力するため、デジタル出力信号が冗長性を持つことになり、従来の冗長性無しの逐次比較A/D変換器に用いられるコンパレータよりも、A/D変換回路302に要求される判定精度が低くて済むという効果もある。
次に、本発明に係るパイプライン型のA/D変換器100の第2の実施形態を図9〜図13を参照しながら説明する。
本実施の形態は前述した第1の実施形態の変形例であり、前述した第1の実施形態がシングルエンド信号を扱うものであることに対し、本実施の形態は差動信号を扱うものである。
そのため、全体構成は前記第1の実施形態と同じであり、入力信号Ainが差動入力信号AinPとAinNの差分と等しく、出力信号Voutが差動出力信号VoutPとVoutNの差分と等しくなる。
図9は、本実施の形態に係る差動パイプライン型A/D変換器100のステージFS1の回路構成を示す図である。なお、図1に示したステージFS1〜Skの各々は、同一の回路構成を有しているから、図9によるステージの説明を、全てのステージFS1〜Skの説明に代えるものとする。ここで、ステージS2〜Skの入力は、図9においてアナログ差動連続入力信号AinP、AinNを、前段で離散化されたアナログ離散入力信号VinP、VinNに置き換えたものとする。また、任意のステージSkの回路構成に、従来技術と同じ構造を用いても良い。
このためにステージFS1は、入力されたアナログ差動連続入力信号AinPをサンプリングするサンプルキャップCap906pa、906pb、906pcと、入力されたアナログ差動連続入力信号AinNをサンプリングするサンプルキャップCap906na、906nb、906ncと、アナログ差動入力信号AinPとアナログ差動入力信号AinNの差分AinP−AinNをデジタル出力信号d11、d12に変換するA/D変換回路902とを有している。
また、図中に符号904pを付して示した箇所は、サミングノードであり、電荷を保存することができ、図中に符号904nを付して示した箇所は、サミングノードであり、電荷を保存することができる。
このA/D変換回路902は、サンプリングトリガφC1を入力し、サンプリングトリガφC1の立下がりに同期してサミングノード1002の電圧と、予め設定されている基準電圧(1/8)Vr、(−1/8)Vrとを比較し、結果をデジタル出力信号d11として出力する。サミングノード1002の電圧が(1/8)Vrより大きい場合はデジタル出力信号d11=00を出力し、サミングノード1002の電圧が(−1/8)Vrより大きく、(1/8)Vrより小さい場合はデジタル出力信号d11=01を出力し、サミングノード1002の電圧が(−1/8)Vrより小さい場合はデジタル出力信号d11=10を出力する。
また、A/D変換回路902は、サンプリングトリガφC2を入力し、サンプリングトリガφC2の立下がりに同期してサミングノード1002の電圧と、予め設定されている基準電圧(1/8)Vr、(−1/8)Vrとを比較し、結果をデジタル出力信号d12として出力する。
デジタル出力信号d12は、多値出力回路307Apに入力されてアナログスイッチSW905ph〜905pjを制御し、また、デジタル出力信号d12は、多値出力回路307Anに入力されてアナログスイッチSW905nh〜905njを制御する。
なお、図10は、ステージFS1が2個のデジタル出力信号d11、d12を出力する場合のコンパレータ1001a、1001bの構成を表している。
また、図9、図11〜図13中に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2は、図5(a)〜(g)に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2であり、その出力タイミングは図5のタイミングチャートに従って出力される。
次に、本実施の形態に係るステージFS1の動作を説明する。
先ず、アナログ差動連続入力信号AinPは、アナログスイッチSW905pn、905pcのオンによってサンプルキャップ906paに導かれ、アナログスイッチSW905pn、905pdのオンによってサンプルキャップCap906pbに導かれ、アナログスイッチSW905pn、905peのオンによってサンプルキャップCap906pcに導かれる。
アナログ差動連続入力信号AinNは、アナログスイッチSW905nn、905ncのオンによってサンプルキャップCap906naに導かれ、アナログスイッチSW905nn、905ndのオンによってサンプルキャップCap906nbに導かれ、アナログスイッチSW905nn、905neのオンによってサンプルキャップCap906ncに導かれる。
サンプルキャップCap906na、906nb、906ncは、アナログ差動連続入力信号AinNの電荷をチャージしてサンプリングを行う。
デジタル出力信号d11は、図1に示したメモリ102に出力され、また、分岐されて多値出力回路907Bpを介し、スイッチ905pk〜905pmに導かれ、また、分岐されて多値出力回路907Bnを介し、スイッチ905nk〜905nmに導かれる。
多値出力回路907Bnでは、デジタル出力信号d11の値が00の場合、SW905nkがオン状態となり、アナログスイッチSW905nl、SW905nmがそれぞれオフ状態となり、電圧値(VC+Vr)Vを出力する端子と接続される。
デジタル出力信号d12は、図1に示したメモリ102に出力され、また、分岐されて多値出力回路307Apを介し、アナログスイッチSW905ph〜905pjに導かれ、また、分岐されて多値出力回路307Anを介し、アナログスイッチSW905nh〜905njに導かれる。
また、デジタル出力信号d12の値が00の場合、アナログスイッチSW905pjがオン状態となり、アナログスイッチSW905ph、SW905piがそれぞれオフ状態となり、電圧値(VC−Vr)Vを出力する端子と接続される。
また、デジタル出力信号d12の値が01の場合、アナログスイッチSW905niがオン状態となり、アナログスイッチSW905nh、SW905njがそれぞれオフ状態となり、電圧値(VC)Vを出力する端子と接続される。
また、デジタル出力信号d12の値が10の場合、アナログスイッチSW905njがオン状態となり、アナログスイッチSW905nh、SW905niがそれぞれオフ状態となり、電圧値(VC−Vr)Vを出力する端子と接続される。ここでは、デジタル出力信号d12=00が出力されるアナログ差動連続入力信号AinP、AinNが入力されたとする。
〈t1:サンプルフェイズ(Sample phase)〉
図9は、図5に示したt1のタイミング、すなわちサンプルフェイズにおけるステージ1の状態を表した図である。
このサンプルフェイズでは、アナログスイッチSW905pn、905pcがオンされてアナログ差動連続入力信号AinPがサンプルキャップCap906paに導かれる。また、アナログスイッチSW905pn、905pdがオンされて、アナログ差動連続入力信号AinPがサンプルキャップCap906pbに導かれる。
また、サンプルフェイズでは、アナログスイッチSW905nn、905ncがオンされてアナログ差動連続入力信号AinNがサンプルキャップCap906naに導かれる。また、アナログスイッチSW905nn、905ndがオンされて、アナログ差動連続入力信号AinNがサンプルキャップCap906nbに導かれる。
また、アナログスイッチSW905nn、905neがオンされて、アナログ差動連続入力信号AinNがサンプルキャップCap906ncに導かれる。さらに、アナログスイッチSW905naがオンするので、サンプルキャップCap906na、906nb、906ncに電荷がチャージされてサンプル動作が行われる。
図11は、図5中t2のタイミング、すなわちコンパレート第1フェイズにおけるステージFS1の状態を表した図である。
このコンパレート第1フェイズでは、アナログスイッチSW905pa、905pd、905pe、905pnがオフされる。このため、サンプルキャップCap906pa、906pb、906pcにサンプリングされたアナログ差動連続入力信号AinPの電荷がサミングノード904pに保存、確定される。
また、このコンパレート第1フェイズでは、アナログスイッチSW905na、905nd、905ne、905nnがオフされる。このため、サンプルキャップCap906na、906nb、906ncにサンプリングされたアナログ差動連続入力信号AinNの電荷がサミングノード904nに保存、確定される。また、アナログスイッチSW905no、905nf、905ngがオンされる。
図12は、図5中t3のタイミング、すなわちコンパレート第2フェイズにおけるステージFS1の状態を表した図である。
このコンパレート第2フェイズでは、デジタル出力信号d11の結果に基づき、多値出力回路907Bpの接続先が変更される。ここでは、デジタル出力信号d11=10なので、アナログスイッチSW905pkがオン状態、アナログスイッチSW905pl、905pmがオフ状態となる。このため、サミングノード904pの電圧が(−AinP+(1/2)・Vr)Vとなる。
以上、クロックφC1とクロックφC2によってステージ1は逐次比較動作を行い、アナログ差動入力信号AinP、AinNをデジタル出力信号d11、d12に変換する。
図13は、図5中t4のタイミング、すなわちホールドフェイズにおけるステージFS1の状態を表した図である。
このホールドフェイズでは、サミングノード904p、904nに保存された電荷に対し、サンプルキャップCap906pa、906pb、906pc、906na、906nb、906ncで公知の方法により演算が行われ、ステージS2に転送される。転送の結果、アナログ差動出力信号VoutP、VoutNが目標値としてステージS2に出力される。
また、アナログスイッチSW905nd、905nfと、サンプルキャップCap906nbと、多値出力回路907Anを含む回路構成909Anと同型の回路構成を図中に示すノード908nとサミングノード904nの間に並列にm個接続し、回路構成909mnに含まれるサンプルキャップの容量は(2の(m−1)乗)・Cとしなければならない。
また、デジタル出力信号d11は多値出力回路907mp、907mnに接続し、デジタル出力信号d12は多値出力回路907(m−1)p、907(m−1)nに接続し、…、デジタル出力信号d1mは多値出力回路907Ap、907Anに接続しなければならない。
本実施の形態によれば、第1の実施の形態と同様に、サンプルホールドを必要としないため、消費電力の削減とレイアウトエリアの削減、およびノイズの削減を達成することができる。
また、本実施の形態によれば、ステージFS1の入力経路がAinPについてはサンプルキャップCap906pa、906pb、906pcの1経路となる効果、換言すれば、アナログ作動入力信号AinPをサンプリングするトリガがアナログスイッチSW905paのみとなる効果も得られる。
また、ステージの出力として3値出力dijを出力するため、デジタル出力信号が冗長性を持つことになり、従来の冗長性無しの逐次比較A/D変換器に用いられるコンパレータよりも、A/D変換回路902に要求される判定精度が低くて済むという効果もある。
次に、本発明に係るパイプライン型のA/D変換器100の第3の実施形態を図14〜図19を参照しながら説明する。
(全体構成)
図14は、本実施の形態に係るパイプライン型のA/D変換器100のブロック図である。
図示するようにこのA/D変換器100は、第1および第2の実施の形態と同様にアナログ連続入力信号AinをNビットのデジタル出力信号Doutに変換するものである。このため、各ビットを決定するための縦列接続されたk個のステージFS1、S2…Skと、各ステージにおいて決定された1桁のデジタル出力信号dij(iは1〜k、jは1〜n)を格納するメモリ1402と、このメモリ1402に格納されたデジタル出力信号dijに基づいてアナログ連続入力信号AinのA/D変換値をデジタル出力信号Doutを演算する演算回路1401と、を有している。
メモリ1402は、k個のステージS1〜Skの各々から1桁のデジタル出力信号dijを入力し、格納する。このため、メモリ1402には、少なくとも、1ビットのアドレスを(k×n)個格納できる半導体メモリ等が用いられる。
すなわち、演算回路1401は、デジタル出力信号d11をDoutの最上位ビットとし、デジタル出力信号d12、d13と順番に並べていき、デジタル出力信号d1nの次の桁はd21となり、同様に並べていき最下位桁がdknとなる。足し合わされた最終的な結果は、デジタル出力信号Doutとして出力される。
d11=0、d12=1、d21=0、d22=0、d31=1、d32=1、d41=0、d42=1
図15の例では、デジタル出力d11からデジタル出力d42まで最上位桁から最下位桁まで並べた結果、デジタル出力信号Doutとして、「01001101」の値が得られる。
図16は、本実施の形態に係る差動パイプライン型A/D変換器100のステージFS1の回路構成を示す図である。なお、図16に示したステージFS1〜Skの各々は、同一の回路構成を有しているから、図16によるステージの説明を、全てのステージFS1〜Skの説明に代えるものとする。ここで、ステージS2〜Skの入力は、図14においてアナログ連続入力信号Ainを、前段で離散化されたアナログ離散入力信号Vinに置き換えたものとする。また、任意のステージSkの回路構成に、従来技術と同じ構造を用いても良い。
このステージFS1は、アナログ連続入力信号Ainを入力し、デジタル出力信号d11、d12、…d1nを出力すると共に、後段のステージS2にアナログ離散出力信号Voutを出力する回路である。
なお、本実施の形態においても前記実施の形態と同様に制御回路301を有し、制御回路301によって7種類のクロックφ1、φ2、φH、φS、φC、φC1、φC2が図5に示すようなタイミングで出力されるものとする。
また、多値出力回路307Aはデジタル出力信号d12をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能し、多値出力回路307Bはデジタル出力信号d11をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能する。
サミングノード304の電圧がVCより大きい場合はデジタル出力信号d11=0を出力し、サミングノード304の電圧がVCより小さい場合はデジタル出力信号d11=1を出力する。デジタル出力信号d11は、多値出力回路307Bに入力されてSW305k〜305mを制御する。
サミングノード304の電圧がVCより大きい場合はデジタル出力信号d12=0を出力し、サミングノード304の電圧がVCより小さい場合はデジタル出力信号d12=1を出力する。デジタル出力信号d12は、多値出力回路307Aに入力されてSW305h〜305jを制御する。
また、図16〜図19中に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2は、図5(a)〜(g)に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2であり、その出力タイミングは図5のタイミングチャートに従って出力される。
次に、本実施の形態に係るステージFS1の動作を説明する。
先ず、アナログ連続入力信号Ainは、アナログスイッチSW305n、305cのオンによってサンプルキャップ306aに導かれ、アナログスイッチSW305n、305dのオンによってサンプルキャップ306bに導かれ、アナログスイッチSW305n、305eのオンによってサンプルキャップ306cに導かれる。サンプルキャップ306a、306b、306cは、アナログ連続入力信号Ainの電荷をチャージしてサンプリングを行う。サンプリングされた電荷はサミングノード304に保存される。
ここで、増幅器303では公知の方法によって演算がされ、デジタル出力信号d11の値が決定する。
多値出力回路307Bでは、デジタル出力信号d11の値が1の場合、SW305kがオン状態となり、アナログスイッチSW305l、SW305mがそれぞれオフ状態となり、電圧値(VC+Vr)Vを出力する端子と接続される。
サミングノード304に保存された電荷に対し、コンパレート第2フェイズ(図5中クロックφC2がH)においてアナログスイッチSW305kのオン、SW305l、305mのオフによって、サミングノード304の電圧は(−Ain+(1/2)・Vr)Vとなる。
以上、第1の実施の形態においてA/D変換回路302で行われていた比較動作が、増幅器303によってなされるものである。
〈t1:サンプルフェイズ(Sample phase)〉
図16は、図5に示したt1のタイミング、すなわちサンプルフェイズにおけるステージ1の状態を表した図である。
図17は、図5中t2のタイミング、すなわちコンパレート第1フェイズにおけるステージFS1の状態を表した図である。
このコンパレート第1フェイズでは、アナログスイッチSW305a、305d、305e、305nがオフされる。このため、サンプルキャップCap306a、306b、306cにサンプリングされたアナログ連続入力信号Ainの電荷がサミングノード304に保存、確定される。また、アナログスイッチSW305o、305f、305gがオンされる。ここで、コンパレート第1フェイズにおいて、多値出力回路307A、307BはそれぞれVCに接続されている。このため、サミングノード304の電圧が−AinVとなり、コンパレート第1フェイズにおいてアナログスイッチSW1605qがオンしているため、−AinVに対して増幅器303で公知の方法によって演算がされ、デジタル出力信号d11の値が決定する。ここでは、デジタル出力信号dd11=1が出力されるアナログ連続入力信号Ainが入力されたとする。
図18は、図5中t3のタイミング、すなわちコンパレート第2フェイズにおけるステージ1の状態を表した図である。
このコンパレート第2フェイズでは、デジタル出力信号d11の結果に基づき、多値出力回路307Bの接続先が変更される。ここでは、デジタル出力信号d11=1なので、アナログスイッチSW305kがオン状態、アナログスイッチSW305l、305mがオフ状態となる。このため、サミングノード304の電圧が(−Ain+(1/2)・Vr)Vとなり、コンパレート第2フェイズにおいてアナログスイッチSW1605rがオンしているため、(−Ain+(1/2)・Vr)Vに対して増幅器303で公知の方法によって演算がされ、デジタル出力信号d12の値が決定する。ここでは、デジタル出力信号d12=0が出力されるアナログ連続入力信号Ainが入力されたとする。
以上、クロックφC1とクロックφC2によってステージFS1は逐次比較動作を行い、アナログ入力信号Ainをデジタル出力信号d11、d12に変換する。
図19は、図5中t4のタイミング、すなわちホールドフェイズにおけるステージFS1の状態を表した図である。
このホールドフェイズでは、サミングノード304に保存された電荷に対し、サンプルキャップCap306a、306b、306cで公知の方法により演算が行われ、ステージS2に転送される。転送の結果、アナログ出力信号Voutが目標値としてステージS2に出力される。
本実施の形態によれば、前記第1および第2の実施の形態と同様にサンプルホールドを必要としないため、消費電力の削減とレイアウトエリアの削減およびノイズの削減を達成することが可能となる。
また、本発明の構成により、ステージFS1の入力経路がサンプルキャップCap306a、306b、306cの1経路となる効果、換言すれば、アナログ連続入力信号AinをサンプリングするトリガがアナログスイッチSW305aのみとなる効果も得られる。
また、第1および第2の実施の形態と比べ、A/D変換回路302、902を必要としないため、さらなる電力削減、エリア削減が可能となる。
次に、本発明に係るパイプライン型のA/D変換器100の第4の実施形態を図20〜図23を参照しながら説明する。
本実施の形態は前述した第3の実施形態の変形例であり、第3の実施の形態がシングルエンド信号を扱うものであることに対し、本実施の形態では差動信号を扱うものである。そのため、本発明の第3の一実施形態とパイプライン型A/Dコンバータの構成は同じであり、入力信号Ainが差動入力信号AinPとAinNの差分と等しく、出力信号Voutが差動出力信号VoutPとVoutNの差分と等しくなる。
図20は、本実施形態に係る差動パイプライン型A/D変換器100のステージFS1の回路構成図である。なお、図14に示したステージFS1〜Skの各々は、同一の回路構成を有しているから、図20によるステージの説明を、全てのステージFS1〜Skの説明に代えるものとする。ここで、ステージS2〜Skの入力は、図20においてアナログ差動連続入力信号AinP、AinNを、前段で離散化されたアナログ離散入力信号VinP、VinNに置き換えたものとする。また、任意のステージSkの回路構成に従来技術と同じ構造を用いても良い。
このステージFS1は、アナログ差動連続入力信号AinP、AinNを入力し、デジタル出力信号d11、d12、…d1nを出力すると共に、後段のステージS2にアナログ差動離散出力信号VoutP、VoutNを出力する回路である。
また、多値出力回路907Bpに含まれるアナログスイッチSW905pk、905pl、905pmの開閉は、デジタル出力d11にしたがって行われ、多値出力回路907_2nに含まれるアナログスイッチSW905nk、905nl、905nmの開閉は、デジタル出力d11にしたがって行われる。
また、図中に符号904p、904nを付して示した箇所は、それぞれサミングノードであり、電荷を保存することができる。
また、多値出力回路907Apはデジタル出力信号d12をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能し、多値出力回路907Bpはデジタル出力信号d11をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能する。また、多値出力回路907Anはデジタル出力信号d12をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能し、多値出力回路907Bnはデジタル出力信号d11をアナログ信号に変換する構成であって、D/Aサブコンバータとして機能する。
増幅器903はサンプリングトリガφC1の立ち上がりに同期してサミングノード904pの電圧と、サミングノード904nの電圧とを比較し、結果をデジタル出力信号d11として出力する。
サミングノード904pの電圧がサミングノード904nの電圧より大きい場合はデジタル出力信号d11=0を出力し、サミングノード904pの電圧がサミングノード904nの電圧より小さい場合はデジタル出力信号d11=1を出力する。
また、増幅器303はサンプリングトリガφC2を入力し、サンプリングトリガφC2の立ち上がりに同期してサミングノード904pの電圧と、サミングノード904nの電圧とを比較し、結果をデジタル出力信号d12として出力する。
デジタル出力信号d12は、多値出力回路307Apに入力されてアナログスイッチSW905ph〜905pjを制御し、また、デジタル出力信号d12は、多値出力回路307Anに入力されてアナログスイッチSW905nh〜905njを制御する。
また、図20〜図23中に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2は、図5(a)〜(g)に示したクロックφ1、φ2、φH、φS、φC、φC1、φC2であり、その出力タイミングは図5のタイミングチャートに従って出力される。
次に、本実施の形態に係るステージFS1の動作を説明する。
先ず、一方のアナログ差動連続入力信号AinPは、アナログスイッチSW905pn、905pcのオンによってサンプルキャップCap906paに導かれ、アナログスイッチSW905pn、905pdのオンによってサンプルキャップCap906pbに導かれ、アナログスイッチSW905pn、905peのオンによってサンプルキャップCap906pcに導かれる。サンプルキャップCap906pa、906pb、906pcは、アナログ差動連続入力信号AinPの電荷をチャージしてサンプリングを行う。
また、デジタル出力信号d11の値が0の場合、アナログスイッチSW905pmがオン状態となり、アナログスイッチSW905pk、SW905plがそれぞれオフ状態となり、電圧値(VC−Vr)Vを出力する端子と接続される。
また、デジタル出力信号d11の値が1の場合、アナログスイッチSW905nmがオン状態となり、アナログスイッチSW905nk、SW905nlがそれぞれオフ状態となり、電圧値(VC−Vr)Vを出力する端子と接続される。ここでは、デジタル出力信号d11=1が出力されるアナログ差動連続入力信号AinP、AinNが入力されたとする。
デジタル出力信号d12は、図14に示したメモリ1402に出力され、また、分岐されて多値出力回路307Apを介し、アナログスイッチSW905ph〜905pjに導かれ、また、分岐されて多値出力回路307Anを介し、アナログスイッチSW905nh〜905njに導かれる。
多値出力回路307Anでは、デジタル出力信号d12の値が0の場合、アナログスイッチSW905nhがオン状態となり、アナログスイッチSW905ni、SW905njがそれぞれオフ状態となり、電圧値(VC+Vr)Vを出力する端子と接続される。
ホールドフェイズ(図5中クロックφ2がH)では、アナログスイッチSW905pb、905nb、2005ppのオンにより、アナログスイッチSW905pc、905ncはオフしているので、サミングノード904p、904nに保存された電荷に対し、サンプルキャップCap906pa、906pb、906pc、906na、906nb、906ncで公知の方法により演算が行われ、ステージS2に転送される。転送の結果、アナログ出力信号VoutP、VoutNが目標値としてステージS2に出力される。
〈t1:サンプルフェイズ(Sample phase)〉
図20は、図5に示したt1のタイミング、すなわちサンプルフェイズにおけるステージ1の状態を表した図である。
このサンプルフェイズでは、アナログスイッチSW905pn、905pcがオンされてアナログ差動連続入力信号AinPがサンプルキャップCap906paに導かれる。また、アナログスイッチSW905pn、905pdがオンされて、アナログ差動連続入力信号AinPがサンプルキャップCap906pbに導かれる。また、アナログスイッチSW905pn、905peがオンされて、アナログ差動連続入力信号AinPがサンプルキャップ906pcに導かれる。さらに、アナログスイッチSW905paがオンするので、サンプルキャップCap906pa、906pb、906pcに電荷がチャージされてサンプル動作が行われる。
図21は、図5中t2のタイミング、すなわちコンパレート第1フェイズにおけるステージ1の状態を表した図である。
このコンパレート第1フェイズでは、アナログスイッチSW905pa、905pd、905pe、905pnがオフされる。このため、サンプルキャップCap906pa、906pb、906pcにサンプリングされたアナログ差動連続入力信号AinPの電荷がサミングノード904pに保存、確定される。また、アナログスイッチSW905po、905pf、905pgがオンされる。
図22は、図5中t3のタイミング、すなわちコンパレート第2フェイズにおけるステージFS1の状態を表した図である。
このコンパレート2フェイズでは、デジタル出力信号d11の結果に基づき、多値出力回路907Bpの接続先が変更される。ここでは、デジタル出力信号d11=1なので、アナログスイッチSW905pkがオン状態、アナログスイッチSW905pl、905pmがオフ状態となる。このため、サミングノード904pの電圧が(−AinP+(1/2)・Vr)Vとなる。
以上、クロックφC1とクロックφC2によってステージ1は逐次比較動作を行い、アナログ差動入力信号AinP、AinNをデジタル出力信号d11、d12に変換する。
図23は、図5中t4のタイミング、すなわちホールドフェイズにおけるステージFS1の状態を表した図である。
このホールドフェイズでは、サミングノード904p、904nに保存された電荷に対し、サンプルキャップCap906pa、906pb、906pc、906na、906nb、906ncで公知の方法により演算が行われ、ステージFS2に転送される。転送の結果、アナログ差動出力信号VoutP、VoutNが目標値としてステージFS2に出力される。
したがって、ステージFS1がm個のデジタル出力信号d11、d12、…d1mを出力する構造を持つ場合は、φC1の立ち上がりとφCの立ち上がりが同時であり、φCmの立ち下がりとφCの立ち下がりが同時であり、2つ以上Hとなる区間を持たないノンオーバーラップクロック、φC1、φC2、…φCmを導入し、ステージFS1が逐次比較動作を行うコンパレートフェイズの中にそれぞれのクロックに対応する動作状態、コンパレート1フェイズ、コンパレート2フェイズ、…コンパレートmフェイズを持たせる必要がある。
また、アナログスイッチSW905nd、905nfと、サンプルキャップCap906nbと、多値出力回路907Anを含む回路構成909Anと同型の回路構成を図中に示すノード908nとサミングノード904nの間に並列にm個接続し、回路構成909mnに含まれるサンプルキャップの容量は(2の(m−1)乗)・Cとしなければならない。
本実施の形態によれば、前記第1〜第3の実施の形態と同様にサンプルホールドを必要としないため、消費電力の削減とレイアウトエリアの削減、およびノイズの削減を達成することができる。
また、本実施の形態によれば、ステージFS1の入力経路がAinPについてはサンプルキャップCap906pa、906pb、906pcの1経路となる効果、換言すれば、アナログ作動入力信号AinPをサンプリングするトリガがアナログスイッチSW905paのみとなる効果も得られる。
また、ステージFS1の入力経路がAinNについてはサンプルキャップCap906na、906nb、906ncの1経路となる効果、換言すれば、アナログ連続入力信号AinNをサンプリングするトリガがアナログスイッチSW905naのみとなる効果も得られる。
また、第2の実施形態と比べ、A/D変換回路902を必要としないため、さらなる電力削減、エリア削減が可能となる。
101…演算回路
102…メモリ
301…制御回路
302…A/D変換回路
303…増幅器
304…サミングノード
307A、307B…多値出力回路
308…ノード
401a,401b…コンパレータ
SW305a〜SW305o…アナログスイッチ
Cap306a〜306c…サンプルキャップ
Ain…アナログ入力信号
d11〜dk2…デジタル出力信号
FS1…初段のステージ
S2〜Sk…ステージ
φ1、φ2、φH、φS、φC、φC1、φC2…クロック
Claims (7)
- ステージを複数多段に備え、
前記ステージは、アナログ入力信号を入力してデジタル信号に変換して出力すると共に、当該デジタル信号と前記アナログ入力信号とによって生成されたアナログ出力信号を後段の他のステージに出力する、A/D変換器であって、
前記複数のステージのうち少なくとも初段のステージは、
前記アナログ入力信号をサンプリングキャパシタにサンプリングするサンプリング回路と、
前記サンプリング回路のサンプリング動作タイミングを決定するタイミング切替スイッチと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を反転する反転回路と、
前記反転した値を第1のデジタル信号に変換して出力するA/D変換回路と、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を、前記第1のデジタル信号の値に応じて調整する第1のサンプリング値調整回路と、を備え、
かつ前記A/D変換回路は、前記第1のサンプリング値調整回路による調整後の信号を第2のデジタル信号に変換するようになっており、
さらに前記第1のサンプリング値調整回路による調整後の信号を前記第2のデジタル信号の値に応じて調整する第2のサンプリング値調整回路と、
前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する転送スイッチと、を備えることを特徴とするA/D変換器。 - 前記初段のステージは、前記サンプリングキャパシタが接続され、前記サンプリング回路によってサンプリングされた前記アナログ入力信号を保存するサミングノードをさらに含み、
前記A/D変換回路は、前記サミングノードにかかる電圧をA/D変換することを特徴とする請求項1に記載のA/D変換器。 - 前記反転回路は、サンプリング時は前記アナログ入力信号を前記サンプリング回路に入力し、反転時は基準電圧を前記サンプリング回路に入力して、前記サンプリングキャパシタの電荷を反転させることを特徴とする請求項1または2に記載のA/D変換器。
- 前記後段のステージの構成は、前記初段のステージの構成と同じであることを特徴とする請求項1乃至3のいずれか1項に記載のA/D変換器。
- ステージを複数多段に備え、
前記ステージは、アナログ入力信号を入力してデジタル信号に変換して出力すると共に、当該デジタル信号と前記アナログ入力信号とによって生成されたアナログ出力信号を後段の他のステージに出力する、A/D変換器であって、
前記複数のステージのうち少なくとも初段のステージは、
前記アナログ入力信号をサンプリングキャパシタにサンプリングするサンプリング回路と、
前記サンプリング回路のサンプリング動作タイミングを決定するタイミング切替スイッチと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を反転する反転回路と、
増幅器を含み、前記反転した値を第1のデジタル信号に変換して出力するA/D変換部と、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を前記第1のデジタル信号の値に応じて調整する第1のサンプリング値調整回路と、を備え、
かつ、前記A/D変換部は、前記第1のサンプリング値調整回路による調整後の信号を第2のデジタル信号に変換するようになっており、
さらに前記第1のサンプリング値調整回路による調整後の信号を前記第2のデジタル信号の値に応じて調整する第2のサンプリング値調整回路と、
前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する転送スイッチと、を備え、
かつ、前記増幅器は、前記第2のサンプリング値調整回路による調整後の信号を前記後段の他のステージに出力する際にその信号をバッファリングすることを特徴とするA/D変換器。 - A/D変換とD/A変換を行うステージを複数多段に備えたパイプライン型のA/D変換器の制御方法であって、
前記ステージのうち少なくとも初段のステージにおける処理を、
アナログ入力信号をタイミング切替スイッチによりサンプリング回路のサンプリングキャパシタにサンプリングするサンプルフェイズと、
前記サンプリングキャパシタにサンプリングした前記アナログ入力信号を反転回路で反転すると共に、反転した値をA/D変換回路で第1のデジタル出力信号に変換して出力するコンパレート第1フェイズと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第1のサンプリング値調整回路によって第1のデジタル信号の値に応じて調整すると共に、調整した第1のデジタル信号を前記A/D変換回路で第2のデジタル出力信号に変換して出力するコンパレート第2フェイズと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第2のサンプリング値調整回路によって前記第2のデジタル信号の値に応じて調整すると共に、調整したアナログ信号を後段の他のステージに出力するホールドフェイズとの順に切り替えて繰り返し行うことを特徴とするA/D変換器の制御方法。 - A/D変換とD/A変換を行うステージを複数多段に備えたパイプライン型のA/D変換器の制御方法であって、
前記ステージのうち少なくとも初段のステージにおける処理を、
アナログ入力信号をタイミング切替スイッチによりサンプリング回路のサンプリングキャパシタにサンプリングするサンプルフェイズと、
前記サンプリングキャパシタにサンプリングした前記アナログ入力信号を反転回路で反転すると共に、反転した値をA/D変換回路で第1のデジタル出力信号に変換して出力するコンパレート第1フェイズと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第1のサンプリング値調整回路によって第1のデジタル信号の値に応じて調整すると共に、調整した第1のデジタル信号を前記A/D変換回路で第2のデジタル出力信号に変換して出力するコンパレート第2フェイズと、
前記サンプリング回路においてサンプリングされた前記アナログ入力信号の値を第2のサンプリング値調整回路によって前記第2のデジタル信号の値に応じて調整すると共に、調整したアナログ信号を後段の他のステージに出力するホールドフェイズとの順に切り替えて繰り返し行い、
かつ、前記第2のサンプリング値調整回路による調整後のアナログ信号を後段の他のステージに出力する際に前記A/D変換回路の増幅器でその信号をバッファリングすることを特徴とするA/D変換器の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070559A JP4995859B2 (ja) | 2009-03-23 | 2009-03-23 | A/d変換器およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070559A JP4995859B2 (ja) | 2009-03-23 | 2009-03-23 | A/d変換器およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010226357A JP2010226357A (ja) | 2010-10-07 |
JP4995859B2 true JP4995859B2 (ja) | 2012-08-08 |
Family
ID=43043080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070559A Active JP4995859B2 (ja) | 2009-03-23 | 2009-03-23 | A/d変換器およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995859B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5336348B2 (ja) * | 2009-12-28 | 2013-11-06 | 旭化成エレクトロニクス株式会社 | A/d変換器 |
KR101895415B1 (ko) * | 2012-03-27 | 2018-09-06 | 삼성전자주식회사 | 아날로그-디지털 변환 회로와 이를 포함하는 적산 회로 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型a/d変換器 |
JP4821333B2 (ja) * | 2006-01-23 | 2011-11-24 | セイコーエプソン株式会社 | パイプラインa/d変換器 |
JP5097064B2 (ja) * | 2008-09-12 | 2012-12-12 | 旭化成エレクトロニクス株式会社 | パイプライン型a/dコンバータ及びパイプライン型a/dコンバータの制御方法 |
-
2009
- 2009-03-23 JP JP2009070559A patent/JP4995859B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010226357A (ja) | 2010-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576676B2 (en) | Analog-to-digital converter using lookahead pipelined architecture and open-loop residue amplifiers | |
JP6111662B2 (ja) | アナログ/デジタル変換器 | |
US5861832A (en) | Analog-to-digital converter having amplifier and comparator stages | |
TWI559687B (zh) | 逐次逼進型類比至數位轉換器 | |
US8279102B2 (en) | Method and apparatus for analog to digital conversion | |
JP2009141861A (ja) | パイプライン型a/d変換装置 | |
JP2004214905A (ja) | 可変分解能a/d変換器 | |
KR20100073009A (ko) | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
CN101931413A (zh) | 流水线模数转换器以及乘法数模转换器 | |
WO1998027655A2 (en) | Pipeline analog-to-digital conversion | |
US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
KR101554369B1 (ko) | 전하영역 파이프라인의 아날로그 디지털 변환기 | |
JP4995859B2 (ja) | A/d変換器およびその制御方法 | |
JP5097064B2 (ja) | パイプライン型a/dコンバータ及びパイプライン型a/dコンバータの制御方法 | |
JP2004343292A (ja) | パイプライン型アナログ・ディジタル変換器 | |
JP3559534B2 (ja) | アナログ・ディジタル変換回路 | |
JP2008506333A (ja) | 改良精度のために複数パイプラインを使用する電荷ドメインad変換器 | |
US20120286986A1 (en) | A/d conversion circuit | |
JP4483473B2 (ja) | パイプライン型アナログ/ディジタル変換器 | |
JP5044595B2 (ja) | A/d変換器およびその制御方法 | |
KR20090054272A (ko) | 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기 | |
JP5336348B2 (ja) | A/d変換器 | |
US20110122007A1 (en) | Semiconductor storage device and method of manufacturing thereof | |
US7683820B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
JP2000013232A (ja) | パイプライン型a/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4995859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |