JP4994456B2 - 電子機器の効率的なクロック較正 - Google Patents

Description

本発明は、電子機器のクロック較正に関し、より詳細には通信機器のクロック較正に関する。

デジタル通信システムには、既存のシステムから開発中のシステムに至るまで様々なものが存在する。デジタル通信システムとしては、グローバル移動通信システム（ＧＳＭ）電気通信規格及びその進化版であるＧＳＭ／ＥＤＧＥ等に準拠するセルラー無線電話システムのような時分割多元接続（ＴＤＭＡ）システムと、ＩＳ‐９５、ｃｄｍａ２０００、及び広帯域ＣＤＭＡ（ＷＣＤＭＡ）電気通信規格に準拠するセルラー無線電話システムのような符号分割多元接続（ＣＤＭＡ）システムとが挙げられる。デジタル通信システムとしては、国際電気通信連合（ＩＴＵ）のＩＭＴ‐２０００フレームワークにおいて欧州電気通信標準化機構（ＥＴＳＩ）によって開発された第３世代（３Ｇ）モバイル・システムを規定するユニバーサル移動電気通信システム（ＵＭＴＳ）規格に準拠するセルラー無線電話システムのようなＴＤＭＡとＣＤＭＡの「混合（ｂｌｅｎｄｅｄ）」システムも挙げられる。第３世代パートナーシップ・プロジェクト（３ＧＰＰ）は、ＵＭＴＳ規格を推進している。下りリンク高速パケット・アクセス（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ‐ｄａｔａ Ａｃｃｅｓｓ：ＨＳＤＰＡ）は、３ＧＰＰリリース５のＷＣＤＭＡ規格で規定されるＷＣＤＭＡの進化版である。３ＧＰＰは、３Ｇの長期的な競争力を保証するために、３Ｇ規格の次の大きなステップ又は進化（スーパー３Ｇ、「Ｓ３Ｇ」と呼ばれることもある）について検討を始めている。

他のタイプのデジタル通信システムは、無線ネットワークを利用した機器同士の協調を可能にする。例えば、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）及びＢｌｕｅｔｏｏｔｈ（Ｒ）機器が挙げられる。

これらの様々なシステムの１つの共通点は、正確なタイミングを維持する必要があることである。現代の無線トランシーバ（例えば、ＷＣＤＭＡ、ＧＳＭ、及びＳ３Ｇフォン、及びＷＬＡＮ及びＢｌｕｅｔｏｏｔｈ（Ｒ）機器）では、２つの異なるクロック、即ち、システム・クロック（ｓｙｓｔｅｍ ｃｌｏｃｋ：ＳＣ）及び実時間クロック（ｒｅａｌ‐ｔｉｍｅ ｃｌｏｃｋ：ＲＴＣ）が使用される。ＳＣは通常、数ＭＨｚで動作する高周波クロックであり、温度制御水晶が利用されることが多い安定性の高い発振器によって生成される。ＳＣは、基準（ｒｅｆｅｒｅｎｃｅ）として働き、無線周波数（ＲＦ）搬送波合成のようなすべての無線関係動作に関する周波数源となる。ＳＣに使用される水晶の精度は、２０ｐｐｍ（ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）程度である。しかしながら、セルラー端末の場合では、この精度は、ＳＣをモバイル・ネットワークの基地局から送信されるダウンリンク信号に固定（ｌｏｃｋ）することによって改善される。ＳＣは、ダウンリンク信号と同調（ｔｕｎｅ）され、したがって、基地局で使用されるより良好なクロック基準の安定性（約０．５ｐｐｍ）を受け継ぐことになる。

ＳＣの安定性は、電流消費と引き換えに得られる。ＳＣを動作させるには数十ミリアンペア（ｍＡ）が必要とされる。ＳＣは、特にトランシーバがほとんどの時間スリープ状態となるアイドル・モード又は低電力モードにあるときに、過剰な電流を必要とする。したがって、ＳＣは、スリープ状態の間オフに切り替えられる。かかるスリープ状態の間のタイミングを維持するために、現代のトランシーバは、ずっと低い電流消費レベル（数十〜数百マイクロアンペア）で動作する低電力発振器（ｌｏｗ‐ｐｏｗｅｒ ｏｓｃｉｌｌａｔｏｒ：ＬＰＯ）や実時間クロック（ＲＴＣ）等の非基準クロックも含む。ＲＴＣは通常、ＳＣよりもずっと低い周波数、典型的には数ｋＨｚで動作する。

ＲＴＣは、セルラー端末のいくつかのタイミング動作で使用される。ＲＴＣは、スリープ期間を制御し、端末を起動してページング制御チャネルを監視すべき時期、又は他のブロードキャスト制御チャネルを走査すべき時期を判定する。ＲＴＣは、ネットワークとのアップリンク同期が維持され得る期間も判定する。アップリンク同期は、タイム・スロット・システム（即ち、ＧＳＭや、３Ｇシステム（Ｓ３Ｇ）向けに新たに開発されたロング・ターム・エボリューション（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ：ＬＴＥ）等、ＴＤＭＡコンポーネントを有するシステム）で極めて重要である。端末と基地局の間の往復伝搬遅延時間が未知である故に、端末のアップリンク伝送の受信タイミングを他のアップリンク伝送のタイミングと整合させるために、端末に対してタイミング・アドバンス（ｔｉｍｉｎｇ ａｄｖａｎｃｅ：ＴＡ）制御メッセージを送信する必要がある。クロック・ドリフトは、アップリンクのタイミング不整合を生む一般的な原因であり、それにより、端末は、基地局がタイミングずれ（ｔｉｍｉｎｇ ｍｉｓａｌｉｇｎｍｅｎｔ）を測定し、端末に対してＴＡメッセージを利用してそれ自体のタイミングを調整するよう適切に指令することができるように、アップリンク・バーストを頻繁に送信する必要が生じる。

ＲＴＣの固有安定性は非常に低く、典型的には５０〜１００ｐｐｍである。しかしながら、ＲＴＣの安定性は、反復（ｒｅｐｅａｔｅｄ）較正によって改善される。較正中、ＳＣは安定基準として使用される。ＲＴＣが較正されると、ＲＴＣの安定性レベルはＳＣの安定性に近付く。各較正イベント間の安定性は、数ｐｐｍの範囲内に留まる。

米国特許第６，１２４，７６４号には、周期的なページング起動時間（ｐａｇｉｎｇ ｗａｋｅ‐ｕｐ ｔｉｍｅ）を利用した較正方法が記載されている。具体的には、いくつかの監視ウィンドウＭ中にＬＰＯ出力信号の監視が行われる。これらのウィンドウは、ＬＰＯがその一部を構成するホスト・システムのスタンバイ・モードにおける各起動期間に対応することが好ましい。起動期間中は、例えばページ走査のような他のアクティビティを実行することができる。監視プロセスの結果が蓄積される。Ｍ個の監視ウィンドウから導かれた蓄積結果に基づいて、他のＭ個の監視ウィンドウを含む次の期間の訂正スキームが決定される。

従来の較正技法には、非常に長い較正時間が必要になるという問題がある。較正中はＳＣを動作させる必要があり、それによって経験される電流消費レベルが高くなる。電力消費を制限するために、較正のデューティ・サイクルが低く維持される。しかしながら、このことは、連続する較正更新間の間隔が非常に長くなることを意味する。この間隔の間にＲＴＣのドリフトが過度に大きくなる恐れがある。ＲＴＣはアップリンク・タイミングを制御するので、このようなドリフトの存在により、ＴＡ手続きをサポートする上で基地局にアップリンク・バーストを頻繁に送信する必要が生じることになる。端末は、アップリンク・バーストを送信するときに電力を消費し、これによって端末のスタンバイ時間が短くなる。さらに、こうしたアップリンク・バーストはすべて、ネットワークのオーバーヘッドを増加させる。

したがって、上記の課題を克服するクロック較正技法及び装置を提供することが望ましい。

［概要］
本明細書で使用される「備える」及び「備えている」（「ｃｏｍｐｒｉｓｅｓ」及び「ｃｏｍｐｒｉｓｉｎｇ」）という用語は、本明細書で言及される特徴、整数、ステップ、又は構成要素の存在を示すものと解釈すべきであり、それらの用語の使用により、１つ又は複数の他の特徴、整数、ステップ、構成要素、あるいはそれらの群の存在又は追加が排除されるわけではないことを強調しておきたい。

本発明の一態様によれば、上記及び他の目的は、代表較正期間（ｒｅｐｒｅｓｅｎｔａｔｉｖｅ ｃａｌｉｂｒａｔｉｏｎ ｐｅｒｉｏｄ）中の基準クロックの相対発振速度（ｒｅｌａｔｉｖｅ ｏｓｃｉｌｌａｔｉｏｎ ｓｐｅｅｄ）を示す代表測定値（ｒｅｐｒｅｓｅｎｔａｔｉｖｅ ｍｅａｓｕｒｅｍｅｎｔ）を確認（ａｓｃｅｒｔａｉｎ）する方法及び装置であって、前記基準クロックは、基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは、前記代表較正期間全体にわたる（ｓｐａｎ）、方法及び装置において達成される。前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値の確認は、第１の較正期間及び第２の較正期間を含む複数の較正期間を定義することを含む。前記第１の較正期間は、第１の開始時間に開始され、第１の時間オフセット値は、前記第１の開始時間と前記第１の較正期間内の前記基準クロック信号の遷移点との差に等しい。同様に、前記第２の較正期間は、第２の開始時間に開始され、第２の時間オフセット値は、前記第２の開始時間と前記第２の較正期間内の前記基準クロック信号の遷移点との差に等しい。前記第１の時間オフセット値は、前記第２の時間オフセット値と異なる。

前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって、複数の測定値が生成される。前記複数の測定値を使用して平均測定値が確認される。前記平均測定値は、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用される。

いくつかの実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中に発生する前記基準クロックのサイクル数を表す数値である。他の実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の周波数を表す数値である。また他の実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の期間を表す数値である。

いくつかの実施形態では、前記複数の較正期間は、互いに連結（ｃｏｎｃａｔｅｎａｔｅ）される。

いくつかの実施形態では、前記第１及び第２の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される。

いくつかの代替実施形態では、前記第２の開始時間は、前記第１の較正期間内に発生する。かかるいくつかの実施形態では、前記第１の開始時間は、前記非基準クロックによって生成される前記信号の１つの遷移点と一致し、前記第２の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、前記非基準クロックによって生成される前記信号の前記１つの遷移点と前記異なる遷移点とは、互いに一致しない。

いくつかの実施形態では、有利なことに、本明細書に記載される処理／装置は、モバイル・デバイス内で実行／利用される。上記の実施形態のうちのいくつかでは、前記第１及び第２の開始時間はそれぞれ、前記モバイル・デバイスの起動期間中に発生することになる。

いくつかの実施形態では、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックが較正される。

本発明の各目的及び特徴は、以下の詳細な説明を添付の図面と併せて読めば理解されるであろう。

従来の較正技法に関連する信号を示す。 異なる周波数を有する各信号のタイミングが所与の較正期間中に同じサイクル数を有するように見え得る手法を示す図である。 従来の較正方法の入出力関係と、理想的な入出力関係とを比較したグラフである。 実時間クロックの周波数を測定するときに較正時間を増加させることによって得ることが可能な改善された精度を示すグラフである。 例示的なＳＣ出力信号と、較正期間の開始部分（ｉｎｉｔｉａｌ ｐｏｒｔｉｏｎ）とを示す。 ３つの異なる初期オフセット値に関するＲＴＣの実際の周波数値と測定周波数値（ｍｅａｓｕｒｅｄ ｆｒｅｑｕｅｎｃｙ ｖａｌｕｅ）の関係を示すグラフである。 ＳＣ_ＯＵＴ信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 初期オフセット値が一定に保たれない場合に、ＳＣ_ＯＵＴ信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 初期オフセット値が一定に保たれない場合に、非連続較正期間中にＳＣ_ＯＵＴ信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 各較正期間毎に初期オフセット値がランダム又は擬似ランダムに決定される場合に、非連続較正期間を使用した結果得られるＲＴＣの実際の周波数値と、測定周波数値との間の関係を示す例示的なグラフである。 互いの動作が重複する複数のカウンタを利用した一実施形態のブロック図である。 複数のカウンタの開始時間及び終了時間がどのように決定されるかを示すタイミング図である。 様々な実施形態に従って実行されるステップを示すフローチャートである。

［詳細な説明］
ここで、添付の図面を参照しながら本発明の様々な特徴について説明する。各図面において同様の部分は同一の参照符号で示される。

以下では、本発明の様々な態様をいくつかの例示的な実施形態と併せてより詳細に説明する。本発明の理解を容易にするために、プログラム命令を実行することが可能なコンピュータ・システム又は他のハードウェアの各要素によって実行されるアクション・シーケンスに関して本発明の様々な態様を説明する。各実施形態では、特殊回路（例えば、特殊機能を実行するように相互接続された離散論理ゲート）、１つ又は複数のプロセッサによって実行されるプログラム命令、あるいはその組合せによって様々なアクションが実行され得ることが理解されるであろう。さらに、本発明は全体的に、本明細書に記載の各技法をプロセッサに実行させるのに適した１組のコンピュータ命令を含む固体メモリ、磁気ディスク、光ディスク、搬送波（例えば、無線周波数搬送波、可聴周波数搬送波、光周波数搬送波）等、任意の形のコンピュータ読み取り可能なキャリア内に実装されるものと見なすこともできる。したがって、本発明の様々な態様は多種多様な形態で実施することができ、かかる形態はすべて本発明の範囲内に含まれる。本発明の様々な態様のそれぞれに関して、そのような任意の形態をとる各実施形態は、本明細書に記載のアクションを実行する「ように構成されたロジック」と呼ばれることも、本明細書に記載のアクションを実行する「ロジック」と呼ばれることもある。

一態様では、カウント処理を短期間並列実行するいくつかのカウンタを利用した較正方法及び装置が提示される。最終的な較正結果は、短いカウント期間中に得られる各結果の組合せとなる。カウンタの開始時間は、カウント期間毎に異なる。

いくつかのショート・カウンタを並列利用することにより、同じ精度をより短い期間で得ることができ、したがって較正時間を短縮することができる。これにより、較正の適用頻度を高めることが可能となり、非基準クロックの精度を向上させることが可能となる。

他の実施形態では、一連の時間間隔のそれぞれにおいて１つ（又は複数）の同一のカウンタを利用し、そこから得られる結果を組み合わせることにより、同一の精度レベルを維持しながらハードウェアの複雑さが軽減される。

次に、上記及び他の態様についてより詳細に説明する。

図１は、基準クロック及び非基準クロックを含む従来の較正技法に関連する信号を示す。より具体的には、ＳＣ（図示せず）（又は、より一般的には基準クロック）によって生成される例示的な出力信号ＳＣ_ＯＵＴと、ＲＴＣ（図示せず）（又は、より一般的には非基準クロック）によって生成される例示的な出力信号ＲＴＣ_ＯＵＴとが示されている。較正期間１０１の開始時間及び終了時間は、ＲＴＣによって決定される。したがって、較正期間１０１全体にわたるＲＴＣサイクル１０３の数（Ｎ_ＲＴＣ）は、既知である。較正期間１０１中に、ＳＣサイクル１０５の数（Ｎ_ＳＣ）がカウントされる。較正期間１０１がＮ_ＲＴＣサイクルに及び、同一期間中にＮ_ＳＣサイクルがカウントされる場合は、ＲＴＣ周波数Ｆ_ＲＴＣとＳＣ周波数Ｆ_ＳＣの関係は、以下のとおりとなる。
Ｆ_ＲＴＣ＝（Ｎ_ＲＴＣ／Ｎ_ＳＣ）× Ｆ_ＳＣ

Ｆ_ＳＣは安定性の高い周波数であるため、ＲＴＣ周波数Ｆ_ＲＴＣを正確に判定することができる。その後、タイミング回路は、スリープ・モード手続きのタイミングを判定する際にＦ_ＲＴＣの現在値を考慮に入れる。この技法の最終的な精度が±１／Ｎ_ＳＣとなることが図面から分かるはずである。これを図２に示す。図２は、異なる周波数を有する各ＳＣ_ＯＵＴ信号のタイミングが所与の較正期間２０１中に同じサイクル数を有するように見え得る手法を示す図である。例ａ）では、ＳＣ_ＯＵＴ信号の前縁数をカウントしてカウントＮ_ＳＣを得ることにより、当該信号の公称周波数Ｆ_ＳＣが測定される。本例では、Ｎ_ＳＣ＝６である。一方、例ｂ）及びｃ）にそれぞれ示されるように、Ｆ_ＳＣが（Ｎ_ＳＣ＋１）／Ｎ_ＳＣだけ増加された場合、又は（Ｎ_ＳＣ−１）／Ｎ_ＳＣだけ減少された場合にも、同じ数、即ちＮ_ＳＣ＝６がカウントされ得る。

このことは図３からも分かる。図３は、従来の較正方法の入出力関係と、理想的な入出力関係とを比較したグラフである。本例では、Ｎ_ＳＣ＝１００、Ｎ_ＲＴＣ＝１、Ｆ_ＳＣ＝１００である。横軸上に示されるＦ_ＲＴＣの実際の値は、１〜１．０５まで増加する。Ｆ_ＲＴＣの測定値は、縦軸上に示される。実際の値と測定値との間の理想的な関係は、線３０１で示される。

しかしながら、Ｆ_ＲＴＣの測定値（Ｙ軸上に示される）は、離散値しかとることができず、そのため固有誤差が導入される（本例では、固有誤差は±０．００５）。較正時間が１０倍増加された場合は（本例では、Ｎ_ＲＴＣ＝１０、Ｎ_ＳＣ＝１０００）、図４に示されるように量子化誤差が１／１０に低減され、したがって精度が１０倍改善される。

従来の技法では、ＳＣ_ＯＵＴ信号のサイクル数は、少なくともＮ_ＳＣのサイズを有する必要があるカウンタでカウントされる。±１／Ｎ_ＳＣの精度が達成できるようにするために、カウンタは、Ｎ_ＳＣ／Ｆ_ＳＣの継続時間の間カウントを実行する必要がある。０．１ｐｐｍの精度が望まれ、且つＳＣ周波数が１０ＭＨｚである場合は、従来の技法を使用した較正の継続時間は、１秒にする必要がある。この１秒間の間はＳＣを途切れなく動作させる必要がある。電流消費を低く保つために、較正を数分毎にしか実行することができない可能性がある。０．１ｐｐｍの精度を得るには、２４ビットに相当する１千万までカウントすることができるカウンタが必要となる。

以下では、前段で述べた大型のカウンタを使用することなく改善された精度がもたらされる較正方法及び装置について説明する。いくつかの実施形態では、そのような改善された精度は、同一のカウンタを複数回利用することによって達成される。ここでは、それらの実施形態のうちの２つについて説明する。第１の実施形態では、単一のショート・カウンタが使用され、それによってハードウェアの複雑さは軽減されるが、較正時間は短縮されない。第２の実施形態では、いくつかの短い較正期間が時間的に分散される。

まず、基準（ＳＣ）サイクルに対する較正期間の開始タイミング（ｉｎｉｔｉａｌ ｔｉｍｉｎｇ）が測定結果にどのような影響を与えるかを理解することが重要である。各較正期間は、開始時間（即ち、測定が開始される時点）を有し、各基準（ＳＣ）出力信号は、少なくとも１つの遷移点（例えば、前縁、後縁、ゼロ・クロス又は他のレベルのクロスの発生）を有し、これらの検出が、ＳＣ出力信号のサイクルの発生を示す標識となる。較正期間の開始時間は、非基準信号の遷移点と関係付けられる。開始時間後に発生する基準出力信号の最初の遷移点が、当該較正期間内にカウントされる最初の検出イベント（例えば、サイクル）となる。この説明には図５が役立つはずである。図５には、例示的なＳＣ出力信号ＳＣ_ＯＵＴと、較正期間５０１の開始部分とが示されている。図５には、較正期間の開始時間Ｔ_１と、ＳＣ出力信号ＳＣ_ＯＵＴの次に発生する遷移点Ｔ_１（本例では、次に発生する立ち上がりエッジ）との間の初期オフセット値５０３又はずれΔＴも示されている。

Ｎ_ＳＣの値が与えられている場合に、初期オフセット値５０３が測定結果にどのような影響を与えるかを説明するために、図６には、３つの異なる初期オフセット値５０３に関するＲＴＣの実際の周波数値と測定周波数値（Ｆ_{ＲＴＣ＿ａｃｔｕａｌ}とＦ_{ＲＴＣ＿ｍｅａｓｕｒｅｄ}）の関係が示されている。理想的な関係は、直線６０１で示される。任意の値Ｆ_{ＲＴＣ＿ａｃｔｕａｌ}が与えられた場合、その誤差は、測定周波数値（Ｆ_{ＲＴＣ＿ｍｅａｓｕｒｅｄ}）と理想値との差と考えられる。最小誤差±０．５／Ｎ_ＳＣは、ΔＴ＝０．５／Ｆ_ＳＣの場合にのみ達成されることが分かる。対照的に、ΔＴ＝０．９９／Ｆ_ＳＣの場合には、誤差が＋１／Ｎ_ＳＣに達する可能性があり、ΔＴ＝０．０１／Ｆ_ＳＣの場合には、誤差が−１／Ｎ_ＳＣに達する可能性がある。

本発明の一態様によれば、較正精度は、図７に示されるようにＳＣ_ＯＵＴ信号に反復較正処理を適用することによって向上される。各較正ウィンドウ内のＳＣサイクル数がカウントされ、その結果の平均値（アベレージ）が生成される。例えば、較正が１０回繰り返されるものと仮定する（Ｎ_ＣＡＬ＝１０）。図７に示される例では、初期位相（ｉｎｉｔｉａｌ ｐｈａｓｅ）ΔＴは各較正ウィンドウ毎に同一となっている。その結果、測定されるカウント値（Ｎ_ＳＣ）は各較正ウィンドウ毎に同一となり、したがって、平均値は個々の各カウント値と等しくなる。そのため、精度は向上されず、図３に示されるのと同じ入出力関係結果、即ちＮ_ＳＣ＝１００が得られる。

これを回避するために、本発明の別の態様によれば、上述のような反復較正が実行されるが、初期オフセット値ΔＴは一定に保たれない。これを達成する１つの手法は、図８に示されるように較正期間を連結することによるものである。時間スライド効果（ｔｉｍｅ ｓｌｉｄｉｎｇ ｅｆｆｅｃｔ）の故に、初期オフセット値ΔＴは、各較正期間毎に異なる。この場合も、最終的な結果は、１０個の連続較正期間中に判定される１０個のカウントの平均をとることによって得られる。しかしながら、この場合では、入出力関係（即ち、Ｆ_{ＲＴＣ＿ａｃｔｕａｌ}とＦ_{ＲＴＣ＿ａｃｔｕａｌ}の関係）が図４に示したものと同じになる。即ち、精度が実際に１０倍改善されている（また、Ｎ_ＳＣ＝１０００をカウントする単一のロング・カウンタで得られるのと同じ精度を有する）。較正期間を連結しても全体の較正時間は短縮も延長もされていない（１０００／Ｆ_ＳＣのままである）。しかしながら、これらの結果は、従来の技法で必要されるカウンタの１／１０の長さのカウンタを使用して得られている。Ｆ_ＳＣがＦ_ＲＴＣの整数倍であるときは、初期オフセットは変化しないが、その場合は、測定によってＦ_ＲＴＣの正確な値が与えられ、平均化の必要はないことに留意されたい。

図８に示されるように較正期間を連結することは、常に可能ではないかもしれない。例えば、先述したように、米国特許第６，１２４，７６４号には周期的なページング起動時間を利用した較正方法が記載されている。各起動期間中にＳＣサイクル数がカウントされる上述の技法をここで適用することもできる。反復測定の利益を享受するために、初期オフセット値ΔＴは、測定期間毎に異なる値をとらなければならず、新しい測定期間毎に異なることが好ましい。これを達成する１つの手法は、新しい起動時間毎にΔＴをランダム化することによるものである。この手続きが図９のタイミング図に示されている。各較正期間の開始タイミングは、好ましくは区間［０，１／Ｆ_ＳＣ）の一様分布を用いてランダム又は擬似ランダムに選択される。

図１０は、１０個の異なる起動期間中に得られたカウントの平均化から得られる入出力関係（即ち、横軸上のＦ_{ＲＴＣ＿ａｃｔｕａｌ}と、縦軸上のＦ_{ＲＴＣ＿ｍｅａｓｕｒｅｄ}の関係）の一例を示す。精度は１０倍までは改善されていないが、単一の測定を実行する従来の技法と比較して明らかに改善されている（比較のため図３を再度参照されたい）。

ここで、並列アプローチを利用する諸代替実施形態について説明する。例示的な一実施形態が図１１のブロック図に示されている。図１１に示される実施形態は、必ずしもそれだけに限定されるわけではないが、セルラー通信機器（例えば、モバイル・デバイス）、無線ローカル・エリア・ネットワーク機器、及び無線パーソナル・エリア・ネットワーク機器を含めて、本明細書で論じられるタイプの較正を必要とする任意の電子機器（図面を分かりやすくするために図示略）に含めることができる。本実施形態は、複数（即ち整数ｎ）のカウンタ１１０１_ｘ（１≦ｘ≦ｎ）を含む。例えば、一実施形態は、ｎ＝１０のカウンタを含むことができる。各カウンタ１１０１_ｘは、ＳＣデューティ・サイクルの公称数（Ｎ_{ＳＣ＿ｎｏｍ}）、例えばＮ_{ＳＣ＿ｎｏｍ}＝１００をカウントすることができる。この目的で、各カウンタ１１０１_ｘのクロック入力ノードにＳＣ出力信号（ＳＣ_ＯＵＴ）（又は、より一般的には基準クロックの出力信号）が供給される。各カウンタ１１０１_ｘは、それ自体が維持しているカウント値を調整（例えば、増分）することによってＳＣ出力信号（ＳＣ_ＯＵＴ）の遷移点（例えば、エッジ）に応答する。諸代替実施形態では、カウンタ１１０１_ｘのうち、先に開始された方のカウンタ１１０１_ｘが他のカウンタ１１０１_ｘよりも早くそれぞれの測定を完了させ得ることに留意されたい。そのような場合は、当該実施形態を、最終的なカウンタ値がメモリに記憶され、後続の較正期間の測定値を取得するためにカウンタ１１０１_ｘが再開されるように設計することができる可能性がある。したがって、カウンタ１１０１_ｘの数（即ち、ｎの値）は、必ずしも測定すべき較正期間の数と等しくする必要はない。

各カウンタ１１０１_ｘの開始及び終了は、タイミング制御ロジック１１０３によって生成され、カウンタ１１０１_ｘのうちの対応する１つのイネーブル入力に供給されるｎ個の制御信号（カウンタ・イネーブル信号）のうちの対応する１つによって制御される。各制御信号（カウンタ・イネーブル信号）は、代表較正期間の継続時間と等しい継続時間の間アサートされ、各カウンタ１１０１_ｘは、それ自体の制御信号（カウンタ・イネーブル信号）がアサートされたときにだけＳＣ出力信号の遷移点に応答する。各カウンタ１１０１_ｘによって生成されるカウントは、互いにある程度重複するｎ個の較正期間のうちの対応する１つに関する結果を表す。本例では、１０個のカウンタが存在するので、１０個の重複較正期間が存在する。

各カウンタ１１０１_ｘは、それ自体の出力を平均化ロジック１１０５に供給する。平均化ロジック１１０５は、複数のカウンタ１１０１_ｘからカウント値を受け取り、それらの平均値（アベレージ）を生成し、当該平均値をそれ自体の出力に供給する。その後、このＮ_ＳＣに相当する出力値を使用して、Ｆ_ＲＴＣを先述の関係に従って判定することができる。

先述のとおり、ＲＴＣの出力（ＲＴＣ_ＯＵＴ）（又は、より一般的には非基準クロックによって生成される信号）は、較正が実行される時期（例えば、非基準クロックの遷移点の発生に基づいて較正開始時間及び終了時間）を決定する。この場合も、各結果の平均化の利益を享受するために、各カウンタの初期オフセット値は、すべて同じであってはならず、すべて異なることが好ましい。これについては、（例えば、ランダム技法又は擬似ランダム技法を利用して）各カウンタ１１０１_ｘの開始時間をランダム化するロジックをタイミング制御ロジック１１０３内に含めることによって達成することができる。このように開始時間をランダム化することにより、図１０に示したような入出力関係が得られることになる。

一代替実施形態は、ランダム化されたカウンタ開始時間を使用せず、その代わりに、図１２のタイミング図に従ってカウンタ開始時間及び終了時間を決定するタイミング制御ロジック１１０３を有する。図１２は、信号ＳＣ_ＯＵＴと信号ＲＴＣ_ＯＵＴの例示的な関係を示す。カウンタ開始時間及び終了時間を決定するロジックは、ｎ番目のカウンタ１１０１_ｘの開始が１番目のカウンタ１１０１_１の開始からｎ−１ＲＴＣサイクルだけ遅延されるように、各カウンタ１１０１_ｘの開始を１ＲＴＣサイクルずつ遅延させて、各カウンタ１１０１_ｘを順次開始する。（ＲＴＣサイクル数の見通しを立てるために、各カウンタ１１０１_ｘが動作する合計ＲＴＣサイクル数との比較が行われるが、合計較正ウィンドウは通常、多数のＲＴＣサイクル、例えばＷＣＤＭＡの実装形態ではＮ_ＲＴＣ＝３２７６８程度に及ぶことに留意されたい。）スライド効果がある故に、初期オフセット値ΔＴは、必ずしもすべて同じになるわけではない（即ち、初期オフセット値の少なくとも２つ以上は互いに異なる値をとる）。本アプローチから得られる入出力関係は、図４に示されるのと同様となる。したがって、本例では、較正継続時間の増加が無視できる程度でありながら、較正精度が１０倍改善されている。換言すると、約１／１０の時間で所望の精度を得ることができる。

したがって、どの実施形態が実施されるかに関わらず、タイミング制御ロジック１１０３は、例えば、第１のカウンタ・イネーブル信号を第１の開始時間にアサートさせ、第１の時間オフセット値は、第１の開始時間と基準クロック信号の第１の遷移点との差に等しく、及び第２のカウンタ・イネーブル信号を第２の開始時間にアサートさせ、第２の時間オフセット値が、第２の開始時間と基準クロック信号の第２の遷移点との差に等しい。タイミング制御ロジック１１０３は、第１及び第２の開始時間を、第１の時間オフセット値が第２の時間オフセット値と異なるような時間とする。

図１３は、上述及び他のすべての実施形態に適用可能なステップを示すフローチャートである。このプロセスは、上述したような第１及び第２の較正期間を含む較正期間を定義することから開始する（ステップ１３０１）。（注：ここで使用する「第１の」及び「第２の」という用語は、時間的順序を示すものではなく、これらの標識は、較正期間のうちの１つを別の較正期間と区別するのに使用されるものにすぎない。）即ち、各較正期間は、非基準クロックの遷移点と関係付けられる開始時間を有する。各較正期間は、較正期間の開始時間と、当該較正期間内の基準クロック信号（ＳＣ_ＯＵＴ）の遷移点との差に等しい時間オフセット値も有する。上述の例示的な実施形態では、時間オフセット値はすべての較正期間で異なっている。しかしながら、諸代替実施形態では必ずしもそうでない可能性もある。本発明の利益を得るには、較正期間のうちの少なくとも２つにおける時間オフセット値（例えば、第１及び第２の較正期間にそれぞれ対応する第１及び第２の時間オフセット値）が互いに異なる必要がある。

次に、複数の較正期間の各較正期間について、複数の較正期間の前記各較正期間中に発生する基準クロックのサイクル数を測定することによって複数の測定値が生成される（ステップ１３０３）。図８及び図９に示したような実施形態では、各測定値は、一時に１つずつ順次作成される。別法として、複数のカウンタを利用する実施形態（例えば、図１１参照）では、測定値のうちの２つ以上が互いに重複する可能性がある。

次に、このように取得された複数の測定値を使用して、較正期間毎の基準クロック信号の平均サイクル数が確認される（ステップ１３０５）。

次に、この較正期間毎の基準クロックの平均サイクル数は、当該較正期間中に発生した基準クロック信号の測定サイクル数として使用される。かかる用途としては、例えば先述のような非基準クロック（ＲＴＣ_ＯＵＴ）の周波数を判定することを挙げることができる。別法として、いくつかの実施形態では、かかる用途は、（例えば、非基準クロックＲＴＣ_ＯＵＴの動作速度が速すぎるかどうかあるいは遅すぎるかどうか、及びその程度の判定を目的とする）測定値と公称値の比較である可能性もある。

上述の各較正技法は、例えばそれらを使用することにより、シリアル・アプローチを利用してハードウェアの複雑さを高めることなく精度を改善すること、あるいはパラレル・アプローチを利用して較正時間を短縮することが可能となるので有利である。後者はセルラー端末の低電力モードを改善し、ページング・チャネルをチェックする各起動期間中に非基準クロック（例えば、ＲＴＣ）を較正することが可能となるので、より重要である。

以上、本発明を特定の実施形態に関して説明した。しかしながら、本発明は上述の実施形態とは異なる特定の形態で実施することも可能であることが、当業者には理解されるであろう。

例えば、上述の各実施形態は、較正期間中に発生する基準クロックのサイクル数を表す数値を確認することを含む。しかしながら、これは、非基準クロックの発振速度と比較した基準クロックの発振速度（以下、「相対発振速度（ｒｅｌａｔｉｖｅ ｏｓｃｉｌｌａｔｉｏｎ ｓｐｅｅｄ）」）を示す１つの可能な特徴にすぎない。他の実施形態では、較正期間中に他の特徴を測定することができ、測定されたそれらの特徴の平均をとることができる。例えば、測定される特徴は、基準クロックの周波数（例えば、Ｈｚで表される）である可能性もある。また他の実施形態では、測定される特徴は、期間（例えば、秒で表される）である可能性もある。

したがって、本明細書に記載される各実施形態は、単なる例示的なものにすぎず、決して限定的なものと解釈されるべきではない。本発明の範囲は、上記の記載ではなく添付の特許請求の範囲に示されており、各請求項の範囲に含まれるすべての変形形態及び均等物は、本発明の範囲に包含されるものとする。

Claims (15)

1. 代表較正期間中の基準クロックの相対発振速度を示す代表測定値を確認する方法であって、前記基準クロックは基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは前記代表較正期間全体にわたる、該方法は、
   第１の較正期間及び第２の較正期間を含む複数の較正期間を定義することと、
   前記第１の較正期間を第１の開始時間に開始させることであって、第１の時間オフセット値は、前記第１の開始時間と前記第１の較正期間内の前記基準クロック信号の遷移点との差に等しいことと、
   前記第２の較正期間を第２の開始時間に開始させることであって、第２の時間オフセット値は、前記第２の開始時間と前記第２の較正期間内の前記基準クロック信号の遷移点との差に等しいことと、
   前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって複数の測定値を生成することと、を備え、
   前記第１の時間オフセット値は、前記第２の時間オフセット値と異なり、前記方法は、
   前記複数の測定値を使用して平均測定値を確認すること、及び、
   前記平均測定値を、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用することを更に備えることを特徴とする、方法。
2. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の、前記基準クロック信号のサイクル数、又は前記基準クロック信号の周波数、又は前記基準クロック信号の期間を表す数値である、請求項１に記載の方法。
3. 前記複数の較正期間は、互いに連結される、請求項１又は２に記載の方法。
4. 前記第１及び第２の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される、請求項１又は２に記載の方法。
5. 前記第２の開始時間は、前記第１の較正期間内に発生する、請求項１又は２に記載の方法。
6. 前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックを較正することを備える、請求項１から５のいずれかに記載の方法。
7. 代表較正期間中の基準クロックの相対発振速度を示す代表測定値を確認する装置であって、前記基準クロックは基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは前記代表較正期間全体にわたる、該装置は、
   第１の較正期間及び第２の較正期間を含む複数の較正期間を定義するように構成されたロジックと、
   ロジックであって、
   前記第１の較正期間を第１の開始時間に開始させるように構成され、第１の時間オフセット値は前記第１の開始時間と前記第１の較正期間内の前記基準クロック信号の遷移点との差に等しく、及び
   前記第２の較正期間を第２の開始時間に開始させるように構成され、第２の時間オフセット値は前記第２の開始時間と前記第２の較正期間内の前記基準クロック信号の遷移点との差に等しく、前記第１の時間オフセット値は前記第２の時間オフセット値と異なる、該ロジックと、
   前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって複数の測定値を生成するように構成されたロジックと、
   前記複数の測定値を使用して平均測定値を確認するように構成されたロジック、及び、
   前記平均測定値を、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用するように構成されたロジックと、
   を備える。
8. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の、前記基準クロック信号のサイクル数、又は前記基準クロック信号の周波数、又は前記基準クロック信号の期間を表す数値である、請求項７に記載の装置。
9. 前記複数の較正期間は、互いに連結される、請求項７又は８に記載の装置。
10. 前記第１及び第２の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される、請求項７又は８に記載の装置。
11. 前記第２の開始時間は、前記第１の較正期間内に発生する、請求項７又は８に記載の装置。
12. 前記第１の開始時間は、前記非基準クロックによって生成される前記信号の１つの遷移点と一致し、
    前記第２の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、かつ、
    前記非基準クロックによって生成される前記信号の前記１つの遷移点と前記異なる遷移点とは、互いに一致しない、
    請求項１１に記載の装置。
13. 前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックを較正するロジック
    を備える、請求項７から１２いずれかに記載の装置。
14. 代表較正期間中に発生する基準クロック信号の測定サイクル数を確認する装置であって、非基準クロックによって生成される非基準クロック信号の既知数のサイクルは、前記代表較正期間全体にわたる、該装置は、
    前記非基準クロック信号を受け取り、該非基準クロック信号に基づいて、複数のカウンタ・イネーブル信号を生成するタイミング制御ロジック（１１０３）であって、第１のカウンタ・イネーブル信号及び第２のカウンタ・イネーブル信号を含み、各カウンタ・イネーブル信号は前記代表較正期間の継続時間と等しい継続時間の間アサートされる、該タイミング制御ロジック、
    複数のカウンタ（１１０１ _１ −１１０１ _ｎ ）であって、それぞれは前記複数のカウンタ・イネーブル信号のうちの１つを受け取るように接続されたイネーブル入力を有し、及び、それぞれは前記基準クロック信号を受け取るように接続されたクロック入力ノードを有し、前記カウンタのそれぞれは、前記複数のカウンタ・イネーブル信号のうちの前記１つがアサートされた場合にだけ、前記基準クロック信号の遷移点の発生に応答して調整されるカウント値を維持する、該複数のカウンタ、及び、
    前記複数のカウンタから前記カウント値を受け取り、該カウント値に基づいて平均値を生成するロジック（１１０５）、
    を備え、
    前記タイミング制御ロジック（１１０３）は、前記第１のカウンタ・イネーブル信号を第１の開始時間にアサートさせ、第１の時間オフセット値は、第１の開始時間と前記基準クロック信号の第１の遷移点との差に等しく、
    前記タイミング制御ロジックは（１１０３）、前記第２のカウンタ・イネーブル信号を第２の開始時間にアサートさせ、前記タイミング制御ロジックは、第２の時間オフセット値が、前記第２の開始時間と前記基準クロック信号の第２の遷移点との差に等しく、及び、
    前記第１の時間オフセット値は、前記第２の時間オフセット値と異なる、
    装置。
15. 較正期間と同数のカウンタを備え、前記カウンタのそれぞれは、前記複数の較正期間内の対応する１の較正期間中にのみ動作する、請求項１４に記載の装置。