JP2010506523A - 電子機器の効率的なクロック較正 - Google Patents

電子機器の効率的なクロック較正 Download PDF

Info

Publication number
JP2010506523A
JP2010506523A JP2009531799A JP2009531799A JP2010506523A JP 2010506523 A JP2010506523 A JP 2010506523A JP 2009531799 A JP2009531799 A JP 2009531799A JP 2009531799 A JP2009531799 A JP 2009531799A JP 2010506523 A JP2010506523 A JP 2010506523A
Authority
JP
Japan
Prior art keywords
reference clock
calibration
calibration period
start time
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009531799A
Other languages
English (en)
Other versions
JP4994456B2 (ja
JP2010506523A5 (ja
Inventor
ハートセン,ヤコブス
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2010506523A publication Critical patent/JP2010506523A/ja
Publication of JP2010506523A5 publication Critical patent/JP2010506523A5/ja
Application granted granted Critical
Publication of JP4994456B2 publication Critical patent/JP4994456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electric Clocks (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

代表較正期間中の基準クロックの相対発振速度を示す代表測定値が確認される。第1及び第2の較正期間を含む複数の較正期間が定義される。前記第1の較正期間は、第1の開始時間に開始し、第1の時間オフセット値は、前記第1の開始時間と前記第1の較正期間内の前記基準クロック信号の遷移点との差に等しい。前記第2の連結点は、第2の開始時間に開始し、第2の時間オフセット値は、前記第2の開始時間と前記第2の較正期間内の前記基準クロック信号の遷移点との差に等しい。前記第1及び第2の時間オフセット値は、互いに異なる。前記較正期間のそれぞれについて、前記基準クロックの速度を測定することによって複数の測定値が生成される。その後、前記複数の測定値の平均がとられる。
【選択図】 図13

Description

本発明は、電子機器のクロック較正に関し、より詳細には通信機器のクロック較正に関する。
デジタル通信システムには、既存のシステムから開発中のシステムに至るまで様々なものが存在する。デジタル通信システムとしては、グローバル移動通信システム(GSM)電気通信規格及びその進化版であるGSM/EDGE等に準拠するセルラー無線電話システムのような時分割多元接続(TDMA)システムと、IS‐95、cdma2000、及び広帯域CDMA(WCDMA)電気通信規格に準拠するセルラー無線電話システムのような符号分割多元接続(CDMA)システムとが挙げられる。デジタル通信システムとしては、国際電気通信連合(ITU)のIMT‐2000フレームワークにおいて欧州電気通信標準化機構(ETSI)によって開発された第3世代(3G)モバイル・システムを規定するユニバーサル移動電気通信システム(UMTS)規格に準拠するセルラー無線電話システムのようなTDMAとCDMAの「混合(blended)」システムも挙げられる。第3世代パートナーシップ・プロジェクト(3GPP)は、UMTS規格を推進している。下りリンク高速パケット・アクセス(High Speed Downlink Packet‐data Access:HSDPA)は、3GPPリリース5のWCDMA規格で規定されるWCDMAの進化版である。3GPPは、3Gの長期的な競争力を保証するために、3G規格の次の大きなステップ又は進化(スーパー3G、「S3G」と呼ばれることもある)について検討を始めている。
他のタイプのデジタル通信システムは、無線ネットワークを利用した機器同士の協調を可能にする。例えば、無線ローカル・エリア・ネットワーク(WLAN)及びBluetooth(R)機器が挙げられる。
これらの様々なシステムの1つの共通点は、正確なタイミングを維持する必要があることである。現代の無線トランシーバ(例えば、WCDMA、GSM、及びS3Gフォン、及びWLAN及びBluetooth(R)機器)では、2つの異なるクロック、即ち、システム・クロック(system clock:SC)及び実時間クロック(real‐time clock:RTC)が使用される。SCは通常、数MHzで動作する高周波クロックであり、温度制御水晶が利用されることが多い安定性の高い発振器によって生成される。SCは、基準(reference)として働き、無線周波数(RF)搬送波合成のようなすべての無線関係動作に関する周波数源となる。SCに使用される水晶の精度は、20ppm(parts per million)程度である。しかしながら、セルラー端末の場合では、この精度は、SCをモバイル・ネットワークの基地局から送信されるダウンリンク信号に固定(lock)することによって改善される。SCは、ダウンリンク信号と同調(tune)され、したがって、基地局で使用されるより良好なクロック基準の安定性(約0.5ppm)を受け継ぐことになる。
SCの安定性は、電流消費と引き換えに得られる。SCを動作させるには数十ミリアンペア(mA)が必要とされる。SCは、特にトランシーバがほとんどの時間スリープ状態となるアイドル・モード又は低電力モードにあるときに、過剰な電流を必要とする。したがって、SCは、スリープ状態の間オフに切り替えられる。かかるスリープ状態の間のタイミングを維持するために、現代のトランシーバは、ずっと低い電流消費レベル(数十〜数百マイクロアンペア)で動作する低電力発振器(low‐power oscillator:LPO)や実時間クロック(RTC)等の非基準クロックも含む。RTCは通常、SCよりもずっと低い周波数、典型的には数kHzで動作する。
RTCは、セルラー端末のいくつかのタイミング動作で使用される。RTCは、スリープ期間を制御し、端末を起動してページング制御チャネルを監視すべき時期、又は他のブロードキャスト制御チャネルを走査すべき時期を判定する。RTCは、ネットワークとのアップリンク同期が維持され得る期間も判定する。アップリンク同期は、タイム・スロット・システム(即ち、GSMや、3Gシステム(S3G)向けに新たに開発されたロング・ターム・エボリューション(Long Term Evolution:LTE)等、TDMAコンポーネントを有するシステム)で極めて重要である。端末と基地局の間の往復伝搬遅延時間が未知である故に、端末のアップリンク伝送の受信タイミングを他のアップリンク伝送のタイミングと整合させるために、端末に対してタイミング・アドバンス(timing advance:TA)制御メッセージを送信する必要がある。クロック・ドリフトは、アップリンクのタイミング不整合を生む一般的な原因であり、それにより、端末は、基地局がタイミングずれ(timing misalignment)を測定し、端末に対してTAメッセージを利用してそれ自体のタイミングを調整するよう適切に指令することができるように、アップリンク・バーストを頻繁に送信する必要が生じる。
RTCの固有安定性は非常に低く、典型的には50〜100ppmである。しかしながら、RTCの安定性は、反復(repeated)較正によって改善される。較正中、SCは安定基準として使用される。RTCが較正されると、RTCの安定性レベルはSCの安定性に近付く。各較正イベント間の安定性は、数ppmの範囲内に留まる。
米国特許第6,124,764号には、周期的なページング起動時間(paging wake‐up time)を利用した較正方法が記載されている。具体的には、いくつかの監視ウィンドウM中にLPO出力信号の監視が行われる。これらのウィンドウは、LPOがその一部を構成するホスト・システムのスタンバイ・モードにおける各起動期間に対応することが好ましい。起動期間中は、例えばページ走査のような他のアクティビティを実行することができる。監視プロセスの結果が蓄積される。M個の監視ウィンドウから導かれた蓄積結果に基づいて、他のM個の監視ウィンドウを含む次の期間の訂正スキームが決定される。
従来の較正技法には、非常に長い較正時間が必要になるという問題がある。較正中はSCを動作させる必要があり、それによって経験される電流消費レベルが高くなる。電力消費を制限するために、較正のデューティ・サイクルが低く維持される。しかしながら、このことは、連続する較正更新間の間隔が非常に長くなることを意味する。この間隔の間にRTCのドリフトが過度に大きくなる恐れがある。RTCはアップリンク・タイミングを制御するので、このようなドリフトの存在により、TA手続きをサポートする上で基地局にアップリンク・バーストを頻繁に送信する必要が生じることになる。端末は、アップリンク・バーストを送信するときに電力を消費し、これによって端末のスタンバイ時間が短くなる。さらに、こうしたアップリンク・バーストはすべて、ネットワークのオーバーヘッドを増加させる。
したがって、上記の課題を克服するクロック較正技法及び装置を提供することが望ましい。
[概要]
本明細書で使用される「備える」及び「備えている」(「comprises」及び「comprising」)という用語は、本明細書で言及される特徴、整数、ステップ、又は構成要素の存在を示すものと解釈すべきであり、それらの用語の使用により、1つ又は複数の他の特徴、整数、ステップ、構成要素、あるいはそれらの群の存在又は追加が排除されるわけではないことを強調しておきたい。
本発明の一態様によれば、上記及び他の目的は、代表較正期間(representative calibration period)中の基準クロックの相対発振速度(relative oscillation speed)を示す代表測定値(representative measurement)を確認(ascertain)する方法及び装置であって、前記基準クロックは、基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは、前記代表較正期間全体にわたる(span)、方法及び装置において達成される。前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値の確認は、第1の較正期間及び第2の較正期間を含む複数の較正期間を定義することを含む。前記第1の較正期間は、第1の開始時間に開始され、第1の時間オフセット値は、前記第1の開始時間と前記第1の較正期間内の前記基準クロック信号の遷移点との差に等しい。同様に、前記第2の較正期間は、第2の開始時間に開始され、第2の時間オフセット値は、前記第2の開始時間と前記第2の較正期間内の前記基準クロック信号の遷移点との差に等しい。前記第1の時間オフセット値は、前記第2の時間オフセット値と異なる。
前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって、複数の測定値が生成される。前記複数の測定値を使用して平均測定値が確認される。前記平均測定値は、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用される。
いくつかの実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中に発生する前記基準クロックのサイクル数を表す数値である。他の実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の周波数を表す数値である。また他の実施形態では、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の期間を表す数値である。
いくつかの実施形態では、前記複数の較正期間は、互いに連結(concatenate)される。
いくつかの実施形態では、前記第1及び第2の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される。
いくつかの代替実施形態では、前記第2の開始時間は、前記第1の較正期間内に発生する。かかるいくつかの実施形態では、前記第1の開始時間は、前記非基準クロックによって生成される前記信号の1つの遷移点と一致し、前記第2の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、前記非基準クロックによって生成される前記信号の前記1つの遷移点と前記異なる遷移点とは、互いに一致しない。
いくつかの実施形態では、有利なことに、本明細書に記載される処理/装置は、モバイル・デバイス内で実行/利用される。上記の実施形態のうちのいくつかでは、前記第1及び第2の開始時間はそれぞれ、前記モバイル・デバイスの起動期間中に発生することになる。
いくつかの実施形態では、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックが較正される。
本発明の各目的及び特徴は、以下の詳細な説明を添付の図面と併せて読めば理解されるであろう。
従来の較正技法に関連する信号を示す。 異なる周波数を有する各信号のタイミングが所与の較正期間中に同じサイクル数を有するように見え得る手法を示す図である。 従来の較正方法の入出力関係と、理想的な入出力関係とを比較したグラフである。 実時間クロックの周波数を測定するときに較正時間を増加させることによって得ることが可能な改善された精度を示すグラフである。 例示的なSC出力信号と、較正期間の開始部分(initial portion)とを示す。 3つの異なる初期オフセット値に関するRTCの実際の周波数値と測定周波数値(measured frequency value)の関係を示すグラフである。 SCOUT信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 初期オフセット値が一定に保たれない場合に、SCOUT信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 初期オフセット値が一定に保たれない場合に、非連続較正期間中にSCOUT信号に対して反復較正処理がどのように適用されるかを示すタイミング図である。 各較正期間毎に初期オフセット値がランダム又は擬似ランダムに決定される場合に、非連続較正期間を使用した結果得られるRTCの実際の周波数値と、測定周波数値との間の関係を示す例示的なグラフである。 互いの動作が重複する複数のカウンタを利用した一実施形態のブロック図である。 複数のカウンタの開始時間及び終了時間がどのように決定されるかを示すタイミング図である。 様々な実施形態に従って実行されるステップを示すフローチャートである。
[詳細な説明]
ここで、添付の図面を参照しながら本発明の様々な特徴について説明する。各図面において同様の部分は同一の参照符号で示される。
以下では、本発明の様々な態様をいくつかの例示的な実施形態と併せてより詳細に説明する。本発明の理解を容易にするために、プログラム命令を実行することが可能なコンピュータ・システム又は他のハードウェアの各要素によって実行されるアクション・シーケンスに関して本発明の様々な態様を説明する。各実施形態では、特殊回路(例えば、特殊機能を実行するように相互接続された離散論理ゲート)、1つ又は複数のプロセッサによって実行されるプログラム命令、あるいはその組合せによって様々なアクションが実行され得ることが理解されるであろう。さらに、本発明は全体的に、本明細書に記載の各技法をプロセッサに実行させるのに適した1組のコンピュータ命令を含む固体メモリ、磁気ディスク、光ディスク、搬送波(例えば、無線周波数搬送波、可聴周波数搬送波、光周波数搬送波)等、任意の形のコンピュータ読み取り可能なキャリア内に実装されるものと見なすこともできる。したがって、本発明の様々な態様は多種多様な形態で実施することができ、かかる形態はすべて本発明の範囲内に含まれる。本発明の様々な態様のそれぞれに関して、そのような任意の形態をとる各実施形態は、本明細書に記載のアクションを実行する「ように構成されたロジック」と呼ばれることも、本明細書に記載のアクションを実行する「ロジック」と呼ばれることもある。
一態様では、カウント処理を短期間並列実行するいくつかのカウンタを利用した較正方法及び装置が提示される。最終的な較正結果は、短いカウント期間中に得られる各結果の組合せとなる。カウンタの開始時間は、カウント期間毎に異なる。
いくつかのショート・カウンタを並列利用することにより、同じ精度をより短い期間で得ることができ、したがって較正時間を短縮することができる。これにより、較正の適用頻度を高めることが可能となり、非基準クロックの精度を向上させることが可能となる。
他の実施形態では、一連の時間間隔のそれぞれにおいて1つ(又は複数)の同一のカウンタを利用し、そこから得られる結果を組み合わせることにより、同一の精度レベルを維持しながらハードウェアの複雑さが軽減される。
次に、上記及び他の態様についてより詳細に説明する。
図1は、基準クロック及び非基準クロックを含む従来の較正技法に関連する信号を示す。より具体的には、SC(図示せず)(又は、より一般的には基準クロック)によって生成される例示的な出力信号SCOUTと、RTC(図示せず)(又は、より一般的には非基準クロック)によって生成される例示的な出力信号RTCOUTとが示されている。較正期間101の開始時間及び終了時間は、RTCによって決定される。したがって、較正期間101全体にわたるRTCサイクル103の数(NRTC)は、既知である。較正期間101中に、SCサイクル105の数(NSC)がカウントされる。較正期間101がNRTCサイクルに及び、同一期間中にNSCサイクルがカウントされる場合は、RTC周波数FRTCとSC周波数FSCの関係は、以下のとおりとなる。
RTC=(NRTC/NSC)× FSC
SCは安定性の高い周波数であるため、RTC周波数FRTCを正確に判定することができる。その後、タイミング回路は、スリープ・モード手続きのタイミングを判定する際にFRTCの現在値を考慮に入れる。この技法の最終的な精度が±1/NSCとなることが図面から分かるはずである。これを図2に示す。図2は、異なる周波数を有する各SCOUT信号のタイミングが所与の較正期間201中に同じサイクル数を有するように見え得る手法を示す図である。例a)では、SCOUT信号の前縁数をカウントしてカウントNSCを得ることにより、当該信号の公称周波数FSCが測定される。本例では、NSC=6である。一方、例b)及びc)にそれぞれ示されるように、FSCが(NSC+1)/NSCだけ増加された場合、又は(NSC−1)/NSCだけ減少された場合にも、同じ数、即ちNSC=6がカウントされ得る。
このことは図3からも分かる。図3は、従来の較正方法の入出力関係と、理想的な入出力関係とを比較したグラフである。本例では、NSC=100、NRTC=1、FSC=100である。横軸上に示されるFRTCの実際の値は、1〜1.05まで増加する。FRTCの測定値は、縦軸上に示される。実際の値と測定値との間の理想的な関係は、線301で示される。
しかしながら、FRTCの測定値(Y軸上に示される)は、離散値しかとることができず、そのため固有誤差が導入される(本例では、固有誤差は±0.005)。較正時間が10倍増加された場合は(本例では、NRTC=10、NSC=1000)、図4に示されるように量子化誤差が1/10に低減され、したがって精度が10倍改善される。
従来の技法では、SCOUT信号のサイクル数は、少なくともNSCのサイズを有する必要があるカウンタでカウントされる。±1/NSCの精度が達成できるようにするために、カウンタは、NSC/FSCの継続時間の間カウントを実行する必要がある。0.1ppmの精度が望まれ、且つSC周波数が10MHzである場合は、従来の技法を使用した較正の継続時間は、1秒にする必要がある。この1秒間の間はSCを途切れなく動作させる必要がある。電流消費を低く保つために、較正を数分毎にしか実行することができない可能性がある。0.1ppmの精度を得るには、24ビットに相当する1千万までカウントすることができるカウンタが必要となる。
以下では、前段で述べた大型のカウンタを使用することなく改善された精度がもたらされる較正方法及び装置について説明する。いくつかの実施形態では、そのような改善された精度は、同一のカウンタを複数回利用することによって達成される。ここでは、それらの実施形態のうちの2つについて説明する。第1の実施形態では、単一のショート・カウンタが使用され、それによってハードウェアの複雑さは軽減されるが、較正時間は短縮されない。第2の実施形態では、いくつかの短い較正期間が時間的に分散される。
まず、基準(SC)サイクルに対する較正期間の開始タイミング(initial timing)が測定結果にどのような影響を与えるかを理解することが重要である。各較正期間は、開始時間(即ち、測定が開始される時点)を有し、各基準(SC)出力信号は、少なくとも1つの遷移点(例えば、前縁、後縁、ゼロ・クロス又は他のレベルのクロスの発生)を有し、これらの検出が、SC出力信号のサイクルの発生を示す標識となる。較正期間の開始時間は、非基準信号の遷移点と関係付けられる。開始時間後に発生する基準出力信号の最初の遷移点が、当該較正期間内にカウントされる最初の検出イベント(例えば、サイクル)となる。この説明には図5が役立つはずである。図5には、例示的なSC出力信号SCOUTと、較正期間501の開始部分とが示されている。図5には、較正期間の開始時間Tと、SC出力信号SCOUTの次に発生する遷移点T(本例では、次に発生する立ち上がりエッジ)との間の初期オフセット値503又はずれΔTも示されている。
SCの値が与えられている場合に、初期オフセット値503が測定結果にどのような影響を与えるかを説明するために、図6には、3つの異なる初期オフセット値503に関するRTCの実際の周波数値と測定周波数値(FRTC_actualとFRTC_measured)の関係が示されている。理想的な関係は、直線601で示される。任意の値FRTC_actualが与えられた場合、その誤差は、測定周波数値(FRTC_measured)と理想値との差と考えられる。最小誤差±0.5/NSCは、ΔT=0.5/FSCの場合にのみ達成されることが分かる。対照的に、ΔT=0.99/FSCの場合には、誤差が+1/NSCに達する可能性があり、ΔT=0.01/FSCの場合には、誤差が−1/NSCに達する可能性がある。
本発明の一態様によれば、較正精度は、図7に示されるようにSCOUT信号に反復較正処理を適用することによって向上される。各較正ウィンドウ内のSCサイクル数がカウントされ、その結果の平均値(アベレージ)が生成される。例えば、較正が10回繰り返されるものと仮定する(NCAL=10)。図7に示される例では、初期位相(initial phase)ΔTは各較正ウィンドウ毎に同一となっている。その結果、測定されるカウント値(NSC)は各較正ウィンドウ毎に同一となり、したがって、平均値は個々の各カウント値と等しくなる。そのため、精度は向上されず、図3に示されるのと同じ入出力関係結果、即ちNSC=100が得られる。
これを回避するために、本発明の別の態様によれば、上述のような反復較正が実行されるが、初期オフセット値ΔTは一定に保たれない。これを達成する1つの手法は、図8に示されるように較正期間を連結することによるものである。時間スライド効果(time sliding effect)の故に、初期オフセット値ΔTは、各較正期間毎に異なる。この場合も、最終的な結果は、10個の連続較正期間中に判定される10個のカウントの平均をとることによって得られる。しかしながら、この場合では、入出力関係(即ち、FRTC_actualとFRTC_actualの関係)が図4に示したものと同じになる。即ち、精度が実際に10倍改善されている(また、NSC=1000をカウントする単一のロング・カウンタで得られるのと同じ精度を有する)。較正期間を連結しても全体の較正時間は短縮も延長もされていない(1000/FSCのままである)。しかしながら、これらの結果は、従来の技法で必要されるカウンタの1/10の長さのカウンタを使用して得られている。FSCがFRTCの整数倍であるときは、初期オフセットは変化しないが、その場合は、測定によってFRTCの正確な値が与えられ、平均化の必要はないことに留意されたい。
図8に示されるように較正期間を連結することは、常に可能ではないかもしれない。例えば、先述したように、米国特許第6,124,764号には周期的なページング起動時間を利用した較正方法が記載されている。各起動期間中にSCサイクル数がカウントされる上述の技法をここで適用することもできる。反復測定の利益を享受するために、初期オフセット値ΔTは、測定期間毎に異なる値をとらなければならず、新しい測定期間毎に異なることが好ましい。これを達成する1つの手法は、新しい起動時間毎にΔTをランダム化することによるものである。この手続きが図9のタイミング図に示されている。各較正期間の開始タイミングは、好ましくは区間[0,1/FSC)の一様分布を用いてランダム又は擬似ランダムに選択される。
図10は、10個の異なる起動期間中に得られたカウントの平均化から得られる入出力関係(即ち、横軸上のFRTC_actualと、縦軸上のFRTC_measuredの関係)の一例を示す。精度は10倍までは改善されていないが、単一の測定を実行する従来の技法と比較して明らかに改善されている(比較のため図3を再度参照されたい)。
ここで、並列アプローチを利用する諸代替実施形態について説明する。例示的な一実施形態が図11のブロック図に示されている。図11に示される実施形態は、必ずしもそれだけに限定されるわけではないが、セルラー通信機器(例えば、モバイル・デバイス)、無線ローカル・エリア・ネットワーク機器、及び無線パーソナル・エリア・ネットワーク機器を含めて、本明細書で論じられるタイプの較正を必要とする任意の電子機器(図面を分かりやすくするために図示略)に含めることができる。本実施形態は、複数(即ち整数n)のカウンタ1101(1≦x≦n)を含む。例えば、一実施形態は、n=10のカウンタを含むことができる。各カウンタ1101は、SCデューティ・サイクルの公称数(NSC_nom)、例えばNSC_nom=100をカウントすることができる。この目的で、各カウンタ1101のクロック入力ノードにSC出力信号(SCOUT)(又は、より一般的には基準クロックの出力信号)が供給される。各カウンタ1101は、それ自体が維持しているカウント値を調整(例えば、増分)することによってSC出力信号(SCOUT)の遷移点(例えば、エッジ)に応答する。諸代替実施形態では、カウンタ1101のうち、先に開始された方のカウンタ1101が他のカウンタ1101よりも早くそれぞれの測定を完了させ得ることに留意されたい。そのような場合は、当該実施形態を、最終的なカウンタ値がメモリに記憶され、後続の較正期間の測定値を取得するためにカウンタ1101が再開されるように設計することができる可能性がある。したがって、カウンタ1101の数(即ち、nの値)は、必ずしも測定すべき較正期間の数と等しくする必要はない。
各カウンタ1101の開始及び終了は、タイミング制御ロジック1103によって生成され、カウンタ1101のうちの対応する1つのイネーブル入力に供給されるn個の制御信号(カウンタ・イネーブル信号)のうちの対応する1つによって制御される。各制御信号(カウンタ・イネーブル信号)は、代表較正期間の継続時間と等しい継続時間の間アサートされ、各カウンタ1101は、それ自体の制御信号(カウンタ・イネーブル信号)がアサートされたときにだけSC出力信号の遷移点に応答する。各カウンタ1101によって生成されるカウントは、互いにある程度重複するn個の較正期間のうちの対応する1つに関する結果を表す。本例では、10個のカウンタが存在するので、10個の重複較正期間が存在する。
各カウンタ1101は、それ自体の出力を平均化ロジック1105に供給する。平均化ロジック1105は、複数のカウンタ1101からカウント値を受け取り、それらの平均値(アベレージ)を生成し、当該平均値をそれ自体の出力に供給する。その後、このNSCに相当する出力値を使用して、FRTCを先述の関係に従って判定することができる。
先述のとおり、RTCの出力(RTCOUT)(又は、より一般的には非基準クロックによって生成される信号)は、較正が実行される時期(例えば、非基準クロックの遷移点の発生に基づいて較正開始時間及び終了時間)を決定する。この場合も、各結果の平均化の利益を享受するために、各カウンタの初期オフセット値は、すべて同じであってはならず、すべて異なることが好ましい。これについては、(例えば、ランダム技法又は擬似ランダム技法を利用して)各カウンタ1101の開始時間をランダム化するロジックをタイミング制御ロジック1103内に含めることによって達成することができる。このように開始時間をランダム化することにより、図10に示したような入出力関係が得られることになる。
一代替実施形態は、ランダム化されたカウンタ開始時間を使用せず、その代わりに、図12のタイミング図に従ってカウンタ開始時間及び終了時間を決定するタイミング制御ロジック1103を有する。図12は、信号SCOUTと信号RTCOUTの例示的な関係を示す。カウンタ開始時間及び終了時間を決定するロジックは、n番目のカウンタ1101の開始が1番目のカウンタ1101の開始からn−1RTCサイクルだけ遅延されるように、各カウンタ1101の開始を1RTCサイクルずつ遅延させて、各カウンタ1101を順次開始する。(RTCサイクル数の見通しを立てるために、各カウンタ1101が動作する合計RTCサイクル数との比較が行われるが、合計較正ウィンドウは通常、多数のRTCサイクル、例えばWCDMAの実装形態ではNRTC=32768程度に及ぶことに留意されたい。)スライド効果がある故に、初期オフセット値ΔTは、必ずしもすべて同じになるわけではない(即ち、初期オフセット値の少なくとも2つ以上は互いに異なる値をとる)。本アプローチから得られる入出力関係は、図4に示されるのと同様となる。したがって、本例では、較正継続時間の増加が無視できる程度でありながら、較正精度が10倍改善されている。換言すると、約1/10の時間で所望の精度を得ることができる。
したがって、どの実施形態が実施されるかに関わらず、タイミング制御ロジック1103は、例えば、第1のカウンタ・イネーブル信号を第1の開始時間にアサートさせ、第1の時間オフセット値は、第1の開始時間と基準クロック信号の第1の遷移点との差に等しく、及び第2のカウンタ・イネーブル信号を第2の開始時間にアサートさせ、第2の時間オフセット値が、第2の開始時間と基準クロック信号の第2の遷移点との差に等しい。タイミング制御ロジック1103は、第1及び第2の開始時間を、第1の時間オフセット値が第2の時間オフセット値と異なるような時間とする。
図13は、上述及び他のすべての実施形態に適用可能なステップを示すフローチャートである。このプロセスは、上述したような第1及び第2の較正期間を含む較正期間を定義することから開始する(ステップ1301)。(注:ここで使用する「第1の」及び「第2の」という用語は、時間的順序を示すものではなく、これらの標識は、較正期間のうちの1つを別の較正期間と区別するのに使用されるものにすぎない。)即ち、各較正期間は、非基準クロックの遷移点と関係付けられる開始時間を有する。各較正期間は、較正期間の開始時間と、当該較正期間内の基準クロック信号(SCOUT)の遷移点との差に等しい時間オフセット値も有する。上述の例示的な実施形態では、時間オフセット値はすべての較正期間で異なっている。しかしながら、諸代替実施形態では必ずしもそうでない可能性もある。本発明の利益を得るには、較正期間のうちの少なくとも2つにおける時間オフセット値(例えば、第1及び第2の較正期間にそれぞれ対応する第1及び第2の時間オフセット値)が互いに異なる必要がある。
次に、複数の較正期間の各較正期間について、複数の較正期間の前記各較正期間中に発生する基準クロックのサイクル数を測定することによって複数の測定値が生成される(ステップ1303)。図8及び図9に示したような実施形態では、各測定値は、一時に1つずつ順次作成される。別法として、複数のカウンタを利用する実施形態(例えば、図11参照)では、測定値のうちの2つ以上が互いに重複する可能性がある。
次に、このように取得された複数の測定値を使用して、較正期間毎の基準クロック信号の平均サイクル数が確認される(ステップ1305)。
次に、この較正期間毎の基準クロックの平均サイクル数は、当該較正期間中に発生した基準クロック信号の測定サイクル数として使用される。かかる用途としては、例えば先述のような非基準クロック(RTCOUT)の周波数を判定することを挙げることができる。別法として、いくつかの実施形態では、かかる用途は、(例えば、非基準クロックRTCOUTの動作速度が速すぎるかどうかあるいは遅すぎるかどうか、及びその程度の判定を目的とする)測定値と公称値の比較である可能性もある。
上述の各較正技法は、例えばそれらを使用することにより、シリアル・アプローチを利用してハードウェアの複雑さを高めることなく精度を改善すること、あるいはパラレル・アプローチを利用して較正時間を短縮することが可能となるので有利である。後者はセルラー端末の低電力モードを改善し、ページング・チャネルをチェックする各起動期間中に非基準クロック(例えば、RTC)を較正することが可能となるので、より重要である。
以上、本発明を特定の実施形態に関して説明した。しかしながら、本発明は上述の実施形態とは異なる特定の形態で実施することも可能であることが、当業者には理解されるであろう。
例えば、上述の各実施形態は、較正期間中に発生する基準クロックのサイクル数を表す数値を確認することを含む。しかしながら、これは、非基準クロックの発振速度と比較した基準クロックの発振速度(以下、「相対発振速度(relative oscillation speed)」)を示す1つの可能な特徴にすぎない。他の実施形態では、較正期間中に他の特徴を測定することができ、測定されたそれらの特徴の平均をとることができる。例えば、測定される特徴は、基準クロックの周波数(例えば、Hzで表される)である可能性もある。また他の実施形態では、測定される特徴は、期間(例えば、秒で表される)である可能性もある。
したがって、本明細書に記載される各実施形態は、単なる例示的なものにすぎず、決して限定的なものと解釈されるべきではない。本発明の範囲は、上記の記載ではなく添付の特許請求の範囲に示されており、各請求項の範囲に含まれるすべての変形形態及び均等物は、本発明の範囲に包含されるものとする。

Claims (27)

  1. 代表較正期間中の基準クロックの相対発振速度を示す代表測定値を確認する方法であって、前記基準クロックは基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは前記代表較正期間全体にわたる、該方法は、
    第1の較正期間及び第2の較正期間を含む複数の較正期間を定義すること、
    前記第1の較正期間を第1の開始時間に開始させることであって、第1の時間オフセット値は、前記第1の開始時間と前記第1の較正期間内の前記基準クロック信号の遷移点との差に等しい、該第1の較正期間を第1の開始時間に開始させること、
    前記第2の較正期間を第2の開始時間に開始させることであって、第2の時間オフセット値は、前記第2の開始時間と前記第2の較正期間内の前記基準クロック信号の遷移点との差に等しく、前記第1の時間オフセット値は、前記第2の時間オフセット値と異なる、該第2の較正期間を第2の開始時間に開始させること、
    前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって複数の測定値を生成すること、
    前記複数の測定値を使用して平均測定値を確認すること、及び、
    前記平均測定値を、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用すること
    を備える。
  2. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中に発生する前記基準クロックのサイクル数を表す数値である、請求項1に記載の方法。
  3. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の周波数を表す数値である、請求項1に記載の方法。
  4. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の期間を表す数値である、請求項1に記載の方法。
  5. 前記複数の較正期間は、互いに連結される、請求項1に記載の方法。
  6. 前記第1及び第2の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される、請求項1に記載の方法。
  7. 前記第2の開始時間は、前記第1の較正期間内に発生する、請求項1に記載の方法。
  8. 前記第1の開始時間は、前記非基準クロックによって生成される前記信号の1つの遷移点と一致し、
    前記第2の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、
    前記非基準クロックによって生成される前記信号の前記1つの遷移点と前記異なる遷移点とは、互いに一致しない、
    請求項7に記載の方法。
  9. モバイル・デバイス内で実行され、前記第1及び第2の開始時間はそれぞれ、前記モバイル・デバイスの起動期間中に発生する、請求項1に記載の方法。
  10. 前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックを較正すること
    を備える、請求項1に記載の方法。
  11. 代表較正期間中の基準クロックの相対発振速度を示す代表測定値を確認する装置であって、前記基準クロックは基準クロック信号を生成し、非基準クロックによって生成される信号の既知数のサイクルは前記代表較正期間全体にわたる、該装置は、
    第1の較正期間及び第2の較正期間を含む複数の較正期間を定義するように構成されたロジック、
    前記第1の較正期間を第1の開始時間に開始させ、(第1の時間オフセット値は、前記第1の開始時間と前記第1の較正期間内の前記基準クロック信号の遷移点との差に等しい)、及び
    前記第2の較正期間を第2の開始時間に開始させる、(第2の時間オフセット値は、前記第2の開始時間と前記第2の較正期間内の前記基準クロック信号の遷移点との差に等しく、前記第1の時間オフセット値は、前記第2の時間オフセット値と異なる)、
    ように構成されたロジック、
    前記複数の較正期間の各較正期間について、前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す特徴を確認することによって複数の測定値を生成するように構成されたロジック、
    前記複数の測定値を使用して平均測定値を確認するように構成されたロジック、及び、
    前記平均測定値を、前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値として使用するように構成されたロジック
    を備える。
  12. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中に発生する前記基準クロックのサイクル数を表す数値である、請求項11に記載の装置。
  13. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の周波数を表す数値である、請求項11に記載の装置。
  14. 前記複数の較正期間の前記各較正期間中の前記基準クロックの前記相対発振速度を示す前記特徴は、前記複数の較正期間の前記各較正期間中の前記基準クロック信号の期間を表す数値である、請求項11に記載の装置。
  15. 前記複数の較正期間は、互いに連結される、請求項11に記載の装置。
  16. 前記複数の測定値を生成するように構成された前記ロジックは、前記各較正期間中に使用される1つのカウンタだけを備える、請求項15に記載の装置。
  17. 前記第1及び第2の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される、請求項11に記載の装置。
  18. 前記第2の開始時間は、前記第1の較正期間内に発生する、請求項11に記載の装置。
  19. 前記複数の測定値を生成するように構成された前記ロジックは、較正期間数と同数のカウンタを備え、
    前記カウンタはそれぞれ、前記複数の較正期間のうちの対応する1つの較正期間中にだけ動作する、
    請求項18に記載の装置。
  20. 前記第1の開始時間は、前記非基準クロックによって生成される前記信号の1つの遷移点と一致し、
    前記第2の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、
    前記非基準クロックによって生成される前記信号の前記1つの遷移点と前記異なる遷移点とは、互いに一致しない、
    請求項18に記載の装置。
  21. モバイル・デバイス内の要素であり、前記第1及び第2の開始時間はそれぞれ、前記モバイル・デバイスの起動期間中に発生する、請求項11に記載の装置。
  22. 前記代表較正期間中の前記基準クロックの前記相対発振速度を示す前記代表測定値を使用して前記非基準クロックを較正するロジック
    を備える、請求項11に記載の装置。
  23. 代表較正期間中に発生する基準クロック信号の測定サイクル数を確認する装置であって、非基準クロックによって生成される非基準クロック信号の既知数のサイクルは、前記代表較正期間全体にわたる、該装置は、
    前記非基準クロック信号を受け取り、該非基準クロック信号に基づいて、複数のカウンタ・イネーブル信号を生成するタイミング制御ロジックであって、第1のカウンタ・イネーブル信号及び第2のカウンタ・イネーブル信号を含み、各カウンタ・イネーブル信号は前記代表較正期間の継続時間と等しい継続時間の間アサートされる、該タイミング制御ロジック、
    複数のカウンタであって、それぞれは前記複数のカウンタ・イネーブル信号のうちの1つを受け取るように接続されたイネーブル入力を有し、及び、それぞれは前記基準クロック信号を受け取るように接続されたクロック入力ノードを有し、前記カウンタのそれぞれは、前記複数のカウンタ・イネーブル信号のうちの前記1つがアサートされた場合にだけ、前記基準クロック信号の遷移点の発生に応答して調整されるカウント値を維持する、該複数のカウンタ、及び、
    前記複数のカウンタから前記カウント値を受け取り、該カウント値に基づいて平均値を生成するロジック、
    を備え、
    前記タイミング制御ロジックは、前記第1のカウンタ・イネーブル信号を第1の開始時間にアサートさせ、第1の時間オフセット値は、第1の開始時間と前記基準クロック信号の第1の遷移点との差に等しく、
    前記タイミング制御ロジックは、前記第2のカウンタ・イネーブル信号を第2の開始時間にアサートさせ、前記タイミング制御ロジックは、第2の時間オフセット値が、前記第2の開始時間と前記基準クロック信号の第2の遷移点との差に等しく、及び、
    前記第1の時間オフセット値は、前記第2の時間オフセット値と異なる、
    装置。
  24. 前記タイミング制御ロジックは、前記第1のカウンタ・イネーブル信号を第1の終了時間にディアサートさせ、
    前記タイミング制御ロジックは、前記第2のカウンタ・イネーブル信号を第2の終了時間にディアサートさせ、
    前記第1の終了時間は、前記第2の開始時間と一致する、
    請求項23に記載の装置。
  25. 前記第1及び第2の開始時間はそれぞれ、ランダム又は擬似ランダムに決定される、請求項23に記載の装置。
  26. 前記第2の開始時間は、前記第1の開始時間後及び前記第1の終了時間前に発生する、請求項23に記載の装置。
  27. 前記第1の開始時間は、前記非基準クロックによって生成される前記信号の1つの遷移点と一致し、
    前記第2の開始時間は、前記非基準クロックによって生成される前記信号の異なる遷移点と一致し、
    前記非基準クロックによって生成される前記信号の前記1つの遷移点と前記異なる遷移点とは、互いに一致しない、
    請求項26に記載の装置。
JP2009531799A 2006-10-12 2007-09-11 電子機器の効率的なクロック較正 Active JP4994456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/548,784 US7272078B1 (en) 2006-10-12 2006-10-12 Efficient clock calibration in electronic equipment
US11/548,784 2006-10-12
PCT/EP2007/059491 WO2008043629A1 (en) 2006-10-12 2007-09-11 Efficient clock calibration in electronic equipment

Publications (3)

Publication Number Publication Date
JP2010506523A true JP2010506523A (ja) 2010-02-25
JP2010506523A5 JP2010506523A5 (ja) 2010-09-02
JP4994456B2 JP4994456B2 (ja) 2012-08-08

Family

ID=38543866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531799A Active JP4994456B2 (ja) 2006-10-12 2007-09-11 電子機器の効率的なクロック較正

Country Status (12)

Country Link
US (1) US7272078B1 (ja)
EP (1) EP2089970B1 (ja)
JP (1) JP4994456B2 (ja)
CN (1) CN101523726B (ja)
AT (1) ATE467272T1 (ja)
BR (1) BRPI0717795B1 (ja)
DE (1) DE602007006341D1 (ja)
DK (1) DK2089970T3 (ja)
ES (1) ES2345294T3 (ja)
HK (1) HK1133334A1 (ja)
TW (1) TWI399548B (ja)
WO (1) WO2008043629A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175645A (ja) * 2010-02-24 2011-09-08 Fujitsu Semiconductor Ltd 較正方法及び較正装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8942150B2 (en) * 2007-03-19 2015-01-27 Qualcomm Incorporated Uplink timing control
US8170165B2 (en) * 2007-12-05 2012-05-01 Agere Systems Inc. Clock calibration in sleep mode
US7881895B2 (en) * 2008-05-27 2011-02-01 Sony Ericsson Mobile Communications Ab Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
US8135553B2 (en) * 2008-07-31 2012-03-13 Mediatek Inc. Method for clock calibration
US8407037B2 (en) * 2008-11-05 2013-03-26 Qualcomm, Incorporated Methods and apparatus for clock simulation with calibration
US9766682B1 (en) * 2014-01-27 2017-09-19 Marvell International Ltd. Wakeup time system using drift estimation
KR102665713B1 (ko) * 2016-12-21 2024-05-14 에스케이하이닉스 주식회사 듀티 보정 회로 및 듀티 보정 방법
US10849086B2 (en) * 2017-07-20 2020-11-24 Itron Networked Solutions, Inc. Compensating for oscillator drift in wireless mesh networks
WO2019024064A1 (zh) * 2017-08-04 2019-02-07 深圳市汇顶科技股份有限公司 定时方法、时钟设备和终端设备
GB201800552D0 (en) * 2018-01-12 2018-02-28 Nordic Semiconductor Asa Clock calibration
CN113038445B (zh) * 2021-03-26 2022-11-18 上海磐启微电子有限公司 一种蓝牙休眠时钟的校准方法
CN114138056B (zh) * 2021-11-04 2024-05-17 珠海格力节能环保制冷技术研究中心有限公司 显示终端时钟校准方法、装置及显示终端
CN114489239B (zh) * 2022-01-21 2024-06-04 国微集团(深圳)有限公司 动态校准实时时钟的方法及装置
CN114886169A (zh) * 2022-03-31 2022-08-12 深圳市智慧芯图科技有限公司 一种电子烟吸烟检测方法、检测模块和电子烟

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502980A (ja) * 1999-06-18 2003-01-21 テレフオンアクチーボラゲット エル エム エリクソン(パブル) リアルタイムクロック周波数誤差修正方法及び装置
JP2004282264A (ja) * 2003-03-13 2004-10-07 Kyocera Corp 携帯電話機及び携帯電話機のrtc補正方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1014468B (zh) * 1985-04-01 1991-10-23 霍尼韦尔资料系统有限公司 测量频率和时间的装置和方法
JPH0567967A (ja) 1991-09-09 1993-03-19 Nec Corp クロツク発生装置
US5424664A (en) * 1993-07-02 1995-06-13 Rockwell International Corporation Direct digital synthesizer with adjustable clock frequency
JP3125562B2 (ja) * 1994-03-10 2001-01-22 富士電機株式会社 クロック発生回路
KR960010758B1 (ko) * 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
US6016312A (en) * 1997-02-28 2000-01-18 Motorola, Inc. Radiotelephone and method for clock calibration for slotted paging mode in a CDMA radiotelephone system
EP0939495B1 (en) 1998-02-26 2004-04-14 Motorola Semiconducteurs S.A. Power saving system for an electronic portable device
US6088602A (en) 1998-03-27 2000-07-11 Lsi Logic Corporation High resolution frequency calibrator for sleep mode clock in wireless communications mobile station
US6124764A (en) * 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
KR100295812B1 (ko) * 1999-06-18 2001-07-12 서평원 고속 위상검출기를 이용한 디지털 위상동기루프
DE60012299T2 (de) * 2000-03-20 2005-06-30 Motorola, Inc., Schaumburg Einstellbarer Taktgenerator mit spektraler Dispersion und Verfahren hierfür
US6725067B1 (en) * 2000-03-24 2004-04-20 International Business Machines Corporation Method and system for restarting a reference clock of a mobile station after a sleep period with a zero mean time error
DE10029421C2 (de) 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
US6889055B1 (en) 2000-10-16 2005-05-03 Qualcomm Inc. Technique for reducing average power consumption in a wireless communications device
ATE354212T1 (de) 2000-12-07 2007-03-15 Qualcomm Inc Verfahren und apparat zur kompensation der frequenzabweichung innerhalb eines schlaftaktsignals
WO2004025836A1 (de) 2002-08-26 2004-03-25 Infineon Technologies Ag Verfahren und vorrichtung zum erfassen von periodendauerschwankungen periodischer signale
GB2397465B (en) 2003-01-15 2004-12-29 Nec Technologies Mobile radio communications device and operating method
EP1551102B1 (en) 2003-12-29 2007-02-14 STMicroelectronics S.r.l. Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method.
US20050221870A1 (en) 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
KR100673885B1 (ko) * 2004-04-27 2007-01-26 주식회사 하이닉스반도체 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502980A (ja) * 1999-06-18 2003-01-21 テレフオンアクチーボラゲット エル エム エリクソン(パブル) リアルタイムクロック周波数誤差修正方法及び装置
JP2004282264A (ja) * 2003-03-13 2004-10-07 Kyocera Corp 携帯電話機及び携帯電話機のrtc補正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175645A (ja) * 2010-02-24 2011-09-08 Fujitsu Semiconductor Ltd 較正方法及び較正装置

Also Published As

Publication number Publication date
BRPI0717795A2 (pt) 2014-04-15
JP4994456B2 (ja) 2012-08-08
BRPI0717795B1 (pt) 2020-01-07
CN101523726B (zh) 2012-01-11
DE602007006341D1 (de) 2010-06-17
HK1133334A1 (en) 2010-03-19
DK2089970T3 (da) 2010-08-16
ATE467272T1 (de) 2010-05-15
US7272078B1 (en) 2007-09-18
CN101523726A (zh) 2009-09-02
WO2008043629A1 (en) 2008-04-17
ES2345294T3 (es) 2010-09-20
TWI399548B (zh) 2013-06-21
EP2089970B1 (en) 2010-05-05
TW200821588A (en) 2008-05-16
EP2089970A1 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
JP4994456B2 (ja) 電子機器の効率的なクロック較正
US7881895B2 (en) Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
JP4503616B2 (ja) 低価格で低精度のクロックを使用した精密なスリープタイマ
CN1130096C (zh) 一种控制工作于时隙寻呼环境的移动站的电路和方法
US6304517B1 (en) Method and apparatus for real time clock frequency error correction
US7024173B2 (en) Timing control device and timing control method
US8749313B2 (en) Correction of low accuracy clock
US7013119B2 (en) Radio communication apparatus and its reception timing estimating method
AU718828B2 (en) High resolution clock reconstruction for use in a mobile telecommunication device
US20060045215A1 (en) Method and apparatus for frequency correcting a periodic signal
EP0924947A1 (en) Power saving in a digital cellular system terminal
US9294999B2 (en) Technique for maintaining a radio time base
CN114489239B (zh) 动态校准实时时钟的方法及装置
US20050002279A1 (en) Time-of-day apparatus receiving standard time code broadcast
JPH10257004A (ja) 通信装置
JP2008124524A (ja) 間欠受信制御装置
TW200950541A (en) Precise sleep timer using a low-cost and low-accuracy clock

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250