CN1014468B - 测量频率和时间的装置和方法 - Google Patents

Abstract

提出了一种频率和时间的测量电路，它利用一个使脉冲前沿有效地延时的延时装置。以此脉冲的后沿作为一个寄存器的控制时钟来测取该脉冲通过此延时装置时其前沿所进行到各点的距离。在标定阶段，用一个恒长的参数脉冲来取得参考基准读数。在测量阶段，对欲测时钟频率或时间周期的未知脉冲测取测量读数。将参考读数和测量读数进行比较，即可确定此未知脉冲的相对时钟频率或时间。

Description

本发明是关于频率或时间测量的一种方法和装置，更确切地说是对电子信号的频率或出现在电子信号间的时间周期通过与参考频率或时间周期加以比较来进行测量。

在制造或维修一台电子设备期间，电子设备内所含有的各种电子组件的时间周期或频率经常需要加以调整。例如，制造一台计算机时，可能需要调整重复触发的单稳多谐振荡器或压控振荡器的时间周期。在调整这类装置时，常常要求能达到1微秒宽脉冲加减10毫微秒的时间精度。

有数种已知方法可用来定时脉冲周期，或确定振荡器的频率。一种方法是采用一个晶体振荡器，对此晶体振荡器在时间周期的定时过程中的振荡数进行计数。这种对脉冲或晶体振荡器的振荡进行计数的方法的缺点是，如果希望分辩率较高就必须采用速度很高的晶体振荡器以及相应地要有快速计数器。例如说，为了要能达到±5ns的分辨率，将需要一台200兆赫的晶体振荡器。

第二种方法系采用重复触发单稳态多谐振荡器（亦称为单稳）作为参考基准，以它的时间周期与要被测量的电子组件的时间周期或频率进行比较。这种方案的缺点是参考单稳的脉冲周期会产生时间漂移。因此它不能作为一个可靠的长时间标准。标定单稳的漂移可能导致电子设备在内部时间周期调整不当的情况下发给用户。因而，这种单稳标定标准的缓慢漂移可能给设备维护造成严重困难。例如说，假如一个单稳原先整定为1000ns的时间周期，用来作为校准其它的周期为1000ns单稳达到 ±30ns精度的标准，但该单稳标定标准因时间漂移其周期变成1020ns，则将被测组件调整到这一不正确标准的±30ns之内时，结果就可能是，包装发运中的设备的那些单稳的时间周期被调整到1050ns。这些超出容限的组件可能引起整个系统的故障。这样的毛病在当初系统安装时期可能不引起注意，而只有在热天使用时，当时间漂移进一步增加，例如达到1052ns时才成为显著起来。

时间或频率测量仪器经常遇到的另一个问题是，除了价格昂贵外，仪器本身必然比较大，因而要将仪器置于紧靠欲测时间周期或频率的组件的地点可能非常困难。这对于自动测试装置来说更是如此，在这种情况下，频率或时间测量仪器只不过是一个大系统的辅助的甚至是供选择的部分。时间或频率测量仪器紧密靠近被测频率或时间周期的产生源，优点就是可以使测量更为准确。一些时间或频率测量仪器另外的缺点是，它们中间有许多都需要被测时间周期一再重复。使得如果想测量一个单稳的周期，就必须多次地触发此单稳，以取平均值的方法来确定其时间周期。

因此，最理想的用来测量频率和时间周期的仪器应该价格较低，体积较小，以及较高的分辨率，并且精度不应有太大的时间漂移。

用于电子装置的制造或维修的一种频率和时间测量电路配置了一个延时装置来有效地延时脉冲的前沿。此脉冲的后沿则被用来作为一个寄存器的控制时钟，以选点存取该脉冲前沿通过延时装置进行的距离。在标定阶段，给定宽度的参考脉冲被用作基准读数。在测量阶段，对被测钟频或时间周期的未知脉冲取测量读数。将测量读数与参考读数进行比较，即可确定未知脉冲的相对时钟频率或时间。如果未知脉冲是由单脉冲源产生的，则配置第一多路转换器在参考脉冲和未知脉冲间进行选择。参考脉冲通过单脉冲逻辑而获得，该逻辑线路产生的脉冲宽度等于1个或多个周期。如果未知脉冲是由多脉冲源产生的。单脉冲逻辑可被 用来产生一个未知脉冲，为此采用了一个第二多路转换器来选择多脉冲源或参考振荡器的输出作为单脉冲逻辑的输入。

本发明方法的实现和本发明装置的构成的情况及其工作模式，由以后的详细说明并参照所列附图，可以清楚地了解。附图中以相同的标号来指明几幅附图中相同的元件。其中：

图1说明本发明频率或时间测量电路的逻辑电路，被测单元示例以及用来控制此测量电路的自动测试装置;

图2说明图1频率或时间测量电路中各信号的时序图;

图3是该频率或时间测量电路作校准运行时的总流程图;

图4为用来调整图1中的被测单稳的单脉冲调整运行时的总流程图;

图5为用以调整图1中被测振荡器的振荡器调整运行的总流程图。

在本发明体系内，表征二进制1（高态）和二进制0（低态）的电信号加入及由各逻辑门或其它电路元件得到。为了简便起见，信号数字符号有时被用来标记连接各逻辑门和电路元件的连接线。

为了简单起见，逻辑门是指与、或、与非和或非门。与门和与非门间的区别是与非门带有一个反相器，在图中它以在其输出端作一小圆圈来表示。

同时还假定，就图示情况，采用正逻辑，即正输出必须有正输入。除非另有说明。这就是说，例如与门和或门电路的运行，必定是输入端为高电平信号时才在其输出端产生高电平信号。非高态的逻辑电平即称为低态。

最佳实施例的频率或时间测量电路的逻辑图示于图1中。频率或时间测量电路为图1中的103方框电路图，方框电路151表示一个带有单脉冲发生器和多脉冲发生器的被测单元实例，对以103测量电路测试被测单元151的过程进行控制的自动测试设备示于方框101中。

在此最佳实施例中，101自动测试装置是一台仙童303故障位置测定仪（纽约Latham仙童测试系统集团制造）。这是一台可编程在线测试仪。它具有一个针式插接板，用来作自动测试装置101和被测单元151间的电气联接。在此最佳实施例中，测量电路103包含在自动测试装置101的针式插接板内，从而使得103测量电路极其接近被测单元151。最佳实施例的频率或时间测量电路103的设计，使得它可被用来调整被测单元151中的单脉冲源的频率，此脉冲源在图1中即为重复触发单稳多谐振荡器161的被测单稳。或者它可用来调整多脉冲源的脉冲宽度，在图1中被测压控振荡器155就是此多脉冲源。图1的被测单元示例151中，被测单稳161一般情况下由控制逻辑159触发。而被测压控振荡器155则为控制电路153控制。

图1表明对示例被测单元151来说，有3条线路将它和测量电路103相连接。这3条线是：连线106将来自被测压控振荡器155的信号MO传送到振荡器多路转换器109;连线118将来自自动测试装置101的信号TP传送到被测单稳161的输入端，从而使得自动测试装置可替代控制逻辑159来控制被测单稳161的触发;连线122将来自被测单稳161的脉冲信号MP传送到脉冲多路转换器115。这3根连线106，118和122通过针式插接板的3根插针与被测单元151连接。此外，其余的插针与被测单元151连线，供给地电平和其它电压，例如图1中所示的电压V_CC。

本发明的频率或时间测量电路工作比较简单。在定标阶段，测量电路利用一个具有所要求频率或时间周期的参考脉冲进行校正，取得参考基准读数。定标阶段之后进入测量或调整阶段，此时对未知脉冲进行测量，取得读数。而后再将参考读数和测得的未知脉冲读数进行比较。参考读数和测量读数间的差值即可用来按需要调整未知脉冲的宽度。参考读数和测量读数均应用了一个多抽头延时线来延时由闭塞延时单稳119 所产生的脉冲后缘。单稳119由要读取其周期的脉冲前缘触发。同时用欲测取其周期的脉冲后缘作为一个寄存器的控制时钟，此寄存器将记存下闭塞延时单稳119的后缘沿多抽头延时线前进的距离。通过将测取参考读数时所得的寄存器内容与在测取测量读数时所得的寄存器内容进行比较，就可以确定未知脉冲较之参考基准脉冲其周期是长还是短（或者其频率是高或低）。

现在参照图1来详细说明频率和时间测量的运行过程。如上所述，测量电路103具有测量多脉冲源或单脉冲源的周期或频率的能力。因此，图1中的被测单元151是被作成既具有多脉冲源（如被测压控振荡器155）又具有单脉冲源（如被测单稳161）。在示例被测单元151中，可以借助改变电位器157的设定位量来调整被测压控振荡器达到（额定）标称频率。此电位器一个输入端接到电源电压V_CC，另一输入端接地。类似地，被测单稳161可通过改变电容163或可变电阻165值的大小来调节其延时时间。此可变电阻也接到电源电压V_CC。

为了说明问题，假定将被测单元151调整到这样的状态：被测压控振荡器155将达到标称频率1兆赫;被测单稳在其输入端由上升脉冲触发产生1个1μs（1000ns）的脉冲。此单稳输入端经由引线118接到自动测试装置101。被测单稳161的输出脉冲出现于连接到测量电路103的引线122上。

如下将会看到的，测量电路103必须选定下列组件的数值：参考振荡器107;闭塞延时单稳119;以及与被测单元151的多脉冲源和单脉冲源数值相对应的分段延时多抽头延时线。参考振荡器107的频率必须与被测单元151多脉冲源所要求的频率相适应。举例说，例如希望将被测压控振荡器155调整到1兆赫的频率，参考振荡器107就必须是一个非常稳定的1兆赫的振荡器，在此最佳实施例中采用了一个晶体振荡器。

参考振荡器107也必须具有与被测单元151中单脉冲源的延时周期 相应的频率。在本例中，假设被测单稳161要产生1μs的脉冲，因而参考振荡器107的频率将是1兆赫，这样单个参考振荡器既可以用来调整被测压控振荡器155又可用来调整被测单稳161。如果多脉冲源和单脉冲源的频率和延时周期不相兼容，那么就需要采用多重参考振荡器，并用振荡器多路转换器109根据被测对象是压控振荡器155还是单稳161来选择合适的参考振荡器。假如要用多重的参考振荡器，除了以振荡器多路转换器109来选择合适的参考振荡器外，则根据分段延时多抽头延时线127中的延时大小，还可能需要应用多重闭塞延时单稳119。假如应用了多重闭塞延时单稳119，它们的全部触发输入将连接到引线124，而输出则全都与一个多路转换器相连。此多路转换器有选择地将一个闭塞延时单稳的输出信号送向引线128作为与非门125的输入信号。所选择的闭塞延时单稳的时间周期将稍稍短于被选的参考振荡器的周期。

在示例的被测单元中，具有1兆赫频率的单个参考振荡器将足以用来测量多脉冲源155和单脉冲源161。因此，振荡器多路转换器109是一个2-1多路转换器。在自动测试装置101供给的振荡源信号OS的控制下，此多路转换器可用来选择参考振荡器107或被测压控振荡器155。自动测试装置101则与振荡器多路转换器109的选择输入端（SEL）相连。当信号OS是二进制O时，从被测压控振荡器155出来的引线106上的信号MO将被选通到振荡器多路转换器的Q输出端。当信号OS是二进制1时，参考振荡器107引线104上的信号RO将被选通到振荡器多路转换器109的Q输出端作为引线108上的信号OM。

脉冲触发器111和113互相联接，接受振荡器多路转换器109的输出，从而使得可能在来自自动测试装置101的连线110的信号AP的控制下，在脉冲触发器111的输出端Q输出单个正脉冲，作为连线116上的信号OP。脉冲触发器111和113均系上升沿触发的具有置位和清除输入 的D型触发器。在它们的时钟输入端C以正脉冲信号对出现在其D输入端的数据信号进行钟控，该正脉冲信号计时输往它们的输出端Q的D端数据信号，以及经反相后在其 Q端输出的数据输入信号。通过将脉冲触发器111的 Q输出信号PO经由引线112送到脉冲触发器113的复位输入端R，脉冲触发器113的Q输出端信号PA经引线114送到脉冲触发器111的数据输入端D，以及用引线108上出现的多重脉冲信号OM对触发器111进行钟控，那么在自动测试设备101发出的控制信号AP成为二进制1状态之后，就会在连线116上产生单个的1μs的正向脉冲输出信号OP。

当引线110上信号AP由二进制O转变为二进制1状态时，触发器113输入时钟信号，将触发器113置位并促使其输出（引线114上的信号PA）成为二进制1。这样，在下一次一个正脉冲信号出现在连线108上时，触发器111将被置位，使其Q输出（引线116上的信号OP）由二进制0转变为二进制1的状态，并且也使其 Q的信号（连线112）PO由二进制1转变为二进制0状态。由此将触发器113复位，促使其Q端输出（连接114的信号PA）回到二进制0状态。从而当下一次正信号出现在连线108上时，触发器111将被复位，而使其输出信号OP回到二进制0状态。引线110上的信号AP使触发器复位输入R保持为二进制0状态。从而防止连线108的正脉冲信号OM过早地激发触发器111。这种状态一直维持到该脉冲被允许时为止。触发器111和113的置位输入（S）端被置于二进制1状态，以使它们不致将触发器111和113预置。

脉冲多路转换器115被用来对其两个输入端的信号进行选择：其中一个是引线116的信号OP;另一个是被测单元151送出的单脉冲信号，即连线122的信号MP。这一选择过程受其选择输入端（SEL）信号PS的控制。假如来自自动测试装置101的引线120上的信号PS是二进制0状态，引线122的信号MP将被选通为脉冲多路器115的Q输出。如果引线120的信号PS处于二进制1状态，连线116的信号OP将被选通为脉冲多 路转换器115的Q输出，作为引线124的信号PM，被用来触发闭塞延时单稳119，它的延时时间可由改变电容器121容量和可变电阻器123的阻值的大小加以调节。信号PM也由反相器117反相以产生引线126的信号PI。

闭塞延时单稳119的输出，引线128上的信号PD，是与非门125的输入之一。在本最佳实施例中，与非门125是一个50欧线驱动器型与非门。它具有足够功率驱动多抽头延时线127。与非门125的另一个输入是引线132的信号CR。它使自动测试装置101可对与非门125的输出（即引线130上的信号DP）加以控制。当由自动测试装置101输出的信号CR是二进制的0状态时，引线130上的输出信号DP将是二进制的1态。而当信号CR处于二进制1态时，与非门125的输出信号将由引线128的输入信号PD所控制。下面将会看到，在测量电路103的标定阶段，信号CR被用来将寄存器131全预置为二进制1，这样就使得其有可能检测出引线124上不出现下降后沿的情况。这种情况在如果从被测单元151的装置中去掉被测单稳161或者被测压控振荡器155时就可能发生。缺乏下降后沿，将使得寄存器131不为时钟激发。从而使得信号M1至M8全都维持早先寄存器被时钟激发时的状态不变。

分段延时多抽头延时线127是一个多重抽头的延时线。在本最佳实施例中它有10个抽头，T0到T9。它们中每一个都在一个信号出现于它的输入端（引线130）后预定的一段时间在其输出端上接收到该信号。例如，在此最佳实施例中，T0在一个信号出现于输入端后5ns接收到该信号，T1则在信号出现于输入端后10ns收到该信号，T2则在信号出现于输入端后15ns收到它…T8则是在信号出现于输入端后45ns收到该信号，T9是在信号出现于输入端后50ns收到它。由图1可看到，抽头T0未应用，抽头T9只是经终端电阻129接地。

抽头T1到T8分别连接到寄存器131的输入端D0到D7。当引线126的 时钟信号PI由二进制0转变到二进制1时，该寄存器输入D0到D7即分别被选通到输出Q0到Q7。寄存器131的输出允许端F接到二进制0电平，因而寄存器131的输出总是允许的。引线124上的信号PM为反相器117倒相产生引线126上的信号PI，此信号用作寄存器131的时钟信号。寄存器131的输出Q0到Q7经由连线138到140分别提供信号M1到M8。M1到M8系自动测试装置101的输入，这样就使自动测试装置101可能读取寄存器131的8个输出。

在本最佳实施例中，闭塞延时单稳119是一个仙童公司制造的9602型单稳。通过恰当地选择电容121的容量和调节可变电阻123将此单稳调整到大约975ns。分段延时多抽头延时线127是加里福尼亚塞普尔维达PCA电子公司制造的，12404OP型多抽头延时线。它是这样选择的，即相邻抽头间的分辨率为5ns，从而使被测单元151的各部件的时间周期将可能以5ns的步距进行调整。

闭塞延时单稳119的输入与分段延时多抽头延时线中间抽头之间总的延时时间被选择为等于单脉冲源的理想周期值，或对应于多脉冲源的频率的延时。在实例的被测单元151中，此单脉冲源就是被测单稳161，在此示例被测单元151中，多脉冲信号源即为被测压控振荡器155。通过以这样方式选择闭塞单稳119和分段延时多抽头延时线127的数值，在应用参考振荡器107进行标定阶段对测量电路103作调整时，当寄存器131收到时钟信号，参考脉冲的后沿将进行到分段延时多抽头延时线127的中间抽头。这样就给调整阶段利用前面或后面的抽头来检测被测脉冲后沿的误调情况创造了条件。

通过测量电路103作标定阶段运行，调节可变电阻123而调整闭塞延时单稳119，使其产生的脉冲信号的后沿在寄存器131为发生在触发器111的OP线上的参考脉冲后沿作为时钟所激发时刚好到达经过中间抽头，在这种情况下，即到达抽头T4。闭塞延时单稳119的这种调整过程 是，反复标定和调节可变电阻123，直到信号M1到M4成为二进制1，而信号M5到M8成为二进制0为止。

现在参照图2中的时序图和图3、4、5中的流程图来描述如何使用频率或时间测量电路103来测量频率和时间的方法。将会看到，频率或时间测量过程包括一个标定阶段。在这一阶段中，参考振荡器107被用来提供一个已知的频率或时间周期。并且由一单脉冲来触发闭塞延时单稳119，由此产生的脉冲在各抽头的输出被时钟控制存入寄存器131之前进入分段延时多抽头延时线127，以取得信号M1到M8的标定参考读数。然后紧接着这一标定阶段就是测量阶段。在测量阶段，被测单元151产生的单脉冲触发闭塞延时单稳119。所得脉冲进入分段延时多抽头延时线127。然后表明脉冲进程的各抽头输出信号即被时钟信号控制存入寄存器131。接着，来自被测单元脉冲的信号M1到M8的测量读数，就和信号M1到M8的标定读数进行比较。

图2说明图1中各种信号的波形。最上面的那个波形表示参考振荡器107所产生的信号RO，或者它亦可代表被测压控振荡器155所产生的信号MO。信号RO在时间A由二进制1成为二进制0，在时间C由二进制0成为二进制1，在时间F又从1态变为0态，而在时间I又由0回到1，等等。在上面讨论的例子中，如果参考振荡器107是一个1兆赫的晶体控制振荡器，则在时间A和C之间的时间将是一个500ns的标称时间。而时间C和F之间的时间使得从时间A到F或从时间F到K的一个完整周期的总时间为1微秒。图2中的第二个信号OM是振荡器多路转换器109的输出。它跟随输入信号作这样的变化，即在时间A由二进制1变为二进制0，在时间C由0变为1，等等。在振荡器多路转换器109的选择输入端（SEL）信号OS控制下，如果选定参考振荡器107的输出，则输入信号为RO;如选定的是被测压控振荡器155的输出，则输入信号为MO。

在图2中应该注意到，各逻辑部件内部（如振荡器多路转换器109，触发器111，触发器113，或者与非门125）的开关延时被认为是微不足道而被忽略掉。这些不同逻辑部件（不包括闭塞延时单稳119和分段延时多抽头延时线127）内部的各种传播延时是可以忽略不计的，只要这种延时相对来说是恒定的，使得它们在标定阶段和测量阶段都相同，因而它们实际上彼此抵消掉。图2中第三个信号是脉冲控制信号AP，它来自自动测试装置101，作用是让触发器111产生的一个脉冲进行到延时单元119和127以及寄存器131。信号AP在图中为在时间B由二进制0变成1的状态，这样就使得以后信号OM的下一个上升沿将开始一个脉冲，而在这起始上升沿之后的一个信号OM上升沿将完成这一脉冲。图2中，信号OM的第一个上升沿发生在时间C，下一个上升沿发生在时间I，这样时间C将开始该脉冲，时间I则将结束此脉冲。

在时间B，随触发器113时钟信号AP的作用，信号PA由二进制0转变成1态。时间C，信号OM的上升沿作为触发器111的钟控信号使该触发器 Q输出端的信号P0由1转变为0态，因为触发器111的数据输入端D处于二进制1状态。同时亦就使Q输出信号OP从二进制0变成二进制1态。触发器111的输出信号OP促使脉冲多路转换器115的输出信号PM在时间C从二进制0态转变成二进制1态。信号PM输入到反相器117，使其输出信号PI在时间C从二进制1变成0。在时间C，当信号PM从二进制0变为二进制1时，它触发闭塞延时单稳119，使其输出信号（引线128上的信号PD）从二进制0转变为二进制1态。信号PD在时间C时的这种从二进制0到二进制1态的变化，使与非门125的输出信号（引线130上的信号DP）从二进制1变为二进制0态（假设信号CR是二进制1）。信号PD在时间C的变化使得与非门125的输出信号DP由二进制1转变成二进制0态。分段延时多抽头延时线127输入信号DP的这种变化，沿着延时线127传播，在时间D1时到达抽头T1，在D2时到达T2，D3时到达T3， D4时到达T4，D5时到达T5，D6时到达T6，D7时到达T7，在D8时到达T8。同时亦使得各对应信号，T1到T8，分别在各自的时间由二进制1变成二进制0态。在时间C以后和时间G之前，信号RO和信号MO在时间F从二进制1态转变成二进制0态，但这不影响图2中所列出的其他任何信号的状态。

在时间G，闭塞延时单稳119的输出从二进制1变成二进制0态。在现在讨论的例子中，闭塞延时单稳119已被调整到具有接近975ns的延时时间，因此，时间G将是时间C以后的975ns处。

在时间I，信号RO从二进制0转变为二进制1态，并使得信号OM也由二进制0变成二进制1态。在时间I，信号OM从二进制0变成二进制1态就成为触发器111的有效时钟输入。由于此时（时间I）信号PA，亦即触发器111的数据输入（D）端的信号为二进制0，因此使得其 Q输出端信号PO从二进制0变成二进制1态，同时使Q输出信号OP从二进制1态变成二进制0态。信号OP从二进制1态变为二进制0态就使得脉冲多路转换器115的输出信号PM在时间I从二进制1转变为二进制0态。而信号PM的这一变化又使信号PI从二进制0态转变为二进制1态。当信号PI在时间I从二进制0态转变为二进制1态时，即成为寄存器131的时钟输入，从而就使其俘获分段延时多抽头延时线127的1至8抽头的当时的状态。在时间I，延时线127各抽头的状态是：信号T1，T2，T3和T4为二进制1态，信号T5，T6，T7和T8则为二进制0态。

当信号DP的后沿通过分段延时多抽头延时线127前进时，在时间H1（即按照分段延时多抽头延时线127的输入和T1抽头间的延时决定的时间G后10ns），信号T1将从二进制0态变为二进制1态。时间H1后5ns，即时间G后15ns，信号T2在时间H2将从二进制0变为二进制1态。时间H2之后5ns，即在时间H3，信号T3将由二进制0变为二进制1态。时间H3后5ns，信号T4从二进制0变为二进制1态。T4变化后5ns，T5将在时间J1发 生变化。时间J1之后5ns，信号T6在时间J2发生变化。J2后5ns，信号T7在J3时变化。J3后5ns，信号T8将在J4时发生变化。因此，在时间I，即在时间H4和J1之间，信号T1到T4已经转变为二进制1态，而信号T5到T8将仍然处于二进制0态。这样，当寄存器131输入时钟时，信号M1到M4将被置二进制1态，而信号M5到M8（与信号T5到T8相应）将处于二进制0状态。

现在参照图3讨论标定阶段，在此阶段内在寄存器131中存放参考基准读数。图3中各方块表示自动测试装置101所执行的操作，以调节控制频率或时间测量电路103运行的信号。标定操作由方框301开始。在方框303中，信号OS被置于二进制1态，使得振荡器多路转换器109输出由参考振荡器107所产生的参考基准定时信号。在方框305中，信号AP置定为二进制0态，这样当此信号转变为相反状态（即二进制1态）时，就使触发器111和113能产生一个脉冲。在方框307中，信号PS被置于二进制1态，这样使脉冲多路转换器115的输入信号OP将被选通到Q输出端的信号PM。在方框309中，信号CR被置于二进制1态，以使与非门125的输出能为输入信号PD所控制。

在方框311中，信号AP置于二进制1态。它作为触发器113的时钟，并且使得触发器111有可能接受信号OM下一次从二进制0到二进制1态的变化作为其有效时钟输入。在方框311中信号AP被置二进制1后，信号OM第一次从二进制0变为二进制1将使触发器111输出端的信号OP从二进制0变成二进制1;信号OM第二次由0转变为1将使信号OP由二进制1变成二进制0态。信号OP从二进制0到二进制1态的变化，就是将要触发闭塞延时单稳119而使信号PD转变为二进制1态的脉冲信号的前沿。在大约975ns之后，信号PD由二进制1转变为二进制0态，这一变化将经分段延时多抽头延时线127传播，并将以5ns的间隔在抽头T1到T8上出现。

当信号OP响应信号OM第二次从二进制0变成二进制1态而由二进制1态变为二进制0态时，信号PI将从二进制0态变到二进制1态，并供给寄存器131时钟输入。信号PI的这一变化发生在信号PM以正脉冲出现的脉冲后沿，同时也使得该信号脉冲的后沿有可能俘获通过分段延时多抽头延时线127传播的较短单个脉冲后沿的传播情况。在方框313中，当寄存器131为信号PM的后沿作为时钟激发之后，自动测试装置101读取寄存器131的输出信号M1到M8。并将这些信号的状态存贮起来作为参考基准，以便用来与下一个运行阶段中测量所得的测量值进行比较。

在方框315中，信号CR被置于二进制0态。由此将与非门125封闭，并保证信号DP将为二进制1状态。此DP信号将经分段延时多轴头延时线127传送，出现在所有的信号输出端T1到T8。在方框317中，在信号DP已传输通过抽头T8后，信号AP被置于二进制0态。这样，当AP下次成为二进制1态时，信号AP将使触发器111和113能产生一个脉冲。在方框319中，信号AP被置为二进制1态。它作为触发器113的时钟，并使得触发器111有可能以信号OM下次出现由二进制0转变为二进制1态的变化作为有效时钟信号输入。在方框321中，在寄存器131以单脉冲信号PM的后沿作钟控输入后，此寄存器131被读数。当在方框321中寄存器131被读数时，信号M1到M8应当全都处于二进制1态，因为在与非门125的输出端产生的二进制1的信号将有超过50ns的时间完全地通过分段延时多抽头延时线127。这是因为信号脉冲PM的后沿将发生在其前沿之后1000ns。该前沿只有在方框319中信号AP被置为二进制1态时才会发生。

这种使全部M1到M8信号均为二进制1态的寄存器131的设置的需要在于：如果被测单元151内部不存在被测单稳161或被测压控振荡器155，将不会产生信号PM由二进制1态到二进制0态的变化来用作寄存器131的时钟。如果寄存器131在测量阶段没有时钟信号作用，它将继续 保持它的输出信号M1到M8处于二进制1的状态。这将指明被测频率或时间周期与在方框313中贮存的早先标定的参考读数不相同。由方框321到方框323。这是标定阶段的结束，并由此开始下一个测量阶段，也称做调节阶段。假如被测单元151中的一个单脉冲源需要测量和调整，则自动测试装置执行图4中所示的操作。如果是一个多脉冲源，例如被测压控振荡器155要进行测量或调整，那么自动测试装置就执行图5中所说的操作。

在图4中，标定阶段（图3）完成后，由方框401开始进入单脉冲调整的操作阶段。在方框403，信号TP被置于二进制0态，以使它在下一次转变到二进制1态时触发被测单稳161。在方框405中，信号PS被置于二进制0态，使得脉冲多路转换器115将信号MP选通到其Q输出，作为引线124上的信号PM。在方框407中，信号CR被置于二进制1态以起动与非门125，使得闭塞延时单稳119的输出作为信号DP通过分段延时多抽头延时线127传播。

在方框409中，信号TP由二进制0转变为二进制1以触发单稳161。在图2中，这可由信号MP在时间C由二进制0态变成二进制1态的过程看出。MP的这一变化使得脉冲多路转换器115的输出信号PM同时发生相应的改变。在时间I，被测单稳161的输出信号MP将从二进制1转变成0，它由被测单稳161内部的延时时间决定。这由图2中信号MP在时间C的上升沿和信号MP在时间I的下降沿之间的虚线所表示。因此，图2中在单脉冲调整阶段的第一个重要信号是信号MP。其它信号，象RO，MO，OM，AP，PA，PO及OP在单脉冲调整阶段均对测量电路103的运行无影响。其中只有信号AP需加以控制，防止其从二进制0转变到二进制1态。

在方框411中，在寄存器131被信号PM的后沿作为时钟激发后（信号PM在时间I由二进制1转变为二进制0促使信号PI由二进制0变成二 进制1，并供给寄存器131以时钟输入），寄存器131的输出Q0到Q7作为信号M1到M8被读出。在方框413中，信号M1到M8的测得值与M1到M8存贮的参考基准进行比较。由此来确定所测得的数值是否在存贮数值的容限之内。如果测得值是在存贮值的容限内，即由方框413进入方框415。单脉冲调整运行完成。假如测得的M1到M8超出了存贮的M1到M8参考基准的容限，则由方框413进入方框417。

确定被测量值是否存在于参考基准值的容限内，是通过检验测得的M1到M8信号与存贮的参考信号M1到M8之间的差异来完成的。例如说，假如存贮的参考读数是：信号M1到M4为二进制1，信号M5到M8为二进制0，象图2中的那样;而测得读数是：信号M1到M5为二进制1，信号M6到M8为二进制0。这表明所测得的时间基本上是在分段延时多抽头延时线127的信号抽头T4和T5之间两倍间距之内（认为抽头之间的时间间隔相等）。在此例子中，抽头间间距为5ns。因此，这就是说，测得的读数在参考读数的接近10ns的范围内。如果测量读数超出参考读数的容限，即进入方框417。自动测试装置则显示出参考读数和测量读数之间的差值，以便允许操作人员来调整该单脉冲源的延时。在这种情况下，就是指的调节可变电阻165。方框417可应用一个自动螺丝批来调节可变电阻以自动调整其延时，而不显示参考值与测量值间的读数差。如果对被测单元151进行了单脉冲源的手工调整，那么方框417可能（或者不）等待操作人员指出：在进入方框301之前已经作了调整。方框301将进行另一个的标定操作，紧跟它后面是一个单脉冲调整操作，以弄清此单脉冲的频率或时间周期的调整是否成功。这一标定运行跟随着一个其后立即要进行调整的测量过程。标定运行不断地进行下去，直到发现该单脉冲源处于容限内并进入到方框415;或者直到调整作出了最大的努力;或者安排的调整时间已经到了。

图5为在被测单元151内的诸如压控振荡器的多脉冲源需要进行调 整时的运行流程图。方框501是图3中的标定运行完成后开始的运行的起点。在方框503中，信号OS被置于二进制0态，以使振荡器多路转换器109的一个输入端（引线106）的信号MO被选通到Q输出，从而使得引线108的信号OM将跟随引线106的信号MO。在方框505，信号AP被设定为二进制0态。这样在它转变为二进制1态时，触发器111和113将可能在引线OP上发现一个正向脉冲。这一脉冲将随引线106由二进制0转变成二进制1而开始，并随下一次连线106由0态到1态的变化而结束。这样，此脉冲的周期基本上和连线106上信号MO两次正向跃变之间的时间相同。这一时间等于被测振荡器155的频率的倒数。方框507中，信号PS被置为二进制1，使得脉冲多路转换器115将引线116上的信号OP选通到其Q输出，从而就使引线124的信号PM跟随引线116的信号OP。然后进入方框509，在此信号CR被置于二进制1态以启动与非门125。使其输出，亦即引线130上的信号DP，将受引线128的信号PD控制。在方框511中，信号AP由二进制0转变到二进制1，使得有可能用一个脉冲来控制引线116的输出信号OP。这个脉冲的周期应接近等于被测压控振荡器155的输出信号MO相邻正跃变间的时间。

在图2中可看到信号AP在时间B由二进制0到二进制1状态的这一转变。这还使得信号PA在时间B由二进制0转变为二进制1态，并响应信号MO和OM在时间C由二进制0到二进制1的变化而在时间C再由二进制1态变二进制成0态。这使得信号PO也在时间C由二进制1变为二进制0。因此，在触发器111和113已经因信号AP在时间B由二进制0变成二进制1而被启动后，被测压控振荡器155输出信号MO的第一个上升沿在时间C，使触发器111的输出信号OP和脉冲多路转换器115的输出信号PM由二进制0转变为二进制1。这就是欲将其脉冲宽度与在标定阶段产生的参考基准脉冲宽度相比较的单个脉冲的前沿。在时间C，信号PM的前沿触发闭塞延时单稳119，并使其输出信号PD在时间C由二进制 0变为二进制1。而在与闭塞延时单稳119相关的延时之后，在时间G，信号PD又由二进制1转变为二进制0。

信号PD实际上为与非门125所反相。这使得信号DP在时间G由二进制0变成二进制1。信号DP在时间G由二进制0到二进制1的这一转变即构成了DP信号单脉冲的后沿。信号DP通过分段延时多抽头延时线127而传播。在时间H1，信号T1由二进制0变为二进制1。在时间H2，分段延时多抽头延时线第三抽头端的信号T2由二进制0变为二进制1。在时间H3，信号T3由二进制0变成二进制1。在时间H4，信号T4由二进制0变成二进制1。在时间I，信号MO和OM第二次由二进制0变为二进制1，给触发器111提供了有效的时钟信号，使其输出信号PO由二进制0变为二进制1，另一端信号OP由二进制1变为二进制0。信号OP由二进制1到二进制0的变化，使脉冲多路器115的输出信号PM由二进制1变成二进制0。这又使反相器117的输出在时间I亦由二进制0变成二进制1。信号PI由二进制0到二进制1的这一转变，被作为寄存器131的时钟信号，而将信号T1到T8的当前状态送到此寄存器的输出，成为信号M1到M8。因为在时间I，信号T1到T4现在处于二进制1状态，而信号T5到T8为0态，寄存器131的时钟激发就使得其输出信号M1到M4保持为二进制1态，输出信号M5到M8成为二进制0态。在时间J1，脉冲DP的后沿将已经前进到分段延时多抽头延时线127的第6抽头，信号T5就从二进制0变成二进制1。同样地，信号T6将在时间J2，信号T7在时间J3和信号T8在时间J4均由二进制0变为二进制1。信号T5到T8的这些变化将发生在寄存器131的时钟输入之后，故不会使信号M5到M8呈现二进制1态。

在方框513，当寄存器131已为信号PM的后沿作时钟激发后，信号M1到M8被自动测试设备101读入。在方框515，将刚测得的M1到M8信号的状态与在标定测量电路103时所存贮的参考基准信号M1到M8进行比较。如果所测得的M1到M8信号在参考信号M1到M8的容限内，由方框515进入 方框517。在方框517中，完成振荡器调整阶段。如果被测信号M1到M8超出参考信号M1到M8的允许范围，由方框515进入方框519。在此将显示参考基准信号M1到M8和被测信号M1到M8之间的差别。以使操作人员可通过调节电位器157来调整被测压控制振荡器155的频率。正如上面指出的，这种调整不由操作人员响应来自自动测试装置的指示手工进行，该自动测试装置可直接依靠自动螺丝批或其他工具来控制电位器157的调整工作。然后由方框图519进入方框301。这是为了在进行以后的振荡器调整工作以前，回过头来再一次对测量电路103进行标定，以检验对被测压控振荡器155的调整，是否使其处于基准频率的容限之内。

由以上讨论可看到，频率或时间测量电路103的基本原理是采用一个稳定的参考脉冲来提供参考基准读数。这一参考读数是这样取得的：利用该脉冲的后沿对一个寄存器进行钟控，以俘获此参考脉冲在经过一个多抽头延时线时它的经过延时的前沿实际上前进的距离，并将此读数贮存下来作为基准读数。然后再用待测的单脉冲的后沿作为控制时钟激发同一寄存器，以取得此单脉冲前沿通过多抽头延时线前进的距离。将这两个读数加以比较，来确定被测脉冲较参考定标脉冲长还是短，同样也将会理解，与闭塞延时单稳119、分段延时多抽头延时线127，反相器117以及寄存器131相关的时延，虽然经过一个长时间它们可能产生漂移，但在标定阶段和测量阶段之间，必须是相对恒定不变的，以便使得标定读数和测量读数间的差别，基本上由参考脉冲和被测脉冲间的差异来决定。这种短期的一致性依赖于使测量阶段紧随标定阶段，这样各部件的特性对两个读数将会是相同的。正是标定读数和测量读数间这种短时间，才使得可以由单稳119来实现电路的闭塞延时功能。因为在两次读数之间，其特性将不会有显著的变化。而如果用一个晶控振荡器和触发器111以及113来替代单稳提供参考脉冲，就可以保证参考脉冲的长期稳定。

虽然上面的讨论是指测量阶段跟在标定阶段后面，实际上这两个阶段是可能互换次序的。假如在标定读数之前测取测量读数，可能希望将寄存器131在测量读数前用与非门125将其置于已知状态，以便能检查被测单稳161或者被测压控振荡器155的不存在。这种情况可能导致在测量阶段寄存器131缺少控制时钟。

尽管对图1所示的优选实施例的论述是基于这样的情况，即引线124上的信号PM的脉冲前沿触发闭塞单稳119而产生脉冲，通过分段延时多抽头延时线127，选点测取此脉冲后沿前进的状态。但将会看到，采用单稳119所产生脉冲的后沿和采用延时了单稳119一个周期的信号PM脉冲前沿，其二进制状态之间作反相变换是相等的。因此，闭塞延时单稳119可以被认为是延时信号PM脉冲的前沿，寄存器131则被认为是俘获此前沿经过延时线127的进程。闭塞延时单稳119可以用一个具有相等延时周期的延时线代替。应用单稳的优点是它的延时周期易于调整。使得有可能在最初调整时就做到在标定阶段让脉冲后沿处于分段延时多抽头延时线127的中间抽头上。

由上述讨论将可看到，测量电路体积相当小，成本很低。因而就可以将其做成插件式测试装置（bed-of-nail    test    fixture），自动测试设备的每一插件式测试装置可有一种不同的测量电路。这样如采用一个具有预置参考振荡器的特殊设计的测量电路，就可以进行专门印刷电路板的测试。因为参考振荡器107是晶体控制的，只要闭塞单稳119被调整到产生一个较参考振荡器107所产生的参考脉冲稍短一点的脉冲，此测量电路就可以长时间应用无需重新调整，因为它就在测量读数之前不久进行了标定。

已经介绍了图1那样的本发明的一个特定实施方案，但此电路可以有很多仍利用本发明原则的变形。如果仅需测量单脉冲源，就可以省掉振荡器多路转换器109，而用连线104的信号RO来作触发器111的时钟。 如果需测量各种不同时间周期的单脉冲源，或者说，如果要测量各种不同频率的多脉冲源，振荡器多路转换器109可以扩展为具有较多的输入端，以便能选择多个参考振荡器。每一个振荡器都与待测量的一个特定频率或时间周期相匹配。假如不需测量单脉冲源，只要测量多脉冲源，那么脉冲多路转换器115就可以省掉，触发器111的输出信号OP（连线116）可直接供给闭塞延时触发器119和反相器117。

如果此测量电路需用来测量很不相同的频率或时间周期，并且采用多种参考振荡器107，而由振荡器多路转换器109来选择合适的参考振荡器，那么也将需要有相应数量的闭塞延时单稳119，并用设在闭塞延时单稳119和与非门125之间的一个附加多路转换器来选择适合的闭塞延时单稳的输出。参考振荡器107也可用一个频率合成器来代替，而此频率合成器将由自动测试装置101来控制。

也有另外的电路可被用来代替触发器111和113以提供连线OP上发生的单个脉冲。或者说，将触发器111和113去掉就可以排除它们的单脉冲限定作用，同时以参考振荡器107或被测压控振荡器155的频率提供寄存器131以动态时钟。哪一个振荡器在控制着振荡器多路转换器109的输出，寄存器131就将受该振荡器周期的时钟动态控制。这种寄存器131采用动态时钟的方法有这样的缺点，即在由自动测试装置101读数时，除非采取措施能保证读数时寄存器131的输出是稳定的，否则其输出可能不稳定，以及可能得到不正确的读数。

可能作的进一步改变是，在由触发器111和触发器113实现其单脉冲限定功能之前增加一个分频功能。这就是说，如果参考振荡器107或被测压控振荡器155的频率为某一倍数电路所分频的话，则该振荡器频率的任何细小变化就要在此相应倍数周期上平均分配。例如在此优选实施例中，触发器111和触发器113的单脉冲限定功能，也作用到已经4分频的振荡器频率，那么一个4兆赫的参考荡器107将可用来代替1兆 赫的振荡器，而在连线116上的信号OP单脉冲输出仍然是一个1兆赫脉冲，但它是参考振荡器107或被测压控振荡器155的4个周期的平均值。

闭塞延时单稳119和分段延迟多抽头延时线127可以用一系列延时线或单稳来代替，而由数条延时线或数个单稳之间引出到寄存器131的抽头;或者用具有多个抽头的单延时线来代替。只要符合两方面的要求：一是相邻抽头间的分度足够细，以保证调整或测量能在所希望的容限内;一是接到寄存器131的读入中间抽头应该接近所希望的标定参考时间周期或频率。

虽然所叙述的本优选实施例中分段延时多抽头延时线127的各抽头是均匀地布置的，不均匀配置的抽头也是可以采用的。可能希望将它们在两端作较粗的布置，而在中间则作精细分隔。这样调整读数的较大输出仍然适合寄存器131，但依然能保持接近所要求的参考值的分辨率。此外，亦可看到，编写的调整程序中可以容许参考读数和测量读数之间的差异，而不需要读数相等。

如果能采取其他的措施在标定读数和测量读数之间将寄存器131复位，就可以将与非门125省掉。问题就在于要能保证，在测量读数完成后，它将不是残留下来的标定读数。因为没有产生脉冲作为寄存器131的控制时钟，情况可能是：如果被测单元151的被测部件完全不存在，将不会促使信号PM作任何转变来提供寄存器131以时钟和获取测量读数。

尽管已讨论的本优选实施例中，测量电路是和自动测试装置有关联的。但也将看到，本电路可以作一个独立仪器的组成部分。在这种情况下，控制信号由仪器自己产生;标定读数和测量读数间的比较由此仪器完成，然后即可显示等等。

Claims (18)

1、一种能测量一单脉冲信号的时间周期或一多脉冲信号的频率或时间周期的装置，包括一个自动测试装置(101)，以及

A.一个产生参考脉冲信号的频率非常稳定的参考脉冲源；

其特征在于还包括：

B.一个用于选择性地接收第一输入信号或第二输入信号的选择器装置，所述第一输入信号是所述参考脉冲信号，而所述第二输入信号是所述单脉冲信号或多脉冲信号，此选择装置由一个输出端输出被选取的输入信号；

C.一个用来延时输入信号的延时装置，此延时装置具有一个与所述选择器装置的所述输出端相连接的输入端，此延时装置具有相对于所述输入以多种不同的延时周期间隔的多个输出；以及

D.一个具有与所述选择器装置的所述输出端连接的一个时钟输入端和与所述延时装置的所述多个输出端相连接的多个数据输入端的读数装置，所述读数装置用来响应在所述时钟输入端的时钟控制信号，读取所述延时装置的所述多个输出的瞬时读数，

藉此，用所述参考脉冲信号和所述脉冲信号分别取得参考读数和测量读数，将所述参考读数和所述测量读数进行比较，并根据所述延时装置的所述多个输出的所述延时周期间的关系计算出差值即可确定所述脉冲信号的时间周期。

2、根据权利要求1的装置，其特征在于：所述参考脉冲源包括一个振荡器。

3、根据权利要求2的装置，其特征在于：还包括一个产生一其前沿和后沿响应所述振荡器的输出信号的一个或几个完整周期的单脉冲的单脉冲逻辑线路。

4、根据权利要求3的装置，其特征在于：所述振荡器是一个晶控振荡器，所述单脉冲逻辑线路包括两个触发器。

5、根据前述任一权利要求的装置，其特征在于：所述读数装置包括一个其有一时钟输入、多个数据输入和相应数目的数据输出的寄存器。

6、根据权利要求5的装置，其特征在于：所述读数装置还包括一个具有输入与所述选择器装置的所述输出连接、输出与所述寄存器的所述时钟输入端相连接的反相器。

7、根据权利要求1至3中任一项的装置，其特征在于：所述选择器装置包括一个多路转换器。

8、根据权利要求1至3中任一项的装置，其特征在于：所述延时装置包括一个单稳和一个多抽头延时线。

9、根据权利要求8的装置，其特征在于：所述延时装置还包括一个其第一输入与所述单稳的输出相连接、输出与所述多抽头延时线的输入相连的与非门，其中所述与非门的第二输入用来接收用以控制所述延时装置的所述多数据输出端的信号状态的控制信号，以此来将所述读数装置设置为一种预定状态。

10、根据权利要求1至3中任一项，用来测量单脉冲信号的时间周期的装置，其特征在于：所述单脉冲信号的时间周期是这样确定的：用所述参考脉冲信号取得一参考读数，用所述脉冲信号取得一测量读数，将上述参考读数和测量读数进行比较，根据所述延时装置的所述多输出端的所述延时周期间的关系计算出差值。

11、根据权利要求1至3中任一项，用来测量一多脉冲信号的频率或时间周期的装置，前述的脉冲信号为此多脉冲信号的组成部分，其特征在于：

所述参考脉冲源包括一个产生参考振荡器信号的参考振荡器;所述选择器装置的第一输入用来接收所述多脉冲信号，第二输入用来接收所述参考振荡信号;所述选择器装置用来由一输出端输出所述多脉冲信号或所述参考振荡器信号;它还包括一个产生一其前、后沿响应振荡输入信号一完整周期的单脉冲的单脉冲逻辑，

藉此，所述多脉冲信号的相对频率或时间周期可这样来确定：用所述参考振荡信号取一参考读数，用所述多脉冲信号取一测量读数，将所述参考读数和所述测量读数进行比较，并根据所述延时装置的所述多输出端的所述延时周期间的关系计算出差值。

12、根据权利要求1至3任一项，用来测量单脉冲信号的时间周期或多脉冲信号的频率或时间周期的装置，其特征在于包括：

A.一个用来产生参考振荡信号的参考振荡器;

B.一个具有为接收所述多脉冲信号的第一输入端和为接收所述参考振荡信号的第二输入端的第一选择器装置，此选择器装置用来由一个输出端输出所述多脉冲信号或所述参考振荡信号;以及

C.一个带有接收所述单脉冲信号的第一输入端和接收所述单脉冲参考信号的第二输入端的第二选择器装置，此选择器装置用来由一个输出端输出所述单脉冲信号或所述单脉冲参考信号。

13、根据权利要求12的装置，其特征在于：所述第一选择器装置包括一个第一多路转换器，所述第二选择器装置包括一个第二多路转换器。

14、一种专门使用权利要求1所述装置测量具有前后沿的未知脉冲的频率或时间周期的方法，其特征在于包括下列步骤：

A.完成标定阶段：参考脉冲经延时装置延时，由检测所述参考脉冲的后沿来取得所述参考脉冲通过所述延时装置的进程读数;

B.完成测量阶段：所述未知脉冲经所述延时装置延时，由检测所述未知脉冲的后沿来取得所述未知脉冲通过所述延时装置的进程读数;以及

C.由计算所述参考脉冲的所述读数与所述未知脉冲的所述读数间的差来确定所述时间周期。

15、根据权利要求14所述的方法，其特征在于：在所述标定阶段和所述测量阶段之间将用来取得所述读数的寄存器置于一个已知状态，以使所述参考脉冲的所述读数不保留在所述寄存器中，而可以检测到所述未知脉冲的所述后沿发生的问题。

16、根据权利要求14或15所述的方法，其特征在于：所述参考脉冲是依靠采用一个振荡器和单脉冲逻辑线路来产生的，所述单脉冲逻辑线路在检测到一个振荡信号周期开始时产生所述参考脉冲的前沿，以及在检测到下一个振荡信号周期开始时产生所述参考脉冲的后沿。

17、根据权利要求14至15任一项所述的方法，其特征在于：所述未知脉冲是由欲测频率或时间周期的振荡器和一个单脉冲逻辑线路产生的，所述单脉冲逻辑线路在检测到一个所述振荡信号周期开始时产生所述未知脉冲的所述前沿，以及在检测到下一个振荡信号周期开始时产生所述未知脉冲的所述后沿。

18、根据权利要求14到15中任一项所述的方法，其特征在于，该未知脉冲是具有一系列的前沿和后沿的多脉冲中的一个。

Images