JP4985946B2 - 電子装置の製造方法 - Google Patents

Description

本発明は、電子装置の製造方法に関する。

従来から、電子デバイスの作製方法として、インクジェット法、スクリーン印刷法、凸版印刷、凹版印刷、ナノインプリント法等の印刷法が用いられている。特に、インクジェット法、スクリーン印刷法およびナノインプリント法は、他の印刷法と比較してパターン形成の微細化に優れている。インクジェット法やスクリーン印刷法は、数十マイクロメートルサイズのパターンを形成することができるが、近年要求されている数十ナノメートルサイズのパターン形成には適さない。一方、ナノインプリント法は、数十ナノメートルサイズのパターンを形成することができる（例えば、特許文献１参照）。しかしながら、ナノインプリント法では、必ず残膜が発生するため、該残膜をエッチングして除去する工程を設ける必要があった。
特表２００４−５０４７１８号公報

本発明の目的は、簡単なプロセスで、かつデバイスへのダメージも少なく、微細化されたパターンの形状および膜厚を高精度に制御できる電子装置の製造方法を提供することにある。

本発明に係る電子装置の製造方法は、凹凸の形状が設けられた版の凸部に遮光膜を形成する工程と、前記版と基板を、光硬化型インクを介して貼り合わせる工程と、前記版の上方から光を照射して、前記遮光膜により遮光されていない領域における前記光硬化型インクを硬化させてインク層を形成する工程と、前記版を剥離し、前記基板の上に残存した前記光硬化型インクの未硬化部分を溶媒により除去する工程と、を含む。

本発明に係る電子装置の製造方法において、前記版は、前記基板よりも表面自由エネルギーの低い材質からなることができる。

本発明に係る電子装置の製造方法において、前記版の表面に、表面自由エネルギーを低下させる層を設けることができる。

本発明に係る電子装置の製造方法において、さらに、前記版の凹部に、凹凸の形状を設けることができる。

本発明に係る電子装置の製造方法は、凹凸の形状が設けられた版の凸部に遮光膜を形成する工程と、前記版と仮基板を、光硬化型インクを介して貼り合わせる工程と、前記仮基板の上方から光を照射して、前記遮光膜により遮光されていない領域における前記光硬化型インクを仮硬化させてインク層を形成する工程と、前記版を剥離し、前記インク層の凸部と基板を貼り合わせる工程と、前記インク層を硬化させ、前記仮基板を剥離する工程と、を含む。

本発明に係る電子装置の製造方法において、前記版は、前記仮基板よりも表面自由エネルギーの低い材質からなることができる。

本発明に係る電子装置の製造方法において、前記版の表面に、表面自由エネルギーを低下させる層を設けることができる。

本発明に係る電子装置の製造方法において、前記仮基版は、前記基板よりも表面自由エネルギーの低い材質からなることができる。

本発明に係る電子装置の製造方法は、前記いずれかの方法を用いて、基板の上方に半導体膜、ソースドレイン電極、ゲート絶縁膜およびゲート電極を順次積層することにより、薄膜トランジスタを形成することができる。

以下、本発明に好適な実施形態について、図面を参照しながら説明する。

１．電子装置の製造方法
１．１ 第１の実施形態
図１〜図７は、本発明の第１の実施形態に係る電子装置の製造方法を模式的に示す断面図である。

以下に、第１の実施形態に係る電子装置の製造方法の一例について説明する。

（１）図１に示すように、原板となるマスター版１０を作製する。マスター版１０に用いる基板としては、加工しやすい材料が望ましく、例えば、シリコン、ガラス等を用いることができる。マスター版１０の加工方法として、例えば、フォトリソグラフィを適用することができる。

（２）図２に示すように、マスター版１０の形状をパターン形成に使用する版２０に転写する。

版２０は、基板４０よりも表面自由エネルギーの低い材質を用いることにより、工程（６）において、版２０を光硬化型インク５０から剥離しやすくすることができる。

版２０の材質としては、マスター版１０の形状を転写しやすく、かつ光を透過させるものであればよく、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、アクリル樹脂、ガラスを好ましく用いることができる。ポリジメチルシロキサンは、表面自由エネルギーが低いため、特に好ましく用いることができる。ガラスは、相対的に表面自由エネルギーが高い材料であるが、その表面に自己組織化単分子膜（以下、「ＳＡＭｓ」という。）を形成し、表面自由エネルギーを低くして用いることができる。ＳＡＭｓとして、例えば、フッ化アルキルシラン（ＦＡＳ）を用いることができる。

版２０への転写方法は、例えば、ナノインプリント法を適用することができる。ナノインプリント法とは、ナノスケールの凹凸パターンが形成されたマスター版を、樹脂または樹脂薄膜が塗布された基板に押し当てて、該樹脂に凹凸パターンを転写する技術である。ナノインプリント法を適用すると、版２０の高精度加工および高スループットを実現することができる。

（３）図３に示すように、版２０の凸部２０ａに遮光膜３０を形成する。遮光膜３０は、工程（５）で用いる光の波長に対して遮光性を有していればよい。遮光膜３０としては、例えば、金属材料を用いることができる。遮光膜３０の成膜方法としては、スパッタ法、蒸着法、印刷法等を適用することができる。

蒸着法を適用する場合には、凸部２０ａのみに遮光膜３０を形成させるためにマスクを用いるとよい。また、マスクを用いない場合でも、凸部２０ａに対して斜め方向から蒸着させると、入射角を制限することができ、凸部２０ａの表面のみに遮光膜を蒸着させることができる。

印刷法を適用する場合には、マイクロコンタクトプリンティング法（以下、μＣＰ法ともいう。）がより好ましい。μＣＰ法とは、フォトリソグラフィ等によって形成されたマイクロメートルサイズの形状パターンをゴム状プラスチック等に転写し、版を作製する。次いで、この版の凸部の表面にインクを塗布し、基板に密着させることで、パターン化したインク層を基板上に作製する方法である。μＣＰ法を適用すると、遮光膜３０の形成における高スループット化、かつ低コスト化を実現できる。インクとしては、市販されているＡｇインク、Ｃｕインク、Ａｕインク等を用いることができる。

（４）図４に示すように、版２０と基板４０を、光硬化型インク５０を介して貼り合わせる。版２０と基板４０を貼り合わせる場合には、光硬化型インク５０の残膜を可能な限り薄くするとよい。光硬化型インク５０の未硬化部分を少なくすることでき、工程（７）において、洗浄が容易となるからである。基板４０は、最終的に素子として使用するための材料を用いればよい。また、基板４０として、版２０よりも表面自由エネルギーの高い材質を用いることにより、工程（６）において、版２０を光硬化型インク５０から剥離しやすくすることができる。光硬化型インク５０としては、素子の用途に応じて、必要な機能を満たすものを用いることができる。例えば、絶縁性材料としては、光硬化性のアクリル樹脂、エポキシ樹脂等の絶縁性有機ポリマーを挙げることができる。半導体材料としては、光硬化性のポリチオフェン等の有機ポリマーを挙げることができる。導電性材料としては、光硬化性のＰＥＤＯＴ／ＰＳＳ、ポリアニリン等の導電性有機ポリマーを挙げることができる。

（５）図５に示すように、版２０の上方に設置された光照射装置８０から光を照射して、遮光膜３０により遮光されていない領域における光硬化型インク５０を硬化させる。照射する光の波長は、光硬化型インク５０の光硬化反応を誘起させる波長であればよい。

（６）図６に示すように、版２０を剥離する。版２０は基板４０よりも表面自由エネルギーが低いため、光硬化型インク５０は基板４０側に残り、版２０の形状を転写することができる。

（７）最後に、図７に示すように、光硬化型インク５０の未硬化部分を除去する。光硬化型インク５０に溶解する溶媒で洗浄することにより、未硬化部分を除去することができる。

第１の実施形態に係る方法は、従来のフォトリソグラフィを主体とした微細加工技術に比べ、版２０を用いるため、高精細化しやすく、プロセスを簡略化することができる。エッチングや真空プロセス等が不要なため、デバイスへのダメージを低減することができる。版２０の形状により、形成されるパターンの形状および膜厚を制御することができるので、いろいろなパターンに対応可能な製造プロセスを提供することができる。したがって、この方法は、表示デバイス、半導体デバイス、および光学デバイス等の高精細なパターニングを要するデバイスだけでなく、有機デバイス、強誘電体デバイス、およびフレキシブルデバイスのようなダメージに弱いデバイスに対しても適用することができる。

第１の実施形態に係る版２０は、遮光膜３０と一体化しているところに特徴がある。版２０と遮光膜３０の接着強度は高い方が好ましく、版２０から遮光膜３０が剥離していなければ、繰り返し使用することができる。版２０から遮光膜３０が剥離している場合には、再度、版の凸部２０ａに遮光膜３０を形成すればよい。いずれにしても、従来のフォトリソグラフィ等に比べて材料の無駄を減らすことができる。

さらに、フォトリソグラフィやエッチングにより、マスター版１０の凸部にさらに微細な凹凸形状を設ければ、ナノインプリント法を適用することにより、該形状を版２０の凹部に転写することができる。上記の方法により、光硬化型インク５０の凸部に微細な凹凸形状を設けることができれば、例えば、その形状に沿って異方性を有する高分子化合物の配列を制御することができる。

１．２ 第２の実施形態
図８〜図１５は、本発明の第２の実施形態に係る電子装置の製造方法を模式的に示す断面図である。

以下に、第２の実施形態に係る電子装置の製造方法の一例について説明する。

（１）図８に示すように、原板となるマスター版１２を作製する。マスター版１２の材質、加工方法等は、第１の実施形態と同様なので説明を省略する。

（２）図９に示すように、マスター版１２の形状をパターン形成に使用する版２２に転写する。版２２への転写方法、材質等は、第１の実施形態と同様なので説明を省略する。

（３）図１０に示すように、版２２の凸部２２ａに遮光膜３２を形成する。遮光膜３２の形成方法、材質等は、第１の実施形態と同様なので省略する。

（４）図１１に示すように、版２２と仮基板６０を、光硬化型インク５２を介して貼り合わせる。仮基板６０として、版２２よりも表面自由エネルギーの高い材料を用いることにより、工程（６）において、版２２を光硬化型インク５２から剥離しやすくさせることができる。光硬化型インク５２の材質等は、第１の実施形態と同様なので省略する。

（５）図１２に示すように、版２２の上方に設置された光照射装置８２から光を照射して、遮光膜３２により遮光されていない領域における光硬化型インク５２を仮硬化させる。仮硬化とは、光硬化反応の途中の段階で反応を停止させた状態をいう。光硬化型インク５２の光硬化反応を終えて完全に硬化させてしまうと、接着力を失ってしまい、工程（７）において、基板４２と接合しにくくなる。照射する光の波長は、光硬化型インク５２の光硬化反応を誘起させる波長であればよい。

（６）図１３に示すように、版２２を剥離する。版２２は、仮基板６０よりも表面自由エネルギーが低いため、光硬化型インク５２は仮基板６０側に残り、版２２の形状を転写することができる。

（７）図１４に示すように、仮基板６０上の光硬化型インク５２の凸部と基板４２を貼り合わせる。基板４２は、最終的に素子として使用するための材料を用いればよい。また、基板４２として、仮基板６０よりも表面自由エネルギーの高い材質を用いることにより、工程（８）において、仮基板６０を光硬化性インク５２から剥離しやすくすることができる。

（８）図１５に示すように、さらに光を照射し光硬化型インク５２を硬化させる。その後、仮基板６０を剥離する。

第２の実施形態に係る方法では、第１の実施形態に係る方法と同様の作用効果を奏するが、版２２の形状を一度仮基板６０へ転写する必要があるため、第１の実施形態よりも工程数は増加する。しかしながら、第２の実施形態は、第１の実施形態のように光硬化型インク５２の未硬化部分が存在しないため、洗浄工程が不要であり、汚染の影響を受けにくい。また、仮基板の材質として、ポリジメチルシロキサン等のような柔軟性に富む材質を選択すれば、光硬化型インク５２を追従させやすいため、凹凸の形状を含む基板等へ転写することもできる。

１．３ 第３の実施形態
図１６〜図１９は、本発明の第３の実施形態に係る電子装置の製造方法を模式的に示す断面図である。

第３の実施形態は、段差を有する基板上にパターンを形成するための方法であり、例えば、薄膜トランジスタの作製等に適用することができる。

以下に、第３の実施形態に係る電子装置の製造方法の一例について説明する。

（１）図１６に示すように、第１の実施形態または第２の実施形態に記載した方法を適用して、基板４４の上に半導体膜７０を形成する。基板４４としては、シリコン、ガラス等の他に、ステンレス、プラスチック（ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリカーボネート、ポリエーテルスルフォン、ポリアリレート、ポリシクロオレフィン、ポリイミド）等のフレキシブル基板を用いることができる。半導体膜７０としては、ポリチオフェン、ポリフルオレン、ペンタセン等を用いることができる。半導体膜７０の配向性を制御するために、あらかじめ基板４４の上に表面処理を行ってもよい。

（２）図１７に示すように、第１の実施形態または第２の実施形態に記載した方法を適用して、ソースドレイン電極７２を形成する。ソースドレイン電極７２の材料としては、Ａｕ、Ａｇ、Ｃｕ、ＰＥＤＯＴ／ＰＳＳ、ポリアニリン等を用いることができる。

（３）図１８に示すように、第１の実施形態または第２の実施形態に記載した方法を適用して、ゲート絶縁膜７４を形成する。ゲート絶縁膜７４の材料としては、ポリアクリロニトリル、ポリビニルフェノール、パリレン、エポキシ樹脂、エポキシ・シリコーンハイブリッド樹脂等を用いることができる。

（４）図１９に示すように、第１の実施形態または第２の実施形態に記載した方法を適用して、ゲート電極７６を形成する。ゲート電極７６の材料としては、Ａｕ、Ａｇ、Ｃｕ、ＰＥＤＯＴ／ＰＳＳ、ポリアニリン等を用いることができる。このようにして、薄膜トランジスタ１００を作製することができる。

第３の実施形態に係る方法では、従来のフォトリソグラフィを主体とした薄膜トランジスタの製造プロセスに比べて、プロセスを簡略化することができ、素子へのダメージを低減することができる。したがって、第３の実施形態に係る方法は、有機デバイスやフレキシブルデバイス等のダメージに弱いデバイスへ適用することができる。

１．４ 第４の実施形態
強誘電体メモリ（ＦｅＲＡＭ）や圧電素子等のキャパシタは、エッチングのしにくい白金やイリジウム等の金属およびエッチングダメージの影響を受けやすいジルコン酸チタン酸鉛（ＰＺＴ）等から構成されている。本発明に係る電子装置の製造方法を該キャパシタ部に適用することにより、ダメージの低減および低コスト化を実現することができる。

本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第１の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第２の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第３の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第３の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第３の実施形態に係る電子装置の製造方法を模式的に示す断面図。 第３の実施形態に係る電子装置の製造方法を模式的に示す断面図。

符号の説明

１０・１２…マスター板、２０・２２…版、２０ａ・２２ａ…（版の）凸部、３０・３２…遮光膜、４０・４２・４４…基板、５０・５２…光硬化型インク、５０ａ…（光硬化型インクの）硬化部分、５０ｂ…（光硬化型インクの）未硬化部分、６０…仮基板、７０…半導体膜、７２…ソースドレイン電極、７４…ゲート絶縁膜、７６…ゲート電極、８０・８２…光照射装置、１００…薄膜トランジスタ

Claims (5)

1. 凹凸の形状が設けられた版の凸部に遮光膜を形成する工程と、
   前記版と仮基板を、光硬化型インクを介して貼り合わせる工程と、
   前記仮基板の上方から光を照射して、前記遮光膜により遮光されていない領域における前記光硬化型インクを仮硬化させてインク層を形成する工程と、
   前記版を剥離し、前記インク層の凸部と基板を貼り合わせる工程と、
   前記インク層を硬化させ、前記仮基板を剥離する工程と、
   を含む、電子装置の製造方法。
2. 請求項１において、
   前記版は、前記仮基板よりも表面自由エネルギーの低い材質からなる、電子装置の製造方法。
3. 請求項１において、
   前記版の表面に、表面自由エネルギーを低下させる層が設けられた、電子装置の製造方法。
4. 請求項１ないし３のいずれかにおいて、
   前記仮基版は、前記基板よりも表面自由エネルギーの低い材質からなる、電子装置の製造方法。
5. 請求項１ないし４に記載のいずれかの方法を用いて、基板の上方に半導体膜、ソースドレイン電極、ゲート絶縁膜およびゲート電極を順次積層することにより、薄膜トランジスタを形成する、電子装置の製造方法。

Images