JP4985626B2

JP4985626B2 - 正弦波発生装置

Info

Publication number: JP4985626B2
Application number: JP2008310290A
Authority: JP
Inventors: 真樹早稲倉
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2008-12-04
Filing date: 2008-12-04
Publication date: 2012-07-25
Anticipated expiration: 2028-12-04
Also published as: JP2010136115A

Description

本発明は、ＰＷＭ信号に従ってＤ級増幅をすることにより正弦波信号を出力する出力手段を備える、正弦波発生装置に関する。

従来技術として、バッテリの電圧又は整流器の直流側電圧を検出する電圧検出手段で検出された電圧と設定された発電目標電圧との電圧偏差に基づいて、電圧偏差に対応する制御デューティを格納したマップから、界磁スイッチング素子のＯＮ／ＯＦＦ比率を算出する制御デューティ算出手段を備える、車両用発電機の発電制御装置が知られている（例えば、特許文献１参照）。

また、その他の従来技術として、正弦波発生装置から出力される正弦波信号に基づいて、モータの角度センサ（例えば、レゾルバ）の励磁を行うことが知られている。図６は、従来の正弦波発生装置のブロック図である。基準正弦波を三角波と比較することによりＰＷＭ信号が生成される。そして、そのＰＷＭ信号に基づいてＤ級増幅を行うことによって、励磁信号として正弦波出力が得られる。
特開２００７−２０９１１５号公報

しかしながら、正弦波の発生装置を全てアナログ回路で構成すると、その回路規模が大きくなり、高コストになりやすい。また、デジタル回路で構成する場合、ＰＷＭ信号を基準正弦波と三角波（キャリア）との比較により生成すると、基準正弦波と三角波の時間分解能がＰＷＭ信号の時間分解能に直結してしまう。そのため、基準正弦波と三角波を常時比較しなければならず、アナログ回路と同様に、回路規模が大きくなってしまう。

そこで、本発明は、正弦波信号を出力するための構成を簡易化した、正弦波発生装置の提供を目的とする。

上記目的を達成するため、本発明に係る正弦波発生装置は、
ＰＷＭ信号に従ってＤ級増幅をすることにより正弦波信号を出力する出力手段を備える、正弦波発生装置であって、
前記正弦波信号の振幅を検出する振幅検出手段と、
前記正弦波信号の振幅の目標値と前記振幅検出手段によって検出された前記正弦波信号の振幅の検出値との誤差に応じた係数を算出する係数算出手段と、
正弦波の振幅値にキャリア周期毎に対応して設定されたデューティ比を表すマップ値を記憶する記憶手段と、
各キャリア周期に対応する前記マップ値を前記係数に乗算することにより、前記ＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する制御デューティ比算出手段とを備えることを特徴としている。

本発明によれば、正弦波信号を出力するための構成を簡易化することができる。

以下、図面を参照しながら、本発明を実施するための最良の形態の説明を行う。図１は、本発明の実施形態である正弦波発生装置１００のブロック図である。正弦波発生装置１００は、ＰＷＭ信号に従ってＤ級増幅をすることにより正弦波信号を出力する出力手段であるＤ級増幅部１０と、Ｄ級増幅部１０から出力された正弦波信号の振幅を検出する振幅検出手段である振幅検出部２０と、Ｄ級増幅部１０から出力された正弦波信号の振幅の目標値である目標振幅と振幅検出部２０によって検出された正弦波信号の振幅の検出値との誤差に応じた係数を算出する係数算出手段である増幅器３０と、正弦波の振幅値にキャリア周期毎に対応して設定されたデューティ比を表すマップ値を正弦波の１周期分記憶する記憶手段である記憶部４０と、各キャリア周期に対応する記憶部４０に記憶されたマップ値と増幅器３０によって算出された係数との乗算結果を用いて、Ｄ級増幅部１０に入力されるＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する制御デューティ比算出手段である制御デューティ比算出部５０とを備えている。正弦波発生装置１００の一部又は全部は、マイクロコンピュータやＦＰＧＡなどの演算装置によって構成される。

Ｄ級増幅部１０は、インダクタ等の誘導素子に電気的に（直流的に又は交流的に）接続されるスイッチング素子をＰＷＭ信号に従ってオンオフするＤ級増幅をすることによって生成された正弦波信号を出力する。

振幅検出部２０は、正弦波信号の振幅電圧を所定の演算周期で検出する。外部から入力された正弦波信号の目標振幅電圧から振幅検出部２０によって検出された振幅電圧を引いた差分が増幅器３０に入力される。増幅器３０は、詳細は後述するが、当該差分に応じて変化する係数Ｋ_ｎをｎ回目の演算周期において算出して、その算出値を制御デューティ比算出部５０に出力する。

記憶部４０（例えば、フラッシュメモリやＲＯＭ等の記憶装置）には、正弦波の振幅値にキャリア周期毎に対応して設定されたデューティ比を表すマップ値を格納する基準デューティ比マップ（基準マップ）が記憶されている。すなわち、正弦波のキャリア周期毎の各振幅値にマップ値がそれぞれ予め対応付けされている。周波数ｆの正弦波をキャリア周波数ｆ_ｃで出力する場合には、ｍ（＝ｆ_ｃ／ｆ）個のマップ値が記憶されている。例えば、１０ｋＨの正弦波を５００ｋＨｚのキャリア周波数で出力する場合、５０個のマップ値（Ｄ_１０，・・・，Ｄ_ｍ０，・・・，Ｄ_５００）とする。ｍは自然数である。

制御デューティ比算出部５０は、これらの複数のマップ値Ｄ_ｍ０を基準に、増幅器３０から出力された係数Ｋ_ｎに従って、Ｄ級増幅部５０の増幅入力であるＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する。例えば、各キャリア周期に対応するマップ値Ｄ_ｍ０を係数Ｋ_ｎに各キャリア周期の経過毎に乗算することにより、ＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する。具体的には、ｍ回目のキャリア周期におけるｎ回目の演算結果である制御デューティ比をＤ_ｍｎとすると、制御デューティ比算出部５０は、
Ｄ_ｍｎ＝（Ｄ_ｍ０−Ｄ_０）×Ｋ_ｎ＋Ｄ_ｏｆｆ・・・（１）
に従って、制御デューティ比Ｄ_ｍｎを演算する。ここで、Ｄ_０は、正弦波の振幅中心値に対応して設定されたデューティ比（通常は、０．５（＝５０％））を示す。Ｄ_ｏｆｆは、正弦波信号のオフセット量を表す項である。Ｄ_ｏｆｆとＤ_０を等しくすることによって、Ｄ級増幅部１０の正側の電源電圧と負側の電源電圧との中心値を振幅の中心とする正弦波信号が生成される。

係数Ｋ_ｎは、振幅の比を表す項である。増幅器３０は、振幅検出部２０で得られた出力振幅と目標振幅との差を増幅することにより算出されたＫ_ｎを出力する。増幅方法は、Ｉ制御、Ｐ−Ｉ制御、Ｐ−Ｉ−Ｄ制御などを用いればよく、特に方法は問わない。例えば、係数Ｋ_ｎは、Ｉ制御を採用することにより、
Ｋ_０＝１，Ｋ_ｎ＝Ｋ_ｎ−１＋（Ａ_ｔ−Ａ_ｎ−１）Ａ_ｔ・・・（２）
に基づき算出されるとよい。ただし、Ａ_ｎはｎ回目の演算を終えた後の正弦波信号の振幅値、Ａ_ｔは目標振幅とする。

つまり、式（１）によれば、Ｋ_ｎが１であれば、マップ値Ｄ_ｍ０に一致する制御デューティ比でＤ級増幅部１０のスイッチング素子が駆動されることにより生成された正弦波信号が出力されることになる。そして、式（１），（２）によれば、正弦波信号の振幅の検出値をフィードバックすることにより係数Ｋ_ｎの値が調整されるため、正弦波信号の実振幅が目標振幅に一致するように精度良く正弦波信号を出力することができる。

このように、キャリア周期毎のマップ値Ｄ_ｍ０と式（２）で算出されたＫ_ｎを式（１）にキャリア周期毎に代入することにより、キャリア周期毎の制御デューティ比Ｄ_ｍｎを算出することができるため、三角波と基準正弦波を常時比較することなく、演算規模を大幅に削減することができる。

図２は、正弦波発生装置１００の詳細な回路例である。図２において、Ｄ級増幅部１０は、ハイサイドのスイッチング素子１１とローサードのスイッチング素子１２とが直列接続されたハーフブリッジ回路をＰＷＭ信号に従って駆動するプリドライバ１７と、ハーフブリッジ回路の出力信号Ｖ（ａ）をＡＣカップリングするコンデンサ１３と、抵抗素子１４と誘導素子１５とコンデンサ１６とをそなえるＬＣＲ回路とを備える。図２の回路では、電源（ＶＢ）とグランド（ＧＮＤ）との間にハーフブリッジ回路が形成されて、Ｄ級増幅が行われている。また、プリドライバ１７がＰＷＭ信号に従って駆動するスイッチング素子の出力段には、誘導素子１５やモータのコイル（不図示）等の誘導性負荷が接続されている。なお、ＰＷＭ信号に従って駆動するスイッチング素子は、ハーフブリッジ回路に限らず、フルブリッジ回路、流し出し回路、吸い込み回路などを構成する素子であってもよい。

図３は、図２のハーフブリッジ回路の出力信号Ｖ（ａ）とＬＣＲ回路から出力される正弦波信号Ｖ（ｏｕｔ）の波形である。図２のハーフブリッジ回路を電源電圧３０Ｖとグランドとの間に形成した場合、図２の正弦波発生装置によれば、図３に示されるように、０Ｖを中心に２０Ｖ振幅の正弦波信号を出力することができる。ちなみに、２５μｓ付近で、ＰＷＭ信号の制御デューティ比が最大値で算出されており、スイッチング素子１１のオン時間が最大でスイッチング素子１２のオン時間が最小となっている。一方、７５μｓ付近で、ＰＷＭ信号の制御デューティ比が最小値で算出されており、スイッチング素子１１のオン時間が最小でスイッチング素子１２のオン時間が最大となっている。なお、カップリングコンデンサ１３が無い場合には、１５Ｖの振幅中心で正弦波信号は出力される。オフセットＤ_ｏｆｆを変更することによって、その振幅中心が調整できる。

ところで、算出された制御デューティ比から実際のＰＷＭ信号を作成する際に、オン時間を時間軸の中心に持っていこうとすると、立ち上がりや立ち下がりでビット誤差が出てしまうため、時間分解能が低下してしまう（図７（ａ）参照）。例えば、ｐを０以上の整数、ｑを自然数とすると、（２ｐ＋１）／ｑの制御デューティ比が算出された場合、その制御デューティ比をキャリア周期の１周期区間ｑの中心ｑ_ｃに対して前半区間と後半区間に対称に分配して、ＰＷＭ信号のオン時間を生成しようとしても、割り切れないビットが切り捨てられると、それが誤差となってしまう。その誤差を防ぐため、例えば、図７（ｂ）に示されるように、立ち上がりを固定にし、立ち上がり時点から制御デューティ比で決まるオン時間（２ｐ＋１）の経過時に立ち下げを行うことによって、ＰＷＭ信号を作成することもできる。

しかしながら、立ち上がりを固定すると、キャリア周期の１周期区間におけるＰＷＭ波形の対称性が無いため、Ｋ_ｎの値が１から離れるにつれて、正弦波信号の歪の３次高調波成分が増大してしまう。

そこで、本発明では、制御デューティ比算出部５０によって算出された制御デューティ比が、第１の分割分と第２の分割分に等しく２分割可能な場合には、キャリア周期の１周期区間の中心に対して対称になるように第１の分割分と第２の分割分とがＰＭＭ信号のオン時間として配置されることにより、Ｄ級増幅を行うためのＰＷＭ信号を生成する。一方、制御デューティ比算出部５０によって算出された制御デューティ比が等しく２分割できずに、互いに等しい第１の分割分及び第２の分割分、並びに制御デューティ比から第１及び第２の分割分を引いて余った余剰分に分割される場合には、キャリア周期の１周期区間の中心に対して対称になるように配置された第１の分割分と第２の分割分のいずれかにその余剰分が加えられることにより、Ｄ級増幅を行うためのＰＷＭ信号を生成する。

これにより、余剰ＬＳＢ（Least Significant Bit）等の余剰分を切り捨てないことにより時間分解能を落とさず、且つ、キャリア周期の１周期区間における中心に対してほぼ対称な波形のＰＷＭ信号を生成できるので、高調波歪が低減された正弦波信号を出力することができる。

図４は、ＰＷＭ信号のオン時間とオフ時間の配置を示した図である。ｐは０以上の整数。ｑは自然数である。図４（ａ）では、余剰ＬＳＢを後半の分割分に加えた場合を示す。図４（ｂ）は、余剰ＬＳＢを前半の分割分に加えた場合を示す。図４（ｃ）は、オフ時間を中間に配置し余剰ＬＳＢを後半の分割分に加えた場合を示す。図４（ｄ）は、オフ時間を中間に配置し余剰ＬＳＢを前半の分割分に加えた場合を示す。

図５は、Ｄ級増幅部１０から出力された正弦波信号をフーリエ変換した図である。図５（ａ）は、ＰＷＭ波形を対称にして余剰ＬＳＢを切り捨てた場合（図７（ａ）の場合）を示す。図５（ｂ）は、ＰＷＭ波形の立ち上がりを固定した場合（図７（ｂ）の場合）を示す。図５（ｃ）は、ＰＷＭ波形を対称にして余剰ＬＳＢを加算した場合（図４の場合）を示す。図５（ｃ）の場合は、余剰ＬＳＢを切り捨てずにオン時間をキャリア周期の１周期区間の中心に対してほぼ対称に配置しているので、余剰ＬＳＢを切り捨てる図５（ａ）やオン時間が非対称の図５（ｂ）に比べて、２次高調波歪や３次高調波歪を低減することができる。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

例えば、正弦波信号のオフセットが不要であれば、ｍ回目のキャリア周期におけるｎ回目の演算結果である制御デューティ比をＤ_ｍｎとすると、制御デューティ比算出部５０は、
Ｄ_ｍｎ＝Ｄ_ｍ０×Ｋ_ｎ・・・（３）
に従って、制御デューティ比Ｄ_ｍｎを演算してもよい。

本発明の実施形態である正弦波発生装置１００のブロック図である。正弦波発生装置１００の詳細な回路例である。ハーフブリッジ回路の出力信号Ｖ（ａ）とＬＣＲ回路から出力される出力信号Ｖ（ｏｕｔ）の波形である。ＰＷＭ信号のオン時間とオフ時間の配分を示した図である。Ｄ級増幅部１０から出力された正弦波信号をフーリエ変換した図である。従来の正弦波発生装置のブロック図である。ＰＷＭ信号のオン時間とオフ時間の配分を示した図である。

符号の説明

１０Ｄ級増幅部
２０振幅検出部
３０増幅器
４０記憶部
５０制御デューティ比算出部

Claims

ＰＷＭ信号に従ってＤ級増幅をすることにより正弦波信号を出力する出力手段を備える、正弦波発生装置であって、
前記正弦波信号の振幅を検出する振幅検出手段と、
前記正弦波信号の振幅の目標値と前記振幅検出手段によって検出された前記正弦波信号の振幅の検出値との誤差に応じた係数を算出する係数算出手段と、
正弦波の振幅値にキャリア周期毎に対応して設定されたデューティ比を表すマップ値を記憶する記憶手段と、
各キャリア周期に対応する前記マップ値を前記係数に乗算することにより、前記ＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する制御デューティ比算出手段とを備える、正弦波発生装置。
前記制御デューティ比算出手段は、各キャリア周期に対応する前記マップ値と正弦波の振幅中心値に対応して設定されたデューティ比を表す基準値との差分を前記係数に乗算して所定のオフセットを加算する演算をすることにより、前記ＰＷＭ信号のキャリア周期毎の制御デューティ比を算出する、請求項１に記載の正弦波発生装置。
前記ＰＷＭ信号は、
前記制御デューティ比算出手段によって算出された制御デューティ比が、第１の分割分と第２の分割分に等しく分割される場合、キャリア周期の１周期区間の中心に対して第１の分割分と第２の分割分とが対称に配置されることにより生成される、請求項１又は２に記載の正弦波発生装置。
前記ＰＷＭ信号は、
前記制御デューティ比算出手段によって算出された制御デューティ比が、互いに等しい第１の分割分及び第２の分割分、並びに余剰分に分割される場合、キャリア周期の１周期区間の中心に対して対称に配置された第１の分割分と第２の分割分のいずれかに前記余剰分が加えられることにより生成される、請求項１から３のいずれか一項に記載の正弦波発生装置。