JP4980905B2 - 圧電／電歪素子の製造方法 - Google Patents

Description

本発明は、圧電／電歪素子の製造方法に関する。

膜型素子とも呼ばれる圧電／電歪デバイスは、従来よりアクチュエータや各種センサとして用いられている。センサとして用いられる圧電／電歪デバイスは、例えば特許文献１に開示されているように、流体の密度、濃度、粘度等の特性測定に利用される。このような圧電／電歪デバイスは、それが有する振動子の振幅と、振動子に接触する流体の粘性抵抗と、に相関があることを利用しセンサとして用いられるものである。振動子の振動のような機械系での振動形態は、電気系での等価回路に置き換えることが出来、流体中で圧電／電歪デバイスを振動させ、この振動子が流体の粘性抵抗に基づいて機械的抵抗を受けることにより、振動子を構成する圧電体の等価回路の電気的定数が変化するのを検出し、流体の粘度、密度、濃度等の特性を測定することが可能となる。

圧電／電歪デバイスがセンサとして測定可能な流体は、液体及び気体である。水、アルコール、油等の、単一の成分からなる液体のみならず、これらの液体に、可溶又は不溶な媒質を、溶解又は混合あるいは懸濁せしめた液体、スラリー、ペーストが含まれる。又、検出する電気的定数としては、損失係数、位相、抵抗、リアクタンス、コンダクダンス、サセプタンス、インダクタンス及び静電容量（キャパシタンス）等を挙げることが出来、特に、等価回路の共振周波数近傍で、極大又は極小変化点を１つもつ損失係数又は位相が、好ましく用いられる。これにより、流体の粘度のみならず、密度や濃度をも測定することが出来、例えば、硫酸水溶液中の硫酸濃度を測定することが出来る。尚、振動形態の変化を検出する指標として、電気的定数以外に、測定精度、耐久性の観点から特に問題がなければ、共振周波数の変化を利用することも出来る。

圧電／電歪デバイスにおいて変位を発生（振動を発生）する部分にあたる圧電／電歪素子には圧電／電歪材料が用いられ、この圧電／電歪材料は、一般に、常温で強誘電体相にあり、高温では常誘電体相又は反強誘電体相になる。例えば、Ｐｂ（Ｚｒ_０．５４Ｔｉ_０．４６）Ｏ_３（ジルコン酸チタン酸鉛）を主成分とする圧電／電歪材料は、常温から３２０℃付近までは強誘電体相、３２０℃付近以上では常誘電体相になる。又、例えば、（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３（チタン酸ナトリウムビスマス）を主成分とする圧電／電歪材料は、常温から２００℃付近までは強誘電体相、２００℃付近から３２０℃付近までは反強誘電体相、３２０℃付近以上では常誘電体相になる。

このような圧電／電歪材料を圧電／電歪素子に用いる場合には、一般に、圧電／電歪材料と電極材料等とを所望の形状に成形した後、加熱処理により一体化し、その後、常温付近の強誘電体相が主相となる相変態温度よりも低い温度で分極処理を施すことにより、所望の圧電／電歪特性を得る。この際、分極処理の前後では、圧電／電歪素子の電気的定数、例えば静電容量の値、が変化する。これは、分極処理により、圧電／電歪材料の結晶軸の方位が揃えられるためであり、一般に、分極処理の前後での圧電／電歪素子の電気的定数の変化率は、圧電／電歪材料毎に、ほぼ一定した値になる。又、分極処理を施した圧電／電歪素子は、相変態温度以上に加熱する再生処理により、分極処理を施す前の状態に復元することが出来る。再生処理後の圧電／電歪素子の電気的定数は分極処理前の値に戻り、再び分極処理を行うと、最初の分極処理後とほぼ同じ電気的定数になる。このように、分極処理および再生処理により、圧電／電歪素子の電気的定数を可逆的に変化させることが出来る。

特開平８−２０１２６５号公報 特開２００４−２３６８８号公報

上述したようなセンサとして用いられる圧電／電歪デバイスに備わる圧電／電歪素子にあっては、特性がばらつかないのが望ましいのに対し、従来の圧電／電歪素子においては、初期の特性が個体間でばらつく場合があった。この問題に対して、特許文献２に、完成品の段階で熱エージング後に常温放置する工程を有する圧電部品の製造方法が提案されているが、圧電／電歪素子の特性を安定的なものとするには分極処理が重要であるところ、熱エージングによって分極が不安定になるので、開示された方法で特性の安定した圧電／電歪素子が得られるとは限らない。

本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、初期の特性が安定した圧電／電歪素子を得る手段を提供することである。

本発明者らは、研究を重ねた結果、圧電／電歪素子を相変態温度以上に加熱する処理を行った場合、加熱処理の後に圧電／電歪素子を常温に戻しても、直ぐには強誘電体相に戻らず、数分〜数時間をかけて徐々に強誘電体相に戻る挙動を示すことを発見した。即ち、常温に戻した後も圧電／電歪素子の内部では、微視的に強誘電体相と常誘電体相又は反強誘電体相が混在した状態にあり、それらの比率が加熱処理後の経過時間とともに、徐々に変化して、最終的に強誘電体相を主相とする微構造に至る。この挙動のメカニズムは、定かではないが、加熱に伴って圧電／電歪素子内部に発生した応力が、時間経過とともに、徐々に開放されるためと考えられる。

このような加熱処理後の経過時間に伴う相構造の変化は、圧電／電歪素子の電気的定数、例えば静電容量の値にも現れる。圧電／電歪素子の電気的定数は、加熱処理の直後に急速に変化し、その後、徐々に変化が小さくなり、一定値に近づいていくので、電気的定数の変化により、相変態の完了状態を把握することが出来る。

更に、本発明者らは、上述のように、圧電／電歪素子を加熱処理後、強誘電体相への相変態が不十分な状態で分極処理を施すと、十分な圧電／電歪特性が得られず、特性にばらつきが生じることを発見した。即ち、加熱処理後の相変態が不十分な状態で圧電／電歪素子に分極処理を施した場合には、圧電／電歪素子の電気的定数の分極処理の前後の変化が、十分に相変態した状態で分極処理を施した場合とは異なる。特に、圧電／電歪材料によっては、相変態が不十分な状態で分極処理を施すと、分極処理の前後の電気的定数の大小関係が、相変態が十分な状態で分極処理した場合に対して逆になる場合があり、このような場合には、分極処理の後の圧電／電歪特性が非常に低くなり、分極処理を施すタイミングによって、特性が大きくばらついてしまう。

圧電／電歪素子の製造工程には、圧電／電歪材料と電極材料等とを一体化する工程の他、不要な有機物を除去する工程や水分を除去する工程等で加熱処理が施される場合があり、これらの加熱処理工程から分極処理工程までの間の経過時間が分極処理後の圧電／電歪特性に影響を及ぼす。

上述のような知見の下、圧電／電歪素子の特性を安定化することが出来る手段として、以下に示す本発明を完成するに至った。

即ち、先ず、下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させた圧電／電歪素子を製造する方法であって、圧電／電歪膜に加熱処理を行い、その後に放置をして、圧電／電歪膜の加熱処理後における電気的定数の値が収束した後に、圧電／電歪膜に分極処理を行う工程を有する圧電／電歪素子の製造方法が提供される。ここで、収束とは、電気的定数（例えば静電容量）の値の分極処理の前後の大小関係が、加熱処理後に十分な時間だけ放置した後に分極処理を施した場合の大小関係に、一致することを指す。換言すれば、分極処理の前と後の電気的定数（例えば静電容量）の値の大小関係は、加熱処理後に十分な時間だけ放置した後に分極処理を施した場合における電気的定数（例えば静電容量）の値の大小関係と、放置の初期には一致していないが、それが時間の経過とともに一致するのであり、その一致したときに、収束した、と判断する。

一般に、圧電／電歪材料からなる圧電／電歪膜に、相変態点以上の温度で、加熱処理を行うと、圧電／電歪膜は、相変態を起こし、結晶構造が変化する。その後、温度を下げ放置すると、内部応力が開放されて、圧電／電歪膜の相は、所定の相へ移行すると考えられる。このような所定の相への移行前に分極処理を行ってしまうと、圧電／電歪膜に大きな内部応力が生じてしまい、圧電／電歪膜の持つ所定の特性（例えば圧電定数等）が得られないことがあるため、これが初期のばらつきの原因となり得る。その結果、そのような圧電／電歪膜を備えた圧電／電歪素子及び圧電／電歪デバイスの特性をばらつかせると推認される。ここで、所定の相とは、強誘電体相と常誘電体相又は反強誘電体相とが、当該圧電／電歪膜に適した所定の割合に微視的に混在した状態を指す。本発明に係る圧電／電歪素子の製造方法では、圧電／電歪膜の加熱処理後における電気的定数の値が、収束したことをもって、圧電／電歪膜の加熱処理後における相の移行が完了したとみなして、その後に、圧電／電歪膜に分極処理を行うので、分極処理を施そうとする圧電／電歪膜は所定の相の状態であり、分極処理しても特性がばらつくことなく、一定範囲の値として確実に確保することが出来る。従って、圧電／電歪素子及び圧電／電歪デバイスにおいても、初期の特性のばらつきは生じ難い。圧電／電歪デバイスの特性とは、例えば、センサでいえば、同一条件で振動させたときの発生電荷であり、アクチュエータでいえば、変位量、変位発生力、電力効率（消費電力）である。

本発明に係る圧電／電歪素子の製造方法においては、放置の際の温度が、圧電／電歪膜の相変態点温度以下であることが好ましい。この好ましい態様によれば、圧電／電歪膜の所定の相への移行を促進し、加熱処理から分極処理の間の待ち時間を短縮出来るからである。

本発明に係る圧電／電歪素子の製造方法においては、圧電／電歪膜に、少なくとも１回、パルス状の電圧を印加して分極処理を行うことが好ましい。この好ましい態様によれば、圧電／電歪デバイスの特性を、更に安定化出来るからである。

本発明に係る圧電／電歪素子の製造方法においては、電気的定数は、静電容量、又は損失係数であることが好ましい。更に、電気的定数として、圧電／電歪膜における、抵抗、リアクタンス、コンダクダンス、サセプタンス、インダクタンス等も、適宜、使用することが出来る。

尚、圧電／電歪素子を製造する場合、生産効率向上のため、多数個を連ねたものを一度に作製し、個割りにする方法が採られるが、この場合には、個割りにする前の圧電／電歪素子には内部応力が存在しており、この状態で分極をすると、圧電／電歪膜の所定の能力、例えば変位量、変位発生力が損なわれる。そのため、ダイサー等を用いて個割りにして、内部応力を開放させた後に、分極を行うことが望ましい。

次に、厚肉部を周縁部に持つ薄肉ダイヤフラム部を有するセラミックスからなる基板に、少なくとも下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させてなる圧電／電歪素子を備えた圧電／電歪デバイスを製造する方法であって、セラミックスからなる基板を得た後に、そのセラミックスからなる基板の上に、上記した本発明に係る何れかの圧電／電歪素子の製造方法によって、圧電／電歪素子を形成する工程を有する圧電／電歪デバイスの製造方法が提供される。

次に、下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させた圧電／電歪素子であって、上記した本発明に係る何れかの圧電／電歪素子の製造方法によって製造された圧電／電歪素子が提供される。即ち、この本発明に係る圧電／電歪素子は、２つの要件で特定されるものである。１つ目は、物として圧電／電歪膜が分極処理を行った（分極されている）ものであること。２つ目は、分極処理が、圧電／電歪膜に加熱処理を行い、その後に放置をし、圧電／電歪膜の加熱処理後における電気的定数の値が、収束した後に、分極処理が圧電／電歪膜に対して行われていること（そのようにして製造されたものであること）、である。２つ目の要件に従って分極処理された圧電／電歪素子は、結果として、その圧電／電歪膜の静電容量と分極処理を行う前又は再生処理後の圧電／電歪膜の静電容量との大小関係が、再生処理後に十分に放置した後に分極した場合の分極処理の前後の静電容量の大小関係と同じになる。

次に、厚肉部を周縁部に持つ薄肉ダイヤフラム部を有するセラミックスからなる基板に、上記した本発明に係る圧電／電歪素子を備えた圧電／電歪デバイスが提供される。

本発明に係る圧電／電歪デバイスの実施形態を示す平面図である。 本発明に係る圧電／電歪デバイスの実施形態を示す図であり、図１におけるＡＡ断面を示す断面図である。 本発明に係る圧電／電歪デバイスの実施形態を示す図であり、図１におけるＢＢ断面を示す断面図である。 本発明に係る圧電／電歪デバイスの他の実施形態を示す説明図であり、図２に相当する断面を示す断面図である。 本発明に係る圧電／電歪素子の実施形態を示す斜視図である。 本発明に係る圧電／電歪素子の実施形態を示す断面図である。 本発明に係る圧電／電歪素子の製造方法の実施形態を示すグラフであり、電気的定数として静電容量を採用した場合において、圧電／電歪膜に加熱処理を行った後の放置時間（横軸）と、圧電／電歪膜の静電容量（相対値、縦軸）と、の関係を表した図である。 本発明に係る圧電／電歪デバイスの製造方法の実施形態を示すグラフであり、電気的定数として静電容量を採用した場合において、圧電／電歪膜に加熱処理を行った後の放置時間（横軸）と、圧電／電歪膜の静電容量（相対値、縦軸）と、の関係を表した図である。

符号の説明

１ セラミック基板、２ 厚肉部、３ 薄肉ダイヤフラム部、４ 下部電極、５ 圧電／電歪膜、６ 上部電極、７Ａ，７Ｂ 不完全結合部、７Ｃ 結合層、８ 補助電極、９ 貫通孔、１０ 空洞部、１１ 張り出し部、１５ 圧電／電歪体、２０ 接続電極。

図１、図２及び図３には、本発明に係る圧電／電歪デバイスの実施形態であるセンサ用の圧電／電歪デバイスが示されている。かかる圧電／電歪デバイス（膜型素子）は、薄肉ダイヤフラム部３と厚肉部２からなるセラミック基板１（セラミックスからなる基板に相当する）の上に、下部電極４、圧電／電歪膜５、及び上部電極６（圧電／電歪素子に相当する部分）が、通常の膜形成法によって、順次、積層されてなる一体構造となって形成されている。下部電極４の補助電極８側の一端は、薄肉ダイヤフラム部３を越えない位置までの長さをもって、形成されている。下部電極４と同一面上の、これとは独立した位置には、圧電／電歪膜５の下側に入り込むように、補助電極８が、下部電極４とは反対側の厚肉部２から薄肉ダイヤフラム部３に至るまでの所定の長さを持って、連続的に形成されている。

圧電／電歪膜５は、下部電極４と補助電極８に跨るように形成され、上部電極６は圧電／電歪膜５と補助電極８に跨って、補助電極８に導通せしめるよう形成され、不完全結合部７Ｂが薄肉ダイヤフラム部３にのみに近接されている。尚、張り出し部１１は必ずしも必要ではなく、素子特性としての電気的定数のばらつきや経時変化をより小さくすることが求められる場合には、下部電極４と圧電／電歪膜５は、ほぼ同等の大きさとされる場合もある。又、下部電極４及び補助電極８を圧電／電歪膜５より大きくし、不完全結合部７Ａをなくした構造も位置ずれを許容することが出来、より耐久性を求められる用途等で、適宜、使用することが出来る。

又、上部電極６と補助電極８とを電気的に接続する接続電極２０が設けられている。これにより、上部電極６と補助電極８とは互いに独立した複数の経路（図１、図２及び図３に示される態様では２つの経路）で電気的に接続されている。尚、接続電極２０の上部電極６側の端は、上部電極６のどの位置に接続されてもよいが、図１、図２及び図３に示されるように、補助電極８から離れた位置（即ち、２つの経路が比較的離れる位置）に接続されることが好ましい。圧電／電歪膜５の絶縁性の低下に起因して、上部電極６の一部の破壊が発生した場合において、上記２つの経路のうち少なくとも一方の経路の接続が維持される可能性が高くなるからである。

セラミック基板１の材質としては、耐熱性、化学的安定性、絶縁性を有する材質が好ましい。これは、後述するように、圧電／電歪素子に相当する部分、即ち、下部電極４、圧電／電歪膜５、及び上部電極６を一体化する際に、熱処理する場合があること、及び、センサとしての圧電／電歪デバイスが、液体の特性をセンシングする場合、その液体が導電性や、腐食性を有する場合があるためである。かかる観点から使用出来るセラミックスとしては、安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、ムライト、窒化アルミニウム、窒化珪素及びガラス等を例示することが出来る。これらのうち、安定化された酸化ジルコニウムは薄肉ダイヤフラム部を薄く形成した場合にも機械的強度を高く保てること、靭性に優れること等から、好適に使用することが出来る。

セラミック基板１の薄肉ダイヤフラム部３の厚さは、圧電／電歪膜５の振動を妨げないために、一般に５０μｍ以下、好ましくは３０μｍ以下、更に好ましくは１５μｍ以下とされる。又、薄肉ダイヤフラム部３の平面形状としては、長方形、正方形、三角形、楕円形、真円形等の如何なる形状もとり得るが、励起される共振モードを単純化させる必要のあるセンサとして圧電／電歪デバイスが適用される場合には、長方形や真円形が必要に応じて選択される。

このようなセラミック基板１の表面上に、下部電極４及び補助電極８が形成されている。かかる下部電極４は、セラミック基板１の一方の端から、薄肉ダイヤフラム部３の上の、圧電／電歪膜５が形成されるべき大きさと同等か、より小さい所定の大きさで形成される。一方、補助電極８は、セラミック基板１の下部電極４とは反対側の端部から、薄肉ダイヤフラム部３の上の所定の位置まで、連続して形成されている。下部電極４及び補助電極８の厚肉部２の上の端部は、リード用端子として用いられる。

下部電極４及び補助電極８は、異なる材質でも、同一の材質でもよく、セラミック基板１と圧電／電歪膜５との何れとも接合性のよい導電性材料が用いられる。具体的には、白金、パラジウム、ロジウム、銀、あるいはこれらの合金を主成分とする電極材料が好適に用いられ、特に、圧電／電歪膜５を形成する際に焼結のための熱処理が行われる場合には、白金、及び、これを主成分とする合金が好適に用いられる。

下部電極４と補助電極８の形成には、公知の各種の膜形成手法が用いられる。具体的には、イオンビーム、スパッタリング、真空蒸着、ＣＶＤ、イオンプレーティング、メッキ等の薄膜形成手法や、スクリーン印刷、スプレー、ディッピング等の厚膜形成手法が適宜選択されるが、その中でも、特に、スパッタリング法及びスクリーン印刷法が好適に選択される。

下部電極４と補助電極８との間に、圧電／電歪膜５と薄肉ダイヤフラム部３を結合させるための結合層を設ける場合には、圧電／電歪膜５の形成に先立ち、不完全結合部７Ｂの位置に、図４に示されるように、結合層７Ｃが形成される。絶縁体からなる結合層７Ｃとしては、圧電／電歪膜５とセラミック基板１の双方と密着性、結合性が高ければ、有機材料、無機材料の何れの材料でもよい。又、結合層７Ｃとして用いる材料の熱膨張係数が、セラミック基板１の材料の熱膨張係数、及び、圧電／電歪膜５に用いる材料の熱膨張係数の中間の値を有することが、信頼性の高い結合性が得られるため、より好ましい。圧電／電歪膜５が焼結のために熱処理される場合には、結合層７Ｃを構成する材料として、ガラス材料が、圧電／電歪膜５とセラミック基板１の双方と密着性、結合性が高いので、好適に用いられ、中でも、圧電／電歪膜５の熱処理温度以上の軟化点を有するガラス材料が、圧電／電歪膜５とセラミック基板１をより強固に結合せしめ、又、軟化点が高いために熱処理による変形を抑制出来ることから、より好適に用いられる。

更に、圧電／電歪膜５が、後述の（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３（チタン酸ナトリウムビスマス）若しくはこれを主成分とする材料、又は、（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０≦ｘ≦０．０６）若しくはこれを主成分とする材料で構成される場合には、（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０．０８≦ｘ≦０．５）を主成分とする材料で構成された結合層７Ｃが、圧電／電歪膜５とセラミック基板１の双方との密着性が高く、熱処理の際の圧電／電歪膜５及びセラミック基板１への悪影響を抑制出来ることから、より好適に用いられる。即ち、結合層７Ｃを（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０．０８≦ｘ≦０．５）とすることで、圧電／電歪膜５と同様の成分を有することから、圧電／電歪膜５との密着性が高く、又、ガラスを用いた場合に生じ易い異種元素の拡散による問題が少なく、ＫＮｂＯ_３を多く含むことから、セラミック基板１との反応性が高く強固な結合が可能となる。又、（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０．０８≦ｘ≦０．５）は、圧電特性を殆ど示さないので、使用時に下部電極４と補助電極８に生じる電界に対し、振動や変位及び応力を発生しないため、安定した素子特性を得ることが出来る。

これらの結合層７Ｃの形成には、通常の厚膜手法が用いられ、特にスタンピング法、スクリーン印刷法、あるいは形成すべき部分の大きさが数十μｍ〜数１００μｍ程度の場合にはインクジェット法が好適に用いられる。又、結合層７Ｃの熱処理が必要な場合には、次の圧電／電歪膜５の形成前に熱処理されてもよいし、圧電／電歪膜５の形成後に同時に熱処理されてもよい。

圧電／電歪膜５は、下部電極４、補助電極８及び結合層７Ｃに跨るようにして、又、下部電極４を覆う大きさで形成されている。圧電／電歪膜５の材料としては、圧電／電歪効果を示す材料であれば何れの材料でもよく、このような材料として、ジルコン酸鉛、チタン酸鉛、チタン酸ジルコン酸鉛（ＰＺＴ）等の鉛系セラミック圧電／電歪材料や、チタン酸バリウム及びこれを主成分とするチタン酸バリウム系セラミック強誘電体や、ポリ弗化ビニリデン（ＰＶＤＦ）に代表される高分子圧電体、あるいは（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３（チタン酸ナトリウムビスマス）に代表されるＢｉ系セラミック圧電体、Ｂｉ層状セラミックを挙げることが出来る。勿論、圧電／電歪特性を改善した、これらの混合物や、固溶体及び、これらに添加物を添加せしめたものが用いられ得ることはいうまでもない。ＰＺＴ系圧電体は、圧電特性が高く、高感度検出が可能なセンサの材料として好適に用いられる。本発明にあっては、特に、チタン酸鉛、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛から選ばれた少なくとも１種以上を主成分とする材料で構成されることが、セラミック基板１を構成する材料との反応性が低く、熱処理中の成分の偏析が起き難く、組成を保つための処理が良好に行われ得、目的とする組成、結晶構造が得られ易いことから、より好適に用いられる。

又、下部電極４及び補助電極８に白金又は白金を主成分とする合金が用いられる場合には、これらとの接合性がより高く、素子の特性ばらつきを少なくし、高い信頼性が得られることから、（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３又はこれを主成分とする材料が好適に用いられる。これらの中でも、特に、（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０≦ｘ≦０．０６）又はこれを主成分とする材料が、比較的高い圧電特性を有することから、より好適に用いられる。この材料の相変態温度は、材料組成に依存するが、常温から１００〜２００℃付近では強誘電体相、１００〜２００℃付近から２５０〜３２０℃付近では反強誘電体相、２５０〜３２０℃付近以上では常誘電体相になる。

このような圧電／電歪材料は、圧電／電歪膜５として、下部電極４と補助電極８と同様に、公知の各種膜形成法により形成される。中でも、低コストの観点からスクリーン印刷が好適に用いられる。

これにより形成された圧電／電歪膜５は、必要に応じて熱処理され、下部電極４、補助電極８、及び結合層７Ｃと、一体化される。圧電／電歪デバイスの特性のばらつきを抑え、信頼性を高くするために、圧電／電歪膜４と、下部電極５、補助電極８、及び結合層７Ｃの接合性を、より強固にする必要がある場合には、（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３又はこれを主成分とする材料、特に、（１−ｘ）（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３−ｘＫＮｂＯ_３（ｘはモル分率で０≦ｘ≦０．０６）又はこれを主成分とする材料を用い、９００℃から１４００℃、好ましくは１０００℃から１３００℃の温度で、熱処理されることが好ましい。ＰＺＴ系材料を用いた場合にも同様である。この際、高温時に圧電／電歪膜５が不安定にならないように、圧電／電歪材料の蒸発源とともに雰囲気制御を行いながら熱処理することが好ましい。

更に、このようにして形成された圧電／電歪膜５の上に、上部電極６が、圧電／電歪膜５から補助電極８にまで跨って連続的に形成されている。この上部電極６の材質としては、圧電／電歪膜５との接合性の高い導電性材料が用いられ、下部電極４及び補助電極８と同様の膜形成法により形成される。更に、上部電極６は、膜形成後必要に応じて熱処理され、圧電／電歪膜５及び補助電極８と接合され、一体構造とされる。このような熱処理が必ずしも必要でないことは、下部電極４と同様である。

尚、下部電極４、接合層、圧電／電歪膜５、上部電極６が、熱処理により接合される場合には、それぞれを形成の都度、熱処理してもよいし、それぞれを、順次、膜形成後、同時に熱処理してもよい。熱処理する際、良好な接合性や構成元素の拡散による変質を抑制するために、熱処理温度が適切に選ばれるのはいうまでもない。又、図１、図２及び図３に示される態様では、空洞部１０に貫通孔９が形成されているが、圧電／電歪デバイスにおける流体に接触する部分の構造は、蓋部の無い単純なキャビティ構造等、どのような構造でもよく、限定されない。更に、圧電／電歪膜５の補助電極８側の端部は、薄肉ダイヤフラム部３を越えない長さとし、圧電／電歪膜５が厚肉部２に跨らない構造としてもよい。

この圧電／電歪デバイス（具体的には、圧電／電歪膜５）に、パルス状の電圧を、複数回、印加して、分極処理を行うことで、短時間で分極率を向上出来る。この場合、パルス状の電圧の大きさが、印加回数の進行に応じて大きくなるように、パルス状の電圧を印加すると、より短時間で分極率を向上出来る。これは、圧電／電歪膜５の内部に介在する応力を緩和しながら分極処理がなされることに基づくものと推定される。

又、上記分極処理の後に再度、又は、上記分極処理は行わずに、圧電／電歪デバイスの（圧電／電歪素子の）圧電／電歪膜５に、加熱処理を行い、その後に常温下で放置をして、圧電／電歪膜５の加熱処理後における電気的定数（例えば、静電容量（キャパシタンス）、損失係数等）の値が、収束した後（収束した時点、即ち、最終的に収束する値になった時）に、圧電／電歪膜５の分極処理を行うことによって、圧電／電歪膜５における所定の能力を確実に確保することが出来る。これは、圧電／電歪膜５の加熱処理後における相の移行が完了した後に、圧電／電歪膜５に分極処理を行うことになるので、圧電／電歪膜５の内部に、不要な応力が残らず、従って、その応力により圧電／電歪材料特性を低下させることがないからである。即ち、加熱、常温下の放置の後に、圧電／電歪膜５の電気的定数の値によって決まるタイミングで分極処理をすれば、そうしない場合に比して、より大きな変位量及び変位発生力を発現し得るとともに、センサとして用いるときに歪に対し高出力な圧電／電歪デバイス（圧電／電歪素子）を得ることが出来るのである。

放置の後の上記分極処理は、加熱処理の前に既に分極処理を行った場合には、１回のパルス状の電圧を印加して行えばよく、この処理で圧電／電歪デバイスの特性を安定化することが可能である。

圧電／電歪膜５として（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３を主成分とする材料を用い、セラミック基板１として安定化された酸化ジルコニウムを用い、上記の方法に従って作製された図１、図２及び図３に示される態様の圧電／電歪デバイスに対して、３５０℃で加熱再生処理を施し、一定時間常温（２５℃）で放置した後に分極処理を施すことを、放置時間を変えながら繰り返し行い、放置時間毎に分極処理の前後の静電容量をＬＣＲメーターで測定することにより、放置時間に対する分極処理の前後の静電容量の値のデータを得た。結果を図８に示す。図８には、電気的定数として静電容量を採用した場合における、圧電／電歪膜５に加熱処理を行った後の放置時間（横軸）と、静電容量（相対値、縦軸）と、の関係が示されている。図８において、×印は分極処理の前の静電容量を、○印は分極処理の後の静電容量を示し、分極処理の前後における変化の方向が矢印で示されている。

放置時間０ｈｒでは、分極処理を行った圧電／電歪膜５の静電容量が、分極処理を行う前の圧電／電歪膜５の静電容量より、相対的に大きくなっているのに対して、放置時間２ｈｒを境にして、放置時間３ｈｒ以降では、分極処理を行った圧電／電歪膜５の静電容量が、分極処理を行う前の圧電／電歪膜５の静電容量より、相対的に小さくなっていることがわかる。時間に対し静電容量の値が変化し、所定の時間放置することで、値が収束していくことから圧電／電歪膜５の内部応力が少なくなっていることが推察出来るから、この圧電／電歪膜５では３ｈｒ以上放置させた後に分極処理を行えば、圧電／電歪膜５における所定の能力が確実に確保された、優れた圧電／電歪デバイスを得ることが可能なことがわかる。

尚、上記材料で形成された圧電／電歪膜５の熱膨張比は１３．５×１０^−６／℃で、セラミック基板１の熱膨張比は９．２×１０^−６／℃であるため、熱を加えた際熱膨張差により圧電／電歪膜５に熱応力が発生する。その熱による応力が、放置により開放されるため容易に所定の能力を確保出来ると推定される。

図７は、圧電／電歪デバイスに組み込まれたものではなく圧電／電歪素子単体において、圧電／電歪膜に加熱処理を行った後の放置時間（横軸）と、静電容量（相対値、縦軸）と、の関係を示したグラフである。使用した圧電／電歪素子は、図５及び図６に示されるものであり、単体のため、圧電／電歪膜を厚くして、直方体状の圧電／電歪膜とし（圧電／電歪体１５と呼ぶ）、その圧電／電歪体１５を正負の電極（上部電極６及び下部電極４）で挟んだものとした。尚、図５において、上部電極６の厚さは省略され、表現されていない。

図５及び図６に示される圧電／電歪素子は、以下にようにして作製されたものである。先ず、圧電／電歪材料（Ｂｉ_０．５Ｎａ_０．５）ＴｉＯ_３（チタン酸ナトリウムビスマス）を主成分とする粉末にバインダを混合し、造粒した後に、プレス機を使用して直方体に成形して、焼成する。そして、焼成した直方体を、ワイヤーソーを使用して、指定寸法に切り出し、圧電／電歪体１５を得る。次いで、その圧電／電歪体１５に、電極材料（Ａｕ）を用い、スパッタリング法を使用して、上部電極６及び下部電極４を形成する。

このようにして作製された図５及び図６に示される態様の圧電／電歪素子（単体）に対して、３５０℃で加熱再生処理を施し、一定時間常温（２５℃）で放置した後に分極処理を施すことを、放置時間を変えながら繰り返し行い、放置時間毎に分極処理の前後の静電容量をＬＣＲメーターで測定することにより、放置時間に対する分極処理の前後の静電容量の値のデータを得た。その結果を示したグラフが図７である。図７において、×印は分極処理の前の静電容量を、○印は分極処理の後の静電容量を示し、分極処理の前後における変化の方向が矢印で示されている。

放置時間０ｈｒでは、分極処理を行った圧電／電歪体１５の静電容量が、分極処理を行う前の圧電／電歪体１５の静電容量より、相対的に大きくなっているのに対して、放置時間０．１ｈｒを境にして、放置時間０．２ｈｒ以降では、分極処理を行った圧電／電歪体１５の静電容量が、分極処理を行う前の圧電／電歪体１５の静電容量より、相対的に小さくなっていることがわかる。時間に対し静電容量の値が変化し、所定の時間放置することで、値が収束していくことから圧電／電歪体１５の内部応力が少なくなっていることが推察出来るから、この圧電／電歪体１５では０．２ｈｒ以上放置させた後に分極処理を行えば、圧電／電歪体１５における所定の能力が確実に確保された、優れた圧電／電歪素子を得ることが可能なことがわかる。

尚、本発明に係る圧電／電歪素子の製造方法においては、成形方法、切断方法、電極形成方法、焼成方法を限定するものではなく、又、これらの工程順序も必要に応じて変更することが出来る。例えば、成形方法としてドクターブレード法等のテープ成形法や押し出し成形法等、電極形成方法としてスクリーン印刷法やスタンプ法等、切断方法としてナイフカット法やダイサー法等、も好適に適用することが出来る。又、例えば、切断工程や電極形成工程を焼成前に行うことも可能である。

本発明に係る圧電／電歪素子の製造方法は、屈曲変位を利用するアクチュエータや、音圧や流体の粘性を測定するためのセンサ等の、圧電／電歪デバイスを製造する手段として利用することが可能である。

Claims (7)

1. 下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させた圧電／電歪素子を製造する方法であって、
   前記圧電／電歪膜に加熱処理を行い、その後に放置をして、前記圧電／電歪膜の前記加熱処理後における電気的定数の値が収束した後に、前記圧電／電歪膜に分極処理を行う工程を有する圧電／電歪素子の製造方法。
2. 前記放置の際の温度が、前記圧電／電歪膜の相変態点温度以下である請求項１に記載の圧電／電歪素子の製造方法。
3. 前記圧電／電歪膜に、少なくとも１回、パルス状の電圧を印加して前記分極処理を行う請求項１又は２に記載の圧電／電歪素子の製造方法。
4. 前記電気的定数は、静電容量、又は損失係数である請求項１〜３の何れか一項に記載の圧電／電歪素子の製造方法。
5. 厚肉部を周縁部に持つ薄肉ダイヤフラム部を有するセラミックスからなる基板に、少なくとも下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させてなる圧電／電歪素子を備えた圧電／電歪デバイスを製造する方法であって、
   前記セラミックスからなる基板を得た後に、そのセラミックスからなる基板の上に、請求項１〜４の何れか一項に記載の圧電／電歪素子の製造方法によって、圧電／電歪素子を形成する工程を有する圧電／電歪デバイスの製造方法。
6. 下部電極と、圧電／電歪膜と、上部電極とを、順次、積層させた圧電／電歪素子であって、
   請求項１〜４の何れか一項に記載の圧電／電歪素子の製造方法によって製造された圧電／電歪素子。
7. 厚肉部を周縁部に持つ薄肉ダイヤフラム部を有するセラミックスからなる基板に、請求項６に記載の圧電／電歪素子を備えた圧電／電歪デバイス。

Images