JP4979159B2

JP4979159B2 - 画像検出回路アレイをテストするための方法及び装置

Info

Publication number: JP4979159B2
Application number: JP2001097888A
Authority: JP
Inventors: スコット−トーマスジョン; マクドナルドロン; リトルトム; チェンバレンジョージ
Original assignee: ハルサキ・テクノロジーズ，リミテッド・ライアビリティ・カンパニー
Priority date: 2000-03-30
Filing date: 2001-03-30
Publication date: 2012-07-18
Anticipated expiration: 2021-03-30
Also published as: EP1143709A2; JP2002009269A; CA2340572C; CA2340572A1; US6489798B1; EP1143709A3

Description

【０００１】
【発明の属する技術分野】
本発明は概して画像検出回路アレイに係り、詳細には、該アレイをテストするための方法及び装置に関する。
【０００２】
【従来の技術ならびに発明が解決しようとする課題】
従来の検出アレイは、行（ロー）及び列（コラム）をなして編成されている画素と呼ばれる個々の感光回路から構成される。画素の行は、それぞれのアクセストランジスタの制御ゲートを接続する共通ラインを有する。データは画素からそのアクセストランジスタを通ってデータラインへと送られる。画素の各列は共通データラインに接続される。センサアレイの製造中に、ダスト又はその他粒子状物質の存在により隣接する行ライン又は隣接するデータライン間に開回路又は短絡回路が生じることもある。エッチングプロセスの不良制御により、行ライン又はデータラインの開回路化又は短絡回路化が起こることもある。
【０００３】
ＣＭＯＳ画像センサアレイでは種々の型の画素を利用することができる。受動画素センサ回路は単純フォトダイオード及びアクセストランジスタから構成される。能動画素センサ（ＡＰＳ）回路は、リセットトランジスタ及びソースフォロワ増幅器を含む付加特徴を有する。個々のセンサ回路は、行ライン及びデータラインと同様の問題を被ることがあるのは、これら回路が短絡回路又は開回路の何れかになることによって、それらの適切な機能を発揮しないからである。これらの問題を改善するために、センサアレイにおける欠陥を検出して使用に受け入れ可能なアレイを選択しなければならない。
【０００４】
統合化画像センサは慣習的に比較的高価なデバイスであり、その多くは電荷結合素子（ＣＣＤ）として知られた技術を使用してきた。これらのデバイスの性質は拡張された総合テスト機能の使用を不能としていたため、テストすることは主として外部光源の使用に依存したものであった。この慣行的テスト方法は、ＡＰＳ回路を用いたようなＣＭＯＳ画像センサのテストに対して続けられてきた。このため、統合化イメージャ能動画素センサアレイのテストは、センサの光学的テストを実行するために高価な較正された光源の使用を要求していた。一般に、製造テスト中に画像センサは黒から白の範囲内で強度が変化する光に露出されることになる。アレイの応答を決定するための測定法が求められることがある。これらの光学的テストを実行するのに必要とされる時間の長さはデバイスのコストに大きく加算されて過度になる可能性がある。テスト時間とそのためのコストの軽減は、較正された光源におけるこれらテストの依存性を低減することによりその目的を果たすことができる。
【０００５】
較正された光源を使用した統合化イメージャアレイをテストするのに必要とされる時間に加えて、そのテストの正確さもまた重要である。２つの隣接する画素が製造プロセス中にともに短絡されると、測定された出力は画素がともに短絡されなかった場合と同一になることがある。これは、双方の画素が同じ強度の光に露光されたことによって生じる。デバイスがシステムに設置されて「リアルワールド」条件のもとでテストされるまで欠陥は未検出であることもある。残念ながら、欠陥の検出は、表示装置（例えば、ＣＲＴ（陰極線管）又は液晶表示パネル）上に表示されるような出力を人間が目視することに依存する。集積回路上の画素の数が拡張するにつれて、人間がこのような欠陥を検出することがますます困難になる。特別な訓練が人間である観察者に要求され、それでも人間による判定は許容製品の決定において重大な役割を果たす。しかしながら、人間にはそのものの性質及び一日の間における敏捷レベルの変動によって一貫した観察技能が欠落している。したがって、この種のテストは大量生産であるとともにコスト変動の激しい感度センサ製品に対して受け入れられない。
【０００６】
その他のテスト方法が提案されている。１９９４年１月４日発行のＤｅｎｙｅｒ他によるアメリカ特許第５，２７６，４００号には、光源によるアレイの照射を必要としないテスト装置が開示されている。テスト回路構成は、行アクセスライン及びデータライン上のディジタルテストパターンを駆動しようとするセンサアレイの周辺で集積される。結果としての信号パターンは期待値と比較されることができるので生産上の障害の存在を決定する。これは既述された方法よりも高速なテスト方法である。しかしながら、前記Ｄｅｎｙｅｒ他によって提案された装置には２つの大きな欠点がある。これは受動画素アレイには適しているが、能動画素センサのアレイに対しては不適切である。能動画素アレイでは、行ライン及びデータライン保全性のテストを許容するだけで、個々の画素構造のテストを許容することはない。さらに、ディジタルテストパターンが使用され、これらが必ずしも正確な結果を付与するものでないことは、実操作中にデータライン上で得られた電圧がセンサアレイの性質によってアナログ信号であるからである。
【０００７】
１９９５年９月１９日発行のＨｏｓｉｅｒ他によるアメリカ特許第５，４５１，７６８号には、別のテストシステムが開示されている。このシステムでは、特定の画素と転送回路配列をテストするためのセンサアレイと同一のダイ上に集積されたテスト回路構成を含んでいる。この配列では、一定量の電荷を転送回路に注入し、それより小量の電荷を注入してフォトダイオードをバイアスするための回路が必要とされる。これら２つの電荷量の差は画素の線形応答を示す。テスト回路は周知の量のバイアス電荷を画素に配置する。画素はテスト中は照射されないので、このバイアス電荷は転送回路を通ってシフトアウトされなければならない。これにより、正しいバイアス電荷の存在と正しいフォトダイオードの応答線形性に対するテストが可能になる。しかしながら、このシステムでは、隣接ライン間の短絡回路又は個別ラインにおける開回路等の行ライン又はデータラインによる問題の識別について明らかにされていない。
【０００８】
１９９７年８月５日発行のＰｒａｔｅｒによるアメリカ特許第５，６５４，５３７号においてもまた、行ならびに列をなして配列される画素センサ回路を備えた画像スキャナアレイをテストするためのシステムが提案されている。この装置は、接地電圧及び供給電圧の各レベル間の振幅が変化する選択可能な電圧を有するリセット電圧ソースを含む。画素センサ回路における感光デバイスは、画素センサ回路における感光デバイスをリセットするためにサイクルごとに異なる被選択電圧を用いて循環式にテストされる。各サイクルの間に画素センサ回路の出力を検出して適切に機能しているか否かを決定する。前記Ｐｒａｔｅｒによるアメリカ特許によって開示されたようにアースと電源との間のリセット電圧を変動させることにより、較正された光源を必要とすることなく異なる照明レベルを受けたかのように画素センサ回路がテストされる。しかしながら、このシステムは隣接する画素センサ回路の区別をしない。このアメリカ特許では、行ならびに列状態の画素センサ回路におけるリセットトランジスタのドレインに対する可変リセット電圧の供給を開示している。２つの隣接する画素がともに短絡された場合、測定される出力は、画素がともに同一電圧にリセットされたので故障がないかのような場合と同じになる。
【０００９】
従って、アレイにおける供給及び制御ラインと同様に画像検出アレイの個々の放射線感応性回路をテストすることのできる方法ならびに装置が必要とされる。
【００１０】
【課題を解決するための手段】
本発明は行ならびに列をなして配列されたセンサ回路を有する画像センサアレイをテストするための方法ならびに装置に指向される。この方法は、隣接する回路が異なる電圧レベルにリセットされるようにセンサ回路のそれぞれにおいて感光デバイスの電圧をリセットし、さらにリセットされた感光デバイスの各々の電圧を検出することを含む。
【００１１】
本発明の１つの態様によると、電圧リセットステップは、隣接する列が異なるリセット電圧振幅を受信するように共通リセット電圧を列内のセンサ回路に印加し、隣接する行が異なるイネーブル信号振幅を受信するように共通のイネーブル電圧信号を行内のセンサ回路に印加することを含む。
【００１２】
本発明の別の態様によると、電圧検出ステップは、並列状態のセンサ回路の列とセンサ回路の行を順次検出することを含む。
【００１３】
本発明のさらに別の態様によると、感光デバイスからの検出電圧は期待値と比較されて、故障センサ回路又はセンサアレイ内の故障部品を決定する。
【００１４】
更なる別の態様によると、本発明は特に、行及び列をなして配列されたセンサ回路を有する画像センサアレイに適用可能であり、各センサ回路は、感光デバイスと、リセット信号の制御のもとで電圧リセットラインから感光デバイスにリセット電圧を印加するための第１のスイッチと、イネーブル信号の制御のもとで感光デバイス上の電圧を検出し、それをデータラインに印加するための第２のスイッチと、を含む。
【００１５】
行及び列をなして配列されるとともに感光デバイスをそれぞれ含むセンサ回路を有する画像センサアレイをテストするための装置は、少なくとも隣接する回路が異なる電圧レベルにリセットされるようにセンサ回路のそれぞれにおける感光デバイスの電圧をリセットするための供給回路と、感光デバイスのそれぞれにおける電圧を検出するための検出器と、を有する。この装置はさらに、感光デバイスからの検出電圧を期待電圧レベルと比較してセンサアレイ内の故障部品又は故障センサ回路を識別するための回路を含んでいてもよい。
【００１６】
本発明の別の態様によると、上記装置は、異なるリセット電圧を隣接列のセンサ回路に付与するための第１のセットの導電ラインと、異なる電圧リセットイネーブル信号を隣接行のセンサ回路に付与するための第２のセットの導電ラインと、センサ回路上のリセット電圧を検出するためのセンサ回路の行にアクセス信号を付与するための第３のセットの導電ラインと、検出されたリセット電圧を受信するためにセンサ回路の列に接続される第４のセットのラインと、を有する。さらに、コンパレータ回路は第４のセットのラインに接続されて、検出されたリセット電圧を期待電圧レベルと比較してセンサアレイ内の故障部品を識別する。さらに装置は、電圧リセットイネーブル信号を生成するための第２のセットの導電ラインのそれぞれに結合された回路を含み、第１の電圧供給回路は、異なる電圧を隣接するイネーブル信号生成回路に供給するための電圧リセットイネーブル信号生成回路のそれぞれに結合されている。
【００１７】
本発明の特定の態様によると、第２の電圧供給回路は、第１の電圧レベルＶ₁を第１のセットの導電ラインの交流ラインに付与するとともに、第２の電圧レベルＶ₂を第１のセットの導電ラインの残りのラインに付与する。第１の電圧供給回路は、第３の電圧レベルＶ₃を交流電圧リセット信号生成回路に付与するとともに、第４の電圧レベルＶ₄を残りの電圧リセット信号生成回路に付与する。さらに、Ｖ₁はＶ₃に等しく、Ｖ₂はＶ₄に等しい。
【００１８】
これら異なる電圧はアレイダイ上のボンドパッドを通して外部ソースからテスト装置に付与されていてもよい。あるいはまた、１つ又は複数の電圧は、画像センサアレイと同一のダイ上に集積された回路によって生成されることもある。
【００１９】
本発明の更なる態様によると、比較回路はアレイチップ上に集積されて、センサ回路出力値をチップから送られることなく期待値と比較可能にする。これにより、画像形成ＩＣをテストするために使用されるシステムに要求された複雑さを低減する利点を有する。
【００２０】
本発明の種々の実施の形態の構造ならびに動作と同様に、本発明の他の態様及び利点は、添付の図面と関連して本発明の以下の説明を概観することにより当業者には明白になるだろう。
【００２１】
【発明の実施の形態】
図１を参照すると、一般的な画像センサアレイ１０のブロック図が示されている。センサアレイ１０は、行１乃至ｎ及び列１乃至ｍに配列された能動画素センサ（ＡＰＳ）回路１１から構成される。ＡＰＳ回路１１の列１乃至ｍはラインＶＲ₁乃至ＶＲ_mを通って電圧サプライ１２から電圧Ｖｄｄが付与される。さらに、ＡＰＳ回路１１の行１乃至ｎはそれぞれ、リセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nを受信し、これら信号は通常は等しい振幅のパルスであるが、ライン１４₁乃至１４_n上の行リセット制御１３から時間的に離間されてセンサ回路１１をリセットする。ＡＰＳ回路１１の水平行１乃至ｎのそれぞれへのアクセスは個々のアクセス信号ＲＡ₁乃至ＲＡ_nを付与することによって提供され、これら信号は通常は等しい振幅のパルスであるが、行ライン１５₁乃至１５_nを介して行アドレスデコーダ１６から時間的に離間されている。ＡＰＳ回路１１の列１乃至ｍはデータラインＤＬ₁乃至ＤＬ_mに接続され、これらデータラインは列検出増幅器１７に結合されて画像信号を増幅する。このように、回路１１の行１乃至ｎは信号ＲＲＥ₁乃至ＲＲＥ_nによって順次リセットされて回路１１への入射光を検出するのに対し、回路１１の行１乃至ｎの入射光のレベルを順次検出することはアクセス信号ＲＡ₁乃至ＲＡ_nによって初期化されてデータラインＤＬ_l乃至ＤＬ_m上で受信される。
【００２２】
一般的な３−トランジスタＡＰＳ回路１１は図２に示されている。回路１１は、リセットトランジスタ２２のソースと、ソースフォロワ増幅器として働くトランジスタ２３のゲートとに結合されるフォトダイオード２１から構成される。リセットトランジスタ２２と増幅トランジスタ２３のドレインは通常、リセット電圧ラインＶＲ_mを介して供給電圧Ｖｄｄに接続されている。増幅トランジスタ２３のソースはアクセストランジスタ２４を介してデータラインＤＬｍに結合されている。起動されると、リセットトランジスタ２２は供給電圧Ｖｄｄからフォトダイオード２１の１つのノード２５上に電荷を配置する。この電荷は、フォトダイオード２１上の入射光の強度に比例する割合でフォトダイオード２１を通ってドレインされる。この強度に比例する信号はアクセストランジスタ２４をイネーブルすることによりデータラインＤＬ_m上の回路１１から読み取ることができる。回路１１をリセットしさらに、回路１１にアクセスするためのタイミングは、リセットトランジスタ２２に付加される信号ＲＲＥ_nによって、さらにトランジスタ２４に付加される信号ＲＡ_nによって制御される。この２つの信号間の時間は画像センサアレイ１０に対する特定のアプリケーションに対し要求されるタイプの読み取りによって決定されることになる。
【００２３】
通常動作（即ち、画像収集）中は、リセットトランジスタ２２のドレインに供給される電圧Ｖｄｄはアレイ１０におけるすべての回路１１（即ち、画素）と共通である。回路の各行１乃至ｎは、行リセットライン１４₁乃至１４_nをそれぞれ介してリセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nを受信する。リセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nは、論理的に高い状態でそれらすべてがほぼ供給電圧Ｖｄｄのレベルにある同一増幅を有する場合に活動状態にある。さらにまた、通常動作中は、この論理ハイに関連付けられる電圧レベルはアレイ全体を通じて共通である。これは、アレイ１０の回路１１におけるすべてのフォトダイオード２１が同じレベルにリセットされること、即ち、同量のリセット電荷が回路１１ごとのフォトダイオード２１のノードに配置されることを意味する。
【００２４】
共通リセット電圧Ｖｄｄは、各回路１１が同強度の光に照射される際と同様にして応答することを保証する。これは、画像収集動作に対しては理想的であるが、アレイが光学的よりも電気的にテストされる場合に要求されるような隣接回路の隔離に役立つものではない。
【００２５】
本発明に従って画像センサアレイ１０をテストするために、異なるリセット電圧がアレイ１０の少なくとも隣接するセンサ回路１１のフォトダイオード２１のノード２５に印加される。リセット電圧が印加された所定期間後に、各ノード２５における電圧を検出してそのレベルを決定する。個々の署名を備えた各センサ回路１１ごとの検出レベルは、回路が故障しているか否かを判断するためにその回路についての予想信号レベルと比較されることもある。さらに、隣接するセンサ回路１１の検出レベルが同一又は非常に類似している場合、それらはともに短絡されているという表示である。
【００２６】
図１を参照して、本発明を実施する１つの方法は、ラインＶＲ₁乃至ＶＲ_mを使用して隣接する列のセンサ回路１１に異なるリセット電圧を付与することである。図２を参照すると、共通電圧Ｖｄｄを有するよりも、隣接する列１乃至ｍにおけるトランジスタ２２のドレインに対する電圧は異なっている。さらに、リセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nは、センサ回路１１の隣接する行１乃至ｎに対する異なる能動電圧レベルにおいて生成されることになる。このように、図２を参照すると、隣接する行１乃至ｎにおけるトランジスタ２２のゲート２６に印加されるリセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nによって、異なる電圧が隣接する行１乃至ｎのセンサ回路のノード２２に印加されることになる。これは、各センサ回路１１がその隣接回路とは異なる電圧レベルにリセットされること、即ち、隣接する列ではラインＶＲ₁乃至ＶＲ_m上のリセット電圧が異なることから相違することになり、隣接する行ではリセットライン１４₁乃至１４_n上のリセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nのために相違するであろうことを保証する。したがって、センサ回路１１から受信された信号の値を期待レベルと比較することにより個々のセンサ回路１１に故障があるか否かが判断されることもある。さらに、列ライン又は行ラインの何れか１つ以上が開回路化されると、センサ回路の群は動作不能のようになり、分析すると故障ラインと判断されることになる。一方、列ラインＶＲ₁乃至ＶＲ_m又はデータラインＤＬ₁乃至ＤＬ_mが短絡されて接地されるか、あるいは相互に短絡されると、１つの行又は隣接行において一連のセンサ回路１１から同様の読み取りが認められることになる。最後に、行ライン１４₁乃至１４_n又はライン１５₁乃至１５_nが短絡されて接地されるか、あるいは相互に短絡されると、隣接行における隣接センサ回路１１から同様の読み取りが認められることになる。このようにしてセンサアレイ全体はアレイ１０を通じていったんサイクリングすることにより故障に対するテストがなされることもある。
【００２７】
異なる電圧がリセット電圧ラインＶＲ₁乃至ＶＲ_m、又は少なくとも隣接ラインに印加されると、隣接列１乃至ｍにおける回路１１の同様なトランジスタ２３もまた、トランジスタ２３を異なるレベルで作動させるドレインに印加される異なる電圧を有するであろう。これは、図３に示されたタイプのセンサ回路１１を配置させることにより回避することもできる。回路３１はトランジスタ２３のドレインがセンサアレイ１０の回路３１のすべてに共通の供給電圧Ｖｄｄラインに接続されている以外は、図２に示された回路１１と同様である。
【００２８】
図４に関して記載されるように、本発明を実施する多数の方法がある。図４は図１のアレイ１０と同様なセンサアレイ４０を示し、共通要素は共通参照番号によって識別される。センサ回路３１は図３に示された型の回路として識別され、個々の供給電圧Ｖｄｄは、明確にするために図４には図示されてないチップ上に集積されるライン３２を介してトランジスタ２３へ印加される。図４はさらに、リセットライン１４₁乃至１４_nにそれぞれリセットイネーブル信号ＲＲＥ₁乃至ＲＲＥ_nを生成するのに適したインバータ４１₁乃至４１_nを含む行リセット制御１３を概略図示する。インバータ４１₁乃至４１_nは、出力信号ＲＲＥ₁乃至ＲＲＥ_nの振幅を決定する電圧供給ライン４２₁乃至４２_nに接続されている。通常、すべてのライン４２₁乃至４２_n及びＶＲ₁乃至ＶＲ_mはダイ上に配列されて、単一のボンドパッドを介して共通サプライＶｄｄに一緒に接続される。
【００２９】
しかしながら、本発明によるアレイ４０では、ライン４２₁乃至４２_n及びＶＲ₁乃至ＶＲ_mはそれぞれ、アレイのテストを実行するために異なる電圧サプライに接続されるように分離したものでもよい。これは、電圧レベルごとの個別の電源ピン、又はセンサアレイ４０チップ上に集積された多数の電圧生成器あるいはディバイダを必要とすることになる。このような実施は結果として重大なダイ領域ペナルティになる。
【００３０】
図４に示された好ましい実施の形態において、２つの電圧レベルＶ₁及びＶ₂はライン４３と４４を介して列リセット電圧ラインＶＲ₁乃至ＶＲ_mに印加され、２つの電圧レベルＶ₃と及びＶ₄はライン４５と４６を介して行４２₁乃至４２_nに印加される。これらの電圧信号は図６に示される。この実施の形態は、ライン４５と４６を接続することによる行４２₁乃至４２_nと同様に、ライン４３と４４を接続することにより同じ２つの電圧レベルＶ₁及びＶ₂を列電圧リセットラインＶＲ₁乃至ＶＲ_mにそれぞれ印加することによってさらに簡略化される。このように、１つのレベルＶ₁は奇数行の４２₁、４２₃、・・・及び奇数列行ＶＲ₁、ＶＲ₃、・・・に付与される一方、第２のレベルＶ₂は偶数行の４２₂、４２₄、・・・及び偶数列ＶＲ₂、ＶＲ₄、・・・に付与されることになる。本発明の範囲内で、他の電圧レベルの組み合わせもまた可能である。
【００３１】
好ましい実施の形態の２つの電圧レベルＶ₁及びＶ₂は、２つのボンドパッドを通して外部ソースによって付与することができ、１つのパッドは正規の供給電圧Ｖｄｄに予め接続されている。いったんテストされて、ダイが欠陥品でないことが結論づけられると、パッドは通常動作に対してともに短絡される可能性がある。ダイがこのように構成される場合、アレイは単一の供給電圧Ｖｄｄのみを受信することになる。
【００３２】
図５に概略図示されたような本発明の別の実施の形態では、電圧レベル生成器５０は、外部電源Ｖｄｄの単一のボンドパッド５１を含むダイ上に集積されることもある。電荷ポンプ等の電圧レベルを上げる（ブーストする）ための回路と、電圧レベルを下げる（ステップダウンする）ための回路は本技術分野では周知とされている。生成器は、センサアレイ４０のテストに必要な任意の数の出力電圧を付与することもある。
【００３３】
上記したように、データラインＤＬ₁乃至ＤＬ_m上で受信された信号を期待値と比較することによって欠陥が識別される。この比較はオフチップ・テストシステムによって実施が可能である。しかしながら、比較回路４７はチップ上に集積されて、データラインＤＬ₁乃至ＤＬ_m上で受信された信号が期待値と一致するか否かを判断するようにしてもよい。これにより、ダイをテストするために使用されるシステムに要求される複雑さの度合いを多いに軽減することになる。チップ電圧生成器と組み合わされる場合、この回路構成は組み込み式自己検査（ＢＩＳＴ）機能の一部として使用されることもある。
【００３４】
本発明の主な利点は、個々のＡＰＳ回路１１、１３がテストされる間にわたっての容易さである。本発明の更なる利点は、アレイ内の隣接する行及び列に対して異なる電圧を配分するのに必要な周辺回路構成の最小化である。しかしながら、本発明のさらに別の利点は個々の基準において行ライン及びデータラインのすべてをテストする能力であり、この結果、故障の判定をより高速に行なうことになり、課題を修正するのに必要な時間を軽減する。これらの利点は、較正された外部光源の費用を低減し、あるいは画像形成プロダクトの一定のクラス又はグレードに対する要件を全体として削除するために、このような光源に対する製造テストの依存性を軽減するとともに達成される。
【００３５】
幾つかの設計上の変種は既述された構造により可能である。本発明を３トランジスタ（３Ｔ）構造と称するＡＰＳ回路１１、３１の１つの構造に関して述べてきたが、この基本的回路構造を変化させて本発明によるテストを実施することも可能である。その他可能なＡＰＳ回路は種々の変種を備えた４Ｔ及び５Ｔの各構造を含むものであるが、それらに限定されない。
【００３６】
本発明による組み込み式自己試験（ＢＩＳＴ）の実施の形態は、製造中のテスト以外のアプリケーションに対して使用する可能性へと導く。遠隔制御される、もしかすると人工衛星あるいはこのような制御を要求する他のどこかにおいて制御されるシステムで使用される画像センサに対して適用することもある。システムが誤動作すると、ＢＩＳＴ機能によりオペレータによるセンサのテストを可能にして、故障が画像センサの部品又はシステムにおける他の部品にあるか否かを判断することになる。
【００３７】
発明を現時点で最も現実的であるととともに好ましい実施の形態であるとして述べてきたが、発明が開示された実施の形態に限定されないことは理解すべきである。当業者は、種々の変形及び同等の構造ならびに機能が請求の範囲に定義されるような本発明の精神ならびに範囲から逸脱することなく実施されることを理解するであろう。従って、請求項に定義されたような発明には、かかる変形及び同等の構造と機能を含むように最も広範囲とされる可能な解釈を与えなければならない。
【図面の簡単な説明】
【図１】一般的な画像センサアレイのブロック図である。
【図２】能動画素センサ（ＡＰＳ）回路の回路図である。
【図３】本発明の１つの実施の形態による能動画素センサ（ＡＰＳ）の回路図である。
【図４】本発明の１つの実施の形態による画像センサアレイのブロック図である。
【図５】本発明で使用される多重レベル電圧ソースの概略図である。
【図６】本発明の好ましい実施の形態で使用されるリセット電圧及びリセット電圧イネーブル信号を示す図である。

Claims

（ａ）隣接した回路が異なる電圧レベルにリセットされるようにセンサ回路のそれぞれの感光デバイスの電圧をリセットするステップと、
（ｂ）感光デバイス上のそれぞれの電圧を検出するステップと、
を含み、前記ステップ（ａ）が、
（ｉ）隣接する列が異なるリセット電圧振幅を受信するものとなるように、列内のセンサ回路に共通リセット電圧を印加し、
（ｉｉ）隣接する行が異なるリセットイネーブル信号振幅を受信するものとなるように、行内のセンサ回路に共通リセットイネーブル信号を印加することを含む、行及び列をなして配列されたセンサ回路を有する画像センサアレイをテストする方法。
前記ステップ（ｂ）は、（ｉ）センサ回路の列を並行して、センサ回路の行を順次に検出することを含む、請求項１に記載の方法。
（ａ）感光デバイスからの検出電圧を期待値と比較して故障センサ回路を決定するステップ、をさらに有する、請求項１に記載の方法。
（ａ）感光デバイスからの検出電圧を期待値と比較してセンサアレイ内の故障部品を決定するステップ、をさらに有する、請求項１に記載の方法。
行及び列をなして配列されるセンサ回路を有する画像センサアレイをテストする方法であって、各センサ回路は感光デバイスと、リセット信号の制御のもとで電圧リセットラインから感光デバイスにリセット電圧を印加するための第１のスイッチと、イネーブル信号の制御のもとで感光デバイス上の電圧を検出してそれをデータラインに印加するための第２のスイッチと、を含むとともに、
（ａ）隣接した回路の感光デバイスが異なる電圧レベルにリセットされるようにセンサ回路のそれぞれにおける感光デバイス上の電圧をリセットするステップと、
（ｂ）それぞれの感光デバイス上の電圧を検出するステップと、
を有し、前記ステップ（ａ）が、
（ｉ）隣接する列が異なるリセット電圧振幅を受信するものとなるように、列内のセンサ回路に共通リセット電圧を印加し、
（ｉｉ）隣接する行が異なるリセットイネーブル信号振幅を受信するものとなるように、行内のセンサ回路に共通リセットイネーブル信号を印加することを含む、画像センサアレイのテスト方法。
前記ステップ（ｂ）は、（ｉ）センサ回路の列を並行してセンサ回路の行を順次に検出することを含む、請求項５に記載の方法。
（ａ）感光デバイスからの検出電圧を期待値と比較して故障センサ回路を決定するステップ、をさらに有する、請求項５に記載の方法。
（ｂ）感光デバイスからの検出電圧を期待値と比較してセンサアレイ内の故障部品を決定するステップ、をさらに有する、請求項５に記載の方法。
（ａ）少なくとも隣接する回路が異なる電圧レベルにリセットされるようにセンサ回路のそれぞれの感光デバイスの電圧をリセットするための手段と、
（ｂ）それぞれの感光デバイス上の電圧を検出するための手段と、
を有しており、前記感光デバイスの電圧をリセットするための手段が、
隣接する列が異なるリセット電圧振幅を受信するものとなるように、列内のセンサ回路に共通リセット電圧を印加する手段と、
隣接する行が異なるリセットイネーブル信号振幅を受信するものとなるように、行内のセンサ回路に共通リセットイネーブル信号を印加する手段と
を有する、行及び列をなして配列されるとともに感光デバイスをそれぞれ有するセンサ回路を有する画像センサアレイをテストするための装置。
（ａ）感光デバイスからの検出電圧を期待値と比較してセンサアレイ内の故障部品を識別するための手段、をさらに有する、請求項９に記載の画像センサアレイテスト装置。
（ｂ）感光デバイスからの検出電圧を期待値と比較して故障センサ回路を決定するための手段、をさらに有する、請求項９に記載の画像センサアレイテスト装置。
（ａ）異なるリセット電圧を隣接列のセンサ回路に付与するための第１のセットの導電ラインと、
（ｂ）異なるリセットイネーブル信号を隣接行のセンサ回路に付与するための第２のセットの導電ラインと、
（ｃ）センサ回路上のリセット電圧を検出するためのセンサ回路の行にアクセス信号を付与するための第３のセットの導電ラインと、
（ｄ）検出されたリセット電圧を受信するためにセンサ回路の列に接続される第４のセットの導電ラインと、
を有する、行及び列をなして配列されたセンサ回路を有する画像センサアレイをテストするための装置。
（ａ）検出されたリセット電圧を期待電圧レベルと比較してセンサアレイ内の故障部品を識別するためのコンパレータ手段、をさらに有する、請求項１２に記載の画像センサアレイテスト装置。
（ａ）電圧リセットイネーブル信号を生成するための、第２のセットの導電ラインのそれぞれに結合された手段と、
（ｂ）異なる電圧を隣接する生成手段に供給するための、電圧リセットイネーブル信号生成手段のそれぞれに結合された第１の電圧供給手段と、
をさらに有する、請求項１２に記載の画像センサアレイテスト装置。
（ａ）第１の電圧レベルＶ₁を第１のセットの導電ラインの交流ラインに供給し、第２の電圧レベルＶ₂を第１のセットの導電ラインの残りのラインに供給するための第２の電圧供給手段、をさらに有するとともに、
（ｂ）前記第１の電圧供給手段は、第３の電圧レベルＶ₃を交流電圧リセット信号生成手段に供給し、第４の電圧レベルＶ₄を残りの電圧リセット信号生成手段に供給するように構成される、請求項１４に記載の画像センサアレイテスト装置。
前記第１の電圧供給手段は、第１の電圧レベルＶ₁を第１のセットの導電ラインの交流ライン及び交流電圧リセット信号生成手段に供給するとともに、第２の電圧供給手段は、第２の電圧レベルＶ₂を第１のセットの導電ラインの残りのライン及び残りの電圧リセット信号生成手段に供給するように構成される、請求項１４に記載の画像センサアレイテスト装置。