JP4974462B2 - メモリセルアレイ、半導体デバイス、および有機半導体デバイスの製造方法 - Google Patents

メモリセルアレイ、半導体デバイス、および有機半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4974462B2
JP4974462B2 JP2004549921A JP2004549921A JP4974462B2 JP 4974462 B2 JP4974462 B2 JP 4974462B2 JP 2004549921 A JP2004549921 A JP 2004549921A JP 2004549921 A JP2004549921 A JP 2004549921A JP 4974462 B2 JP4974462 B2 JP 4974462B2
Authority
JP
Japan
Prior art keywords
layer
diode
organic
memory cell
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004549921A
Other languages
English (en)
Other versions
JP2006505939A (ja
Inventor
エイ． バンブスカーク マイケル
ファン ツー−ニン
エス． ビル コリン
ラン チーダ
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2006505939A publication Critical patent/JP2006505939A/ja
Application granted granted Critical
Publication of JP4974462B2 publication Critical patent/JP4974462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、概して、メモリセルアレイ、半導体デバイス、半導体デバイスの製造方法、および有機半導体デバイスの製造方法に関し、より具体的には、ダイオード特性を利用したメモリセルアレイ、半導体デバイス、半導体デバイスの製造方法、および有機半導体デバイスの製造方法に関する。
半導体は、近代社会のあらゆる面に浸透してきている。それは、インターネットから家庭用トースターの電子タイマーまでの全てを生成するために利用されるビルディングブロックである。概して、今日、使用される全てのデバイスは半導体を用いる“エレクトロニック”として考えられる。多くの場合、これらの存在は意識されないが、これらは、日常の仕事量を削減に寄与し、航空管制システムの安全を増大し、いつ洗濯機に軟化剤を加えるべきかを知らせてくれさえする。近代社会は、生産される製品の殆ど全てにこれらのデバイスに依存するようになっている。また、技術的に依存する社会が益々進歩するにつれ、増大されたデバイス速度、性能及び機能に対する需要が半導体製造業者が先端技術を更に推進することを求めている。
今日製造される半導体の相当な量が、内部コンポーネントあるいはディスプレイの何れかのコンピュータ業界であれ、予定されている。頻繁に、私たちが“コンピュータ関連”として結びつけるデバイスは、日常見出される製品において別々に利用される。ＴＶセット、ハンドヘルドゲーム、及び冷蔵庫でさえも、フラットパネルスクリーンが見られる。コンピュータチップは、トースター、車、及び携帯電話において見出される。これらの一般的なデバイスの全ては、半導体のおかげで可能になっている。更に向上した製品の需要が増えるにつれ、製造業者は、更なる高レベルの品質と同時に比較的安価な半導体デバイスを生産しなければならない。
製造業が集中する益々成長する領域は、これらのコンポーネントになってきており、更に高レベルな利用のためのブロックビルディングを提供可能にする。これらは、メモリ、発光ダイオード（ＬＥＤ：Light Emitting Diode）、及び他の半導体セルのようなコンポーネントを含む。例えば、メモリセルは情報を記録するために使用される。このシンプルなデバイスは、幾つかの世界的な最高速コンピュータ、最も高度化されたエレクトロニックスにおいて見出される。情報を記録し得ることで、社会がデータを繰り返し再利用することを可能にする。エレクトロニック革命の開始期において、数ビットの情報のみが記録され得た。今日、私たちは、ギガバイト及びテラバイトのような新語を作り出し、大部分の人々の想像を超える記録可能な情報量の規模を説明している。このことが更に大規模で、比較的高速の情報ストレージ及び検索に向けて、半導体が絶え間なく需要についていくために改善されなければならないという要請がある。ＬＥＤは、メモリ半導体が私たちの社会に普及したのと同様に普及してきている。それらは、ディスプレイ、看板、及び信号デバイスにおいて利用されている。テクノロジーに対する我々の増え続ける要求のペースに追いつくためにも、それらが絶え間なく改良、改善、及び推進されなければならない。
ＥＥＰＲＯＭｓのような半導体は、従来では製造プロセス中、無機材料をベースとしていたが、有機材料が半導体製造設備において普及し始めるようになった。有機物は比較的効果的で、向上した半導体デバイスを生産する性能を与える。有機半導体材料（ＯＳＭ：Organic Semiconductor Material）デバイスは、現在の設備生産性能を伸ばすための手段として生成されている。デバイスは、サイズが縮小されるにつれ、それらの分子限界に近づいてきていると考えられてきたが、ＯＳＭの利用によって、新たな生命を見出している。この新しくなった製造効果によって、更に優れたＯＳＭテクノロジーを進歩させることに重要性が置かれるようなっている。
半導体デバイスにおけるこの傾向は、従来の無機性の同様物全体にわたる半導体製造における新水準になるようにＯＳＭメモリ及び有機ＬＥＤｓ（ＯＬＥＤ：Organic LEDs）のような有機エンティティを推進させている。有機材料を利用することが比較的小さく、高速の半導体デバイスを可能とする。より優れた方法に対する需要も又、品質及び生産高を保持するために生じている。ＯＳＭデバイスは、半導体製品の次世代が更に推進し、同時に製造プロセスを簡素化することを可能にしている。ＯＳＭデバイスが推進されるにつれ、半導体が新たなＯＳＭデバイスのコントロールするために利用されなければならない。トランジスタが通常、このコントロールを与えるために利用される。トランジスタは、発明されたとき革命的な突破口であったにもかかわらず、比較的シンプルなテクノロジーがより優れた解決策となる場合においては、必ずしも理想的な解決策とはならない。この分野における更なる進歩がなされるにつれ、半導体の進化においておそらく大きなブレークスルーとなるであろう。
概して、半導体のコントロールは、電力の使用を通じて実現される。所定の状態にするために電圧がデバイス中に印加され、従ってデバイスを“コントロールする”。電圧に影響されているデバイスに依存して、この状態によって表される値を記録し得るか、あるいはデバイスがターンオンあるいはオフにされ得る。デバイスがメモリセルであれば、電圧レベル及び極性に基づくリード、ライトあるいは消去するためにプログラムされ得る。デバイスがＬＥＤであれば、電圧の使用がエミッタをターンオンあるいはオフにし、輝度を軽減あるいは増大し得る。従って、これらのデバイス形式の適切なオペレーションに関してデバイス中に電圧の印加及びレベルをコントロールするための手段があることは避けることができない。現在の製造技術は、この目的のためにトランジスタのような追加の外部の半導体デバイスを利用する。これらのトランジスタは、生産するための多数製造ステップを要請する、かなり複雑なデバイスである。
以下は、本発明若干の態様の基礎を理解を与えるための概要である。この概要は、本発明のキー／重要なエレメントを確認することあるいは本発明の趣旨の輪郭を描くことを意図するものではない。この唯一の目的は、後に詳細なる説明の序文として本発明の幾つかの概念を簡素化された形式で表すことである。
本発明は概して、半導体デバイスに関し、具体的には、ダイオード特性を有する半導体デバイスに関する。ダイオード特性を有する半導体デバイスを構築することによって、例えばトランジスタを介したような外部電圧コントロールするエンティティを要請することなしにデバイスがマニピュレートされ得る。これによって、そのようなデバイスの生産を簡略化し、関連する生産コストを削減する。
本発明は、半導体アレイにおける個々のデバイスにおける状態変化における効率化を促進することによって半導体デバイスを促進する。状態変化電圧が、半導体デバイスアレイにおけるシングルデバイスにトランジスタ形式の電圧コンロトールを行うことなく印加され得る。求められるデバイスのみに特定的な状態変化に必要な電圧レベルが生じることを可能にすることによって本発明のダイオード効果が、前述のアクティビティを容易にする。この方法で、デバイスアレイは、トランジスタテクノロジーを利用することなく多様なデータあるいは状態でプログラムし得る。本発明は、又、これらのデバイス形式を生成するために極めて有効的な方法を可能にし、コスト高の外部電圧コントロールする半導体デバイスを製造する必要を排除する。
上述した、関連する完成を実現するために、本発明は以下に完全に記載され、請求項に特定的に指示されたフィーチャを含む。以下の記載と添付された図面は、本発明のある種図示された態様及び実装を詳細に表す。これらは図示目的であるが、本発明の原則に利用され得る様々な方法の幾つかである。本発明の他の対象物、利便性、及び新規的なフィーチャが以下に記載される本発明の詳細なる説明と図面を参照しながら、明瞭となるであろう。
本発明は、図面を参照しながら記載され、同符号は本文において同エレメントを表すために利用される。以下の記載において、説明目的のために多数の特定的な詳細が本発明の完全な理解を与えるために記載される。他の例において、周知の構造及びデバイスは、ブロック図形式で示されるが、本発明を説明することを容易にするためである。
本文に使用されているように、用語“コンピュータコンポーネント”は、ハードウェア、あるいはハードウェアとソフトウェアの組み合わせ、ソフトウェア、あるいは実行中のソフトウェアの何れかのコンピュータ関連のエンティティ、つまりコンピュータ関連のものを称することが意図されている。例えば、コンピュータコンポーネントは、制限されないが、プロセッサ上で駆動しているプロセス、プロセッサ、オブジェクト、実行形式、実行のスレッド、プログラム、及び／コンピュータである。例として、サーバ上で駆動しているアプリケーションとサーバの双方は、コンピュータコンポーネントであり得る。１又はそれ以上のコンピュータコンポーネントがプロセス内に及び／又は実行スレッド内に常駐し得るし、１コンポーネントが１コンピュータ上にローカル化され得るし、２又はそれ以上のコンピュータ間に配信され得る。
本発明は、半導体デバイスを与え、ダイオード層を通じて半導体セルのコントロールを可能にする。これはデバイスを、半導体セルに結合されるダイオード層でデバイスで製造することによって実現される。このダイオード層は、電気的には、電圧が半導体デバイスに印加されるときにセルを通じて流れる電流量をコントロールするためのダイオードとして機能する。この層は、ツェナー型ダイオードに類似する特性を有し得る。ツェナー型ダイオードにおいて、降伏電圧レベルはダイオード構成によって固有に予め決められ得る。この降伏電圧値は、特定的なオペレーション機能が結果として有機性デバイスをもたらすことを可能するために選択される。この機能は、メモリセルのような半導体セルをリード、ライト、あるいは消去することを含み得る。本発明は、又、電気的に消去可能なプログラム可能なリードオンリーメモリ（ＥＲＰＲＯＭｓ：Electrically Erasable PROGrammable READ-only Memory）セル及びアレイに利用され得る。更に、その機能性は、ＯＬＥＤをターンオンあるいはオフすること、あるいは排出レベルをコントロールすることを含み得る。結合されたダイオード層を利用することによって、本発明は半導体セルをコントロールするためにトランジスタを利用する必要がなくなる。ダイオードな層を生成することが比較的複雑ではないので、本発明は生産コストを削減し、プロセスの速度を増やし、及び製品の品質を高める。
図１に本発明の一態様に従ったダイオード半導体デバイスアレイ１００の図が示される。アレイ１００は、ダイオード的半導体デバイス１１０，１１２で構成され、電気的に上部配線１０２，１０４と低部配線１０６，１０８間を接続する。ダイオード半導体デバイス１１０，１１２は、（ツェナーダイオード記号で表される）ダイオード層１１４と（抵抗ロード記号で表される）半導体セル１１６を含む。本発明の一例において、ダイオード半導体デバイス１１０，１１２は、（ＥＥＰＲＯＭ等を含む有機及び／又は無機）メモリデバイスである。しかし、それらは、ＯＬＥＤと他の有機及び無機デバイスを含む。アレイがメモリデバイスであるとき、上部配線１０２，１０４はビット線であり得るし、低部配線１０６，１０８は、ワード線であり得る。ダイオード半導体デバイス１１０，１１２は、その後ダイオード層１１４とメモリセルである半導体セル１１６で構成される。ダイオード層１１４は、ツェナー型ダイオード、ショットキー型ダイオード、及び／又は通常のｐｎ型ダイオード等を有し得る。
ダイオード半導体デバイス１１２（破線の輪郭で示される）が、適切にプログラム（消去、リードあるいはライト）されなければならないとき、適切な上部配線（ビット線）１０４及び低部配線（ワード線）１０８が、適切な電圧レベルに上げられるか、あるいは低くされる。ダイオード層１１４の特性は、適切な半導体デバイス１１２のみがプログラムされる（状態変化される）ことを可能にする。ダイオード層は、抵抗ロードエレメントとして動作することによってメモリセルのプログラミング（ライティング）も容易にする。求められる状態を得るために要請されるこの適切な電圧は、より詳細に本文に論じられる。
図２に、本発明に従ったダイオード半導体デバイスアレイのもう１つの図が示される。（平面図によって指示される）このアレイ２００は、図１のアレイが比較的大きな構造の一部であることを示す。このアレイ２００は、複数のビット線２０２，２０８、ワード線２０４，２１０及びダイオード半導体メモリデバイス２０６を含む。図１に示される比較的小さなアレイ２１２は、このアレイ２００の中心に破線ボックスとして囲まれて示される。本発明のこの例において、半導体メモリデバイス２１４は、プログラムされるために選択されている。適切なビット線２０８及びワード線２１０は、半導体メモリデバイス２１４を交差し、求められた機能（例、リード、ライト、消去）に必要な適切な電圧レベルまで電気加圧される。妥当なビット線２０８とワード線２１０に沿った全てのデバイスは、電圧レベルの変化によって影響される。しかし、適切なビット線２０８とワード線２１０のインターセクションにおけるデバイス２１４のみが、適切な状態に実際に変化する。デバイス２１４の状態を変化させるのは、２つの電圧レベル変化の組み合わせである。ビット線電圧レベルのみ、ワード線レベルのみではこれらの線に接続される他のデバイスをプログラムするために十分ではない。双方の線に接続されたデバイス２１４のみが、本発明のダイオード特性によって設定された閾値電圧レベルを超えるだろう。加えて、残りのビット線とワード線は、残余のメモリセルがプロセス中に干渉されないように設定される。
図３に移ると、本発明の一態様に従ったダイオード的半導体デバイスアレイ３００のもう１つの図が示される。図１に関連して上述したように同様のアレイ３００が示され、又、ビット線３０２，３０４とワード線３０６，３０８に関する電圧ソース３１８を含む。本発明のこの例において、求められたメモリセル３１２がプログラムされている。これは、求められるビット線３０４及びワード線３０８に接続される。アレイ３００における他のセル３１０，３１４，３１６の何れも、これらの線の双方に接続されない。しかし、同じ所望のワード線３０８に接続された他のワードラインセル３１４が存在し、また、同じ所望のビット線３０４に接続された他のビットセル３１６も存在する。所望のビットライン３０４あるいは所望のワードライン３０８のいずれにも接続されていないセル３１０は、所望のセル３１２のプログラミングの影響を受けることはない。
本発明がメモリセルのプログラミングを如何にして容易にするかをより説明するために、一般的なワーキング電圧がアレイ３００における効果を示すために利用される。アレイ３００内におけるセルがツェナー型特性（本文により詳細に論じられる）で製造されたと仮定し、降伏電圧おおよそ４Ｖであると仮定した場合、以下の関係（理論的に完全なダイオードであり、電位降下がない）が真となる。
求められたセル３１２をライトするために、以下の電圧が適切な電圧ソースから印加される。ＶＷ１＝ＶＷ３＝１．０Ｖ、ＶＷ２＝０．０Ｖ、ＶＢ２＝１．０Ｖ、ＶＢ１＝ＶＢ３＝０．０Ｖである。これらの電圧レベルは、求められるセル３１２に１．０Ｖレベルの電位差を生成し、プログラム（ライト）されることを生じさせる。ビット線セル３１６とワード線セル３１４は、強制的に０．０Ｖとされる。アレイ３００における残りのセル３１０に−１．０Ｖという電圧降下を有する。
求められたセル３１２を消去するために、以下の電圧が適切な電圧ソースから印加される。ＶＷ１＝ＶＷ３＝２．０Ｖ、ＶＷ２＝４．０Ｖ、ＶＢ２＝０．０Ｖ、ＶＢ１＝ＶＢ３＝２．０Ｖである。これらの電圧レベルは、−４．０Ｖを求められたセル３１２中に生成し、消去をひき起こす。ビット線セル３１６とワード線セル３１４は、強制的に−２．０Ｖとされる。アレイ３００における残りのセル３１０に０．０Ｖの電圧降下が生じる。
求められたセル３１２をリードするために、以下の電圧が適切な電圧ソースから印加される。ＶＷ１＝ＶＷ３＝０．５Ｖ、ＶＷ２＝＋ＶSENボルト(ＶSENは、センス電圧であり、理想的にはゼロＶに等しい。しかし、実際の条件下では、この値は、通常、精密にゼロではないが、おおよそゼロである）。ＶＢ２＝０．５Ｖ、ＶＢ１＝ＶＢ３＝０．０Ｖである。これらの電圧レベルは、求められるセル３１２中に−０．５Ｖを生成し、リードを生じさせる。ビット線セル３１６は、０．０Ｖに強制され、ワード線は−ＶSENＶに強制される。アレイ３００における残りのセル３１０に−０．５Ｖの電圧降下を有する。
この配置形式を利用するために要請される基礎となる関係は、以下のとおりである。
｜ＶERASE|＞｜ＶPROG｜＞｜ＶREAD｜（Ａ）
｜Ｖ REVERSE BREAKDOWN｜＞｜ＶFOWARDTURN ON｜ （Ｂ）
ただし、ＶERASE は、メモリセルを消去するために求められる電圧レベルであり、ＶPROGは、メモリセルをプログラム（ライト）するために求められる電圧レベルであり、及びＶREADは、リードするために求められる電圧レベルである。ＶREVERSE BREAKDOWNは、順方向に電流が流れることを可能にするためにダイオードをオンにするために要請される順方向電圧レベルである。これらの関係は、これらの電圧レベルの絶対値に基づく。
上記の値は、関係を示すことを意味し、本発明に関してのみ適切な値あるいはレベルであるとは考えられていない。上述した例は、本発明のダイオード層にわたって実際の電圧降下を排除する。ツェナー型ダイオードの一般的な値は、ＶFOWARDTURN ONに関しておおよそ０．６Ｖであり得る。これは、求められるメモリセルがプログラム（ライト）されるために１．０Ｖ必要であれば、印加される電圧は、１．６Ｖまで増やされなければならない。このことは、ダイオード層のおおよそ０．６Ｖの電圧降下を可能にし、更に求められるメモリセルに１．０Ｖを供給する。リード及び消去機能ための電圧における適切なもまた要求され得る。
図４には、本発明の一態様に従った逆方向ダイオード半導体デバイスの図が示される。このアレイ４００において、ツェナー型ダイオード層特性が逆方向になる。本発明がメモリセルのこの形式のプログラミングを如何に容易にするかを説明するために、一般的なワーキング電圧がアレイ４００における効果を示すために利用される。当業者であれば、本発明の趣旨を変更することなく他の値が利用可能であることが理解されよう。アレイ４００におけるセルがツェナー型特性で製造され、おおよそ降伏電圧が−４．０Ｖであると仮定した場合、以下の関係が（電圧降下のない理論的に完全なダイオードで）真正であることを支持する。
求められたセル４１２をライトするために、以下の電圧が適切な電圧ソースから印加される。ＶＷ１＝ＶＷ３＝２．０Ｖ、ＶＷ２＝０．０Ｖ、ＶＢ２＝４．０Ｖ、ＶＢ１＝ＶＢ３＝２．０Ｖである。これらの電圧レベルは、求められるセル４１２中に−４．０Ｖを生成し、プログラム（ライト）されることを生じさせる。ビット線セル４１６とワード線セル４１４は−０．２Ｖに強制される。アレイ４００における残りのセル４１０に０．０Ｖの電圧降下を有する。
求められたセル４１２を消去するために、以下の電圧が適切な電圧ソースから印加される。ＶＷ１＝ＶＷ３＝０．０Ｖ、ＶＷ２＝１．０Ｖ、ＶＢ２＝０．０Ｖ、ＶＢ１＝ＶＢ３＝１．０Ｖである。これらの電圧レベルは、求められるセル４１２中に１．０Ｖを生成し、消去されることを生じさせる。ビット線セル４１６とワード線セル４１４は０．０Ｖに強制される。アレイ４００における残りのセル４１０に−１．０Ｖの電圧降下を有する。
この形式の配置を利用するために利用される基礎的な関係は、以下のとおりである。
｜Ｖprog|＞｜ＶERASE｜＞｜ＶREAD｜ （Ｃ）
ただし、Ｖprogは、メモリセルをプログラム（ライト）するために要求される電圧レベルであり、ＶERASEは、メモリセルを消去するために要求される電圧レベルであり、ＶREADは、メモリセルをリードするために要求される電圧レベルである。この関係は、これらの電圧レベルの絶対値に基づく。
上述した値は、この関係を示すことを意味しており、本発明に関して適切な唯一の値あるいはレベルを表すものではない。上述した例は、又、本発明のダイオード層中に実際の降伏電圧を排除する。ツェナー型ダイオードに関する一般的な値は、ＶFOWARDTURN ONに関しておおよそ０．６Ｖであり得る。リード及び消去機能電圧における適切な調整も要求され得る。
図５に進むと、本発明の一態様に従ってダイオード半導体デバイス５００の図が示される。ダイオード半導体デバイス５００は、少なくとも１半導体セル５０２に結合されるダイオード層５１０を含む。このダイオード層５１０は、第１層５０４，第２層５０６を含む。ダイオード接合５０８が、第１層５０４及び第２層５０６間に生成されるが、これは、これらの２層の材料間の仕事関数における差、及び２層間の電荷交換に起因する。
第１層５０４及び第２層５０６は、ダイオード接合５０８を保持する全ての方法で半導体セル５０２にデポジットされ得る。この方法は、気圧化学気相成長（ＡＰＣＶＤ：Atmospheric Pressure Chemical Vapor Deposition）、低気圧化学気相成長（（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）、プラズマ化学気相成長（Plasma-enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）、光化学（紫外線）ＣＶＤ（ＬＰＣＶＤ）、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy）、及び金属有機ＣＶＤ（ＭＯＣＶＤ：Metalorganic）のような化学気相成長法である。分子線エピタキシーのような追加のＣＶＤでない方法も許容され得る。
第１層５０４は、本発明のある種の態様に関して求められるダイオード接合５０８を生成する材料で構成される。第１層５０４は、第２層５０６と連動して動作し、従って、この構成は、第２層５０６構成と適切にペアでなければならない。第１層５０４は、薄膜あるいは多重の薄膜層であり得る。この構成は、ポリシリコン、有機及び無機導電体、結晶状態半導体、及びアモルファス状態半導体材料等であり得る。
第２層５０６は、第１層５０４で求められるダイオード接合５０８を形成するために必要な材料で構成される。求められるダイオード接合は、シリコンベースｐｎ接合、有機半導体ベース接合、金属ベース有機半導体接合、及びシリコンｐ型るいはｎ型ベース有機半導体接合等であり得る。当業者であれば、層５０６の構成が、第１層５０４で接合を形成するとき、求められるダイオード特性を満たす全ての適切な材料の数であり得る。
適切な仕事関数の差及び／又は電荷特性で材料を選択することは、２つの層５０４，５０６によって生成されるダイオード効果を変化し得る。仕事関数は固体原子におけるフェルミ準位から真空レベル（この原子外）まで電子を移動するために必要とされるエネルギーである。仕事関数の差は、異なる仕事関数、定義オーム性、整流接触を有する２つの材料間の接触部の特性である。
本発明の一態様において、第２層５０６は、導電材料で構成されており、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウム−スズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム−銀合金、及び種々の他の合金である。第２層５０６の膜厚は、実装及び構築中の半導体に依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上、約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上、約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上、及び約１Φｍあるいはそれ以下である。
ダイオード層５１０は、ダイオード半導体デバイス５００中に電圧が印加されるとき半導体セル５０２を流れる電流量をコントロールする。ダイオード層５０８のダイオード特性は、半導体セル５０２にある種の電流量を生成するために電圧がどのくらい求められるかを判断する。当業者であれば、多くの異なるダイオード特性を与えるダイオードの（ショットキーダイオード等を含む）異なる形式に大幅な範囲があること、ほぼ無限の性能が求められる効果を微調整可能であることを理解し得る。
ダイオードが如何にしてオペレートするかという基礎を理解することは、本発明を完全に理解するために有用である。ダイオードは、接合によって必須的に分けられる２領域デバイスである。電流を通すか、妨げるかの何れかを可能にする。電流が通過し得るときは、電圧レベルと極性によって判断され、バイアスすると称される。概して、印加された電圧の極性が、接合におけるダイオード領域の極性と一致するとき、ダイオードは、順方向にバイアスされたと考えられ、電流が流れることを可能にする。極性が逆であるとき、ダイオードは逆方向にバイアスされたと考えられ、電流の流れを妨げる。逆バイアスダイオードにおける電流は、接合を降伏まで強制するレベルまで印加された電圧を上げることによって実現され得る。概して、通常のダイオードにおいてこの状態を満たすことは、増大した電流によって引き起こされた加熱の発生に起因してダメージを受ける。しかし、ツェナー型ダイオードに関して降伏はダメージ状態ではないし、印加された電圧レベルが降伏を引き起こすために求められるレベルより下に減少されるとき、電流は再度、ストップする。
概して、電流と電圧の関係は、理想的なダイオード方程式を利用して表され得る。
ＩＤ＝ＩＳ｛exp(qVD／nkT)−１｝
ただし、ＩＤは、ダイオードを流れる電流であり、ＶＤは、ダイオード中の電圧である。加えて、ＩＳは、逆方向飽和電流（逆バイアスされたときダイオードを通じて流れる電流。ＶＤはネガ型である）であり、ｑは、電子電荷（１．６０２×１０−１９Ｃ）であり、ｋは、ボルツマン定数（１．３８×１０−２３Ｊ／ＯＫ）であり、ケルビンにおけるＴ＝接合温度、及びｎは、放射係数である。
ツェナーダイオードは、電圧が、ある（ネガティブ）値に達したとき逆方向に電流を流すように設計され、ツェナー電圧（ＶＺ）と呼ばれる。ダイオード電圧ＶＤ＞−ＶＺに関して、ツェナーダイオードは、通常のダイオードのように動作する。しかし、ＶＤ＝−ＶＺであるとき、ダイオードは電流が降伏状態で流れることを可能にし、電圧ＶＤが−ＶＺ値とほぼ一定した値を保持する。
逆バイアスされたダイオードは理想的に非導電性であるが、電圧が少数キャリアの存在に起因して印加されるとき、小電流が半導体接合を流れる。全逆電流は以下により近似されうる。
Ｊs＝ｑ（ＤＰ／τＰ）0.5（ｎｉ２／ＮＤ）＋（ｑｎiＷ／τｎ）
ただし、ＤＰは、正孔拡散係数であり、τＰとτｎは、空乏領域における正孔と電子の効果的な寿命係数である。逆方向電流は、中性領域における拡散コンポーネントと空乏領域における発生電流の和である。拡散電流は材料中の電荷の集中における変化に起因する。２番目のタームは、エネルギー帯ギャップ内に存在する深いレベルの電荷の放出から派生したものである。加えて、Ｗは、空乏領域の幅であり、ｎｉは、固有密度であり、ＮＰは、ドナー密度である。
ダイオード接合を形成するために使用される２つの材料の仕事関数は、接合において形成されるポテンシャル障壁を判断する。この仕事関数は、真空レベルとフェルミレベルＥＦ間のエネルギー差として定義される。一例として、金属層とｎ型半導体層が本発明のダイオード層を形成するために利用されると仮定する。従って、金属層の仕事関数は、ｑφｍによって表され、半導体層はｑ（χ＋Ｖｎ）によって表され、半導体の電子親和力χは、導電帯の底部Ｅｃと真空レベル間のエネルギー差である。加えて、ｑＶｎは、Ｅｃとフェルミレベル間における差である。
金属及び半導体層が接着しているとき、電荷は半導体から金属に流れる。半導体は、ｎ型であるので、仕事関数が金属仕事関数より比較的小さくなっている。この２層間の距離が減少するにつれ、金属表面にｎ型電荷の増大が形成される。半導体内には、これと等しい、逆の電荷が存在する。これらの層間の距離が原子間距離と比較されるとき、ギャップが電子に対して透明になる。障壁の高さの限界値ｑφＢｎは、以下の数式によって得られる。
ｑφＢｎ＝ｑ（φｍ−χ）
障壁の高さは、その後半導体の金属仕事関数と電子親和度の間の差となる。
上述した数式は、ダイオード層の種々の属性を判断するために利用される数式の基礎的な理解を与えることを意味している。これらは、本発明の一態様に必要な特性を判断するために利用され得る方程式のみを意味しているのではない。当業者であれば、本文に表される単純な特性を理解し得るし、比較的複雑な数式がより高レベルのダイオード的特性を判断するために利用され得ることを認識し得るであろう。ｐｎ型ダイオード層の電荷キャリア及びポテンシャル障壁が以下に論じられている。この接合形式は、ダイオードに見出されるし、本発明の単なる手段としてのみではなく、ダイオードが如何に動作するかの例として本文に論じられる。
図６に電圧バイアス６００が印加されずに表される、本発明の一態様に従ったダイオード特性を表す図が示される。ｐ型材料６０２とｎ型材料６０６がダイオード接合６０８を形成するために接合される。ｐ型材料６０２は、大部分ポジティブキャリア６１０を含み、一方、ｎ型材料は、大部分ネガ型キャリア６１２を含む。２つの層が接合されるとき、ネガティブキャリアとポジティブキャリアは、接合再結合として知られる拡散プロセスにおいて正孔と電子を交換する。この再結合は、接合領域において自由電子及び正孔の数を軽減し、空乏領域６０４を生成する。空乏領域６０４における接合６０８のｐ側６０２にネガティブ電荷されたイオン層が存在する。空乏領域６０４におけるｎ側６０６にポジティブ電荷されたイオン層が存在する。これが空乏領域６０４中に静電界を生成する。電子と正孔の拡散は静電界６１４にうち勝つために要求されるエネルギー量に従って、平衡が満たされるまで継続する。平衡を超えて接合６０８中に移動するキャリアは、静電界６１４によって表される障壁にうち勝つため十分なポテンシャルを有さなければならない。
図７は、本発明の一態様に従って印加された順方向バイアス７００で表されたダイオード特性を示す。順方向バイアスダイオード接合７０８に対して外部電圧が空乏領域７０４における静電界７１６とは逆の極性で印加される。これが、空乏領域７０４を削減することを生じさせ、ダイオード接合７０８が電流の流れに対して最小抵抗を表すことを可能にする。この極性における外部電圧７１０を印加することが、ｐ型材料７０２におけるポジティブキャリア７１２がｐ型材料７０２に接続される外部電圧７１０のポジティブ電位によってはねつけられることを強制する。はねつけられたキャリアのいくつかは空乏領域７０４におけるネガティブイオンと結合する。同様に、ｎ型材料７０６に接続される外部電圧７１０のネガティブ電位はネガティブキャリア７１４をダイオード接合７０８に向けて駆動する。これらの幾つかのキャリアは、空乏領域７０４におけるポジティブイオンと結合する。これが、空乏領域７０４の幅を削減することを補助し、空乏領域７０４に生成された静電界７１６を削減する。
順方向バイアスされたｐｎ接合における電流の流れは、大部分キャリア７１２，７１４によるものである。外部電圧７１０を増やすことで、ダイオード接合７０８に到達する大部分のキャリア７１２，７１４の数を増やし、電流の流れを向上させる。結局、外部電圧７１０は、ダイオード接合７０８が電流に極めて僅かな抵抗しか与えない点まで増やされ得るし、電流がデバイスに対して加熱ダメージを引き起こし得る。
図８に本発明に従って印加された逆方向電圧バイアス８００で表されるダイオード特性を表す図が示される。逆方向バイアスダイオード接合８０８に外部電圧８１０が空乏領域８０４によって生成される静電界８１６を向上する極性で印加される。これが、空乏領域８０４が拡がることを生じさせ、ダイオード接合８０８が電流に対して最大抵抗を表すことを可能にする。この極性における外部電圧８１０を印加することが、ポジティブキャリア８１２がｐ型材料８０２に接続される外部電圧８１０のポジティブ電位によってｐ型材料８０２に引きつけられることを可能にする。同様に、ｎ型材料８０６に接続される外部電圧８１０のポジティブ電位が、ダイオード接合８０８から離してネガティブキャリアをひきつける。これが空乏領域８０４の幅を拡大することを補助し、静電界８１６を増大する。より多くのネガティブイオンは、ｐ側８０２にあり、より多くのポジティブイオンは、ｎ側８０６にある。イオンの増えた数は、多数キャリア８１２，８１４によって電流がダイオード接合８０８を横切って流れることを阻止する。しかし、電流は、なおダイオード接合８０８を横切って流れる小数キャリアに起因して、完全にゼロ状態でのはない。概して、この電流は多数キャリアの電流と比べてごくわずかなものである。
逆方向バイアスされたｐｎ接合は小数キャリアである。幾つかのダイオード形式、即ち、ツェナーダイオードにおいて、逆方向バイアス電圧８１０は、所定のレベルまで引き上げられ得るし、ダイオード接合８０８の降伏を生成する。この電圧レベルで電流はデバイスを流れる。電圧レベルが降伏電圧レベルよりも小さくなると、ダイオード接合８０８が電流を再度、阻止する。
上述した基礎的なものは、通常のダイオードの大部分の形式の範囲に及ぶものである。しかし、わずかな改変を伴ってオペレートする特定的なダイオードがある。これらの改変は、通常、ダイオードにおいて利用される材料における異なるドーパント量によって実現される。これらの全てのダイオード形式も又、本発明に利用され得ることが理解されよう。
図９を参照すると、本発明の一態様に従ったダイオード層９００の三次元の図が示される。ダイオード層９００は、第１層９０２と第２層９０４を含む。第１層９０２は、半導体セル（図示されない、図５参照）に結合される。第２層９０４は、第１層９０２に結合される。層９０２，９０４は、２つの層９０２，９０４間のダイオード接合９０６を生成する全ての材料で構成され得る。この効果は、２つの層９０２，９０４間の仕事関数における差及び／又は２つの層９０２，９０４間の電荷交換によって起こり得る。第１層９０２は、薄膜あるいは多膜層であり得る。ポリシリコン、有機／無機性導電体、結晶状態の半導体、及びアモルファス状態の半導体のような材料で構成され得る。
第１及び第２層９０２，９０４に関する材料の選択は、半導体デバイスの求められる結果の要求に依存する。ダイオード層９００は、外部の電圧が印加されたとき半導体を通過する電流をコントロールする。従って、第１層９０２及び第２層９０４が適切なダイオード特性を含み、必要に応じて半導体デバイスの電流をコントロールする性能を与えることが妥当である。バイアス電圧のレベルに沿った各材料における電荷密度が、半導体セル中の電流を変更し得る。当業者にとって、ダイオード接合がｐｎ型接合のみであることが要求されないことが理解されよう。電流をコントロールするために求められる特性が生成される限り、第１層９０２及び第２層９０４に関して選択される材料が、ダイオード層９００において利用され得る。
図１０に進むと、本発明の一態様に従ったダイオードＯＳＭデバイス１０００の図が示される。このダイオードＯＳＭデバイス１０００は、有機半導体セル１０１８とダイオード層１０１４で構成される。有機半導体セル１０１８は、第１電極１００２、有機半導体層１０１６、及び第２電極１００８で構成される。ダイオード層１０１４は、薄膜層１０１０と第３電極１０１２を含む。
第１電極１００２、第２電極１００８、及び第３電極１０１２は、導電材料で構成され、例えば、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第１、第２層、及び第３電極の膜厚１００２，１００８，１０１２は、実装及び構築される半導体に依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上、約１０φｍあるいはそれ以下、約０．０５φｍあるいはそれ以上、約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上、及び約１Φｍあるいはそれ以下である。第１、第２層、及び第３電極の膜厚１００２，１００８，１０１２の各々に利用される導電材料は、異なってよい。
有機性半導体層１０１６は、多くの異なる半導体デバイスを製造するために求められる材料の構成されたものであり得る。これらは、（本文に論じられる）有機性メモリデバイスと有機ＬＥＤデバイス等を含む。本発明は、更に、他のデバイスとまだ開発されていない将来のデバイスにおいて、更に利用され得る。
ダイオード層１０１４は、（ＯＳＭデバイスがセルフレギュレートすることを可能にする）外部電圧がＯＳＭデバイス１０００にわたって印加されるとき、有機半導体層１０１６に関する電流レギュレーションを与える。この点で、薄膜層１０１０と第３電極１０１２に関して選択される材料が、これがメモリセルにおいて情報を記録しなければならないか、あるいはＬＥＤにおいて光線を放出しなければならないか等の、半導体セル１０１８に求められる機能を容易にするように選択されなければならない。
図１１に本発明の一態様に従ったもう１つのダイオードＯＳＭデバイス１１００が示される。このＯＳＭデバイス１１００は、有機メモリセル１１１８に結合されるダイオード層１１１４を含む。有機メモリセル１１１８は、第１電極１１０２，選択的な導電有機層１１１６、及び第２電極１１０８を含む。選択的な導電有機層１１１６は、受動層１１０４、有機導電層１１０６を含む。ダイオード層１１１４は、第２電極に結合される薄膜層１１１０とこの薄膜層１１１０に結合される第３電極１１１２を含む。
第１電極１１０２は、導電材料で構成され、例えば、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第１、第２層、及び第３電極の膜厚１００２，１００８，１０１２は、実装及び構築されている半導体に依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上、約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上、約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上、及び約１Φｍあるいはそれ以下である。
受動層１１０４は、少なくとも電荷キャリア補助材料を含み、選択的導電層１１１６のコントロール可能な導電特性に寄与する。電荷キャリア補助材料は、電荷（正孔及び／又は電子）を提供及び受取る性能を有する。概して、電荷キャリア補助材料は、少なくとも２つの比較的安定した酸化削減状態を有する。２つの比較的安定した状態は、電荷キャリア補助材料が電荷を提供及びアクセプトし、電気的に有機導電材料１１０６と相互作用、あるいは相互作用することを可能にする。利用されるこの特定的な電荷キャリア補助材料は、２つの比較的安定した状態が有機導電層１１０６の共役有機分子の２つの比較的安定した状態と一致するように選択される。
受動層１１０４は、幾つかの例において、有機導電層１１０６を形成するとき触媒として動作し得る。この構築において、共役有機分子のバックボーンは、最初に隣接する受動層１１０４を形成し得るし、そして成長、アセンブルし、実質的に受動層表面に垂直であり得る。結果として、共役有機分子のバックボーンは、２つの電極１１０２，１１０８が横切る方向に自己整合する。
受動層１１０４を構成する電荷キャリア補助材料の例は、以下の１又はそれ以上を含む。即ち、砒化ニッケル（ＮｉＡｓ）、砒化コバルト（ＣｏＡｓ２）、硫化銅（Ｃｕ２Ｓ、ＣｕＳ）、酸化銅（ＣｕＯ，Ｃｕ２Ｏ）、酸化マンガン（ＭｎＯ２）、二酸化チタン（ＴｉＯ２）、酸化インジウム（Ｉ３Ｏ４）、硫化銀（Ａｇ２Ｓ、ＡｇＳ）、酸化鉄（Ｆｅ３Ｏ４）等である。受動層１１０４は一般的に酸化技術を利用して成長し、気相反応によって形成されるか、電極間にデポジットされる。
受動層１１０４は、実装及び／又は製造中のメモリデバイスに従って変化し得る適切な膜厚を有する。受動層１１０４に関して適切な膜厚の幾つかの例は、以下のとおりである。即ち、約２Å（約２Δ）あるいはそれ以上及び約０．１Φｍ又はそれ以下の膜厚、約１０Åあるいはそれ以上及び約０．０１Φｍ又はそれ以下の膜厚、約５０Åあるいはそれ以上及び約０．００５Φｍあるいはそれ以下の膜厚である。
有機導電層１１０６は、共役分子を含む。そのような共役分子は、重なり合うπ軌道を有し、２又はそれ以上の共振構造であると見なされる、あるいは推定されることに特徴付けられる。有機分子は、環式あるいは非環式であり得る。形成あるいはデポジション中、有機分子は、電極間に自己アセンブルする。共役有機材料の例は、ポリアセチレン（シス型あるいはトランス型）、ポリフェニルアセチレン（シス型あるいはトランス型）、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ-フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、大環状ポルフィリン、チオール派生ポリポルフィリン、ポリフェロセンのようなポリメタロセン、ポリフタロシアニン、ポリビニレン、ポリスチロール等の１又はそれ以上を含む。加えて、ポリマーの特性は、適合可能なドーパント（例、塩）でドーピングすることによって改変され得る。
有機導電層１１０６は、適切な膜厚を伴って形成されるが、この膜厚は、選択される実装及び／又は製造されているメモリデバイスに依存する。有機層１１０６に関する膜厚の幾つかの適切な例示的な範囲は、約０．００１Φｍあるいはそれ以上及び約５Φｍあるいはそれ以下、約０．０１Φｍあるいはそれ以上及び約２．５Φｍあるいはそれ以下であり、及び約０．０５Φｍあるいはそれ以上及び約１Φｍあるいはそれ以下の膜厚である。
有機導電層１１０６は、多くの適切な技術によって形成され、その幾つかは上述されている。利用可能である適切な技術は、スピンオン技術であり、ポリマーの混合物／ポリマーの前駆体と溶剤をデポジットし、その後基板／電極から溶剤を除去することを含む。もう１つの技術は、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）であり、通常任意的に気相反応等のようなガス反応を含む。ＣＶＤは、低圧化学蒸着法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）プラズマ化学気相成長法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）、及び高濃度化学蒸着法（ＨＤＣＶＤ：High Density Chemical Vapor Deposition）を含む。一般的に、電極／受動層に接着するために有機分子の１又はそれ以上の末端を機能化することは必ずしも必須ではない。
有機メモリデバイス１１００のオペレーションを容易にするために、有機導電層１１０６は、概して実質的に受動層より膜厚が高くなる。一例として、有機導電層の膜厚は、受動層１１０４の膜厚より約１０倍〜約５００倍厚くなる。他の適切な比率が本発明の一態様に従って利用され得ることが理解されよう。
有機導電層１１０６と受動層１１０４は、集合的に選択導電有機層１１１６と称される。この層の導電特性（例、導電性、非導電性、半導体）は、コントロールされた方法で層に種々の電圧（例、バイアス電圧）を印加することによって改変される。
第２電極１１０８は、第１電極１１０２と同様の方法で導電材料により形成される。ｄ第２電極１１０８は、必須ではないが、第１電極１１０２と同様の導電材料で形成される。
薄膜１１１０は、求められるダイオードの振る舞い、つまりダイオードビヘイビアを形成するために必要な特性を有する全ての材料である。薄膜１１１０は、利用されている製造形式に適合可能である全ての方法で第２電極１１０８にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第３電極１１１２は、特定的な有機メモリセルに関して求められるダイオード接合特性を保持する全ての方法で薄膜層にデポジットされ得る。気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第３電極１１１２は、導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、プラチナ、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第３電極１１１２の膜厚は、実装及び構築されているＯＳＭデバイスに依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上、約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上、約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上、及び約１Φｍあるいはそれ以下である。
ダイオード層１１１４は、有機メモリセル１１１８をコントロールあるいはプログラムするために利用され得る。有機メモリセル１１１８は、電流に対する抵抗に基づく情報の多重状態を記録する性能を有する。従って、電圧が有機メモリセル１１１８にわたって印加されるとき、結果としてもたされる電流は、メモリセル１１１８の状態を判断するために測定され得る。このプロセスは、セル１１１８におけるデータが“リード”されることを可能にする。メモリセルも又、セル１１１８に電圧の比較的高い値を印加することによって種々の状態にプログラムされ得る。セル１１１８は、又、印加された電圧を利用するような方法で消去され得る。ダイオード層１１１４は、電圧がＯＳＭデバイスデバイス１１００に印加されるときメモリセル１１１８を通じて流れる電流をレギュレートすることによってこのプロセスを容易にする。本発明の一態様において、ダイオード層は（以下に記載の）ツェナーダイオード型特性を有し得る。降伏電圧より比較的高いレベルでＯＳＭデバイス１１００にバイアス電圧を逆方向に印加することで、メモリセル１１１８を消去するために利用し得る。
図１２に、本発明の一態様に従った更にもう1つのダイオードＯＳＭデバイス１２００の図が示される。このＯＳＭデバイス１２００は、有機メモリセル１２１８に結合されるダイオード層１２１４を含む。有機メモリセル１２１８は、第１電極１２０２と選択導電有機層１２１６を含む。選択的導電有機層１２１６は、受動層１２０４と有機導電層１２０６を含む。ダイオード層１２１４は、有機導電層１２０６に結合される薄膜層１２１０と薄膜層１２１０に結合される第２電極１２１２を含む。
第１電極１２０２は、導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第１電極１２０２の膜厚は、実装及び構築されているＯＳＭデバイスに依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から及び約１Φｍあるいはそれ以下である。
受動層１２０４は、少なくとも電荷キャリア補助材料を含み、選択的導電有機層１２１６のコントロール可能な導電特性に寄与する。電荷キャリア補助材料は、電荷（正孔及び／又は電子）を提供及び受取る性能を有する。概して、電荷キャリア補助材料は、少なくとも２の比較的安定した酸化還元状態を有する。この２つの比較的安定した状態は、電荷キャリア補助材料が電荷を提供及びアクセプトし、電気的に有機導電層１２０６と相互作用することを可能にする。利用されるこの特定的な電荷キャリア補助材料は、２つの比較的安定した状態が有機導電層１２０６の共役有機分子の２つの比較的安定した状態と一致するように選択される。
受動層１２０４は、幾つかの例において、有機導電層１２０６を形成するとき、触媒として動作し得る。この構築において、共役有機分子のバックボーンは、最初隣接する受動層１２０４を形成し、そして成長、アセンブルし得るし、及び受動層表面に垂直であり得る。結果として、共役有機分子のバックボーンは、第１電極１２０２に垂直な方向に自己整合性である。
受動層１１０４を構成する電荷キャリア補助材料の例は、以下の１又はそれ以上を含む。即ち、砒化ニッケル（ＮｉＡｓ）、砒化コバルト（ＣｏＡｓ２）、硫化銅（Ｃｕ２Ｓ、ＣｕＳ）、酸化銅（ＣｕＯ，Ｃｕ２Ｏ）、酸化マンガン（ＭｎＯ２）、二酸化チタン（ＴｉＯ２）、酸化インジウム（Ｉ３Ｏ４）、硫化銀（Ａｇ２Ｓ、ＡｇＳ）、酸化鉄（Ｆｅ３Ｏ４）等である。受動層１２０４は一般的に酸化技術を利用して成長し、気相反応によって形成され、あるいは第１電極間にデポジットされる。
受動層１２０４は、適切な膜厚を有し、製造中の実装及び／又はメモリデバイスに従って、変化し得る。受動層１２０４に関する適切な膜厚の幾つかの例は、以下のとおりである。即ち、約２Å（約２Δ）あるいはそれ以上及び約０．１Φｍ又はそれ以下の膜厚、約１０Å（約１０Δ）あるいはそれ以上及び約０．０１Φｍ又はそれ以下の膜厚、約５０Å（約５０Δ）あるいはそれ以上及び約０．００５Φｍあるいはそれ以下の膜厚である。
有機電導層１２０６は、共役分子を含む。そのような共役分子は、重なり合うπ軌道を有し、２又はそれ以上の共振構造であるとみなされることに特徴付けられる。有機分子は、環式あるいは非環式であり得る。形成あるいはデポジション中、有機分子は、電極間に自己アセンブルする。共役有機材料の例は、ポリアセチレン（シス型あるいはトランス型）、ポリフェニルアセチレン（シス型あるいはトランス型）、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ-フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、大環状ポルフィリン、チオール派生ポリポルフィリン、ポリフェロセンのようなポリメタロセン、ポリフタロシアニン、ポリビニレン、ポリスチロール等の１又はそれ以上を含む。加えて、ポリマーの特性は、適合可能なドーパント（例、塩）でドーピングすることによって改変され得る。
有機電導層１２０６は、選択された実装及び構築中のメモリデバイスに依存して変化し得る。しかし、有機導電層１２０６に関する幾つかの例示的な膜厚の範囲は、約０．００１Φｍあるいはそれ以上〜約５Φｍあるいはそれ以下、約０．０１Φｍあるいはそれ以上から約２．５Φｍあるいはそれ以下、及び／又は約０．０５Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
有機導電層１２０６は、多くの適切な技術によって形成され、その幾つかは上述されている。利用可能である適切な技術は、スピンオン技術であり、ポリマーの混合物／ポリマーの前駆体と溶剤をデポジットし、その後基板／電極から溶剤を除去することを含む。もう１つの技術は、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）であり、通常任意的に気相反応等のようなガス反応を含む。ＣＶＤは、低圧化学蒸着法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）プラズマ化学気相成長法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）、及び高濃度化学蒸着法（ＨＤＣＶＤ：High Density Chemical Vapor Deposition）を含む。一般的に、電極／受動層に接着するために有機分子の１又はそれ以上の末端を機能化することは必ずしも必須ではない。
有機メモリデバイス１２００のオペレーションを容易にするために、有機導電層１２０６は、概して実質的に受動層より膜厚が高くなる。一例として、有機導電層１２０６の膜厚は、受動層１２０４の膜厚より約１０倍〜約５００倍高くなる。他の適切な比率が本発明の一態様に従って利用され得ることが理解されよう。
有機導電層１２０６と受動層１２０４は、集合的に選択導電有機層１２１６と称される。この層の導電特性（例、導電性、非導電性、半導体）は、コントロールされた方法で層に種々の電圧（例、バイアス電圧）を印加することによって改変される。
薄膜１２１０は、求められるダイオードビヘイビアを形成するために必要な特性を有する全ての材料である。薄膜１２１０は、利用中の製造形式に適合可能である全ての方法で第２電極１１０８にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第２電極１２１２は、特定的な有機メモリセルに関して求められるダイオード接合特性を保持する全ての方法で薄膜層にデポジットされ得る。気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第２電極１２１２は、導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第２電極１２１２の膜厚は、実装及び構築中のＯＳＭデバイスに依存して変化し得る。しかし、この膜厚の幾つかの例示的な範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
ダイオード層１２１４は、有機メモリセル１２１８をコントロールあるいはプログラムするために利用され得る。有機メモリセル１２１８は、電流に対する抵抗に基づく情報の多数の状態を記録する性能を有する。従って、電圧が有機メモリセル１２１８にわたって印加されるとき、結果としてもたされる電流は、メモリセル１２１８の状態を判断するために測定され得る。このプロセスは、セル１２１８におけるデータが“リード”されることを可能にする。メモリセルも又、セル１２１８に電圧の比較的高い値を印加することによって種々の状態にプログラムされ得る。セル１２１８は、又、印加された電圧を利用するような方法において、消去され得る。ダイオード層１２１４は、電圧がＯＳＭデバイスデバイス１２００に印加されるときメモリセル１２１８を通じて流れる電流をレギュレートすることによってこのプロセスを容易にする。本発明の一態様において、ダイオード層は（本文に記載の）ツェナーダイオード型特性を有し得る。降伏電圧より比較的高いレベルでＯＳＭデバイス１２００にバイアス電圧を逆方向に印加することで、メモリセル１２１８を消去するために利用し得る。
図１３を参照しながら、本発明の一態様に従った有機メモリデバイス１３００のI−Vの特性を表すグラフが示される。状態１から観測されることは、“オフ”を示し、１Ｖのポジティブ電圧を印加することによってデバイスが状態２に改変可能となり、“オン”を示す。加えて、状態１から有機メモリデバイスが高インピーダンスと低導電性を有することが観測され得る。次に、デバイス１３００は、状態２から状態１に変化するためにネガティブ電圧を印加することによって、改変し得るし、それによって状態１が得られるまで逆電流を生じさせる。
図１４に戻って、本発明の一態様に従ってツェナー型ダイオード半導体デバイス１４００を表す図が示される。半導体デバイス１４００は、ツェナーダイオード１４０２とレジスタ１４０４を基準として表される。ツェナーダイオード１４０２は、本発明のダイオード層を表したものである。レジスタ１４０４は、メモリセルを表したものである。ツェナーダイオード１４０２は、降伏を引き起こすために特定的な所定の逆方向バイアス電圧が印加されない限り、通常のダイオードとしてオペレートする。それ故、通常のオペレーション中、電流はレジスタレジスタ（メモリセル）１４０４を介して流れる。これが、メモリセル１４０４の種々の状態をプログラム、リードするために様々な電圧の印加を可能にする。例えば、メモリセル１４０４の消去は、所定の逆方向バイアス電圧が印加されるとき、ツェナーダイオードの固有の特性を降伏に対して利用することによって満たされ得る。これは、本文に論じられる。
図１５に本発明の一態様に従って順方向バイアス電圧が印加されたツェナー型ダイオード半導体デバイス１５００を表す図が示される。この半導体デバイス１５００は、電圧ソース１５０６によってデバイス１５００に印加された順方向電圧を有する。順方向電圧は、ツェナー型ダイオード層１５０２のスイッチオンの電圧レベルより比較的高い。従って、電流１５０８がメモリセル１５０４に流れることが可能になる。実際の電流値は、電圧ソース１５０６から印加された電圧の値に依存する。この方法で、メモリセル１５０４は、プログラム及び／又はリードされ得る。
図１６に本発明の一態様に従って順方向バイアス電圧が印加されたツェナー型ダイオード半導体デバイス１６００を表す図が示される。この半導体デバイス１６００は、電圧ソース１６０６によってデバイス１６００に印加された逆方向バイアス電圧を有する。この電圧レベルは、ツェナーダイオード１６０２として表されるツェナー型ダイオード層の降伏電圧レベルより比較的低い。ツェナーダイオード１６０２のリーク電流は、極めてわずかであり、従って、メモリセル１６０４中に流れる電流１６０８もわずかである。ツェナーダイオードは、ある種の逆方向バイアス電圧閾値が満たされるまで相当の電流量を通すことが可能でないので、偶発的に生じる低レベル逆バイアス電圧がメモリセル１６０４を消去することから防ぐ。それ故、低リーク電流特性を有するダイオード層材料を選択することが求められる。
図１７に進むと、本発明の一態様に従って、ツェナー降伏電圧より比較的高い逆バイアス電圧が印加されたツェナー型ダイオード半導体デバイス１７００を表す図が示される。このダイオード半導体デバイス１７００は、電圧ソース１７０６によってデバイス中に印加されたツェナー降伏電圧より高い逆バイアス電圧を有する。この半導体セル１７０４はダイオード層１７０２と結合して作用し、セル中に若干の電位降下をもたらす。従って、半導体デバイス１７００は、概して、半導体セル１７０４の電位降下にうち勝つためにダイオード層１７０２と関連する降伏電圧より高くなければならない。同様に、半導体セル１７０４がオペレーションを実行するためにある種の電圧レベルを要する場合、ツェナーダイオード中の電圧降下を考慮に入れなければならない。降伏が生じたとき、メモリセル１７０４を通じる電流１７０８が最大化される。この電流１７０８は、メモリセル１７０４を消去及び／又はプログラミングするようなオペレーション機能を与えるの十分である。
図１８に本発明の一態様に従ったダイオードＯＳＭデバイス１８００の三次元の図が表される。この有機メモリデバイス１８００は、複数の第１電極１８０２、複数の第２電極１８０４、複数の第３電極１８０６、複数の選択的導電有機層１８１０、及び複数のダイオード層１８１２を包含する。選択的導電有機層は、第１電極１８０２，第２電極１８０４間の１８１０である。複数の第１電極１８０２、複数の第２電極１８０４、及び複数の第３電極１８０６は、他の方位も可能であるが、実質的に垂直な方位で示される。この三次元マイクロエレクトリック有機デバイスは、極めて多数のセルを含むことが可能であり、それによりデバイス密度を改善する。周辺回路及びデバイスは、簡潔性を期すために示されてない。
本発明のメモリセル／デバイスは、メモリを要求する全てのデバイスに有用である。例えば、メモリデバイスは、コンピュータ、機器、産業用装置、ハンドヘルドデバイス、電気通信装置、医療器具、研究及び開発装置、運送車両、ラダー／衛星デバイス等において、有用である。ヘンドヘルドデバイス、具体的にはハンドヘルド電子デバイスは、メモリデバイスの小型化及び軽量化により可搬性において改善を満たす。ハンドヘルドデバイスの例は、携帯電話、他の２方向通信デバイス、パーソナルデータアシスタント、パームパイロット、ポケベル、ノートブックコンピュータ、リモートコントロール、レコーダ（ビデオ及びオーディオ）、小型テレビ、ウェブビューワー、カメラ等を含む。
上述して示された例示的なシステムの図において、方法は、本発明の一態様に従って実装され、図１９のフロー図を参照しながらより理解される。説明の簡潔性を期す目的のためにこの方法が機能ブロックのフロー図で示される一方、本発明がブロックの手順によって制限されないことが理解される。若干のブロックが本発明に従って、異なる手順において、あるいは同時に示された及び上述されたものと別のブロックで生じ得る。
更に、本発明の一あるいはそれ以上の態様に従って方法を実装するための全てのブロックが示さるわけではない。ブロックに関連する機能性を実現するために種々のブロックがソフトウェア、ハードウェア、それらの組み合わせあるいは他の適切な手段（例、デバイス、システム、プロセス、コンポーネント）を介して実装され得ることが理解されなければならない。ブロックは、単に本発明のある種の態様を簡潔な形式で示すためのものであり、これらの態様は、比較的少ない及び／又は多い数のブロックを介して示され得る。
図１９に進むと、本発明の一態様に従ったダイオード半導体デバイスを製造するための方法１９００を示す図が表される。半導体セルは最初、製造されているデバイス形式に適合した全ての方法で１９０２が形成される。第１層は、半導体セル１９０４に形成される。その後第２層は、第１層１９０６に形成される。第１層は半導体セルの製造されている形式に全ての適切な方法にデポジットされる。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第２層は、特定的な半導体セルに求められるダイオード接合特性を保持する全ての方法で第１層にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
図２０を参照しながら、本発明の一態様に従ったダイオードＯＳＭデバイスを製造する方法２０００を示すフロー図が示される。この方法２０００は、本発明の一態様を表す。第１電極は、２００２において基板に形成される。第１電極は、導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第１電極１２０２の膜厚は、実装及び構築されているＯＳＭデバイスに依存して変化し得る。しかし、幾つかの例示的な膜厚の範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
第１電極を形成した後、受動層が２００４において第１電極に形成される。受動層は、少なくとも電荷キャリアを含み、コントロール可能である選択導電有機層の導電特性に寄与する材料を補助する。電荷キャリア補助材料は、電荷（正孔及び電子）を提供及び受取る性能を有する。概して、電荷キャリア補助材料は、少なくとも２つの比較的安定した酸化還元状態を有する。少なくとも２つの比較的安定した酸化還元状態は、電荷キャリア補助材料が電荷を提供及び受取ることを可能し、有機導電層と電気的に相互作用することを可能にする。利用される特定的な電荷キャリア補助材料は、有機導電層の共役分子の２つの比較的安定した状態と一致するように選択される。
受動層は、幾つかの例において、有機導電層を形成するとき触媒として動作し得る。この構築において、共役有機分子は、最初隣接する受動層を形成し、そして成長及びアセンブルし得るし、実質的に受動層表面に垂直である。結果として、共役有機分子のバックボーンは、２つの電極が通過する方向に自己整合する。
受動層１１０４を構成する電荷キャリア補助材料の例は、以下の１又はそれ以上を含む。即ち、砒化ニッケル（ＮｉＡｓ）、砒化コバルト（ＣｏＡｓ２）、硫化銅（Ｃｕ２Ｓ、ＣｕＳ）、酸化銅（ＣｕＯ，Ｃｕ２Ｏ）、酸化マンガン（ＭｎＯ２）、二酸化チタン（ＴｉＯ２）、酸化インジウム（Ｉ３Ｏ４）、硫化銀（Ａｇ２Ｓ、ＡｇＳ）、酸化鉄（Ｆｅ３Ｏ４）等である。受動層１２０４は一般的に酸化技術を利用して成長し、気相反応によって形成され、あるいは第１電極間にデポジットされる。
この受動層は、適切な膜厚を有し、製造中の実装及び／又はメモリデバイスに従って、変化し得る。受動層１２０４に関する適切な膜厚の幾つかの例は、以下のとおりである。即ち、約２Å（約２Δ）あるいはそれ以上から約０．１Φｍ又はそれ以下の膜厚、約１０Å（約１０Δ）あるいはそれ以上から約０．０１Φｍ又はそれ以下の膜厚、約５０Å（約５０Δ）あるいはそれ以上から約０．００５Φｍあるいはそれ以下の膜厚である。
次に、有機導電層は、受動層２００６に形成される。この有機導電層は、共役分子を含む。そのような共役分子は、重なり合うπ軌道を有し、２又はそれ以上の共振構造とみなされることに特徴付けられる。この有機分子は、環式あるいは非環式であり得る。形成あるいはデポジション中、有機分子は、電極間に自己アセンブルする。共役有機材料の例は、ポリアセチレン（シス型あるいはトランス型）、ポリフェニルアセチレン（シス型あるいはトランス型）、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ-フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、大環状ポルフィリン、チオール派生ポリポルフィリン、ポリフェロセンのようなポリメタロセン、ポリフタロシアニン、ポリビニレン、ポリスチロール等の１又はそれ以上を含む。加えて、ポリマーの特性は、適合可能なドーパント（例、塩）でドーピングすることによって改変され得る。
有機電導層は、選択された実装及び構築中のメモリデバイスに依存して変化し得る。しかし、有機導電層に関する幾つかの例示的な膜厚の範囲は、約０．００１Φｍあるいはそれ以上から約５Φｍあるいはそれ以下。約０．０１Φｍあるいはそれ以上から約２．５Φｍあるいはそれ以下、及び／又は約０．０５Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
有機導電層は、多くの適切な技術によって形成され、その幾つかは上述されている。利用可能である適切な技術は、スピンオン技術であり、ポリマーの混合物／ポリマーの前駆体と溶剤をデポジットし、その後基板／電極から溶剤を除去することを含む。もう１つの技術は、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）であり、通常、任意的に気相反応等のようなガス反応を含む。ＣＶＤは、低圧化学蒸着法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）プラズマ化学気相成長法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）、及び高濃度化学蒸着法（ＨＤＣＶＤ：High Density Chemical Vapor Deposition）を含む。一般的に、電極／受動層に接着するために有機分子の１又はそれ以上の末端を機能化することは必ずしも必須ではない。
有機メモリデバイスのオペレーションを容易にするために、有機導電層は、概して実質的に受動層より膜厚が高くなる。一例として、有機導電層の膜厚は、受動層の膜厚より約１０倍〜約５００倍高くなる。他の適切な比率が本発明の一態様に従って利用され得ることが理解されよう。
有機導電層と受動層は、集合的に選択導電有機層と称される。この層の導電特性（例、導電性、非導電性、半導体）は、コントロールされた方法で層に種々の電圧（例、バイアス電圧）を印加することによって改変される。
第２電極は、その後２００８において有機層上に形成される。第２電極が第１電極におけるのと同様な方法で導電材料で形成される。第２電極は、要求されないが、第１電極と同様の導電材料で形成される。
次に、薄膜が第２電極２０１０に形成される。薄膜層は、製造されている形式に適切な方法で第２電極にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第３電極は、その後薄膜層２０１２に形成される。第３電極が、特定的な有機メモリセルに関して求められるダイオード接合特性を保持する方法で薄膜層にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第３電極は、導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第２電極１２１２の膜厚は、実装及び構築中のＯＳＭデバイスに依存して変化し得る。しかし、この膜厚の幾つかの例示的な範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
図２１に進んで、本発明の一態様に従ったダイオードＯＳＭデバイスを製造するためのもう１つの方法２１００を表すフロー図が示される。この方法２１００は本発明の一態様に従って表される。第１電極は基板２１０２において基板上に形成される。第１電極は導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第２電極１２１２の膜厚は、実装及び構築中のＯＳＭデバイスに依存して変化し得る。しかし、この膜厚の幾つかの例示的な範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
第１電極を形成した後、受動層が２１０４において第１電極に形成される。受動層は、少なくとも電荷キャリア補助材料を含み、選択的導電有機層のコントロール可能な特性に寄与する。電荷キャリア補助材料は、少なくとも２つの比較的安定した酸化還元状態を有する。概して、電荷キャリア補助材料は、少なくとも２つの比較的安定した酸化及び削減状態を有する。２つの比較的安定した状態は、電荷キャリア補助材料が電荷を提供及びアクセプトし、電気的に有機導電層と相互作用することを可能にする。利用される特定的な電荷キャリア補助材料が、２つの比較的安定した状態が有機導電層の共役有機分子の２つの比較的安定した状態と一致するように選択される。
受動層は、幾つかの例において、有機導電材料を形成するとき、触媒として、動作する。この構築において、共役有機分子は、最初受動層に隣接して形成し、そして成長あるいはアセンブルし、実質的に受動層表面に垂直である。結果として、共役有機分子のバックボーンは第１電極に垂直である方向に自己整合する。
受動層１１０４を構成する電荷キャリア補助材料の例として、以下のうちの１又はそれ以上を含む。即ち、砒化ニッケル（ＮｉＡｓ）、砒化コバルト（ＣｏＡｓ２）、硫化銅（Ｃｕ２Ｓ、ＣｕＳ）、酸化銅（ＣｕＯ，Ｃｕ２Ｏ）、酸化マンガン（ＭｎＯ２）、二酸化チタン（ＴｉＯ２）、酸化インジウム（Ｉ３Ｏ４）、硫化銀（Ａｇ２Ｓ、ＡｇＳ）、酸化鉄（Ｆｅ３Ｏ４）等である。受動層１２０４は一般的に酸化技術を利用して成長し、気相反応によって形成され、あるいは第１電極間にデポジットされる。
受動層は、適切な膜厚を有し、製造中の実装及び／又はメモリデバイスに従って、変化し得る。受動層に関する適切な膜厚の幾つかの例は、以下のとおりである。即ち、約２Å（約２Δ）あるいはそれ以上から約０．１Φｍ又はそれ以下の膜厚、約１０Å（約１０Δ）あるいはそれ以上から約０．０１Φｍ又はそれ以下の膜厚、約５０Å（約５０Δ）あるいはそれ以上から約０．００５Φｍあるいはそれ以下の膜厚である。
次に、有機導電層が受動層２１０６に形成される。有機電導層は、共役分子を含む。そのような共役分子は、重なり合うπ軌道を有し、２又はそれ以上の共振構造とみなされることに特徴付けられる。有機分子は、環式あるいは非環式であり得る。形成あるいはデポジション中、有機分子は、電極間に自己アセンブルする。共役有機材料の例は、ポリアセチレン（シス型あるいはトランス型）、ポリフェニルアセチレン（シス型あるいはトランス型）、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ-フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール派生ポリポルフィリン、ポリフェロセンのようなポリメタロセン、ポリフタロシアニン、ポリビニレン、ポリスチロール等の１又はそれ以上を含む。加えて、ポリマーの特性は、適合可能なドーパント（例、塩）でドーピングすることによって改変され得る。
有機電導層は、選択された実装及び構築中のメモリデバイスに依存して変化し得る。しかし、有機導電層１２０６に関する幾つかの例示的な膜厚の範囲は、約０．００１Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、約０．０１Φｍあるいはそれ以上から約２．５Φｍあるいはそれ以下、及び／又は約０．０５Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
有機導電層は、多くの適切な技術によって形成され、その幾つかは上述されている。利用可能である適切な技術は、スピンオン技術であり、ポリマーの混合物／ポリマーの前駆体と溶剤をデポジットし、その後基板／電極から溶剤を除去することを含む。もう１つの技術は、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）であり、通常任意的に気相反応等のようなガス反応を含む。ＣＶＤは、低圧化学蒸着法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）プラズマ化学気相成長法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）、及び高濃度化学蒸着法（ＨＤＣＶＤ：High Density Chemical Vapor Deposition）を含む。一般的に、電極／受動層に接着するために有機分子の１又はそれ以上の末端を機能化することは必ずしも必須ではない。
有機メモリデバイスのオペレーションを容易にするために、有機導電層は、概して実質的に受動層より膜厚が高くなる。一例として、有機導電層の膜厚は、受動層の膜厚より約１０倍〜約５００倍高くなる。他の適切な比率が本発明の一態様に従って利用され得ることが理解されよう。
有機導電層と受動層は、集合的に選択導電有機層と称される。この層の導電特性（例、導電性、非導電性、半導体）は、コントロールされた方法で層に種々の電圧（例、バイアス電圧）を印加することによって改変される。
次に、薄膜層が、有機導電層２１０８に形成される。この薄膜は、利用される製造形式に適した全ての方法で有機導電層にデポジットされ得る。これは、気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第２電極が、その後薄膜層２１１０に形成される。第２電極１２１２は、特定的な有機メモリセルに関して求められるダイオード接合特性を保持する全ての方法で薄膜層にデポジットされ得る。気圧ＣＶＤ（ＡＰＣＶＤ：Atmospheric Pressure ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure ＣＶＤ）、ＰＥＣＶＤ、光（紫外線）ＣＶＤ｛（Photochemical(ultraviolet)(ＬＰＣＶＤ)｝、気相エピタキシー（ＶＰＥ：Vapor Phase Epitaxy)、及び金属有機ＣＶＤ（ＭＯＣＶＤ：MetalorganicＣＶＤ）のようなＣＶＤプロセスを含む。分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）のようなＣＶＤではない追加の方法も又、可能である。
第２電極は導電材料で構成され、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、銀、チタン、亜鉛、それらの合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド等である。導電材料用に利用され得る例示的な合金は、ハステロイ：HastelloyR、コバー：KovarR、インバー：Invar、モネル：MonelR、インコネル：InconelR、真ちゅう、ステンレス鋼、マグネシウム銀合金、及び種々の他の合金である。第２電極１２１２の膜厚は、実装及び構築中のＯＳＭデバイスに依存して変化し得る。しかし、この膜厚の幾つかの例示的な範囲は、約０．０１Φｍあるいはそれ以上から約１０Φｍあるいはそれ以下、約０．０５Φｍあるいはそれ以上から約５Φｍあるいはそれ以下、及び／又は約０．１Φｍあるいはそれ以上から約１Φｍあるいはそれ以下である。
上述したことは、本発明の１あるいはそれ以上の態様についてである。当然、本発明を説明する目的で考えれらる全てのコンポーネントあるいは方法の組み合わせを記載することは不可能であり、当業者であれば、本発明の多くの更なる組み合わせあるいは置換が可能であることが理解されよう。従って、本発明は、そうした改変、修正及び変更の全ては、添付された請求項の趣旨の範囲に包含されることが意図される。加えて、本発明の特定的なフィーチャが多くの実装の１つのみに関連して開示されている一方で、そうしたフィーチャは、全てのある種のあるいは特定的な利用に要求され、利便性があり得るように他の実装の１あるいはそれ以上のフィーチャに組み合わせられ得る。更に、明細書あるいは請求項の何れかに用いられる用語“含む：includes”の範囲は、用語“包含する：comprising”と同様の方法において、包含されることを意図している。
本発明の一態様に従ったダイオードアレイの説明図である。 本発明の一態様に従ったダイオードアレイのもう１つの説明図である。 本発明の一態様に従ったダイオードアレイの更にもう１つの説明図である。 本発明の一態様に従った逆方向ダイオードアレイの説明図である。 本発明の一態様に従ったダイオードデバイスの説明図である。 本発明の一態様に従って電圧バイアスが印加されることなしにダイオード特性を表した説明図である。 本発明の一態様に従って順方向電圧バイアスが印加されたダイオード特性を表わす説明図である。 本発明の一態様に従って逆方向電圧バイアスが印加されたダイオード特性を表わす説明図である。 本発明の一態様に従ったダイオード層の三次元の説明図である。 本発明の一態様に従ったダイオードＯＳＭの説明図である。 本発明の一態様に従ったもう１つのダイオードＯＳＭの説明図である。 本発明の一態様に従ったさらにもう１つのダイオードＯＳＭの説明図である。 本発明の一態様に従った有機メモリデバイスの１−Ｖ特性を表すグラフである。 本発明の一態様に従ったツェナー型ダイオードデバイスを表す説明図である。 本発明の一態様に従って順方向バイアス電圧が印加されたツェナー型ダイオードデバイスを表す説明図である。 本発明の一態様に従って逆方向バイアス電圧が印加されたツェナー型ダイオードデバイスを表す説明図である。 本発明の一態様に従ってツェナー降伏電圧より高い逆方向バイアス電圧が印加されたツェナー型ダイオードデバイスを表す説明図である。 本発明の一態様に従ったダイオードＯＳＭデバイスの三次元の説明図である。 本発明の一態様に従ったダイオードデバイスを製造する方法を表す説明図である。 発明の一態様に従ったダイオードＯＳＭデバイス製造する方法を表す説明図である。 発明の一態様に従ったダイオードＯＳＭデバイス製造するもう１つの方法を表す説明図である。

Claims (7)

  1. メモリセルアレイであって、
    アドレス指定可能な複数のメモリセルデバイスを含み、
    前記メモリセルデバイスは、プログラミング、消去及びリードする目的のために一定の降伏電圧を有するダイオード特性を有するものであり、
    ダイオード層が少なくとも一つのメモリセルに結合され、かつ、
    前記アレイは、更に、少なくとも２つの酸化還元状態を有する材料を備えた受動層を有し、
    前記受動層は、酸化還元反応による有機導電層との電気的な相互作用として、電荷を前記有機導電層に提供するとともに、前記有機導電層から電荷を受取り、
    少なくとも１つのメモリセルは、第１電極と、前記第１電極上に形成されかつ前記有機導電層を形成するときに触媒として作用する前記受動層（１１０４）と、前記受動層上に形成された前記有機導電層（１１０６）とを含む有機メモリセル（１１１８）であり、
    前記ダイオード層は、前記有機メモリセル（１１１８）上に形成されている、メモリセルアレイ。
  2. 前記ダイオード特性は、ビット線からワード線への順方向へのツェナー型ダイオードのダイオード特性である、請求項１記載のメモリセルアレイ。
  3. 前記ダイオード特性は、ワード線からビット線への順方向へのツェナー型ダイオードのダイオード特性である、請求項１記載のメモリセルアレイ。
  4. 前記ダイオード特性は、アドレス指定可能な複数のメモリセルデバイスのプログラミングを容易にするための抵抗負荷エレメントを含む、請求項１記載のメモリセルアレイ。
  5. 半導体デバイスであって、
    受動層を備えた少なくとも一つの半導体メモリセルを有し、前記受動層は、少なくとも２つの酸化還元状態を有する材料を備えるものであり、少なくとも一つのメモリ半導体セルに結合されるダイオード層と、を含み、
    前記受動層は、酸化還元反応による有機導電層との電気的な相互作用として、電荷を前記有機導電層に提供するとともに、前記有機導電層から電荷を受取り、
    少なくとも１つのメモリセルは、第１電極と、前記第１電極上に形成されかつ前記有機導電層を形成するときに触媒として作用する前記受動層（１１０４）と、前記受動層上に形成された前記有機導電層（１１０６）とを含む有機メモリセル（１１１８）であり、
    前記ダイオード層は、前記有機メモリセル（１１１８）上に形成されている、デバイス。
  6. 前記ダイオード層は、前記メモリセルのプログラミングのための抵抗負荷エレメントを与える、請求項５記載のデバイス。
  7. 有機半導体デバイスの製造方法（２０００，２１００）であって、
    有機半導体セル（２００２，２１０２）の第１電極を形成し、
    前記第１電極（２００４，２１０４）上に受動層を形成し、この受動層は、少なくとも二つの酸化還元状態を有し、かつ、有機導電層を形成するときに触媒として作用する材料を備えるものであり、
    前記受動層（２００６，２１０６）上に前記有機導電層を形成し、前記受動層は、酸化還元反応による前記有機導電層との電気的な相互作用として、電荷を前記有機導電層へ提供するとともに前記有機導電層から電荷を受取り、且つ、
    前記有機導電層（２０１０，２１０８）上にツェナー型ダイオード層を形成する、方法。
JP2004549921A 2002-11-04 2003-07-10 メモリセルアレイ、半導体デバイス、および有機半導体デバイスの製造方法 Expired - Fee Related JP4974462B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/287,363 2002-11-04
US10/287,363 US6847047B2 (en) 2002-11-04 2002-11-04 Methods that facilitate control of memory arrays utilizing zener diode-like devices
PCT/US2003/021680 WO2004042738A1 (en) 2002-11-04 2003-07-10 Control of memory arrays utilizing zener diode-like devices

Publications (2)

Publication Number Publication Date
JP2006505939A JP2006505939A (ja) 2006-02-16
JP4974462B2 true JP4974462B2 (ja) 2012-07-11

Family

ID=32175676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004549921A Expired - Fee Related JP4974462B2 (ja) 2002-11-04 2003-07-10 メモリセルアレイ、半導体デバイス、および有機半導体デバイスの製造方法

Country Status (9)

Country Link
US (2) US6847047B2 (ja)
EP (1) EP1559110B1 (ja)
JP (1) JP4974462B2 (ja)
KR (1) KR100988353B1 (ja)
CN (1) CN1714407B (ja)
AU (1) AU2003249040A1 (ja)
DE (1) DE60331097D1 (ja)
TW (1) TW200408068A (ja)
WO (1) WO2004042738A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762094B2 (en) * 2002-09-27 2004-07-13 Hewlett-Packard Development Company, L.P. Nanometer-scale semiconductor devices and method of making
US6921912B2 (en) 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
US20070034909A1 (en) * 2003-09-22 2007-02-15 James Stasiak Nanometer-scale semiconductor devices and method of making
US7015504B2 (en) * 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
US7157732B2 (en) * 2004-07-01 2007-01-02 Spansion Llc Switchable memory diode-a new memory device
US8241467B2 (en) * 2004-08-10 2012-08-14 Global Oled Technology Llc Making a cathode structure for OLEDs
US7199394B2 (en) * 2004-08-17 2007-04-03 Spansion Llc Polymer memory device with variable period of retention time
US7289353B2 (en) * 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells
US7443710B2 (en) * 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
CN101676931B (zh) 2004-10-18 2012-06-27 株式会社半导体能源研究所 半导体器件以及防止用户伪造物体的方法
US7935958B2 (en) * 2004-10-22 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101258672B1 (ko) 2004-10-22 2013-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7379317B2 (en) * 2004-12-23 2008-05-27 Spansion Llc Method of programming, reading and erasing memory-diode in a memory-diode array
CN102682332B (zh) * 2005-01-31 2015-06-17 株式会社半导体能源研究所 半导体器件及其制造方法
JP4817853B2 (ja) * 2005-01-31 2011-11-16 株式会社半導体エネルギー研究所 半導体装置の作成方法
DE102005005589A1 (de) * 2005-02-07 2006-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
US8274073B2 (en) 2005-03-11 2012-09-25 Spansion Llc Memory device with improved switching speed and data retention
US7579631B2 (en) * 2005-03-22 2009-08-25 Spansion Llc Variable breakdown characteristic diode
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
US20060245235A1 (en) * 2005-05-02 2006-11-02 Advanced Micro Devices, Inc. Design and operation of a resistance switching memory cell with diode
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7269050B2 (en) * 2005-06-07 2007-09-11 Spansion Llc Method of programming a memory device
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
JP4908901B2 (ja) * 2006-04-11 2012-04-04 ラピスセミコンダクタ株式会社 不揮発性メモリの製造方法
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP5377839B2 (ja) * 2006-07-28 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2008016932A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Method and apparatus for passive element memory array incorporating reversible polarity word line and bit line decoders
JP4869006B2 (ja) 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP4482039B2 (ja) 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
KR101056606B1 (ko) * 2008-03-15 2011-08-11 단국대학교 산학협력단 유기 발광 메모리 소자
CN105957972A (zh) 2008-05-16 2016-09-21 株式会社半导体能源研究所 发光元件、电子设备和照明装置
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
DE102009013685B4 (de) * 2009-03-20 2013-01-31 Novaled Ag Verwendung einer organischen Diode als organische Zenerdiode und Verfahren zum Betreiben
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US9373786B1 (en) 2013-01-23 2016-06-21 Adesto Technologies Corporation Two terminal resistive access devices and methods of formation thereof
KR102222075B1 (ko) * 2014-10-10 2021-03-04 삼성디스플레이 주식회사 유기 발광 다이오드의 품질 검사 방법 및 이를 수행하기 위한 유기 발광 다이오드의 품질 검사 장치
US11158370B2 (en) 2016-01-26 2021-10-26 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components
US10109350B2 (en) 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
US10622070B2 (en) 2016-07-29 2020-04-14 AP Memory Corp, USA Ferroelectric memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699543A (en) * 1968-11-04 1972-10-17 Energy Conversion Devices Inc Combination film deposited switch unit and integrated circuits
JPH0260166A (ja) * 1988-08-26 1990-02-28 Nippon Telegr & Teleph Corp <Ntt> フルバレン類薄膜を用いたメモリー素子
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
JPH0722669A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO973993L (no) * 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
US6198655B1 (en) * 1999-12-10 2001-03-06 The Regents Of The University Of California Electrically addressable volatile non-volatile molecular-based switching devices
US6440837B1 (en) * 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
WO2002082452A2 (en) * 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
TWI281748B (en) * 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory

Also Published As

Publication number Publication date
EP1559110A1 (en) 2005-08-03
JP2006505939A (ja) 2006-02-16
US6847047B2 (en) 2005-01-25
US6943370B2 (en) 2005-09-13
WO2004042738A1 (en) 2004-05-21
US20040084743A1 (en) 2004-05-06
DE60331097D1 (de) 2010-03-11
EP1559110B1 (en) 2010-01-20
US20040245522A1 (en) 2004-12-09
AU2003249040A1 (en) 2004-06-07
KR100988353B1 (ko) 2010-10-18
TW200408068A (en) 2004-05-16
CN1714407A (zh) 2005-12-28
KR20050084943A (ko) 2005-08-29
CN1714407B (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4974462B2 (ja) メモリセルアレイ、半導体デバイス、および有機半導体デバイスの製造方法
KR100869862B1 (ko) 스위칭 가능한 메모리 다이오드 - 새 메모리 장치
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
EP1559109B1 (en) Stacked organic memory devices and methods of fabricating
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
US7254053B2 (en) Active programming and operation of a memory device
US20060245235A1 (en) Design and operation of a resistance switching memory cell with diode
US7579631B2 (en) Variable breakdown characteristic diode
US20040238864A1 (en) Planar polymer memory device
KR20060028743A (ko) 메모리 디바이스 및 상기 디바이스를 이용하고 제조하는방법
TWI392098B (zh) 用於在記憶體陣列中之選擇性元件的垂直接面場效電晶體（ｊｆｅｔ）
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

R150 Certificate of patent or registration of utility model

Ref document number: 4974462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees