JP4969748B2 - 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 - Google Patents
不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 Download PDFInfo
- Publication number
- JP4969748B2 JP4969748B2 JP2001520477A JP2001520477A JP4969748B2 JP 4969748 B2 JP4969748 B2 JP 4969748B2 JP 2001520477 A JP2001520477 A JP 2001520477A JP 2001520477 A JP2001520477 A JP 2001520477A JP 4969748 B2 JP4969748 B2 JP 4969748B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor substrate
- layer
- control gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 26
- 239000002131 composite material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 210000004027 cell Anatomy 0.000 description 32
- 238000007667 floating Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 210000000352 storage cell Anatomy 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
- H10D30/691—IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の背景】
１．発明の分野
本発明は、全体として、不揮発性デジタル記憶装置に関し、より具体的には、２ビットの情報を保存するプログラマブルな不揮発性記憶装置（従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭのような）に対する改良されたセル構造体及びその製造方法に関する。
【０００２】
２．背景技術
ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュＥＰＲＯＭデバイスのような不揮発性記憶装置デバイスは、全体として、単一ビットの情報を保存する記憶装置セルとして機能する一連のトランジスタを含む。トランジスタの各々は、ｎ−又はｐ−型半導体基板上に形成されたソース領域及びドレーン領域と、ソース領域とドレーン領域との間に配置された半導体基板の表面上に形成された薄いトンネル誘電体層と、電荷を保持し得るように絶縁層上に配置されたフローティングゲート（ポリシリコンで出来ている）と、コントロールゲートと、フローティングゲート及びコントロールゲートの間に配置されたインターポリ誘電体とを備えている。
【０００３】
最も一般的に使用されているＥＰＲＯＭセルは、絶縁体により取り巻かれ且つ全体として、シリコン基板に形成されたソース及びドレーン領域の間に配置された電気的フローティングゲートを有する。これらセルの初期の型式において、なだれ注入によって電荷が絶縁体を通じて注入される。大型のＥＰＲＯＭは、フローティングゲートを荷電させるためチャネル注入を利用する。アレーを紫外線の照射にさらすと、これらのＥＰＲＯＭは消去される。
【０００４】
また、電気的に消去可能なＥＰＲＯＭ（ＥＥＰＲＯＭ）も極めて一般的である。幾つかの場合、基板上に形成された薄い酸化物領域を通じて電荷を打込むことにより電荷はフローティングゲート内に配置され且つ除去される。その他の場合、電荷は上側電極を通じて除去される。
【０００５】
一般的なＥＰＲＯＭ／ＥＥＰＲＯＭの別型式のものは、フラッシュＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭと称されている。これらのフラッシュ記憶装置セルは、チップ内の記憶装置セルを電気的に消去し、プログラミングし又は読み取ることができる。ここで使用されるフローティングゲートは、典型的に、ポリシリコンで出来た導電性材料であり、この材料は、酸化物又はその他の絶縁性材料の薄い層によりトランジスタのチャネルから絶縁され且つ第二の絶縁材料層によりトランジスタの制御ゲート又はワードラインから絶縁されている。
【０００６】
フラッシュ記憶装置セル用の「プログラム」ステップは、ゲートとソースとの間に、１２ボルトのような大きい正電圧及びドレーンとソースとの間に、例えば、７ボルトのような正電圧を確立することにより、いわゆる熱電子射出注入（ｈｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）法を通じて行われる。
【０００７】
フローティングゲートを放電する行為は、フラッシュ装置に対する「消去」機能と称される。この消去機能は、典型的に、フローティングゲートとトランジスタのソースとの間（ソース消去）又はフローティングゲートと基板との間（チャネル消去）のＦ−Ｎトンネル機構によって行われる。例えば、それぞれの記憶装置セルのドレーンをフロートさせつつ、ソースからゲートまで大きい正電圧を確立することによりソース消去工程が行われる。この正電圧は、１２ボルト程に大きくすることができる。
【０００８】
従来の積層した不揮発性半導体記憶装置デバイスにおいて、フローティングゲート及び制御ゲートを互いに絶縁する絶縁膜（以下、「第二のゲート絶縁膜」）は、酸化物シリコンの単一層である。極小型の半導体デバイスについて不断に増大する必要性が存在しており、この状況において、第二のゲート絶縁膜の厚さは更に薄くすることが必要とされる。
【０００９】
従来、インターポリ誘電体は単一の二酸化ケイ素（ＳｉＯ2）から成るものであった。この必要性に適合するため、最近は、二酸化ケイ素に代えて、酸化物／窒化物／酸化物組成物（ＯＮＯ構造体と称されることがある）が使用されており、それは、その層がより薄く且つ依然として単一の酸化物層よりも、電荷の漏洩が少ないからである（チャン等の米国特許第５，６１９，０５２号参照）。
【００１０】
エイタンへの米国特許第５，７６８，１９２号には、絶縁体及びフローティングゲートの双方としてＯＮＯ構造体（及びその他の電荷捕捉誘電体）が使用されることが開示されている。エイタンは、このトランジスタデバイスを反対方向（すなわち、「ソース」及び「ドレーン」を逆にする）にプログラミングし且つ読み取ることにより、より短いプログラミング時間となり、その結果提供される閾値電圧が大きく増大することを教示している。エイタンは、この結果は、「パンチスルー（ｐｕｎｃｈ ｔｈｒｏｕｇｈ）」（即ち、横方向電荷は、印加された閾値レベルに関係なく、ドレーンを通じて電子を吸引するのに十分に強力になる状態）を防止しつつ、プログラミング時間を短縮するのに有用であることを示唆している。
【００１１】
半導体記憶装置の業界は、不揮発性記憶装置のビットコストを低減するための色々な技術及びアプローチ法を研究している。より重要なアプローチ法の内、２つは、寸法収縮及び多重レベル保存である。
【００１２】
寸法収縮は、より小さい寸法を使用してセルを設計しようとする試みである。しかし、寸法収縮がその完全なコスト節減効果に達する前に、技術が顕著に向上することが必要とされる。
【００１３】
多重レベル保存（多重レベルセルと称されることがしばしばである）は、単一のセルが１ビット以上のデータを表わすことができることを意味する。従来の記憶装置セルの設計において、１つのビットのみが０又は１を表わす０Ｖ及び５Ｖ（幾らかの電圧余裕と関係して）のような、２つの異なる電圧レベルにより表わされている。多重レベル保存において、多数ビットのデータをエンコード化するには、より広い電圧範囲／電流範囲が必要である。多数範囲の結果、範囲間の余裕が減少し、高度の設計技術が必要となる。その結果、多重レベル保存セルは設計及び製造が難しい。信頼性が劣るものもある。従来の単一ビットセルの場合よりも読み取り時間が遅いものがある。
【００１４】
従って、本発明の１つの目的は、２ビットのデータを保存することのできる構造体を提供し、これにより、不揮発性記憶装置の寸法を２倍にすることによりコストの削減を実現する、不揮発性記憶装置構造体を製造することである。本発明の関連する目的は、余裕が少ない技術、すなわち高度の設計技術を使用せずにこのセル構造体が、作用するようにすることである。
【００１５】
本発明の別の目的は、誘電体フローティングゲートを採用することにより従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭよりも設計の点で顕著に簡単なセル形態のものを製造することである。本発明の関連する目的は、１００％のゲート結合比率（ＧＣＲ）を有し、これにより、ＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭよりも著しく大きい読み取り電流を有すると同時に、従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭセルよりも低い電圧をプログラミング及び消去機能の双方に対して使用することを許容するセル構造体を提供することである。
【００１６】
本発明の追加的な目的は、システムオンアチップ（ＳＯＣ）の用途に容易に適応させることのできる２ビット記憶装置セルを製造する方法を提供することである。
【００１７】
上記及びその他の目的は、図面、本明細書及び特許請求の範囲を参照することにより、当該技術分野の当業者に明らかになるであろう。
【００１８】
【開示の概要】
本出願は、２ビットの情報を保存する不揮発性半導体記憶デバイスを開示するものである。このデバイスは、１つの導電型の半導体基板と、反対の導電型の半導体基板に形成された右側及び左側拡散領域とを有している。左側及び右側拡散領域の間にチャネル領域が形成されている。薄いゲート酸化物膜を有する制御ゲートがチャネル領域の中央チャネル部分上に形成されている。このデバイスは、ゲート絶縁膜上に形成された制御ゲート電極を更に有している。誘電複合体が半導体基板及び制御ゲート電極を実質的に覆っている。制御ゲート電極と右側拡散領域との間で誘電複合体の一部分内に右側電荷保存領域が形成されている。同様に、制御ゲート電極と左側拡散領域との間の誘電複合体の一部分内に左側電荷保存領域が形成されている。ワードラインが誘電複合体を実質的に覆っている。
【００１９】
又、本発明は、この新規な記憶装置セルを製造する方法であって、（１）１つの導電型の半導体基板上にゲート酸化物層を形成することと、（２）ゲート酸化物絶縁層上に制御ゲートを形成することと、（３）ゲート酸化物絶縁層の一部分を覆い得るように、制御ゲートの右側及び左側端縁に隣接して右側スペーサ及び左側スペーサを取り付けることと、（４）半導体基板内に左側及び右側拡散領域を形成することと、（５）スペーサを除去することと、（６）制御ゲート及び半導体基板上に配置された誘電複合体であって、基板及び制御ゲート上に形成された二酸化ケイ素の底部層を含む上記誘電複合体と、二酸化ケイ素の底部層に形成されたケイ素窒化物層及び窒化物層上に形成された二酸化ケイ素の頂部層を形成することとを備える方法も含むものである。
【００２０】
【発明を実施する最良の形態】
本発明の装置は、多数の異なる形態にて具体化し且つ色々な異なる製造方法にて製造することができるが、この開示は本発明の原理の単に一例にしか過ぎず、本発明を記載した実施の形態にのみ限定することを意図するものではないとの理解の下、１つの特定の実施の形態及び特定の製造方法に関して以下に説明する。
【００２１】
図１には、本発明による２ビット不揮発性記憶装置構造体又はセル１００が図示されている。記憶装置構造体１００は半導体基板１０２の上に形成されている。図示するように、当該技術分野にて、ｐ型又はｎ型基板を形成し得るように半導体基板１０２をドープすることができる。本発明の特徴の当該説明の目的のため、ｐ型半導体基板に基づくセルに関してのみ説明する。しかし、当該技術分野の当業者に理解されるように、本発明は、同様に理解されるであろう調節を加えてｎ型半導体基板に基づくセルにも等しく適用可能である。
【００２２】
右側拡散領域すなわちチャネル１０４が、半導体基板１０２に形成されており、基板１０２の導電型と反対の導電型を有する。左側拡散領域すなわちチャネル１０６は右側拡散領域１０４と別個に半導体基板１０２に形成され、これにより、右側及び左側拡散領域１０４、１０６の間にチャネル領域１０８を形成し、左側拡散領域１０６は領域１０４と同一の導電型を有する（開示した実施の形態にてｎ＋）。
【００２３】
セル１００は、チャネル領域１０８の中央チャネル部分１１２上に形成されたゲート絶縁膜層１１０（ゲート酸化物層）を更に備えている。制御ゲート電極１１４はポリシリコンを使用して層１１０上に形成される。以下に詳細に説明するように、制御ゲート１１４はまた、左側及び右側記憶装置「セル」を互いに絶縁する機能も果たす。
【００２４】
薄い（トンネル型）酸化物層１２０、窒化物層１２２及び絶縁酸化物層１２４が図１に図示するように、基板１０２及び制御電極１１４の上に均一に層状化されてＯＮＯ誘電複合体層１３２を形成する。１つの好ましい実施の形態において、酸化物層１２０、１２４は、各々、約１００Åの厚さである一方、窒化物層は約５０Åの厚さである。これらの誘電構造体は、薄いトンネル型酸化物と絶縁性酸化物との間で窒化物層を挟持することにより形成されるものとして図示されているが、ＳｉＯ2／Ａｌ2Ｏ3／ＳｉＯ2のようなその他の誘電構造体も使用可能である。
【００２５】
中央チャネル部分１１２と右側拡散領域１０４との間でチャネル領域１０８の右側部分１１８上に右側電荷保存領域１１６が形成されている。中央チャネル部分１１２と左側拡散領域１０６との間で中央領域１０８の左側部分１２８上に左側電荷保存領域１２６が形成されている。右側領域１１６及び左側領域１２６は、各々１ビットのデータを保存することができる。ポリシリコン１３０はワードラインとして使用され、ＯＮＯ誘電複合層１３２を実質的に覆う。
【００２６】
当該技術分野の当業者に既知であるように、ＭＯＳトランジスタにおける拡散領域１０４、１０６は零バイアス状態にて識別不能である。拡散領域の各々の役割は、端末電圧が印加された後に（すなわち、ドレーンをソースよりも大きくバイアスさせた後）明らかになる。
【００２７】
従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭと比べて、この方法は、フローティングゲートが不要であるため、遥かにより簡単である。このため、２倍の密度及び簡単な方法によりコストは著しく低減される。
【００２８】
図４Ａ及び図４Ｂには、本発明の２ビット不揮発性記憶装置構造体の作動原理が図示されている。上述したように、２ビット不揮発性記憶装置セル１００において、１ビットのデータが保存され且つ電荷保存領域１１６、１２６の各々に配置されている。以下に説明するように、セルのプログラム及び読み取り方向を逆にすることにより、２つの電荷保存領域の各々にて電荷を保存する間の干渉を防止することができる。
【００２９】
図４Ａには、右側ビットのプログラミング及び読み取り状態が図示されている。右側ビットをプログラム化するためには、右側拡散領域１０４をドレーンとして処理し（約４乃至６Ｖの電圧を印加することにより）、左側拡散領域１０６をソースとして処理する（熱−ｅプログラムのため０Ｖ又は低電圧を印加することにより）。これと同時に、約３乃至５Ｖを制御ゲート電極１１４に印加して、中央チャネル部分１１２を作動させ、ワードライン１３０は約８乃至１０Ｖを受け取る。その右側ビットを読み取るためには、左側拡散領域１０６をドレーンとして処理し（約１．５乃至２．５Ｖの電圧を印加することにより）、また、右側拡散領域１０４をソースとして処理する（０Ｖの電圧を印加することにより）。これと同時に、約２乃至４Ｖを制御ゲート１１４及びワードライン１３０に印加して中央チャネル１１２を作動させる。図４Ｂに図示するように、左側保存セル１２６をプログラム化し且つ読み取るために同様の工程を使用することができる。
【００３０】
プログラム及び読み取り方向を逆にする理由は、局部的に捕集した電子は異なる方向に読み取るならば異なる閾値電圧を呈するからである。図５には、捕捉した電子が右側部に集められるときのＶｔの差を示し、プログラミング中に右側拡散領域１０４がドレーンとして使用されることを表示する。ライン１は右側から読み取った閾値電圧であり（右側拡散チャネル１０４はドレーンとして使用され、プログラムと同一の方向にある）、ライン２は左側から読み取った閾値電圧である（左側拡散チャネル１０６はドレーンとして使用され、プログラムと逆方向にある）。図５に図示するように、プログラム及び読み取り方向を逆にする結果、より効率的なＶｔ動作となる。このため、２ビット保存し得るようその両側部がプログラム化される場合でさえ、単一のビットの閾値電圧が読み取られる。このようにして、方向を逆にすることにより、互いに干渉せずに２ビットをプログラムし且つ読み取ることができる。
【００３１】
２ビットの保存の消去は、１ビットずつ又は同時に２ビットずつ行うことができる。零又は無効なゲート電圧に相応する２つの拡散端子にて高電圧が印加されるならば、これら２つのビットは共に消去される。零又は無効なゲート電圧に相応する単一の拡散端子にてのみ高電圧が印加されるならば、単一のビットのみが消去される。更に、中央ゲート酸化物層１１０が存在するため、この構造体にて過剰消去は全く生じない。保存領域１１６、１２６の閾値電圧が過剰消去される場合でさえ、実際の閾値は中央ゲート酸化物１１０の領域により決まる。このため、構造体１００の消去したＶｔは例外的であり、従って低パワーの用途に適している。
【００３２】
２ビット保存及び簡単な作動原理に加えて、本発明のＧＣＲ（ゲート結合比率）は、フローティングゲートが存在しないため、１００％である。読み取り電流を拡大することにより性能は著しく向上する。更に、プログラム及び消去電圧が低下するため、回路及び工程の間接費は低減する。この構造体の別の有利な点は、プログラミング速度が速いことである。図５には、２つの異なる中央ゲート酸化物１１０の厚さに対するプログラム化したＶｔ対プログラミング時間が示してある。より薄い中央ゲート酸化物１１０の層を採用することにより、迅速なプログラミング速度が実現可能である。１つの好ましい実施の形態において、より薄い中央ゲート酸化物１１０の厚さは、電力の供給電圧及びセルの寸法に依存して、約５０乃至１００Åである。
【００３３】
本発明の２ビットセルを製造する可能な方法が種々存在する。これらの方法は本発明の２ビット不揮発性記憶装置構造体を製造するための可能な方法を単に例示するものに過ぎないとの理解の下、以下に特に、１つの好ましい方法に関して開示する。
【００３４】
図１に図示するように、Ｈ2／Ｏ2雰囲気内の８００℃の酸化と、Ｎ2Ｏ雰囲気内の９５０℃の酸化窒化とを組み合わせることにより、ｐ型シリコン基板１０２の表面の上にゲート酸化物膜１１０が形成される。Ｖｔの調節及びゲート酸化物の成長後、図３Ａに図示するように、ビットラインマスクを使用してポリシリコン層１１４をパターン化する。次に、ＴＥＯＳの層を堆積させ、次に、堆積したＴＥＯＳをエッチングバックして所望の幅にしスペーサを形成することにより、図３Ｂに図示するような酸化物スペーサを形成する。
【００３５】
図３Ｃに図示するように、基板１０２の露出した要素の領域内にヒ素（７０ＫｅＶ／１．５*１０＾１５）を注入し、その後、迅速な加熱工程を行い、その注入した原子を活性化し、右側拡散領域１０４及び左側拡散領域１０６を形成する。
【００３６】
次に、酸化物スペーサを除去し、当該技術分野にて周知の方法により図３Ｄに図示するように、トンネル型酸化物の上にＯＮＯ（酸化物／窒化物／酸化物）を堆積させ１００／５０／１００Åの厚さとなるようにする。ＯＮＯ複合体１３２は、熱電子が層を横断し且つ頂部二酸化ケイ素層１２４と窒化物ケイ素層１２２との間の境界部にて捕捉されるのを防止するのに十分に厚い底部二酸化ケイ素層１２０を有する。層１２０に要求される最小厚さは、底部酸化物層の一体性及び底部酸化物層がその下方のポリ基板１０２の形態に順応し、均一な厚さの底部酸化物層を提供する能力に依存する。底部酸化物層がこれら特徴を備えるか否かは、底部酸化物層を形成する方法に依存する。
【００３７】
底部酸化物層１２０は、例えば、Ｏ2雰囲気内の熱成長、Ｎ2Ｏ雰囲気環境内の熱成長、低温化学的気相成長（ＣＶＤ）法（４００℃）及び高温度ＣＶＤ法（８００℃乃至１０００℃）を含む、当該技術分野で既知の多岐に亙る方法により基板１０２上に堆積させることができる。底部二酸化ケイ素層１２０は、その下方の基板１０２の表面に順応する欠点密度の低い酸化物膜を製造する高温度ＣＶＤ法により堆積させることが好ましい。
【００３８】
本発明のＯＮＯ複合体にて使用される窒化物ケイ素層１２２は、形成される複合体中の底部酸化物層１２０又は頂部酸化物層１２４の何れよりも薄くなければならない。
【００３９】
次に、第二のポリシリコン層１３０を、ＣＶＤ法を使用して、層１２４上に堆積させ、図３Ｅ乃至図３Ｆに図示するように、ワードラインマスクを採用してポリシリコンをパターン化する。
【００４０】
上記の説明及び図面は、単に本発明を説明し且つ図示するものにしか過ぎず、本発明はこれらにのみ限定されるものではない。上記の開示を参照した当該技術分野の当業者は、本発明の範囲から逸脱せずにその改変例及び変更例を為すことが可能であろう。
【図面の簡単な説明】
【図１】 本発明による２ビット不揮発性記憶装置セルのワードラインに沿った断面図である。
【図２】 本発明によるセルの一部分の配列を示す平面図である。
【図３】 ３Ａは、本発明に従って２ビット不揮発性記憶装置セルを製造する方法にて行われるステップのワードラインに沿った断面図である。
３Ｂは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｃは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｄは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｅは、記憶装置セルを製造する方法にて図３Ｄに図示したステップの後に堆積させたポリシリコンの第二の層のパターンを示す平面図である。
３Ｆは、図３Ａ乃至図３Ｅに図示したステップに従って製造されたセルを示すワードラインに沿った断面図である。
【図４】 ４Ａは、右側電荷保存領域内に電荷を保存する割型フローティングゲートの作用を示す、ワードラインに沿った断面図である。
４Ｂは、左側電荷保存領域内に電荷を保存する割型フローティングゲートの作用を示す、ワードラインに沿った断面図である。
【図５】 本発明の２ビット不揮発性セル構造体により提供される閾値電圧に対するプログラム及び読み取りステップの方向を逆にする効果を示すグラフ図である。
【図６】 ゲート酸化物のプログラミング速度及び厚さの関係を示すグラフ図である。
【発明の背景】
１．発明の分野
本発明は、全体として、不揮発性デジタル記憶装置に関し、より具体的には、２ビットの情報を保存するプログラマブルな不揮発性記憶装置（従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭのような）に対する改良されたセル構造体及びその製造方法に関する。
【０００２】
２．背景技術
ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュＥＰＲＯＭデバイスのような不揮発性記憶装置デバイスは、全体として、単一ビットの情報を保存する記憶装置セルとして機能する一連のトランジスタを含む。トランジスタの各々は、ｎ−又はｐ−型半導体基板上に形成されたソース領域及びドレーン領域と、ソース領域とドレーン領域との間に配置された半導体基板の表面上に形成された薄いトンネル誘電体層と、電荷を保持し得るように絶縁層上に配置されたフローティングゲート（ポリシリコンで出来ている）と、コントロールゲートと、フローティングゲート及びコントロールゲートの間に配置されたインターポリ誘電体とを備えている。
【０００３】
最も一般的に使用されているＥＰＲＯＭセルは、絶縁体により取り巻かれ且つ全体として、シリコン基板に形成されたソース及びドレーン領域の間に配置された電気的フローティングゲートを有する。これらセルの初期の型式において、なだれ注入によって電荷が絶縁体を通じて注入される。大型のＥＰＲＯＭは、フローティングゲートを荷電させるためチャネル注入を利用する。アレーを紫外線の照射にさらすと、これらのＥＰＲＯＭは消去される。
【０００４】
また、電気的に消去可能なＥＰＲＯＭ（ＥＥＰＲＯＭ）も極めて一般的である。幾つかの場合、基板上に形成された薄い酸化物領域を通じて電荷を打込むことにより電荷はフローティングゲート内に配置され且つ除去される。その他の場合、電荷は上側電極を通じて除去される。
【０００５】
一般的なＥＰＲＯＭ／ＥＥＰＲＯＭの別型式のものは、フラッシュＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭと称されている。これらのフラッシュ記憶装置セルは、チップ内の記憶装置セルを電気的に消去し、プログラミングし又は読み取ることができる。ここで使用されるフローティングゲートは、典型的に、ポリシリコンで出来た導電性材料であり、この材料は、酸化物又はその他の絶縁性材料の薄い層によりトランジスタのチャネルから絶縁され且つ第二の絶縁材料層によりトランジスタの制御ゲート又はワードラインから絶縁されている。
【０００６】
フラッシュ記憶装置セル用の「プログラム」ステップは、ゲートとソースとの間に、１２ボルトのような大きい正電圧及びドレーンとソースとの間に、例えば、７ボルトのような正電圧を確立することにより、いわゆる熱電子射出注入（ｈｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）法を通じて行われる。
【０００７】
フローティングゲートを放電する行為は、フラッシュ装置に対する「消去」機能と称される。この消去機能は、典型的に、フローティングゲートとトランジスタのソースとの間（ソース消去）又はフローティングゲートと基板との間（チャネル消去）のＦ−Ｎトンネル機構によって行われる。例えば、それぞれの記憶装置セルのドレーンをフロートさせつつ、ソースからゲートまで大きい正電圧を確立することによりソース消去工程が行われる。この正電圧は、１２ボルト程に大きくすることができる。
【０００８】
従来の積層した不揮発性半導体記憶装置デバイスにおいて、フローティングゲート及び制御ゲートを互いに絶縁する絶縁膜（以下、「第二のゲート絶縁膜」）は、酸化物シリコンの単一層である。極小型の半導体デバイスについて不断に増大する必要性が存在しており、この状況において、第二のゲート絶縁膜の厚さは更に薄くすることが必要とされる。
【０００９】
従来、インターポリ誘電体は単一の二酸化ケイ素（ＳｉＯ2）から成るものであった。この必要性に適合するため、最近は、二酸化ケイ素に代えて、酸化物／窒化物／酸化物組成物（ＯＮＯ構造体と称されることがある）が使用されており、それは、その層がより薄く且つ依然として単一の酸化物層よりも、電荷の漏洩が少ないからである（チャン等の米国特許第５，６１９，０５２号参照）。
【００１０】
エイタンへの米国特許第５，７６８，１９２号には、絶縁体及びフローティングゲートの双方としてＯＮＯ構造体（及びその他の電荷捕捉誘電体）が使用されることが開示されている。エイタンは、このトランジスタデバイスを反対方向（すなわち、「ソース」及び「ドレーン」を逆にする）にプログラミングし且つ読み取ることにより、より短いプログラミング時間となり、その結果提供される閾値電圧が大きく増大することを教示している。エイタンは、この結果は、「パンチスルー（ｐｕｎｃｈ ｔｈｒｏｕｇｈ）」（即ち、横方向電荷は、印加された閾値レベルに関係なく、ドレーンを通じて電子を吸引するのに十分に強力になる状態）を防止しつつ、プログラミング時間を短縮するのに有用であることを示唆している。
【００１１】
半導体記憶装置の業界は、不揮発性記憶装置のビットコストを低減するための色々な技術及びアプローチ法を研究している。より重要なアプローチ法の内、２つは、寸法収縮及び多重レベル保存である。
【００１２】
寸法収縮は、より小さい寸法を使用してセルを設計しようとする試みである。しかし、寸法収縮がその完全なコスト節減効果に達する前に、技術が顕著に向上することが必要とされる。
【００１３】
多重レベル保存（多重レベルセルと称されることがしばしばである）は、単一のセルが１ビット以上のデータを表わすことができることを意味する。従来の記憶装置セルの設計において、１つのビットのみが０又は１を表わす０Ｖ及び５Ｖ（幾らかの電圧余裕と関係して）のような、２つの異なる電圧レベルにより表わされている。多重レベル保存において、多数ビットのデータをエンコード化するには、より広い電圧範囲／電流範囲が必要である。多数範囲の結果、範囲間の余裕が減少し、高度の設計技術が必要となる。その結果、多重レベル保存セルは設計及び製造が難しい。信頼性が劣るものもある。従来の単一ビットセルの場合よりも読み取り時間が遅いものがある。
【００１４】
従って、本発明の１つの目的は、２ビットのデータを保存することのできる構造体を提供し、これにより、不揮発性記憶装置の寸法を２倍にすることによりコストの削減を実現する、不揮発性記憶装置構造体を製造することである。本発明の関連する目的は、余裕が少ない技術、すなわち高度の設計技術を使用せずにこのセル構造体が、作用するようにすることである。
【００１５】
本発明の別の目的は、誘電体フローティングゲートを採用することにより従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭよりも設計の点で顕著に簡単なセル形態のものを製造することである。本発明の関連する目的は、１００％のゲート結合比率（ＧＣＲ）を有し、これにより、ＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭよりも著しく大きい読み取り電流を有すると同時に、従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭセルよりも低い電圧をプログラミング及び消去機能の双方に対して使用することを許容するセル構造体を提供することである。
【００１６】
本発明の追加的な目的は、システムオンアチップ（ＳＯＣ）の用途に容易に適応させることのできる２ビット記憶装置セルを製造する方法を提供することである。
【００１７】
上記及びその他の目的は、図面、本明細書及び特許請求の範囲を参照することにより、当該技術分野の当業者に明らかになるであろう。
【００１８】
【開示の概要】
本出願は、２ビットの情報を保存する不揮発性半導体記憶デバイスを開示するものである。このデバイスは、１つの導電型の半導体基板と、反対の導電型の半導体基板に形成された右側及び左側拡散領域とを有している。左側及び右側拡散領域の間にチャネル領域が形成されている。薄いゲート酸化物膜を有する制御ゲートがチャネル領域の中央チャネル部分上に形成されている。このデバイスは、ゲート絶縁膜上に形成された制御ゲート電極を更に有している。誘電複合体が半導体基板及び制御ゲート電極を実質的に覆っている。制御ゲート電極と右側拡散領域との間で誘電複合体の一部分内に右側電荷保存領域が形成されている。同様に、制御ゲート電極と左側拡散領域との間の誘電複合体の一部分内に左側電荷保存領域が形成されている。ワードラインが誘電複合体を実質的に覆っている。
【００１９】
又、本発明は、この新規な記憶装置セルを製造する方法であって、（１）１つの導電型の半導体基板上にゲート酸化物層を形成することと、（２）ゲート酸化物絶縁層上に制御ゲートを形成することと、（３）ゲート酸化物絶縁層の一部分を覆い得るように、制御ゲートの右側及び左側端縁に隣接して右側スペーサ及び左側スペーサを取り付けることと、（４）半導体基板内に左側及び右側拡散領域を形成することと、（５）スペーサを除去することと、（６）制御ゲート及び半導体基板上に配置された誘電複合体であって、基板及び制御ゲート上に形成された二酸化ケイ素の底部層を含む上記誘電複合体と、二酸化ケイ素の底部層に形成されたケイ素窒化物層及び窒化物層上に形成された二酸化ケイ素の頂部層を形成することとを備える方法も含むものである。
【００２０】
【発明を実施する最良の形態】
本発明の装置は、多数の異なる形態にて具体化し且つ色々な異なる製造方法にて製造することができるが、この開示は本発明の原理の単に一例にしか過ぎず、本発明を記載した実施の形態にのみ限定することを意図するものではないとの理解の下、１つの特定の実施の形態及び特定の製造方法に関して以下に説明する。
【００２１】
図１には、本発明による２ビット不揮発性記憶装置構造体又はセル１００が図示されている。記憶装置構造体１００は半導体基板１０２の上に形成されている。図示するように、当該技術分野にて、ｐ型又はｎ型基板を形成し得るように半導体基板１０２をドープすることができる。本発明の特徴の当該説明の目的のため、ｐ型半導体基板に基づくセルに関してのみ説明する。しかし、当該技術分野の当業者に理解されるように、本発明は、同様に理解されるであろう調節を加えてｎ型半導体基板に基づくセルにも等しく適用可能である。
【００２２】
右側拡散領域すなわちチャネル１０４が、半導体基板１０２に形成されており、基板１０２の導電型と反対の導電型を有する。左側拡散領域すなわちチャネル１０６は右側拡散領域１０４と別個に半導体基板１０２に形成され、これにより、右側及び左側拡散領域１０４、１０６の間にチャネル領域１０８を形成し、左側拡散領域１０６は領域１０４と同一の導電型を有する（開示した実施の形態にてｎ＋）。
【００２３】
セル１００は、チャネル領域１０８の中央チャネル部分１１２上に形成されたゲート絶縁膜層１１０（ゲート酸化物層）を更に備えている。制御ゲート電極１１４はポリシリコンを使用して層１１０上に形成される。以下に詳細に説明するように、制御ゲート１１４はまた、左側及び右側記憶装置「セル」を互いに絶縁する機能も果たす。
【００２４】
薄い（トンネル型）酸化物層１２０、窒化物層１２２及び絶縁酸化物層１２４が図１に図示するように、基板１０２及び制御電極１１４の上に均一に層状化されてＯＮＯ誘電複合体層１３２を形成する。１つの好ましい実施の形態において、酸化物層１２０、１２４は、各々、約１００Åの厚さである一方、窒化物層は約５０Åの厚さである。これらの誘電構造体は、薄いトンネル型酸化物と絶縁性酸化物との間で窒化物層を挟持することにより形成されるものとして図示されているが、ＳｉＯ2／Ａｌ2Ｏ3／ＳｉＯ2のようなその他の誘電構造体も使用可能である。
【００２５】
中央チャネル部分１１２と右側拡散領域１０４との間でチャネル領域１０８の右側部分１１８上に右側電荷保存領域１１６が形成されている。中央チャネル部分１１２と左側拡散領域１０６との間で中央領域１０８の左側部分１２８上に左側電荷保存領域１２６が形成されている。右側領域１１６及び左側領域１２６は、各々１ビットのデータを保存することができる。ポリシリコン１３０はワードラインとして使用され、ＯＮＯ誘電複合層１３２を実質的に覆う。
【００２６】
当該技術分野の当業者に既知であるように、ＭＯＳトランジスタにおける拡散領域１０４、１０６は零バイアス状態にて識別不能である。拡散領域の各々の役割は、端末電圧が印加された後に（すなわち、ドレーンをソースよりも大きくバイアスさせた後）明らかになる。
【００２７】
従来のＥＥＰＲＯＭ又はフラッシュＥＥＰＲＯＭと比べて、この方法は、フローティングゲートが不要であるため、遥かにより簡単である。このため、２倍の密度及び簡単な方法によりコストは著しく低減される。
【００２８】
図４Ａ及び図４Ｂには、本発明の２ビット不揮発性記憶装置構造体の作動原理が図示されている。上述したように、２ビット不揮発性記憶装置セル１００において、１ビットのデータが保存され且つ電荷保存領域１１６、１２６の各々に配置されている。以下に説明するように、セルのプログラム及び読み取り方向を逆にすることにより、２つの電荷保存領域の各々にて電荷を保存する間の干渉を防止することができる。
【００２９】
図４Ａには、右側ビットのプログラミング及び読み取り状態が図示されている。右側ビットをプログラム化するためには、右側拡散領域１０４をドレーンとして処理し（約４乃至６Ｖの電圧を印加することにより）、左側拡散領域１０６をソースとして処理する（熱−ｅプログラムのため０Ｖ又は低電圧を印加することにより）。これと同時に、約３乃至５Ｖを制御ゲート電極１１４に印加して、中央チャネル部分１１２を作動させ、ワードライン１３０は約８乃至１０Ｖを受け取る。その右側ビットを読み取るためには、左側拡散領域１０６をドレーンとして処理し（約１．５乃至２．５Ｖの電圧を印加することにより）、また、右側拡散領域１０４をソースとして処理する（０Ｖの電圧を印加することにより）。これと同時に、約２乃至４Ｖを制御ゲート１１４及びワードライン１３０に印加して中央チャネル１１２を作動させる。図４Ｂに図示するように、左側保存セル１２６をプログラム化し且つ読み取るために同様の工程を使用することができる。
【００３０】
プログラム及び読み取り方向を逆にする理由は、局部的に捕集した電子は異なる方向に読み取るならば異なる閾値電圧を呈するからである。図５には、捕捉した電子が右側部に集められるときのＶｔの差を示し、プログラミング中に右側拡散領域１０４がドレーンとして使用されることを表示する。ライン１は右側から読み取った閾値電圧であり（右側拡散チャネル１０４はドレーンとして使用され、プログラムと同一の方向にある）、ライン２は左側から読み取った閾値電圧である（左側拡散チャネル１０６はドレーンとして使用され、プログラムと逆方向にある）。図５に図示するように、プログラム及び読み取り方向を逆にする結果、より効率的なＶｔ動作となる。このため、２ビット保存し得るようその両側部がプログラム化される場合でさえ、単一のビットの閾値電圧が読み取られる。このようにして、方向を逆にすることにより、互いに干渉せずに２ビットをプログラムし且つ読み取ることができる。
【００３１】
２ビットの保存の消去は、１ビットずつ又は同時に２ビットずつ行うことができる。零又は無効なゲート電圧に相応する２つの拡散端子にて高電圧が印加されるならば、これら２つのビットは共に消去される。零又は無効なゲート電圧に相応する単一の拡散端子にてのみ高電圧が印加されるならば、単一のビットのみが消去される。更に、中央ゲート酸化物層１１０が存在するため、この構造体にて過剰消去は全く生じない。保存領域１１６、１２６の閾値電圧が過剰消去される場合でさえ、実際の閾値は中央ゲート酸化物１１０の領域により決まる。このため、構造体１００の消去したＶｔは例外的であり、従って低パワーの用途に適している。
【００３２】
２ビット保存及び簡単な作動原理に加えて、本発明のＧＣＲ（ゲート結合比率）は、フローティングゲートが存在しないため、１００％である。読み取り電流を拡大することにより性能は著しく向上する。更に、プログラム及び消去電圧が低下するため、回路及び工程の間接費は低減する。この構造体の別の有利な点は、プログラミング速度が速いことである。図５には、２つの異なる中央ゲート酸化物１１０の厚さに対するプログラム化したＶｔ対プログラミング時間が示してある。より薄い中央ゲート酸化物１１０の層を採用することにより、迅速なプログラミング速度が実現可能である。１つの好ましい実施の形態において、より薄い中央ゲート酸化物１１０の厚さは、電力の供給電圧及びセルの寸法に依存して、約５０乃至１００Åである。
【００３３】
本発明の２ビットセルを製造する可能な方法が種々存在する。これらの方法は本発明の２ビット不揮発性記憶装置構造体を製造するための可能な方法を単に例示するものに過ぎないとの理解の下、以下に特に、１つの好ましい方法に関して開示する。
【００３４】
図１に図示するように、Ｈ2／Ｏ2雰囲気内の８００℃の酸化と、Ｎ2Ｏ雰囲気内の９５０℃の酸化窒化とを組み合わせることにより、ｐ型シリコン基板１０２の表面の上にゲート酸化物膜１１０が形成される。Ｖｔの調節及びゲート酸化物の成長後、図３Ａに図示するように、ビットラインマスクを使用してポリシリコン層１１４をパターン化する。次に、ＴＥＯＳの層を堆積させ、次に、堆積したＴＥＯＳをエッチングバックして所望の幅にしスペーサを形成することにより、図３Ｂに図示するような酸化物スペーサを形成する。
【００３５】
図３Ｃに図示するように、基板１０２の露出した要素の領域内にヒ素（７０ＫｅＶ／１．５*１０＾１５）を注入し、その後、迅速な加熱工程を行い、その注入した原子を活性化し、右側拡散領域１０４及び左側拡散領域１０６を形成する。
【００３６】
次に、酸化物スペーサを除去し、当該技術分野にて周知の方法により図３Ｄに図示するように、トンネル型酸化物の上にＯＮＯ（酸化物／窒化物／酸化物）を堆積させ１００／５０／１００Åの厚さとなるようにする。ＯＮＯ複合体１３２は、熱電子が層を横断し且つ頂部二酸化ケイ素層１２４と窒化物ケイ素層１２２との間の境界部にて捕捉されるのを防止するのに十分に厚い底部二酸化ケイ素層１２０を有する。層１２０に要求される最小厚さは、底部酸化物層の一体性及び底部酸化物層がその下方のポリ基板１０２の形態に順応し、均一な厚さの底部酸化物層を提供する能力に依存する。底部酸化物層がこれら特徴を備えるか否かは、底部酸化物層を形成する方法に依存する。
【００３７】
底部酸化物層１２０は、例えば、Ｏ2雰囲気内の熱成長、Ｎ2Ｏ雰囲気環境内の熱成長、低温化学的気相成長（ＣＶＤ）法（４００℃）及び高温度ＣＶＤ法（８００℃乃至１０００℃）を含む、当該技術分野で既知の多岐に亙る方法により基板１０２上に堆積させることができる。底部二酸化ケイ素層１２０は、その下方の基板１０２の表面に順応する欠点密度の低い酸化物膜を製造する高温度ＣＶＤ法により堆積させることが好ましい。
【００３８】
本発明のＯＮＯ複合体にて使用される窒化物ケイ素層１２２は、形成される複合体中の底部酸化物層１２０又は頂部酸化物層１２４の何れよりも薄くなければならない。
【００３９】
次に、第二のポリシリコン層１３０を、ＣＶＤ法を使用して、層１２４上に堆積させ、図３Ｅ乃至図３Ｆに図示するように、ワードラインマスクを採用してポリシリコンをパターン化する。
【００４０】
上記の説明及び図面は、単に本発明を説明し且つ図示するものにしか過ぎず、本発明はこれらにのみ限定されるものではない。上記の開示を参照した当該技術分野の当業者は、本発明の範囲から逸脱せずにその改変例及び変更例を為すことが可能であろう。
【図面の簡単な説明】
【図１】 本発明による２ビット不揮発性記憶装置セルのワードラインに沿った断面図である。
【図２】 本発明によるセルの一部分の配列を示す平面図である。
【図３】 ３Ａは、本発明に従って２ビット不揮発性記憶装置セルを製造する方法にて行われるステップのワードラインに沿った断面図である。
３Ｂは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｃは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｄは、図３Ａと別のステップのワードラインに沿った断面図である。
３Ｅは、記憶装置セルを製造する方法にて図３Ｄに図示したステップの後に堆積させたポリシリコンの第二の層のパターンを示す平面図である。
３Ｆは、図３Ａ乃至図３Ｅに図示したステップに従って製造されたセルを示すワードラインに沿った断面図である。
【図４】 ４Ａは、右側電荷保存領域内に電荷を保存する割型フローティングゲートの作用を示す、ワードラインに沿った断面図である。
４Ｂは、左側電荷保存領域内に電荷を保存する割型フローティングゲートの作用を示す、ワードラインに沿った断面図である。
【図５】 本発明の２ビット不揮発性セル構造体により提供される閾値電圧に対するプログラム及び読み取りステップの方向を逆にする効果を示すグラフ図である。
【図６】 ゲート酸化物のプログラミング速度及び厚さの関係を示すグラフ図である。
Claims (4)
- 不揮発性半導体記憶装置デバイスにおいて、
１つの導電型の半導体基板と、
前記半導体基板に形成された右側拡散領域であって、前記半導体基板の導電型と反対の導電型を有する前記右側拡散領域と、
前記右側拡散領域と別個に前記半導体基板に形成され、これにより前記右側及び左側拡散領域の間にチャネル領域を形成する左側拡散領域であって、前記右側拡散領域と同一の導電型である前記左側拡散領域と、
前記チャネル領域の中央チャネル部分上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された制御ゲート電極と、
前記半導体基板及び前記制御ゲート電極を覆う誘電複合体と、
前記制御ゲート電極と前記右側拡散領域との間で前記誘電複合体の一部分内の右側電荷保存領域と、
前記制御ゲート電極と前記左側拡散領域との間で前記誘電複合体の一部分内の左側電荷保存領域と、
前記誘電複合体を覆うワードラインとを備える、不揮発性半導体記憶装置デバイス。 - 請求項１の不揮発性半導体記憶装置デバイスにおいて、前記誘電複合体が、２つの二酸化ケイ素層の間に挟持された窒化ケイ素層を備える、不揮発性半導体記憶装置デバイス。
- 請求項１の不揮発性半導体記憶装置デバイスにおいて、前記誘電複合体が、２つの二酸化ケイ素層の間に挟持された酸化アルミニウム層を備える、不揮発性半導体記憶装置デバイス。
- 以下の（ａ）乃至（ｇ）の行程が順次行われる不揮発性記憶装置セルの製造方法。
（ａ）１つの導電型の半導体基板上にゲート酸化物絶縁層を形成する行程、
（ｂ）前記ゲート酸化物絶縁層上に制御ゲートを形成する行程、
（ｃ）前記ゲート酸化物絶縁層の一部分を覆い得るように前記制御ゲートの右側端縁及び左側端縁に隣接して右側スペーサ及び左側スペーサを取り付ける行程、
（ｄ）前記半導体基板の導電型と反対の導電型を有する右側拡散領域及び左側拡散領域を、それぞれ、前記右側スペーサ及び前記左側スペーサに整合させて前記半導体基板内に形成し、これにより前記右側拡散領域及び前記左側拡散領域の間にチャネル領域を形成する行程、
（ｅ）前記右側スペーサ及び前記左側スペーサを除去する行程、
（ｆ）前記制御ゲート及び前記半導体基板上に配置された誘電複合体であって、前記半導体基板及び前記制御ゲート上に形成された底部二酸化ケイ素層と、該底部二酸化ケイ素層上に形成された窒化ケイ素層と、該窒化ケイ素層上に形成された頂部二酸化ケイ素層とを含む前記誘電複合体を形成する行程、
（ｇ）前記頂部二酸化ケイ素層上にワードラインを形成する行程。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38448099A | 1999-08-27 | 1999-08-27 | |
| US09/384,480 | 1999-08-27 | ||
| PCT/US2000/023504 WO2001017031A1 (en) | 1999-08-27 | 2000-08-25 | Easy shrinkable novel non-volatile semiconductor memory cell utilizing split dielectric floating gate and method for making same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003508921A JP2003508921A (ja) | 2003-03-04 |
| JP2003508921A5 JP2003508921A5 (ja) | 2011-08-18 |
| JP4969748B2 true JP4969748B2 (ja) | 2012-07-04 |
Family
ID=23517472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001520477A Expired - Fee Related JP4969748B2 (ja) | 1999-08-27 | 2000-08-25 | 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4969748B2 (ja) |
| CN (1) | CN1229873C (ja) |
| AU (1) | AU6940900A (ja) |
| WO (1) | WO2001017031A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251189B2 (en) | 2009-02-09 | 2022-02-15 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4923321B2 (ja) * | 2000-09-12 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置の動作方法 |
| JP4608815B2 (ja) * | 2001-06-08 | 2011-01-12 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP4393106B2 (ja) * | 2003-05-14 | 2010-01-06 | シャープ株式会社 | 表示用駆動装置及び表示装置、並びに携帯電子機器 |
| US7312495B2 (en) * | 2005-04-07 | 2007-12-25 | Spansion Llc | Split gate multi-bit memory cell |
| CN100411144C (zh) * | 2005-08-16 | 2008-08-13 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法 |
| JP2008053270A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体記憶装置、及びその製造方法 |
| KR100843550B1 (ko) * | 2006-11-06 | 2008-07-04 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145080A (ja) * | 1991-11-25 | 1993-06-11 | Kawasaki Steel Corp | 不揮発性記憶装置 |
| JPH05251669A (ja) * | 1992-03-06 | 1993-09-28 | Matsushita Electron Corp | 半導体記憶装置およびその書き換え方法 |
| JPH07169864A (ja) * | 1993-12-16 | 1995-07-04 | Kawasaki Steel Corp | 不揮発性半導体記憶装置 |
| JPH1174389A (ja) * | 1997-06-16 | 1999-03-16 | Motorola Inc | スプリット・ゲート・メモリ装置 |
| JP2001102466A (ja) * | 1999-08-05 | 2001-04-13 | Halo Lsi Design & Device Technol Inc | 不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ |
| JP2001156188A (ja) * | 1999-03-08 | 2001-06-08 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69226358T2 (de) * | 1992-05-27 | 1998-11-26 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | EPROM-Zelle mit Dielektricum zwischen Polysiliziumschichten, das leicht in kleinen Dimensionen herstellbar ist |
| US5619052A (en) * | 1994-09-29 | 1997-04-08 | Macronix International Co., Ltd. | Interpoly dielectric structure in EEPROM device |
| US5783849A (en) * | 1996-02-23 | 1998-07-21 | Citizen Watch Co., Ltd. | Semiconductor device |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| US6020606A (en) * | 1998-03-20 | 2000-02-01 | United Silicon Incorporated | Structure of a memory cell |
-
2000
- 2000-08-25 AU AU69409/00A patent/AU6940900A/en not_active Abandoned
- 2000-08-25 CN CN00812126.5A patent/CN1229873C/zh not_active Expired - Fee Related
- 2000-08-25 JP JP2001520477A patent/JP4969748B2/ja not_active Expired - Fee Related
- 2000-08-25 WO PCT/US2000/023504 patent/WO2001017031A1/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145080A (ja) * | 1991-11-25 | 1993-06-11 | Kawasaki Steel Corp | 不揮発性記憶装置 |
| JPH05251669A (ja) * | 1992-03-06 | 1993-09-28 | Matsushita Electron Corp | 半導体記憶装置およびその書き換え方法 |
| JPH07169864A (ja) * | 1993-12-16 | 1995-07-04 | Kawasaki Steel Corp | 不揮発性半導体記憶装置 |
| JPH1174389A (ja) * | 1997-06-16 | 1999-03-16 | Motorola Inc | スプリット・ゲート・メモリ装置 |
| JP2001156188A (ja) * | 1999-03-08 | 2001-06-08 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2001102466A (ja) * | 1999-08-05 | 2001-04-13 | Halo Lsi Design & Device Technol Inc | 不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251189B2 (en) | 2009-02-09 | 2022-02-15 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
| US11950412B2 (en) | 2009-02-09 | 2024-04-02 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003508921A (ja) | 2003-03-04 |
| AU6940900A (en) | 2001-03-26 |
| CN1229873C (zh) | 2005-11-30 |
| CN1375114A (zh) | 2002-10-16 |
| WO2001017031A1 (en) | 2001-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436768B1 (en) | Source drain implant during ONO formation for improved isolation of SONOS devices | |
| JP4964378B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP5466421B2 (ja) | ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子 | |
| KR100810710B1 (ko) | 워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성 | |
| US6458677B1 (en) | Process for fabricating an ONO structure | |
| US6740927B1 (en) | Nonvolatile memory capable of storing multibits binary information and the method of forming the same | |
| US6406960B1 (en) | Process for fabricating an ONO structure having a silicon-rich silicon nitride layer | |
| US6468865B1 (en) | Method of simultaneous formation of bitline isolation and periphery oxide | |
| US20080198669A1 (en) | Method of operating non-volatile memory | |
| US6232634B1 (en) | Non-volatile memory cell and method for manufacturing same | |
| US7227219B2 (en) | Charge trapping memory cell and fabrication method | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| US5729496A (en) | Nonvolatile semiconductor memory element and method for fabricating the same | |
| US6734055B1 (en) | Multi-level (4 state/2-bit) stacked gate flash memory cell | |
| WO2001017030A1 (en) | Non-volatile memory structure for twin-bit storage and methods of making same | |
| US6326660B1 (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| US6930348B2 (en) | Dual bit split gate flash memory | |
| US5972753A (en) | Method of self-align cell edge implant to reduce leakage current and improve program speed in split-gate flash | |
| US5643812A (en) | Method of making EEPROM flash memory cell with erase gate | |
| KR0124629B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| US7164177B2 (en) | Multi-level memory cell | |
| KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| JP4969748B2 (ja) | 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 | |
| CN100372121C (zh) | 多阶存储单元 | |
| US20060039200A1 (en) | Non-volatile memory cell, fabrication method and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110331 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110407 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4969748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |