JP4966897B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4966897B2 JP4966897B2 JP2008079149A JP2008079149A JP4966897B2 JP 4966897 B2 JP4966897 B2 JP 4966897B2 JP 2008079149 A JP2008079149 A JP 2008079149A JP 2008079149 A JP2008079149 A JP 2008079149A JP 4966897 B2 JP4966897 B2 JP 4966897B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective substrate
- semiconductor substrate
- semiconductor
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
Description
本発明の請求項2に記載の半導体パッケージの製造方法は、請求項1において、前記工程Dと前記工程Eとの間に、前記半導体基板の他面側に外部端子を形成する工程Fを、さらに備えることを特徴とする。
本発明の請求項3に記載の半導体パッケージの製造方法は、請求項1又は2において、前記工程D又は前記工程Fと、前記工程Eとの間に、前記半導体基板を個片化する工程Gを、さらに備えることを特徴とする。
この半導体パッケージ1は、半導体基板10、該半導体基板10の一面10a側に配された機能素子11、一面20aが前記半導体基板10の一面10aと対向し、前記半導体基板10の表面から所定の間隔をもつように配された保護基板20、及び、前記機能素子11を囲むように配され、前記半導体基板10と前記保護基板20とを接合する接合部材21、を少なくとも備える。
図2、図3は、本発明の半導体パッケージの製造方法を工程順に示す断面図である。
本発明の半導体パッケージの製造方法は、前記保護基板20の他面20aに支持基板30を接合する工程Aと、前記保護基板20の一面20a側より研磨し、前記保護基板20を薄板化する工程Bと、前記保護基板20の一面20aを前記半導体基板10の一面10aと対向させて接合する工程Cと、前記半導体基板10の他面10b側より研磨し、前記半導体基板10を薄板化する工程Dと、前記支持基板30を除去する工程Eと、を備えることを特徴とする。
以下、各工程ごとに詳しく説明する。
保護基板20は、半導体基板10と対向して機能素子11の上方に所定の間隔をもつように配置され、機能素子11を保護する等の役割を有する。保護基板20としては、樹脂やガラス、シリコン、金属等からなる板材を用いることができる。保護基板20は後工程にて研磨加工により薄板化するため、接合加工および研磨加工が可能な範囲であればその厚さは問わない。
接合材31としては、後工程(工程E)で熱などを印加することにより支持基板30を保護基板20から剥離することが可能な樹脂材料を利用する。剥離方法としては他にUV光やレーザ光、薬液を用いた方法などが存在するが、後工程で保護基板20から支持基板30を剥離することができれば、特に材料、剥離方法は問わない。
次に、接合した保護基板20を研磨加工し、薄板化する。研磨加工の方法としては、BG(バックグラインド)にて終了しても良いが、特に光学デバイスのパッケージなどでは光学特性の劣化が懸念されるため、BG加工の後CMPやウェットエッチング等の処理により鏡面化することが好ましい。
半導体基板10は、例えばシリコン等からなる。半導体基板10は、一方の表面10aに機能素子11と、電極パッド12が形成されている。
接合部材21は、保護基板20を半導体基板10と接合したときに、機能素子11の周囲を切れ目なく囲い、かつ、機能素子11の上を覆わないような所定位置に設けられる。
接合部材21の高さ(厚み)は、特に限定されるものではなく、機能素子11から要求される仕様などの条件に応じて自由に選択可能であるが、例えば数μm〜数十μmの範囲であれば、機能素子11の周囲に十分なキャビティを確保することができるとともに、半導体パッケージ1全体の寸法を抑制することができる。
接合部材21の形成方法としてはスピンコート法、印刷法、ディスペンス法、フィルムラミネート法があり、選定した樹脂材料に適した方法を用いる。続いて接合部材21をパターニングする。
その後、半導体基板10と保護基板20とを接合する。接合部材21による接合では熱・紫外線などの接着剤硬化反応源を必要とする。また、接合部材21の接着力発現には適度な加重印加も必要であり、以上の理由から一般的にはプレス版を用いた熱圧着を用いる。これにより、機能素子11の周囲の空間(中空部2)が半導体基板10と保護基板20と接合部材21とにより気密に封止される。
さらに、保護基板20と同様、半導体基板10についても研磨加工を行い、薄板化する[工程E]。これもパッケージの低背化のために必要となり、研磨後の厚さは0.2mm以下程度とするのが好ましい。研磨方法等については、保護基板20のときと同様にして行う。
具体的には、半導体基板10の表裏両面を貫通する微細孔14を形成し、その内面に絶縁膜15を介して導電体16を充填して貫通電極13を形成する。さらに、接続に必要な配線部17及びバンプ18、封止樹脂層19を形成する。
導電体16としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Au−Sn、Sn−Pb等の合金、あるいはSn基、Pb基、Au基、In基などのはんだ合金等の金属が利用できる。
バンプ18の形成方法としては、半田ボール搭載法、半田ペースト印刷法、メタルジェット法、半田ペーストディスペンス法により半田ペーストを載せた後リフローを実施、または電解半田めっき法、半田蒸着法等が挙げられる。
具体的には、前述した図3(a)において、一点鎖線で示す位置において、前記半導体基板10をダイシング加工を行うことにより、チップ毎に分離された状態となるように、個片化を図る。
具体的には、保護基板20から所定の方法により支持基板30を除去する。その際、所定の方法としては、例えば、熱、UV光やレーザ光、薬液などを用いる方法が挙げられるが、これらの方法は接合材31の材料に応じて選定すればよい。
前工程(工程G)でのダイシング工程においても汚れが発生するため、ダイシング工程完了後に支持基板30を除去することで、保護基板20の汚染を防ぐことができる。
このようにして製造された半導体パッケージは、保護基板20の傷や汚染、及び保護基板20の反りや割れの発生が抑制され、より薄型かつ高品質なものとなる。
Claims (3)
- 半導体基板と、該半導体基板の一面側に配された機能素子と、
一面が前記半導体基板の一面と対向し、前記半導体基板の表面から所定の間隔をもつように配された保護基板と、を少なくとも備えた半導体パッケージの製造方法であって、
前記保護基板の他面に支持基板を接合する工程Aと、
前記工程Aの後に、前記保護基板の一面側より研磨し、前記保護基板を薄板化する工程Bと、
前記保護基板の一面を前記半導体基板の一面と対向させて接合する工程Cと、
前記半導体基板の他面側より研磨し、前記半導体基板を薄板化する工程Dと、
前記工程Dの後に、前記支持基板を除去する工程Eと、を備えることを特徴とする半導体パッケージの製造方法。 - 前記工程Dと前記工程Eとの間に、前記半導体基板の他面側に外部端子を形成する工程Fを、さらに備えることを特徴とする請求項1に記載の半導体パッケージの製造方法。
- 前記工程D又は前記工程Fと、前記工程Eとの間に、前記半導体基板を個片化する工程Gを、さらに備えることを特徴とする請求項1又は2に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079149A JP4966897B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079149A JP4966897B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238781A JP2009238781A (ja) | 2009-10-15 |
JP4966897B2 true JP4966897B2 (ja) | 2012-07-04 |
Family
ID=41252422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008079149A Expired - Fee Related JP4966897B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4966897B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4945516B2 (ja) * | 2008-06-26 | 2012-06-06 | 新日鐵化学株式会社 | 中空封止型半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10392637B4 (de) * | 2002-05-10 | 2014-09-04 | Hamamatsu Photonics K.K. | Hintergrundbeleuchtetes Photodioden-Array und Verfahren zum Herstellen desselben |
JP4551638B2 (ja) * | 2003-08-01 | 2010-09-29 | 富士フイルム株式会社 | 固体撮像装置の製造方法 |
JP2006173557A (ja) * | 2004-11-22 | 2006-06-29 | Toshiba Corp | 中空型半導体装置とその製造方法 |
US7067397B1 (en) * | 2005-06-23 | 2006-06-27 | Northrop Gruman Corp. | Method of fabricating high yield wafer level packages integrating MMIC and MEMS components |
JP5261897B2 (ja) * | 2006-08-04 | 2013-08-14 | 大日本印刷株式会社 | 多面付け保護材とその製造方法およびセンサーチップの製造方法 |
-
2008
- 2008-03-25 JP JP2008079149A patent/JP4966897B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009238781A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6315859B2 (ja) | 撮像装置、半導体装置および撮像ユニット | |
KR102327141B1 (ko) | 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법 | |
US8748949B2 (en) | Chip package with heavily doped region and fabrication method thereof | |
US9768089B2 (en) | Wafer stack protection seal | |
US8338904B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6147250B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
US9799588B2 (en) | Chip package and manufacturing method thereof | |
TWI614881B (zh) | 感光模組及其製造方法 | |
JP2009010261A (ja) | 半導体パッケージおよびその製造方法 | |
WO2011125935A1 (ja) | 半導体装置及びその製造方法 | |
KR20180123721A (ko) | 적층체, 및 그 적층체의 분리 방법 | |
TW201624683A (zh) | 感光模組及其製造方法 | |
WO2011118116A1 (ja) | 半導体装置及びその製造方法 | |
JP2005166909A (ja) | パッケージ及びその製造方法 | |
JP5478009B2 (ja) | 半導体パッケージの製造方法 | |
JP4354321B2 (ja) | 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法 | |
JP4966897B2 (ja) | 半導体パッケージの製造方法 | |
WO2011081130A1 (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
TWI589016B (zh) | 感光模組及其製造方法 | |
JP5408995B2 (ja) | 半導体パッケージ | |
JP2012004601A (ja) | 半導体パッケージの製造方法 | |
JP2009088865A (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |