JP4957402B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4957402B2 JP4957402B2 JP2007163947A JP2007163947A JP4957402B2 JP 4957402 B2 JP4957402 B2 JP 4957402B2 JP 2007163947 A JP2007163947 A JP 2007163947A JP 2007163947 A JP2007163947 A JP 2007163947A JP 4957402 B2 JP4957402 B2 JP 4957402B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- gate insulating
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 200
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 description 27
- 238000007254 oxidation reaction Methods 0.000 description 27
- 238000002347 injection Methods 0.000 description 26
- 239000007924 injection Substances 0.000 description 26
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 3
- 229930192474 thiophene Natural products 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000004770 highest occupied molecular orbital Methods 0.000 description 2
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PONZBUKBFVIXOD-UHFFFAOYSA-N 9,10-dicarbamoylperylene-3,4-dicarboxylic acid Chemical compound C=12C3=CC=C(C(O)=O)C2=C(C(O)=O)C=CC=1C1=CC=C(C(O)=N)C2=C1C3=CC=C2C(=N)O PONZBUKBFVIXOD-UHFFFAOYSA-N 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
この発明は、半導体装置およびその製造方法に関するものである。
従来から、ホールと電子の両方をキャリヤとして用いることができる二極性駆動有機ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）等の半導体装置が知られている。このような二極性駆動有機ＦＥＴとして、ゲート電極、誘電層（ゲート絶縁膜）、半導体膜、ソース電極（第一電極）およびドレイン電極（第二電極）を備え、第一電極および第二電極がゲート電極とそれぞれ平面的に重なるように配置されたものが開示されている（例えば、特許文献１参照）。このような二極性駆動有機ＦＥＴは、例えば、発光ディスプレイ等に用いられる。
二極性駆動有機ＦＥＴにおいて同時二極性駆動を行なう場合には、半導体膜へのホールと電子の注入量のバランスを考慮することが重要である。二極性駆動有機ＦＥＴを発光素子として用いる場合には、半導体膜へのホールの注入量と電子の注入量を一致させると、ホールと電子が過不足なく発光に消費され、発光効率は最大になる。
特開２００２−２６３３６号公報
しかしながら、上記従来の半導体装置では、半導体膜へのホールと電子の注入の容易性が異なるという課題がある。ホールと電子の注入の容易性は、発光性有機半導体材料のＨＯＭＯとＬＵＭＯの準位、第一電極と第二電極の仕事関数等に依存する。そのため、二極性駆動有機ＦＥＴの発光効率を最大にしようとした場合、ゲート電極のゲート電圧によって半導体膜へのホールと電子の注入量のバランスを制御する必要がある。
半導体膜へのホールと電子の注入の容易性が等しければ、ゲート電圧を第一電極の電圧と第二電極の電圧の中間値にすると、半導体膜へのホールと電子の注入量は等しくなり、発光効率は最大になる。しかし、実際には半導体膜へのホールと電子の注入の容易性は等しくない。このため、半導体膜の発光効率を最大にするためには、ゲート電圧を第一電極の電圧と第二電極の電圧の中間値よりも第一電極または第二電極の電圧に近い値にする必要がある。
例えば、図１０に示すように、従来の半導体装置５００は、半導体膜１３０がゲート絶縁膜１２０を介してゲート電極１１０と対向して配置され、半導体膜１３０が発光性のｐ型有機半導体材料によって形成されている。ここで、半導体装置５００の第一電極１４０の電圧Ｖ１を接地電圧とし、ゲート電極１１０の電圧ＶＧを−２０Ｖから−５０Ｖまで１０Ｖ単位で変化させた。このとき、それぞれのゲート電圧ＶＧで半導体膜１３０の発光効率が最大となった第二電極１５０の電圧Ｖ２を下記の表１に示す。
表１に示すように、ゲート電極１１０の電圧ＶＧは第一電極１４０の電圧（０Ｖ）と第二電極１５０の電圧Ｖ２の中間値（ＶＧ／Ｖ２＝０．５）からずれた値となる。このため、ゲート電極１１０の電圧ＶＧは第一電極１４０の電圧Ｖ１（０Ｖ）または第二電極１５０の電圧Ｖ２に近い値になってしまう。
これにより、ホールと電子の注入量の適正なバランスを与えるゲート電極１１０の電位、第一電極１４０の電位および第二電極１５０の電位の相対関係は、極めて狭い範囲に制限される。このような制限があると、半導体装置５００の設計の自由度が低下するという問題がある。
これにより、ホールと電子の注入量の適正なバランスを与えるゲート電極１１０の電位、第一電極１４０の電位および第二電極１５０の電位の相対関係は、極めて狭い範囲に制限される。このような制限があると、半導体装置５００の設計の自由度が低下するという問題がある。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
上記の課題を解決するために、本発明に係る半導体装置の一形態は、発光性のｐ型有機半導体材料を含む半導体膜と、ゲート電極と、前記半導体膜と前記ゲート電極との間に位置するゲート絶縁膜と、前記半導体膜にホールを注入する第一電極と、前記半導体膜に電子を注入する第二電極と、を含み、前記ゲート絶縁膜の第一部分が前記第一電極と前記ゲート電極との間に位置し、前記ゲート絶縁膜の第二部分が前記第二電極と前記ゲート電極との間に位置し、前記第一部分の膜厚が前記第二部分の膜厚よりも大きく、前記ゲート電極の電位を前記第一電極の電位よりも低く、かつ前記第二電極の電位よりも高くすることで、前記第一電極から前記半導体膜にホールを、前記第二電極から前記半導体膜に電子をそれぞれ注入できるよう設定されている、ことを特徴とする。
このように構成することで、第一電極からは半導体膜へホールが注入される。また、第二電極からは半導体膜へ電子が注入される。ここで、半導体膜はｐ型半導体材料を含むｐ型の半導体膜であるので、半導体膜へのホールの注入の容易性の方が、電子の注入の容易性よりも高い。また、第一電極とゲート電極との間のゲート絶縁膜の第一部分の膜厚が、第二電極とゲート電極との間のゲート絶縁膜の第二部分の膜厚よりも大きく形成されている。これにより、第一部分の単位面積当りのゲート容量を第二部分の単位面積当りのゲート容量よりも小さくし、第一電極から半導体膜へ注入されるホールの注入の容易性を低下させることができる。
したがって、電子の注入の容易性よりも高いホールの注入の容易性を低下させ、ホールの注入の容易性と電子の注入の容易性を略等しい状態にすることができる。そして、半導体膜に最大の発光効率を与えるゲート電極の電位を、第一電極の電位と第二電極の電位の略中間値とすることができる。これにより、二極性駆動有機ＦＥＴを効率よく発光させることができるゲート電極の電位の範囲を拡大し、半導体装置の設計の自由度を向上させることができる。
また、本発明に係る半導体装置の他の形態は、発光性のｎ型有機半導体材料を含む半導体膜と、ゲート電極と、前記半導体膜と前記ゲート電極との間に位置するゲート絶縁膜と、前記半導体膜に電子を注入する第一電極と、前記半導体膜にホールを注入する第二電極と、を含み、前記ゲート絶縁膜の第一部分が前記第一電極と前記ゲート電極との間に位置し、前記ゲート絶縁膜の第二部分が前記第二電極と前記ゲート電極との間に位置し、前記第一部分の膜厚が前記第二部分の膜厚よりも大きく、前記ゲート電極の電位を前記第一電極の電位よりも高く、かつ前記第二電極の電位よりも低くすることで、前記第一電極から前記半導体膜に電子を、前記第二電極から前記半導体膜にホールをそれぞれ注入できるよう設定されている、ことを特徴とする。
このように構成することで、第一電極からは半導体膜へ電子が注入される。また、第二電極からは半導体膜へホールが注入される。ここで、半導体膜はｎ型半導体材料を含むｎ型半導体膜であるので、半導体膜への電子の注入の容易性の方が、ホールの注入の容易性よりも高い。ここで、第一電極とゲート電極との間のゲート絶縁膜の第一部分の膜厚が、第二電極とゲート電極との間のゲート絶縁膜の第二部分の膜厚よりも大きく形成されている。これにより、第一部分の単位面積当りのゲート容量を第二部分の単位面積当りのゲート容量よりも小さくし、第一電極から半導体膜へ注入される電子の注入の容易性を低下させることができる。
したがって、ホールの注入の容易性よりも高い電子の注入の容易性を低下させ、ホールの注入の容易性と電子の注入の容易性を略等しい状態にすることができる。そして、半導体膜に最大の発光効率を与えるゲート電極の電位を、第一電極の電位と第二電極の電位の略中間値とすることができる。これにより、二極性駆動有機ＦＥＴを効率よく発光させることができるゲート電極の電位の範囲を拡大し、半導体装置の設計の自由度を向上させることができる。
また、本発明に係る半導体装置の他の形態は、前記ゲート電極はタンタルを含み、前記ゲート絶縁膜は酸化タンタルを含むことを特徴とする。
このように構成することで、ゲート電極の厚さ方向の一部を酸化させ、ゲート電極上に緻密で高品質な酸化タンタルのゲート絶縁膜を形成することができる。
このように構成することで、ゲート電極の厚さ方向の一部を酸化させ、ゲート電極上に緻密で高品質な酸化タンタルのゲート絶縁膜を形成することができる。
また、本発明に係る半導体装置の他の形態は、前記ゲート絶縁膜は第一ゲート絶縁膜と第二ゲート絶縁膜とを含み、前記第一ゲート絶縁膜の一部と前記第二ゲート絶縁膜とが重なり、前記第一部分が前記第一ゲート絶縁膜と前記第二ゲート絶縁膜とを含み、前記第二部分が前記第二ゲート絶縁膜を含む、ことを特徴とする。
このように構成することで、第一部分のゲート絶縁膜の膜厚を第二部分のゲート絶縁膜の膜厚より大きくすることができる。
このように構成することで、第一部分のゲート絶縁膜の膜厚を第二部分のゲート絶縁膜の膜厚より大きくすることができる。
また、本発明に係る半導体装置の製造方法の一形態は、ゲート電極を形成するゲート電極形成工程と、前記ゲート電極上に、膜厚の異なる第一部分と第二部分とを含むゲート絶縁膜を、前記第一部分の膜厚が前記第二部分の膜厚よりも大きくなるように形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に半導体膜を形成する半導体膜形成工程と、前記半導体膜上の前記第一部分と重なる領域に第一電極を形成し、前記半導体膜上の前記第二部分と重なる領域に第二電極を形成する電極形成工程と、を有することを特徴とする。
このように製造することで、第一部分と第二部分のゲート絶縁膜の膜厚の差を利用して、第一電極および第二電極から半導体膜に注入される電子およびホールの注入の容易性のバランスを調整することができる。
このように製造することで、第一部分と第二部分のゲート絶縁膜の膜厚の差を利用して、第一電極および第二電極から半導体膜に注入される電子およびホールの注入の容易性のバランスを調整することができる。
また、本発明に係る半導体装置の製造方法の他の形態は、前記ゲート絶縁膜形成工程において、前記ゲート電極の厚さ方向の一部を酸化して前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の前記第二部分にマスクを形成し、前記ゲート電極の前記第一部分を酸化する工程と、を有することを特徴とする。
このように製造することで、第二部分のゲート電極の酸化をマスクにより防止した状態で、第一部分のゲート電極の酸化を促進させて、第二部分のゲート絶縁膜よりも膜厚を大きくすることができる。また、ゲート電極上に蒸着法、スパッタリング法等によりゲート絶縁膜を形成する場合と比較して、装置を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
このように製造することで、第二部分のゲート電極の酸化をマスクにより防止した状態で、第一部分のゲート電極の酸化を促進させて、第二部分のゲート絶縁膜よりも膜厚を大きくすることができる。また、ゲート電極上に蒸着法、スパッタリング法等によりゲート絶縁膜を形成する場合と比較して、装置を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
また、本発明に係る半導体装置の製造方法の他の形態は、前記ゲート絶縁膜形成工程において、前記ゲート電極の厚さ方向の一部を酸化して第一ゲート絶縁膜を形成する工程と、前記第一ゲート絶縁膜上の前記第一部分に第二ゲート絶縁膜をマスクスパッタ法により形成する工程と、を有することを特徴とする。
このように製造することで、第一部分のゲート絶縁膜の膜厚を第二部分のゲート絶縁膜の膜厚の差を利用して、第一電極および第二電極から半導体膜に注入される電子およびホールの注入の容易性のバランスを調整することができる。
このように製造することで、第一部分のゲート絶縁膜の膜厚を第二部分のゲート絶縁膜の膜厚の差を利用して、第一電極および第二電極から半導体膜に注入される電子およびホールの注入の容易性のバランスを調整することができる。
また、本発明に係る半導体装置の製造方法の他の形態は、前記ゲート電極形成工程において、基板に不純物をドープして前記ゲート電極とすることを特徴とする。
このように製造することで、半導体装置の構造を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
このように製造することで、半導体装置の構造を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
＜第一実施形態＞
以下、本発明の第一実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
以下、本発明の第一実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
（半導体装置）
図１に示すように、半導体装置１００は、基板１の表面にホールと電子の両方をキャリヤとして用いることができる二極性駆動有機電界効果トランジスタ（以下、二極性駆動有機ＦＥＴ１０という）を備えている。基板１は、例えば、ガラス等の電気絶縁材料によって形成されている。
図１に示すように、半導体装置１００は、基板１の表面にホールと電子の両方をキャリヤとして用いることができる二極性駆動有機電界効果トランジスタ（以下、二極性駆動有機ＦＥＴ１０という）を備えている。基板１は、例えば、ガラス等の電気絶縁材料によって形成されている。
基板１上には、タンタルによってゲート電極１１が形成されている。ゲート電極１１上には、酸化タンタルによってゲート絶縁膜１２が形成されている。ゲート絶縁膜１２上には半導体膜１３が形成されている。半導体膜１３はゲート絶縁膜１２を介してゲート電極１１と対向して配置されている。半導体膜１３は、以下の式（１）で表される発光性のｐ型有機半導体材料であり、（チオフェン／フェニレン）コオリゴマーであるＢＰ３Ｔを含んで形成されている。
半導体膜１３上には、例えば、金等によって第一電極１４が形成されている。また、半導体膜１３上には、第一電極１４から離間して、例えば、アルミニウム等によって第二電極１５が形成されている。第一電極１４および第二電極１５は、それぞれ半導体膜１３に電気的に接続されている。第一電極１４と第二電極１５との間の領域がチャネル領域Ｃとなっている。チャネル領域Ｃのチャネル長Ｌは、例えば、約２０μｍとなっている。
ここで、第一電極１４の形成領域に対応する領域を第一領域Ｒ１とし、第二電極１５の形成領域に対応する領域を第二領域Ｒ２とする。このとき、第一領域Ｒ１の第一電極１４とゲート電極１１との間の部分（第一部分）のゲート絶縁膜１２の膜厚Ｔ１が、第二領域Ｒ２の第二電極１５とゲート電極１１との間の部分（第二部分）のゲート絶縁膜１２の膜厚Ｔ２よりも大きく形成されている。
第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、第一領域Ｒ１および第二領域Ｒ２の単位面積当りのゲート容量、発光性有機半導体材料であるＢＰ３ＴのＨＯＭＯとＬＵＭＯの準位、第一電極１４と第二電極１５の仕事関数等を考慮して設定されている。
第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、第一領域Ｒ１および第二領域Ｒ２の単位面積当りのゲート容量、発光性有機半導体材料であるＢＰ３ＴのＨＯＭＯとＬＵＭＯの準位、第一電極１４と第二電極１５の仕事関数等を考慮して設定されている。
すなわち、ゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、ゲート電極１１、第一電極１４および第二電極１５に後述する所定の電圧が与えられたときに、図２に示すように、第一電極１４および第二電極１５からそれぞれ半導体膜１３に注入されるホールｈと電子ｅの注入の容易性が略等しくなるように設定されている。
ここで、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１は、例えば、約４００ｎｍであり、第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ２は、例えば、約１３３ｎｍである。
また、第一領域Ｒ１と第二領域Ｒ２の間ではゲート絶縁膜１２の膜圧Ｔが徐々に変化し、第一領域Ｒ１に近づくほど膜厚Ｔが厚く、第二領域Ｒ２に近づくほど膜厚Ｔが薄くなっている。
ここで、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１は、例えば、約４００ｎｍであり、第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ２は、例えば、約１３３ｎｍである。
また、第一領域Ｒ１と第二領域Ｒ２の間ではゲート絶縁膜１２の膜圧Ｔが徐々に変化し、第一領域Ｒ１に近づくほど膜厚Ｔが厚く、第二領域Ｒ２に近づくほど膜厚Ｔが薄くなっている。
図２に示すように、第一電極１４の電圧Ｖ１は、接地されて接地電圧（０Ｖ）となっている。ゲート電極１１は負の電圧ＶＧを供給する電圧供給源２１に接続されている。第二電極１５は負の電圧Ｖ２を供給する電圧供給源２２に接続されている。また、電圧ＶＧおよび電圧Ｖ２は、ゲート電極１１の電圧ＶＧ（以下、ゲート電圧ＶＧともいう）が第一電極１４の電圧Ｖ１よりも低く、かつ第二電極１５の電圧Ｖ２よりも高くなるように、以下の式（２）の大小関係が成り立つように設定されている。
Ｖ１＞ＶＧ＞Ｖ２ …（２）
次に、この実施の形態の作用について説明する。
上述のように、ゲート電圧ＶＧが第一電極１４の電圧Ｖ１よりも低く、かつ第二電極１５の電圧Ｖ２よりも高くなるように設定されている。また、半導体膜１３はｐ型の発光性有機半導体材料であるＢＰ３Ｔによって形成されている。このため、図２に示すように、第一電極１４からは半導体膜１３へホールｈが注入され、第二電極１５からは半導体膜１３へ電子ｅが注入される。そして、半導体膜１３に注入されたホールｈと電子ｅは半導体膜１３内で結合し、これにより半導体膜１３が発光する。
上述のように、ゲート電圧ＶＧが第一電極１４の電圧Ｖ１よりも低く、かつ第二電極１５の電圧Ｖ２よりも高くなるように設定されている。また、半導体膜１３はｐ型の発光性有機半導体材料であるＢＰ３Ｔによって形成されている。このため、図２に示すように、第一電極１４からは半導体膜１３へホールｈが注入され、第二電極１５からは半導体膜１３へ電子ｅが注入される。そして、半導体膜１３に注入されたホールｈと電子ｅは半導体膜１３内で結合し、これにより半導体膜１３が発光する。
ここで、半導体膜１３はｐ型半導体材料を含むｐ型半導体膜であるので、半導体膜１３へのホールｈの注入の容易性の方が、電子ｅの注入の容易性よりも高い。
また、ホールｈおよび電子ｅの半導体膜１３への注入の容易性は、それぞれ第一電極１４および第二電極１５とゲート電極１１との間の電界効果の大きさに比例する。電界効果の大きさはゲート電極１１によって励起される単位面積当りの電荷に比例する。その電荷は、第一電極１４および第二電極１５とゲート電極１１との間の電位差と、各電極とゲート電極１１の単位面積当りのゲート容量の積で与えられる。
また、ホールｈおよび電子ｅの半導体膜１３への注入の容易性は、それぞれ第一電極１４および第二電極１５とゲート電極１１との間の電界効果の大きさに比例する。電界効果の大きさはゲート電極１１によって励起される単位面積当りの電荷に比例する。その電荷は、第一電極１４および第二電極１５とゲート電極１１との間の電位差と、各電極とゲート電極１１の単位面積当りのゲート容量の積で与えられる。
本実施形態の半導体装置１００では、図１に示すように、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１が、第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ２よりも大きく形成されている。これにより、第一領域Ｒ１のゲート容量が、第二領域Ｒ２のゲート容量よりも小さくなる。このため、ゲート電極１１と第一電極１４との間の電位差（Ｖ１−ＶＧ）と、ゲート電極１１と第二電極１５との間の電位差（ＶＧ−Ｖ２）が等しい場合、第一領域Ｒ１における電界効果は、第二領域Ｒ２における電界効果よりも小さくなる。
したがって、ゲート絶縁膜１２の膜厚Ｔ１を膜厚Ｔ２よりも大きく形成することで、第一電極１４から半導体膜１３へ注入されるホールｈの注入の容易性を低下させることができる。
したがって、ゲート絶縁膜１２の膜厚Ｔ１を膜厚Ｔ２よりも大きく形成することで、第一電極１４から半導体膜１３へ注入されるホールｈの注入の容易性を低下させることができる。
また、第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、ゲート電極１１、第一電極１４および第二電極１５に、下記の表１に示す所定の電位差を与えたときに、半導体膜１３に注入されるホールｈと電子ｅの注入の容易性が略等しくなるように設定されている。
図２に示すように、第一電極１４の電圧Ｖ１を接地電圧とし、ゲート電圧ＶＧを−２０Ｖから−５０Ｖまで１０Ｖ単位で変化させたときに、それぞれのゲート電圧ＶＧで発光効率が最大となる第二電極１５の電圧Ｖ２を下記の表２に示す。
図２に示すように、第一電極１４の電圧Ｖ１を接地電圧とし、ゲート電圧ＶＧを−２０Ｖから−５０Ｖまで１０Ｖ単位で変化させたときに、それぞれのゲート電圧ＶＧで発光効率が最大となる第二電極１５の電圧Ｖ２を下記の表２に示す。
表２に示すように、ゲート電圧ＶＧが−３０Ｖであり、第二電極の電圧Ｖ２が−６２Ｖのときに、半導体膜１３の最大発光が得られ、かつゲート電圧ＶＧが第二電極１５の電圧Ｖ２の略中間値（ＶＧ／Ｖ２＝約０．５）となっている。
すなわち、第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、第一電極１４とゲート電極１１との間の電位差が３０Ｖ、ゲート電極１１と第二電極１５との間の電位差が３２Ｖで、かつ上記の式（２）を満たすときに、半導体膜１３に注入されるホールｈと電子ｅの注入の容易性が略等しくなるように設定されている。
すなわち、第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、第一電極１４とゲート電極１１との間の電位差が３０Ｖ、ゲート電極１１と第二電極１５との間の電位差が３２Ｖで、かつ上記の式（２）を満たすときに、半導体膜１３に注入されるホールｈと電子ｅの注入の容易性が略等しくなるように設定されている。
このため、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１を第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ２よりも大きくし、それぞれの膜厚Ｔ１，Ｔ２を調整することで、半導体膜１３に対する注入の容易性が略等しくなるように、ホールｈと電子ｅの注入の容易性を制御することができる。これにより、半導体膜１３に最大の発光効率を与えるゲート電圧ＶＧを第一電極の電圧Ｖ１と第二電極の電圧Ｖ２の略中間値とすることができる。
したがって、本実施形態の半導体装置１００によれば、二極性駆動有機ＦＥＴ１０を効率よく発光させることができるゲート電極１１の電圧ＶＧの範囲を拡大し、半導体装置１００の設計の自由度を向上させることができる。
したがって、本実施形態の半導体装置１００によれば、二極性駆動有機ＦＥＴ１０を効率よく発光させることができるゲート電極１１の電圧ＶＧの範囲を拡大し、半導体装置１００の設計の自由度を向上させることができる。
また、ゲート絶縁膜１２はタンタルのゲート電極１１の一部を厚さ方向に酸化させた酸化タンタルによって形成されている。そのため、ゲート電極１１上にゲート絶縁膜１２を、例えば、ＳｉＯ２等の通常の絶縁材料で形成する場合と比較して、緻密で高品質なゲート絶縁膜１２を形成することができる。
したがって、ゲート絶縁膜１２の品質を向上させ、二極性駆動有機ＦＥＴ１０の性能を向上させることができる。
したがって、ゲート絶縁膜１２の品質を向上させ、二極性駆動有機ＦＥＴ１０の性能を向上させることができる。
（半導体装置の製造方法）
次に、本実施形態の半導体装置１００の製造方法について説明する。
まず、図３（ａ）に示すように、基板１の表面に、タンタルによってゲート電極１１を形成する。ゲート電極１１は第一電極１４および第二電極１５の形成領域に対応する第一領域Ｒ１および第二領域Ｒ２を含んで形成される。ゲート電極１１の形成方法としては、例えば、スパッタ法を用いることができる。
次に、本実施形態の半導体装置１００の製造方法について説明する。
まず、図３（ａ）に示すように、基板１の表面に、タンタルによってゲート電極１１を形成する。ゲート電極１１は第一電極１４および第二電極１５の形成領域に対応する第一領域Ｒ１および第二領域Ｒ２を含んで形成される。ゲート電極１１の形成方法としては、例えば、スパッタ法を用いることができる。
次いで、タンタルのゲート電極１１の表面を厚さ方向に酸化して、酸化タンタルのゲート絶縁膜１２を形成する。ゲート電極１１の表面の酸化方法は、例えば、図４に示すように、陽極酸化電解液Ｌｑにゲート電極１１が形成された基板１と陰極Ｃａを浸漬して電圧を印加する陽極酸化法により行うことができる。
陽極酸化法による酸化膜の膜厚は、陽極酸化電圧Ｖに比例し、その比例係数は約１．９ｎｍ／Ｖである。ここでは、７０Ｖの陽極酸化電圧Ｖで、ゲート電極１１の陽極酸化を行った。したがって、ゲート電極１１上の第一領域Ｒ１および第二領域Ｒ２を含む表面に形成されるゲート絶縁膜１２の膜厚Ｔは約１３３ｎｍとなる。
陽極酸化法による酸化膜の膜厚は、陽極酸化電圧Ｖに比例し、その比例係数は約１．９ｎｍ／Ｖである。ここでは、７０Ｖの陽極酸化電圧Ｖで、ゲート電極１１の陽極酸化を行った。したがって、ゲート電極１１上の第一領域Ｒ１および第二領域Ｒ２を含む表面に形成されるゲート絶縁膜１２の膜厚Ｔは約１３３ｎｍとなる。
このように、ゲート電極１１をタンタルによって形成し、ゲート絶縁膜１２を陽極酸化法によって形成することで、ゲート絶縁膜１２の膜厚Ｔを陽極酸化電圧Ｖによって制御することができる。
したがって、ゲート絶縁膜１２の膜厚Ｔの制御を容易にすることができる。また、ゲート電極１２上に蒸着法、スパッタリング法等によりゲート絶縁膜１２を形成する場合と比較して、装置を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
したがって、ゲート絶縁膜１２の膜厚Ｔの制御を容易にすることができる。また、ゲート電極１２上に蒸着法、スパッタリング法等によりゲート絶縁膜１２を形成する場合と比較して、装置を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
次に、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１が第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ２よりも大きくなるように形成する。そのために、図３（ｂ）に示すように、ゲート絶縁膜１２上の第二領域Ｒ２を含んでマスクＭを形成する。そして、第一領域Ｒ１のゲート電極１１を上述の陽極酸化法によりさらに酸化する。
このとき、二回目の陽極酸化電圧Ｖを一回目の７０Ｖよりも大きくすることで、図３（ｃ）に示すように、マスクＭが形成されていない第一領域Ｒ１を含む部分のゲート電極１１の酸化が進行する。二回目の陽極酸化電圧Ｖは、例えば、約２２０Ｖで行う。なお、マスクＭの形成は、例えば、フォトリソグラフィ法と同様に形成する。
このとき、二回目の陽極酸化電圧Ｖを一回目の７０Ｖよりも大きくすることで、図３（ｃ）に示すように、マスクＭが形成されていない第一領域Ｒ１を含む部分のゲート電極１１の酸化が進行する。二回目の陽極酸化電圧Ｖは、例えば、約２２０Ｖで行う。なお、マスクＭの形成は、例えば、フォトリソグラフィ法と同様に形成する。
これにより、図３（ｃ）に示すように、第一領域Ｒ１のゲート絶縁膜１２の膜厚Ｔ１は約４００ｎｍとなる。一方、第二領域Ｒ２には保護膜として機能するマスクＭが形成されるので、ゲート電極１１の酸化が防止され、ゲート絶縁膜１２の膜厚Ｔ２は変化しない。
したがって、第二領域Ｒ２にマスクＭを形成し、ゲート電極１１を陽極酸化することで、第一領域Ｒ１のゲート電極１１の酸化を促進させて、第二部分のゲート絶縁膜よりも膜厚を大きくすることができる。また、第一領域Ｒ１と第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２に差を生じさせ、第一電極１４と第二電極１５から半導体膜１３に注入される電子ｅとホールｈの注入の容易性のバランスを制御することができる。
したがって、第二領域Ｒ２にマスクＭを形成し、ゲート電極１１を陽極酸化することで、第一領域Ｒ１のゲート電極１１の酸化を促進させて、第二部分のゲート絶縁膜よりも膜厚を大きくすることができる。また、第一領域Ｒ１と第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２に差を生じさせ、第一電極１４と第二電極１５から半導体膜１３に注入される電子ｅとホールｈの注入の容易性のバランスを制御することができる。
ゲート電極１１の膜厚ＴＧは、酸化により侵食されて薄くなる。酸化により形成されたゲート絶縁膜１２の膜厚Ｔ１は、酸化により侵食されたゲート電極１１の厚さＴＥよりも厚くなる。化学量論的には両者の膜厚比（Ｔ１／ＴＥ）は２．３２であり、本実施形態においても略同等の膜厚比となる。
第一領域Ｒ１と第二領域Ｒ２の間の領域では、マスクＭとゲート絶縁膜１２との間に陽極酸化電解液Ｌｑが浸透してゲート電極１１が酸化される。これにより、ゲート絶縁膜１２の膜厚Ｔは、第一領域Ｒ１に近づくにつれて厚くなり、第二領域Ｒ２に近づくにつれて薄くなるように、徐々に変化する。
第一領域Ｒ１と第二領域Ｒ２の間の領域では、マスクＭとゲート絶縁膜１２との間に陽極酸化電解液Ｌｑが浸透してゲート電極１１が酸化される。これにより、ゲート絶縁膜１２の膜厚Ｔは、第一領域Ｒ１に近づくにつれて厚くなり、第二領域Ｒ２に近づくにつれて薄くなるように、徐々に変化する。
次に、図５（ａ）に示すように、ゲート絶縁膜１２上の第二部分Ｒ１のマスクＭを除去する。次いで、図５（ｂ）に示すように、ゲート絶縁膜１２の表面の第一領域Ｒ１および第二領域Ｒ２を含んで、半導体膜１３を形成する。半導体膜１３の形成は、例えば、所定のパターンを形成するためのマスクを用いたマスク蒸着法等により行うことができる。これにより、ゲート絶縁膜１２を介してゲート電極１１と対向する半導体膜１３が形成される。
次に、図５（ｃ）に示すように、半導体膜１３上の第一領域Ｒ１に第一電極１４を形成し、半導体膜１３上の第二領域Ｒ２に第二電極１５を形成する。第一電極１４と第二電極１５も半導体膜１３と同様に、例えば、マスク蒸着法により形成することができる。
以上により、図１に示す半導体装置１００が形成される。
以上により、図１に示す半導体装置１００が形成される。
＜第二実施形態＞
次に、本発明の第二実施形態について、図１および図３〜図５を援用し、図６を用いて説明する。本実施形態では上述の第一実施形態で説明した半導体装置１００と、半導体膜１３ａがｎ型の発光性有機半導体材料で形成されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
次に、本発明の第二実施形態について、図１および図３〜図５を援用し、図６を用いて説明する。本実施形態では上述の第一実施形態で説明した半導体装置１００と、半導体膜１３ａがｎ型の発光性有機半導体材料で形成されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
（半導体装置）
図１に示すように、半導体装置２００の半導体膜１３ａは、以下の式（３）で表される発光性のｎ型有機半導体材料であり、（チオフェン／フェニレン）コオリゴマーであるＡＣ５Ｆ６ｐｍを含んで形成されている。
図１に示すように、半導体装置２００の半導体膜１３ａは、以下の式（３）で表される発光性のｎ型有機半導体材料であり、（チオフェン／フェニレン）コオリゴマーであるＡＣ５Ｆ６ｐｍを含んで形成されている。
図６に示すように、第一電極１４の電圧Ｖ１は、接地されて接地電圧となっている。ゲート電極１１は正の電圧ＶＧを供給する電圧供給源２１’に接続されている。第二電極１５は正の電圧Ｖ２を供給する電圧供給源２１’に接続されている。また、電圧ＶＧおよび電圧Ｖ２は、ゲート電極１１の電圧ＶＧが第一電極１４の電圧Ｖ１よりも高く、かつ第二電極１５の電圧Ｖ２よりも低くなるように、以下の式（４）の大小関係が成り立つように設定されている。
Ｖ１＜ＶＧ＜Ｖ２ …（４）
次に、この実施の形態の作用について説明する。
上述のように、ゲート電極１１の電圧ＶＧが第一電極１４の電圧Ｖ１よりも高く、かつ第二電極１５の電圧Ｖ２よりも低くなるように設定されている。また、半導体膜１３ａは、ｎ型の発光性有機半導体材料であるＡＣ５Ｆ６ｐｍによって形成されている。このため、図６に示すように、第一電極１４からは半導体膜１３ａへ電子ｅが注入され、第二電極１５からは半導体膜１３ａへホールｈが注入される。そして、半導体膜１３ａに注入されたホールｈと電子ｅは半導体膜１３ａ内で結合し、これにより半導体膜１３ａが発光する。
上述のように、ゲート電極１１の電圧ＶＧが第一電極１４の電圧Ｖ１よりも高く、かつ第二電極１５の電圧Ｖ２よりも低くなるように設定されている。また、半導体膜１３ａは、ｎ型の発光性有機半導体材料であるＡＣ５Ｆ６ｐｍによって形成されている。このため、図６に示すように、第一電極１４からは半導体膜１３ａへ電子ｅが注入され、第二電極１５からは半導体膜１３ａへホールｈが注入される。そして、半導体膜１３ａに注入されたホールｈと電子ｅは半導体膜１３ａ内で結合し、これにより半導体膜１３ａが発光する。
ここで、半導体膜１３ａはｎ型半導体材料を含むｎ型の半導体膜１３ａであるので、半導体膜１３ａへの電子ｅの注入の容易性の方が、ホールｈの注入の容易性よりも高い。
しかし、本実施形態では、上述の第一実施形態と同様に、第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、ゲート電極１１、第一電極１４および第二電極１５に所定の電位差を与えたときに、第一領域Ｒ１および第二領域Ｒ２からそれぞれ半導体膜１３に注入される電子ｅとホールｈの注入の容易性が略等しくなるように設定されている。
しかし、本実施形態では、上述の第一実施形態と同様に、第一領域Ｒ１および第二領域Ｒ２のゲート絶縁膜１２の膜厚Ｔ１，Ｔ２は、ゲート電極１１、第一電極１４および第二電極１５に所定の電位差を与えたときに、第一領域Ｒ１および第二領域Ｒ２からそれぞれ半導体膜１３に注入される電子ｅとホールｈの注入の容易性が略等しくなるように設定されている。
したがって、本実施形態の半導体装置２００によれば、第一実施形態と同様に、二極性駆動有機ＦＥＴ１０ａを効率よく発光させることができるゲート電極１１の電位の範囲を拡大し、半導体装置２００の設計の自由度を向上させることができる。また、ゲート絶縁膜１２の品質を向上させ、二極性駆動有機ＦＥＴ２０’の性能を向上させることができる。
＜第三実施形態＞
次に、本発明の第三実施形態について、図２、図４を援用し、図７、図８を用いて説明する。本実施形態では上述の第一実施形態で説明した半導体装置１００と、第二領域Ｒ２のゲート絶縁膜１２’が二層に形成されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
次に、本発明の第三実施形態について、図２、図４を援用し、図７、図８を用いて説明する。本実施形態では上述の第一実施形態で説明した半導体装置１００と、第二領域Ｒ２のゲート絶縁膜１２’が二層に形成されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
（半導体装置）
図７に示すように、半導体装置３００のゲート絶縁膜１２’はゲート電極１１の表面に形成された第一ゲート絶縁膜１２ａと、第一ゲート絶縁膜１２ａ上の第一領域Ｒ１を含んで形成された第二ゲート絶縁膜１２ｂによって構成されている。第一ゲート絶縁膜１２ａは、第一実施形態と同様に酸化タンタルによって形成され、第二ゲート絶縁膜１２ｂは、例えば、シリコン酸化膜等によって形成されている。第二ゲート絶縁膜１２ｂの膜厚Ｔｂは約５０ｎｍに形成されている。
図７に示すように、半導体装置３００のゲート絶縁膜１２’はゲート電極１１の表面に形成された第一ゲート絶縁膜１２ａと、第一ゲート絶縁膜１２ａ上の第一領域Ｒ１を含んで形成された第二ゲート絶縁膜１２ｂによって構成されている。第一ゲート絶縁膜１２ａは、第一実施形態と同様に酸化タンタルによって形成され、第二ゲート絶縁膜１２ｂは、例えば、シリコン酸化膜等によって形成されている。第二ゲート絶縁膜１２ｂの膜厚Ｔｂは約５０ｎｍに形成されている。
次に、この実施の形態の作用について説明する。
第一ゲート絶縁膜１２ａの膜厚Ｔａは、第一実施形態の第二領域Ｒ２のゲート絶縁膜１２と同様の膜厚Ｔ２に形成されている。第一領域Ｒ１のゲート絶縁膜１２’は、第一ゲート絶縁膜１２ａに第二ゲート絶縁膜１２ｂが積層されて形成され、第二領域Ｒ２のゲート絶縁膜１２’は第一ゲート絶縁膜１２ａのみによって形成されている。これにより、第一領域Ｒ１のゲート絶縁膜１２’の膜厚Ｔ１を第二領域Ｒ２のゲート絶縁膜１２’の膜厚Ｔ２より大きくすることができる。
第一ゲート絶縁膜１２ａの膜厚Ｔａは、第一実施形態の第二領域Ｒ２のゲート絶縁膜１２と同様の膜厚Ｔ２に形成されている。第一領域Ｒ１のゲート絶縁膜１２’は、第一ゲート絶縁膜１２ａに第二ゲート絶縁膜１２ｂが積層されて形成され、第二領域Ｒ２のゲート絶縁膜１２’は第一ゲート絶縁膜１２ａのみによって形成されている。これにより、第一領域Ｒ１のゲート絶縁膜１２’の膜厚Ｔ１を第二領域Ｒ２のゲート絶縁膜１２’の膜厚Ｔ２より大きくすることができる。
また、シリコン酸化膜の誘電率は約４であり、酸化タンタルの誘電率の約１／６〜１／５である。これにより、本実施形態の第一領域Ｒ１のゲート絶縁膜１２’は、第一実施形態の第一領域Ｒ１のゲート絶縁膜１２のゲート容量と略同様となる。
したがって、本実施形態の半導体装置３００によれば、第一領域Ｒ１のゲート絶縁膜１２を薄くしつつ、上述の第一実施形態と同様に、二極性駆動有機ＦＥＴ１０を効率よく発光させることができるゲート電極１１の電位の範囲を拡大し、半導体装置３００の設計の自由度を向上させることができる。また、ゲート絶縁膜１２の品質を向上させ、二極性駆動有機ＦＥＴ１０ｂの性能を向上させることができる。
したがって、本実施形態の半導体装置３００によれば、第一領域Ｒ１のゲート絶縁膜１２を薄くしつつ、上述の第一実施形態と同様に、二極性駆動有機ＦＥＴ１０を効率よく発光させることができるゲート電極１１の電位の範囲を拡大し、半導体装置３００の設計の自由度を向上させることができる。また、ゲート絶縁膜１２の品質を向上させ、二極性駆動有機ＦＥＴ１０ｂの性能を向上させることができる。
（半導体装置の製造方法）
次に、本実施形態の半導体装置３００の製造方法について、図４、図５（ｂ）および図５（ｃ）を援用し、図８（ａ）〜図８（ｃ）を用いて説明する。本実施形態の製造方法では上述の第一実施形態で説明した半導体装置１００の製造方法と、第二ゲート絶縁膜１２ｂを形成する工程を有する点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
次に、本実施形態の半導体装置３００の製造方法について、図４、図５（ｂ）および図５（ｃ）を援用し、図８（ａ）〜図８（ｃ）を用いて説明する。本実施形態の製造方法では上述の第一実施形態で説明した半導体装置１００の製造方法と、第二ゲート絶縁膜１２ｂを形成する工程を有する点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
第一実施形態と同様に、基板１上にゲート電極１１を形成し、図４に示すように７０Ｖの陽極酸化電圧Ｖでゲート電極１１の陽極酸化を行い、図８（ａ）に示すように、膜厚Ｔａが約１３３ｎｍの第一ゲート絶縁膜１２ａを形成する。次いで、第二領域Ｒ２をマスクＭａによって覆った状態で、シリコン酸化物をターゲットとするＲＦスパッタ法（所謂、マスクスパッタ法）により、図８（ｂ）に示すように、第一ゲート絶縁膜１２ａ上の第一領域Ｒ１を含む部分に第二ゲート絶縁膜１２ｂを形成する。その後、図１８（ｃ）に示すように、マスクＭａを除去する。
これにより、第一実施形態と同様に、第一領域Ｒ１のゲート絶縁膜１２’の膜厚Ｔ１を第二領域Ｒ２のゲート絶縁膜１２’の膜厚Ｔ２よりも大きくすることができる。
このとき、マスクＭａのエッジ部分にはスパッタの回りこみがあるため、図８（ｃ）に示すように、第二ゲート絶縁膜１２ｂの第一領域Ｒ１と第二領域Ｒ２との間は、スロープ状に形成される。
次いで、図５（ｂ）および図５（ｃ）に示すように、第一実施形態と同様に、ゲート絶縁膜１２’上に半導体膜１３、第一電極１４および第二電極１５を形成する。これにより、図７に示す半導体装置３００が形成される。
このとき、マスクＭａのエッジ部分にはスパッタの回りこみがあるため、図８（ｃ）に示すように、第二ゲート絶縁膜１２ｂの第一領域Ｒ１と第二領域Ｒ２との間は、スロープ状に形成される。
次いで、図５（ｂ）および図５（ｃ）に示すように、第一実施形態と同様に、ゲート絶縁膜１２’上に半導体膜１３、第一電極１４および第二電極１５を形成する。これにより、図７に示す半導体装置３００が形成される。
＜第四実施形態＞
次に、本発明の第四実施形態について、図２、図４および図８（ａ）〜図８（ｃ）を援用し、図９を用いて説明する。本実施形態では上述の第三実施形態で説明した半導体装置３００と、基板１ａがゲート電極を兼ねている点で異なっている。その他の点は第三実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
次に、本発明の第四実施形態について、図２、図４および図８（ａ）〜図８（ｃ）を援用し、図９を用いて説明する。本実施形態では上述の第三実施形態で説明した半導体装置３００と、基板１ａがゲート電極を兼ねている点で異なっている。その他の点は第三実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
（半導体装置）
図９に示すように、半導体装置４００の基板１ａは、例えば、不純物がドープされた導電性を有するシリコン等によって形成され、基板１ａがゲート電極を兼ねている。また、第一ゲート絶縁膜１２ａはシリコン酸化膜によって形成されている。第一ゲート絶縁膜１２ａの膜厚Ｔａは、例えば、約２５ｎｍとなっている。
図９に示すように、半導体装置４００の基板１ａは、例えば、不純物がドープされた導電性を有するシリコン等によって形成され、基板１ａがゲート電極を兼ねている。また、第一ゲート絶縁膜１２ａはシリコン酸化膜によって形成されている。第一ゲート絶縁膜１２ａの膜厚Ｔａは、例えば、約２５ｎｍとなっている。
本実施形態によれば、第三実施形態と同様に、二極性駆動有機ＦＥＴ１０ｃを効率よく発光させることができるゲート電圧の範囲を拡大し、半導体装置４００の設計の自由度を向上させることができる。
また、ゲート電極を基板１ａによって兼用し、第一ゲート絶縁膜１１ａを酸化タンタルよりも誘電率が低い酸化シリコンによって形成することで、基板１ａの厚さ、ゲート絶縁膜１２’の厚さをそれぞれ小さくし、半導体装置４００を小型化することができる。また、半導体装置４００の構成を簡略化し、製造コストを削減することができる。
また、ゲート電極を基板１ａによって兼用し、第一ゲート絶縁膜１１ａを酸化タンタルよりも誘電率が低い酸化シリコンによって形成することで、基板１ａの厚さ、ゲート絶縁膜１２’の厚さをそれぞれ小さくし、半導体装置４００を小型化することができる。また、半導体装置４００の構成を簡略化し、製造コストを削減することができる。
（半導体装置の製造方法）
次に、本実施形態の半導体装置４００の製造方法について、図５（ｂ）、図５（ｃ）および図８を援用し、図９を用いて説明する。本実施形態の製造方法では、上述の第三実施形態で説明した半導体装置３００の製造方法と、基板１ａをゲート電極として利用し、熱酸化により第一ゲート絶縁膜１２ａを形成する点で異なっている。その他の点は第三実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
次に、本実施形態の半導体装置４００の製造方法について、図５（ｂ）、図５（ｃ）および図８を援用し、図９を用いて説明する。本実施形態の製造方法では、上述の第三実施形態で説明した半導体装置３００の製造方法と、基板１ａをゲート電極として利用し、熱酸化により第一ゲート絶縁膜１２ａを形成する点で異なっている。その他の点は第三実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
図９に示すように、シリコンの基板１ａに不純物をドープして導電性を付加し、基板１ａをゲート電極として形成する。次いで、基板１ａの表面を熱酸化して第一ゲート絶縁膜１２ａを形成する。次いで、第二ゲート絶縁膜１２ｂを図８（ａ）〜図８（ｃ）に示すように、第三実施形態と同様に形成する。さらに、半導体膜１３、第一電極１４および第二電極１５を、図５（ｂ）および図５（ｃ）に示すように、第一実施形態と同様に形成する。
このように、基板１ａをゲート電極として利用することで、半導体装置４００の構造を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
このように、基板１ａをゲート電極として利用することで、半導体装置４００の構造を簡略化して製造を容易にし、生産性を向上させ、製造コストを低減することができる。
尚、この発明は上述した実施の形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、ゲート電極はタンタル以外の導電性を有する金属材料等によって形成してもよい。
また、半導体膜の材料は、発光性の有機半導体材料であれば、上述の実施形態において説明した材料に限られない。ｐ型有機半導体材料としては、上述のＢＰ３Ｔの他に、例えば、以下の式（５）で表されるＡＣ５等を用いることができる。
また、半導体膜の材料は、発光性の有機半導体材料であれば、上述の実施形態において説明した材料に限られない。ｐ型有機半導体材料としては、上述のＢＰ３Ｔの他に、例えば、以下の式（５）で表されるＡＣ５等を用いることができる。
また、ｎ有機半導体材料としては、例えば、以下の式（６）によって表される（チオフェン／フェニレン）コオリゴマー系のＡＣ５ＣＦ３等を用いることができる。
また、ｎ型半導体膜として、ｐ型半導体材料であるＡＣ５にフッ素置換処理を行ったものを用いてもよい。
なお、本発明の二極性有機ＦＥＴを非発光素子として用いる分野へ応用する場合には、ｐ型有機半導体材料としてペンタセン等を、ｎ型半導体膜として式（７）によって表されるＰＴＣＤＩ、６０フラーレン等を用いてもよい。
なお、本発明の二極性有機ＦＥＴを非発光素子として用いる分野へ応用する場合には、ｐ型有機半導体材料としてペンタセン等を、ｎ型半導体膜として式（７）によって表されるＰＴＣＤＩ、６０フラーレン等を用いてもよい。
また、陽極酸化法におけるゲート絶縁膜の膜厚の制御は、陽極酸化電圧による制御だけでなく、陽極酸化電圧を一定にして、酸化時間により制御してもよい。
１ 基板、１ａ 基板（ゲート電極）、１１ ゲート電極、１２ ゲート絶縁膜、１２’ ゲート絶縁膜、１２ａ 第一ゲート絶縁膜、１２ｂ 第二ゲート絶縁膜、１３ 半導体膜、１３ａ 半導体膜、１４ 第一電極、１５ 第二電極、Ｍ マスク、Ｒ１ 第一領域、Ｒ２ 第二領域、Ｔ１ 膜厚、Ｔ２ 膜厚、Ｖ１ 電圧（電位）、Ｖ２ 電圧（電位）、ＶＧ 電圧（電位）、１００ 半導体装置、２００ 半導体装置、３００ 半導体装置、４００ 半導体装置
Claims (8)
- 発光性のｐ型有機半導体材料を含む半導体膜と、
ゲート電極と、
前記半導体膜と前記ゲート電極との間に位置するゲート絶縁膜と、
前記半導体膜にホールを注入する第一電極と、
前記半導体膜に電子を注入する第二電極と、を含み、
前記ゲート絶縁膜の第一部分が前記第一電極と前記ゲート電極との間に位置し、前記ゲート絶縁膜の第二部分が前記第二電極と前記ゲート電極との間に位置し、前記第一部分の膜厚が前記第二部分の膜厚よりも大きく、
前記ゲート電極の電位を前記第一電極の電位よりも低く、かつ前記第二電極の電位よりも高くすることで、前記第一電極から前記半導体膜にホールを、前記第二電極から前記半導体膜に電子をそれぞれ注入できるよう設定されている、
ことを特徴とする半導体装置。 - 発光性のｎ型有機半導体材料を含む半導体膜と、
ゲート電極と、
前記半導体膜と前記ゲート電極との間に位置するゲート絶縁膜と、
前記半導体膜に電子を注入する第一電極と、
前記半導体膜にホールを注入する第二電極と、を含み、
前記ゲート絶縁膜の第一部分が前記第一電極と前記ゲート電極との間に位置し、前記ゲート絶縁膜の第二部分が前記第二電極と前記ゲート電極との間に位置し、前記第一部分の膜厚が前記第二部分の膜厚よりも大きく、
前記ゲート電極の電位を前記第一電極の電位よりも高く、かつ前記第二電極の電位よりも低くすることで、前記第一電極から前記半導体膜に電子を、前記第二電極から前記半導体膜にホールをそれぞれ注入できるよう設定されている、
ことを特徴とする半導体装置。 - 前記ゲート電極はタンタルを含み、前記ゲート絶縁膜は酸化タンタルを含むことを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記ゲート絶縁膜は第一ゲート絶縁膜と第二ゲート絶縁膜とを含み、
前記第一ゲート絶縁膜の一部と前記第二ゲート絶縁膜とが重なり、
前記第一部分が前記第一ゲート絶縁膜と前記第二ゲート絶縁膜とを含み、
前記第二部分が前記第二ゲート絶縁膜を含む、ことを特徴とする請求項１または請求項２に記載の半導体装置。 - ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に、膜厚の異なる第一部分と第二部分とを含むゲート絶縁膜を、前記第一部分の膜厚が前記第二部分の膜厚よりも大きくなるように形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上の前記第一部分と重なる領域に第一電極を形成し、前記半導体膜上の前記第二部分と重なる領域に第二電極を形成する電極形成工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜形成工程において、
前記ゲート電極の厚さ方向の一部を酸化して前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記第二部分にマスクを形成し、前記ゲート電極の前記第一部分を酸化する工程と、
を有することを特徴とする請求項５記載の半導体装置の製造方法。 - 前記ゲート絶縁膜形成工程において、
前記ゲート電極の厚さ方向の一部を酸化して第一ゲート絶縁膜を形成する工程と、
前記第一ゲート絶縁膜上の前記第一部分に第二ゲート絶縁膜をマスクスパッタ法により形成する工程と、
を有することを特徴とする請求項５記載の半導体装置の製造方法。 - 前記ゲート電極形成工程において、
基板に不純物をドープして前記ゲート電極とすることを特徴とする請求項５または請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007163947A JP4957402B2 (ja) | 2007-06-21 | 2007-06-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007163947A JP4957402B2 (ja) | 2007-06-21 | 2007-06-21 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009004560A JP2009004560A (ja) | 2009-01-08 |
| JP4957402B2 true JP4957402B2 (ja) | 2012-06-20 |
Family
ID=40320625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007163947A Active JP4957402B2 (ja) | 2007-06-21 | 2007-06-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4957402B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467893A (en) * | 1987-09-08 | 1989-03-14 | Oki Electric Ind Co Ltd | Manufacture of electroluminescence display panel |
| JPH10133235A (ja) * | 1996-11-05 | 1998-05-22 | Citizen Watch Co Ltd | 配線基板及びその製造方法 |
| JP2004055654A (ja) * | 2002-07-17 | 2004-02-19 | Pioneer Electronic Corp | 有機半導体素子 |
| JP2005175386A (ja) * | 2003-12-15 | 2005-06-30 | Asahi Kasei Corp | 有機半導体素子 |
| JP2005268615A (ja) * | 2004-03-19 | 2005-09-29 | Nippon Hoso Kyokai <Nhk> | 電界効果型トランジスタおよび表示装置 |
| JP2006261498A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 |
| JP2007053041A (ja) * | 2005-08-19 | 2007-03-01 | Sony Corp | 有機発光素子 |
-
2007
- 2007-06-21 JP JP2007163947A patent/JP4957402B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009004560A (ja) | 2009-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473222B2 (ja) | 発光型トランジスタ | |
| KR101251725B1 (ko) | 유기 일렉트로 루미네슨스 표시 장치 및 그 제조 방법 | |
| US8278722B2 (en) | Flat panel display device | |
| KR100527029B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| JP5041267B2 (ja) | 薄膜電界効果トランジスタ、およびその製造方法 | |
| JP2005106993A (ja) | 有機ｅｌパネル | |
| JP2000214800A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2008251872A (ja) | 複合型有機発光トランジスタ素子およびその製造方法 | |
| WO2016035295A1 (ja) | 表示装置及びその駆動方法 | |
| JP2011061016A (ja) | 有機エレクトロルミネッセンス素子 | |
| US11929439B2 (en) | Transistor, method of manufacturing transistor, and display device using the same | |
| US20230146966A1 (en) | Electroluminescence element and method of manufacturing electroluminescence element | |
| JP2000221907A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2007294901A (ja) | 有機発光素子 | |
| US20190088794A1 (en) | Thin film transistor array panel and display device including the same | |
| JP2008141174A (ja) | 有機発光装置 | |
| JP4957402B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001272930A (ja) | エレクトロルミネッセンス表示装置 | |
| JP6678830B1 (ja) | 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置 | |
| KR101252003B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TWI459566B (zh) | 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法 | |
| JP2003316292A (ja) | 表示装置 | |
| KR100502856B1 (ko) | 유기 발광 소자 | |
| KR101367131B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP5808883B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4957402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |