WO2016035295A1 - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
WO2016035295A1
WO2016035295A1 PCT/JP2015/004319 JP2015004319W WO2016035295A1 WO 2016035295 A1 WO2016035295 A1 WO 2016035295A1 JP 2015004319 W JP2015004319 W JP 2015004319W WO 2016035295 A1 WO2016035295 A1 WO 2016035295A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
emitting element
gradation signal
pixel
light emitting
Prior art date
Application number
PCT/JP2015/004319
Other languages
English (en)
French (fr)
Inventor
晋也 小野
茂夫 法邑
Original Assignee
株式会社Ｊｏｌｅｄ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｊｏｌｅｄ filed Critical 株式会社Ｊｏｌｅｄ
Priority to US15/507,927 priority Critical patent/US10074308B2/en
Priority to JP2016546303A priority patent/JP6405599B2/ja
Publication of WO2016035295A1 publication Critical patent/WO2016035295A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Definitions

  • the present disclosure relates to a display device and a driving method thereof, and more particularly, to a display device using a current-driven light emitting element and a driving method thereof.
  • organic electroluminescence elements (hereinafter referred to as “organic EL elements”) having self-luminous emission, high viewing angle, and high-speed response have attracted attention.
  • the display device includes a display panel on which organic EL elements are arranged and a drive circuit that drives the organic EL elements.
  • the display panel has a first electrode such as Al on a substrate such as glass, a second electrode such as a metal thin film such as ITO (Indium Tin Oxide) and magnesium (Aluminum, Silver), and the like.
  • An organic EL element provided with a light emitting layer therebetween is arranged in a matrix.
  • the drive circuit is provided between the substrate and the first electrode, and is composed of a thin film transistor (TFT) that individually drives the organic EL elements.
  • TFT thin film transistor
  • a bottom emission method in which light emitted from an organic EL element is extracted to the outside through a substrate and a top emission method in which the light is emitted from the second electrode side facing the substrate are being studied.
  • a thin film transistor of a driver circuit is formed over a substrate, so that it is difficult to ensure a sufficient aperture ratio.
  • the aperture ratio of the top emission method is not limited by a thin film transistor or the like, the use efficiency of the emitted light can be increased as compared with the bottom emission method.
  • the second electrode since light is extracted to the outside through the second electrode formed on the top surface of the light emitting layer, the second electrode is required to have high conductivity and high light transmittance.
  • metal oxides such as ITO and metal thin films such as magnesium, aluminum, and silver are generally used as transparent conductive materials used for the second electrode, but metal oxides and thin film metals are used for wiring and the like. The resistivity is higher than that of the metal layer.
  • the larger the display panel the more the difference in the wiring length of the second electrode between the light emitting pixels, and a large voltage drop occurs between the end of the power supply unit and the center of the panel, and the luminance accordingly Because there is a difference, the center becomes dark. That is, there is a problem that the luminance varies depending on the arrangement position of the organic EL elements on the display panel surface, and the display quality is deteriorated.
  • a first electrode made of a conductive material having low resistivity and an auxiliary wiring are separately provided on a substrate, and a light modulation layer that is a light emitting layer is provided on the first electrode.
  • a second electrode made of a transparent conductive material is provided thereon. The auxiliary wiring and the second electrode are connected via a buffer layer provided on the auxiliary wiring.
  • the bootstrap amount is defined as the voltage fluctuation of the source electrode that varies according to the voltage applied between the gate and the source of the driving transistor, the organic EL element from the completion of data writing to the start of the light emission period is defined.
  • the bootstrap amount of the connected drive transistor is affected by the current flowing in other organic EL elements sharing the current path composed of the auxiliary wiring and the second electrode. Therefore, in the display device described in Patent Document 1, a desired current cannot be supplied to each organic EL element. For example, consider the case where the organic EL elements of the sub-pixels for red, green, and blue display in one pixel in the display device share a current path composed of the auxiliary wiring and the second electrode. In this case, due to the bootstrap described above, a desired current does not flow through each organic EL element, and the color balance displayed by the pixel may differ from the desired color balance. In other words, the color expression power of the entire display device may be deteriorated.
  • the present invention has been made to solve the above problem, and provides a display device and a driving method thereof in which the influence of the current flowing through the light emitting elements of each pixel from the current flowing through the light emitting elements of other pixels is reduced. For the purpose.
  • a method for driving a display device includes a control circuit that outputs a first grayscale signal and a second grayscale signal, and a current-driven light-emitting element.
  • One light emitting element a first pixel having a first driving transistor for supplying a first current corresponding to the first gradation signal to the first light emitting element, and a current driving type
  • a second pixel having a second light emitting element which is a light emitting element and a second driving transistor for supplying a second current corresponding to the second grayscale signal to the second light emitting element;
  • a display device, and a power supply unit that applies a power supply voltage to the first pixel and the second pixel through a current path common to the first pixel and the second pixel.
  • the driving method includes the first current and the first current. Are supplied simultaneously to the first light emitting element and the second light emitting element, respectively, so as to compensate for the decrease in the first current due to the voltage drop generated in the current path. And correcting the first gradation signal based on the second gradation signal and the second gradation signal.
  • the display device it is possible to provide a display device in which the influence of the current flowing through the light emitting elements of each pixel from the current flowing through the light emitting elements of other pixels is reduced, and a driving method thereof.
  • FIG. 1 is a functional block diagram illustrating an overall configuration of a display device according to an embodiment.
  • FIG. 2 is a partial plan view illustrating the display unit according to the embodiment.
  • FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG.
  • FIG. 4 is a cross-sectional view taken along line B-B ′ of FIG.
  • FIG. 5 is a diagram illustrating an example of a circuit configuration of a pixel according to the embodiment.
  • FIG. 6 is a block diagram illustrating a calculation method for correcting a gradation signal in the control circuit according to the embodiment.
  • FIG. 7 is a graph showing the relationship between the pixel current sum Ipix and the R current ratio before and after the correction is applied to the gradation signal.
  • FIG. 1 is a functional block diagram illustrating an overall configuration of a display device according to an embodiment.
  • FIG. 2 is a partial plan view illustrating the display unit according to the embodiment.
  • FIG. 3 is a cross-section
  • FIG. 8 is a graph showing the relationship between the pixel current sum Ipix and the G current ratio before and after the correction is applied to the gradation signal.
  • FIG. 9 is a graph showing the relationship between the pixel current sum Ipix and the B current ratio before and after the correction is applied to the gradation signal.
  • FIG. 10 is an external view of a thin flat TV incorporating the display device according to the embodiment.
  • FIG. 1 is a functional block diagram showing the overall configuration of the display device according to the present embodiment.
  • the display device 1 includes a display unit 2, a power supply unit 3, a data line driving circuit 40, a scanning line driving circuit 50, and a control circuit 60.
  • the display unit 2 is a display panel in which pixels 20 having organic EL elements and circuit elements for driving the organic EL elements to emit light are arranged in a matrix.
  • the power supply unit 3 supplies a power supply voltage to each pixel 20 from a power supply line 30 arranged in the outer peripheral region of the display unit 2.
  • the power supply line 30 includes a positive voltage power supply line that transmits a positive power supply voltage and a negative voltage power supply line that transmits a negative power supply voltage that is lower in potential than the positive power supply voltage.
  • the control circuit 60 is a main part of the display device 1 according to the present embodiment, generates a gradation signal corresponding to the emission intensity of each organic EL element based on a video signal input from the outside, and generates the generated floor.
  • the adjustment signal is output to the data line driving circuit 40.
  • the control circuit 60 generates a control signal S5 for controlling the scanning line driving circuit 50 based on the input synchronization signal, and outputs the generated control signal S5 to the scanning line driving circuit 50.
  • the control circuit 60 will be described later in detail.
  • the data line driving circuit 40 drives the data lines of the display unit 2 based on the gradation signal generated by the control circuit 60. More specifically, the data line driving circuit 40 outputs a data voltage reflecting the video signal to each pixel circuit based on the video signal and the horizontal synchronization signal.
  • the scanning line driving circuit 50 drives the scanning lines of the display unit 2 based on the control signal S5 generated by the control circuit 60. More specifically, the scanning line driving circuit 50 outputs a scanning signal or the like to each pixel circuit based on the vertical synchronizing signal and the horizontal synchronizing signal at least for each display line.
  • FIG. 2 is a partial plan view for explaining the display unit 2 according to the present embodiment.
  • 3 is a cross-sectional view taken along the line AA ′ in FIG. 2
  • FIG. 4 is a cross-sectional view taken along the line BB ′ in FIG.
  • FIG. 2 shows a part of the display unit 2 including one pixel 20.
  • the pixel 20 includes, for example, a red display sub-pixel 20R, a green display sub-pixel 20G, a blue display sub-pixel 20B, and a connection portion 20C. . Further, in FIG.
  • anodes 121 arranged separately for each subpixel, banks 122 provided for each subpixel column and partitioning the subpixels, and auxiliary wirings arranged for each pixel 20 are provided.
  • 131 and a via 120 that electrically connects the drive circuit layer and the anode 121 are shown.
  • the sub-pixel 20 ⁇ / b> G includes a substrate 10, a drive circuit layer 11 provided on the substrate 10, and an organic EL layer 12 provided on the drive circuit layer 11.
  • the display device 1 can be given bendability.
  • a plastic substrate such as polyethylene terephthalate or polyethersulfone
  • an opaque plastic substrate or a ceramic substrate can be used.
  • the drive circuit layer 11 is a layer in which circuit elements for driving the organic EL elements to emit light are formed. Examples of the circuit elements include thin film transistors (hereinafter referred to as TFTs).
  • the drive circuit layer 11 includes, for example, a gate electrode 111, a gate insulating layer 112, a semiconductor layer 113, a source electrode 114, a drain electrode 115, an interlayer insulating layer 116, and a via 120.
  • the organic EL layer 12 includes an anode 121, a bank 122, a hole injection layer 123, a hole transport layer 124, an organic light emitting layer 125, an electron transport layer 126, and a transparent cathode 127.
  • the anode 121 is a first electrode formed on the interlayer insulating layer 116 and spaced apart for each sub-pixel.
  • the anode 121 is integrally formed with the via 120 for connecting to the source electrode 114 of the driving transistor.
  • it does not specifically limit as the anode 121 and the via
  • the anode 121 and the via 120 include silver, aluminum, nickel, chromium, molybdenum, copper, iron, platinum, tungsten, lead, tin, antimony, strontium, titanium, manganese, indium, zinc, vanadium, tantalum, niobium, Any one of lanthanum, cerium, neodymium, samarium, europium, palladium, copper, and cobalt, an alloy of these metals, or a laminate of them can be used.
  • the bank 122 is a partition that is provided for each sub-pixel column and partitions the sub-pixels.
  • a resin material such as polyimide resin can be used.
  • carbon particles may be included in the resin.
  • the hole injection layer 123 is formed on the anode 121 and separated by the bank 122 for each sub-pixel.
  • the hole injecting layer 123 is a layer mainly composed of a hole injecting material, and the hole injecting material is a hole injecting from the anode 121 side stably or generating holes. Is a material having a function of injecting into the organic light emitting layer 125 with assistance.
  • PEDOT polyethylenedioxythiophene
  • the hole transport layer 124 is formed on the hole injection layer 123 and separated from each other by the bank 122 for each sub-pixel.
  • the hole transport layer 124 has a function of transporting holes injected from the hole injection layer 123 into the organic light emitting layer 125.
  • a hole transporting organic material can be used as the hole transport layer 124.
  • the hole transporting organic material is an organic substance having a property of transferring generated holes by intermolecular charge transfer reaction. This is sometimes called a p-type organic semiconductor.
  • the hole transport layer 124 may be a high molecular material or a low molecular material, but it is preferable that the hole transport layer 124 can be formed by a wet printing method, so that it is difficult to elute into the organic light emitting layer 125 when the upper layer is formed. It is preferable that a crosslinking agent is included.
  • An example of the hole transporting material is not particularly limited, but an aromatic amine can be used, and a triphenylamine derivative and a triarylamine derivative are preferably used.
  • the crosslinking agent dipentaerythritol hexaacrylate or the like can be used.
  • the film forming method for forming the hole transport layer 124 is not particularly limited, and a nozzle jet method represented by an ink jet method and a dispenser method can be used.
  • the ink jet method is a method for forming the hole transport layer 124 by ejecting an ink-formed organic film forming material from a nozzle.
  • the organic light emitting layer 125 is formed on the hole transport layer 124 and is separated from the sub pixel by the bank 122.
  • the organic light emitting layer 125 is a layer that emits light when a voltage is applied between the anode 121 and the transparent cathode 127, and the organic light emitting layer 125 is made of a low molecular or high molecular weight organic light emitting material. it can.
  • a polymer light-emitting material for example, a polymer light-emitting material such as polyparaphenylene vinylene (PPV) or polyfluorene can be used.
  • the electron transport layer 126 is an intermediate layer mainly composed of an electron transport material, which extends on the organic light emitting layer 125 and straddles the bank 122 and extends above the auxiliary wiring 131 described later with reference to FIG. It is.
  • the material having an electron transporting property has both the property of being an electron acceptor and easily becoming an anion, and the property of transferring generated electrons by a charge transfer reaction between molecules, and the charge from the transparent cathode 127 to the organic light emitting layer 125.
  • Examples of the electron transport layer 126 include oxadiazole derivatives such as 1,3-bis (4-tert-butylphenyl-1,3,4-oxadiazolyl) phenylene (OXD-7), anthraquinodimethane derivatives, and diphenyl.
  • oxadiazole derivatives such as 1,3-bis (4-tert-butylphenyl-1,3,4-oxadiazolyl) phenylene (OXD-7), anthraquinodimethane derivatives, and diphenyl.
  • Polymer materials such as quinone derivatives and silole derivatives, bis (2-methyl-8-quinolinolate)-(para-phenylphenolate) aluminum (BAlq), bathopproin (BCP), and the like are used.
  • the electron transport layer 126 extended above the auxiliary wiring 131 and the electron transport layer 126 on the anode 121 are not necessarily continuous.
  • the electron transport layer 126 that is not continuously formed is an electron transport layer 126 that can be separated and formed by the same film forming process at the light emitting portion and the connection portion without using a continuous high-definition mask. Examples include those that are separated and formed by the bank 122 when the film is formed.
  • the transparent cathode 127 is a second electrode that is formed on the entire surface of all the pixels 20 on the electron transport layer 126, straddling the bank 122, extending above the auxiliary wiring 131 described later with reference to FIG. It is a transparent electrode provided continuously in each pixel 20.
  • the transparent cathode 127 is not particularly limited, but in the case of a top emission method, it is preferable to use a thin film of metal such as indium tin oxide, indium zinc oxide, magnesium, aluminum, or silver.
  • an electron injection layer may be formed between the electron transport layer 126 and the transparent cathode 127.
  • the electron injection layer is a layer mainly composed of an electron injecting material.
  • the electron injecting material is a material having a function of injecting electrons injected from the transparent cathode 127 into the organic light emitting layer 125 stably or by assisting generation of electrons.
  • the display unit 2 emits light generated by recombination of electrons and holes injected into the organic light emitting layer 125 from the transparent cathode 127 side.
  • the pixel 20 is an area adjacent to the sub-pixel 20 ⁇ / b> R, and the auxiliary wiring 131 is disposed between the sub-pixel 20 ⁇ / b> R and the sub-pixel included in the other pixel 20.
  • a connecting portion 20C is provided.
  • the auxiliary wiring 131 is formed on the drive circuit layer 11 so as to be separated from the anode 121.
  • an electron transport layer 126 and a transparent cathode 127 extending from above the anode 121 are formed.
  • the anode 121 and the organic light emitting layer 125 are provided separately for each subpixel, and the auxiliary wiring 131 is disposed for each pixel column. Thereby, the wiring resistance depending on the distance from the power supply line 30 is reduced, and the fluctuation of the pixel driving voltage is suppressed.
  • auxiliary wiring 131 may be disposed not for each pixel column but for each pixel row, or may be disposed for each pixel column and each pixel row.
  • the auxiliary wiring 131 Due to the laminated structure of the auxiliary wiring 131, the electron transport layer 126 and the transparent cathode 127 shown in FIG. 4, from the drive transistor of the drive circuit layer 11, the anode 121, the hole injection layer 123, the hole transport layer 124, the organic light emitting layer 125. , And the pixel currents Ipix (R), Ipix (G), and Ipix (B) that flow to the transparent cathode 127 via the electron transport layer 126 further on the auxiliary wiring 131 as indicated by arrows in FIG. It flows into the electron transport layer 126 and the auxiliary wiring 131.
  • a voltage drop corresponding to the sum Ipix of the pixel currents Ipix (R), Ipix (G) and Ipix (B) shown in FIG. 4 occurs at the connection portion 20C between the transparent cathode 127 and the auxiliary wiring 131.
  • the auxiliary wiring 131 is not particularly limited, but is preferably made of the same material as that of the anode 121 because it can be formed in the same process as the formation of the anode 121.
  • the intermediate layer sandwiched between the auxiliary wiring 131 and the transparent cathode 127 shown in FIG. 4 is not limited to the electron transport layer 126.
  • As an intermediate layer configuration between the auxiliary wiring 131 and the transparent cathode 127 at least a hole injection layer 123, a hole transport layer 124, an organic light emitting layer 125, an electron transport layer 126, and an electron injection layer (not shown) are used. It can be assumed that either is included. However, in this case, it is desirable that the layer structure does not block the flow of the current in the direction in which the pixel current flows.
  • FIG. 5 is a diagram illustrating an example of a circuit configuration of a pixel according to this embodiment.
  • the sub-pixel 20R shown in the figure includes a drive circuit layer 11 and an organic EL layer 12.
  • the drive circuit layer 11 includes a data line 212, a scan line 211, a positive power supply wiring 221, a switch transistor 203, a drive transistor 202, and a storage capacitor element 204.
  • the organic EL layer 12 includes an organic EL element 201.
  • the subpixels 20G and 20B shown in FIG. 5 also have the same circuit configuration as the subpixel 20R, but in FIG. 5, the description of the circuit configuration of the drive circuit layer 11 of the subpixels 20G and 20B is omitted. Yes.
  • the pixels 20 including the sub-pixel 20R, the sub-pixel 20G, and the sub-pixel 20B are arranged in a matrix on the display unit 2.
  • the switch transistor 203 is, for example, an n-type TFT in which one of the source and the drain is connected to the data line 212 and the other of the source and the drain is connected to the gate of the driving transistor 202 and one end of the storage capacitor element 204.
  • the drive transistor 202 is, for example, an n-type TFT having a drain connected to the positive power supply wiring 221, a source connected to the anode of the organic EL element 201, and a gate connected to one end of the storage capacitor element 204.
  • the drive transistor 202 supplies a current corresponding to the voltage held in the holding capacitor element 204 to the organic EL element 201. That is, the drive transistor 202 supplies a current corresponding to the gradation signal (and data voltage) to the organic EL element 201.
  • the other end of the holding capacitor element 204 is connected to the source of the driving transistor 202 and holds a voltage corresponding to the data voltage supplied from the data line 212.
  • the data line 212 connects the data line driving circuit 40 (not shown) and one of the source and drain of the switch transistor 203, and a data voltage corresponding to the video signal is applied by the data line driving circuit 40.
  • the scanning line 211 connects the scanning line driving circuit 50 and the gate of the switch transistor 203, and makes the switching transistor 203 conductive and non-conductive according to the voltage applied by the scanning line driving circuit 50.
  • the organic EL element 201 is a light emitting element formed in the organic EL layer 12.
  • the anode (anode 121) of the organic EL element 201 is connected to the source of the driving transistor 202 via the via 120, and the cathode (transparent cathode 127) is connected to the auxiliary wiring 131 via the intermediate layer (electron transport layer 126).
  • the organic EL element 201 emits light with a luminance corresponding to the value of the current flowing between the anode and the cathode.
  • the transparent cathode 127 that is the cathode electrode of the organic EL element 201 is provided in common to all the pixels 20, and the negative power supply voltage VEL is applied from the power supply line 30 provided in the outer peripheral region of the display unit 2. As described above, the power supply unit 3 is electrically connected via the feeder line 30.
  • the power supply voltage supplied by the power supply unit 3 includes a positive power supply voltage VDD supplied to the drain of the drive transistor 202 and a negative power supply voltage VEL supplied to the cathode of the organic EL element 201.
  • the positive power supply voltage VDD is supplied from the power supply unit 3 to the anode 121 and the positive power supply wiring 221 to which the drain of the driving transistor 202 is connected via the power supply line 30 (positive voltage power supply line).
  • the transparent cathode 127 that is the cathode of the organic EL element 201 is connected to the transparent cathode 127 from the power supply unit 3 via the auxiliary wiring 131 and the power supply line 30 (negative voltage power supply line) that are current paths common to the sub-pixels included in the pixel 20.
  • Negative power supply voltage VEL is supplied.
  • the power supply voltage supplied by the power supply unit 3 is defined as a positive power supply voltage VDD and a negative power supply voltage VEL
  • the positive power supply voltage VDD means a voltage having a higher potential than the negative power supply voltage VEL. This means that the voltage is lower than the positive power supply voltage VDD. That is, the positive power supply voltage VDD and the negative power supply voltage VEL are not limited to having a positive voltage value and a negative voltage value, respectively.
  • an intermediate layer resistor Rip that is an electron transport layer 126 is inserted in series between the cathode of the organic EL element 201 and the auxiliary wiring 131.
  • the pixel currents Ipix (R), Ipix (G), and Ipix (B) are supplied from the driving transistor 202 of the driving circuit layer 11 to the anode 121, It flows to the common transparent cathode 127 via the organic EL element 201.
  • the pixel currents Ipix (R), Ipix (G), and Ipix (B) flow into the resistor Rip and the auxiliary wiring 131 which are common current paths. Accordingly, the voltage drop amount Vdrop generated between the transparent cathode 127 and the auxiliary wiring 131 is an amount corresponding to the sum Ipix of the pixel currents Ipix (R), Ipix (G) and Ipix (B) and the resistance Rip. As the voltage drop amount Vdrop varies, the amount of bootstrap in each drive transistor 202 of the sub-pixels 20R, 20G, and 20B varies, so the amount of current flowing through each organic EL element 201 varies.
  • Control circuit 60 In the control circuit 60 according to the present embodiment, in order to suppress fluctuations in the amount of current flowing through each organic EL element 201 due to fluctuations in the voltage drop Vdrop generated between the transparent cathode 127 and the auxiliary wiring 131, A configuration for correcting the adjustment signal is provided.
  • FIG. 6 is a block diagram showing a calculation method for correcting the gradation signal in the control circuit 60 according to the present embodiment.
  • the gradation signals GL R and GL G corresponding to the data voltages Vdata (R), Vdata (G) and Vdata (B) applied to the sub-pixels 20R, 20G and 20B in one pixel 20.
  • amends GL B is shown.
  • control circuit 60 functionally includes a current calculation unit 300, a voltage drop amount calculation unit 400, a correction amount calculation unit 500, and an addition unit 600.
  • the current calculation unit 300 calculates a sum Ipix of pixel currents Ipix (R), Ipix (G), and Ipix (B) that simultaneously flow in the sub-pixels corresponding to the gradation signals GL R , GL G, and GL B. It is.
  • the pixel current that flows when the data voltage corresponding to the gradation signal is applied is calculated. That is, the pixel current is calculated when it is assumed that the resistance from the transparent cathode 127 to the feeder line 30 is zero.
  • the current calculation unit 300 uses the LUTs (Look-Up Tables) 301, 302, and 303 that indicate the correspondence between the grayscale signal and the pixel current when the voltage drop amount Vdrop is zero, and uses the pixel current Ipix (R ), Ipix (G) and Ipix (B). Then, the sum Ipix of the pixel current is calculated.
  • LUTs Look-Up Tables
  • the relationship between the gradation signal GL R , the data voltage Vdata (R), and the pixel current Ipix (R) with respect to various voltage drop amounts Vdrop is obtained by measurement. From this relationship, the relationship among the gradation signal GL R , the data voltage Vdata (R), and the pixel current Ipix (R) when the voltage drop amount Vdrop is zero is estimated. From the estimated relationship, an LUT 301 indicating a correspondence relationship between the gradation signal and the pixel current when the voltage drop amount Vdrop is zero is created. The LUTs 302 and 303 are created in the same manner as the LUT 301.
  • the relationship of the pixel current Ipix with respect to the data voltage Vdata when the voltage drop amount Vdrop is zero may be obtained by operation simulation of the pixel circuit.
  • V R (GL R ), V G (GL G ), and V B (GL B ) indicate functions for obtaining a data voltage corresponding to the gradation signal.
  • the function may not be stored in each LUT.
  • each LUT may store only a table indicating the relationship between the gradation signal and the data voltage. The same applies to each function shown below.
  • the pixel current Ipix (R) that flows when the data voltage is applied to the sub-pixel 20R is obtained from the LUT 301.
  • pixel currents Ipix (G) and Ipix (B) corresponding to the gradation signals GL G and GL B are obtained from the LUTs 302 and 303, respectively.
  • I R Vdata (R)
  • I G Vdata (G)
  • I B Vdata (B)
  • Ipix increases as the video gradation signal GL increases.
  • the pixel current sum Ipix is obtained by adding the pixel currents Ipix (R), Ipix (G) and Ipix (B) obtained as described above as shown in the following equation.
  • the voltage drop amount calculation unit 400 is a calculation unit that calculates the voltage drop amount Vdrop generated between the transparent cathode 127 and the auxiliary wiring 131 using the pixel current sum Ipix calculated by the current calculation unit 300.
  • the voltage drop amount Vdrop is calculated using the LUT 401 indicating the relationship between the pixel current sum Ipix and the voltage drop amount Vdrop.
  • the LUT 401 may be created by measuring characteristics using a display device in advance, or may be created by estimating from the characteristics of a sample having the same structure using a TEG or the like.
  • the relationship between the pixel current sum Ipix and the voltage drop Vdrop is expressed by the following equation.
  • V (Ipix) represents a function for obtaining a voltage drop amount Vdrop corresponding to the sum Ipix of pixel currents.
  • Vdrop is larger as Ipix is larger.
  • the correction amount calculation unit 500 is a calculation unit that calculates the correction amount of each data voltage.
  • the correction amount is a correction amount for compensating for a decrease in each pixel current due to a voltage drop generated between the transparent cathode 127 and the auxiliary wiring 131.
  • the correction amount calculation unit 500 converts each gradation signal into a data voltage.
  • the correction amount calculation unit 500 uses the LUTs 501, 502, and 503 that indicate the relationship between the data voltages Vdata (R), Vdata (G), and Vdata (B) and the data voltage correction coefficients corresponding to the data voltages Vdata (R), Vdata (G), and Vdata (B). Find the correction factor for the data voltage.
  • the LUTs 501, 502, and 503 are based on the data voltage adjustment amount ⁇ Vdata required to keep the pixel current Ipix constant when the cathode potential changes by unit voltage ⁇ Vcat (for example, 1 V) under various data voltage Vdata conditions.
  • the obtained parameters are ⁇ Vdata / ⁇ Vcat, and may be created by measurement in the same manner as each of the above LUTs, or may be obtained by creating an operation simulation of the pixel circuit.
  • the correction amount calculation unit 500 multiplies the correction coefficient by the voltage drop amount Vdrop obtained by the voltage drop amount calculation unit 400. Accordingly, correction amounts Vcomp (R), Vcomp (G), and Vcomp (B) for the data voltages Vdata (R), Vdata (G), and Vdata (B) are obtained.
  • the calculation in the correction amount calculation unit 500 is expressed by the following equation.
  • ⁇ Vcat is a change amount of the cathode potential, and is a value corresponding to the voltage drop amount Vdrop.
  • the coefficient multiplied by the voltage drop amount Vdrop indicates the data voltage correction coefficient.
  • Vdrop increases as Ipix increases, and since Formula 1 is a function of monotonic increase or monotonic decrease, Vcomp increases as GL increases.
  • the addition unit 600 is a calculation unit that converts the correction amount of the data voltage obtained by the correction amount calculation unit 500 into a correction amount of the gradation signal and adds it to the gradation signals GL R , GL G, and GL B before correction. is there. Assuming that the corrected gradation signals GL ′ R , GL ′ G, and GL ′ B calculated by the adding unit 600 are expressed by the following equations.
  • the control circuit 60 corrects the gradation signals GL R , GL G, and GL B to GL ′ R , GL ′ G, and GL ′ B , respectively.
  • the corrected gradation signal is input to the data line driving circuit 40, the corrected data voltage is applied to each data line 212, and a pixel current corresponding to the corrected data voltage flows.
  • fluctuations in the pixel currents Ipix (R), Ipix (G), and Ipix (B) due to fluctuations in the voltage drop amount Vdrop are suppressed.
  • FIG. 7 shows the sum of pixel currents Ipix (R), Ipix (G), and Ipix (B) flowing through the organic EL elements 201 of the sub-pixels 20R, 20G, and 20B before and after the correction is applied to the gradation signal.
  • the R current ratio in FIG. 7 is the predetermined current voltage applied to the subpixel 20R with respect to Ipix (R) when a predetermined data voltage is applied to the subpixel 20R and current flows only through the organic EL element 201 of the subpixel 20R.
  • the R current ratio is 0.8 or more (ie, 80 % Or more). That is, when gray level signal GL R is each having a plurality of medium luminance least is R current ratio is 80% or more. 8 and 9, similarly, when the pixel currents Ipix (G) and Ipix (B) are respectively medium or higher, the G current ratio and the B current ratio are 0.8 or more (that is, 80%). Above).
  • each current ratio is maintained at 0.8 or more, that is, if the current ratio reduction rate is maintained at less than 20%, it is sufficient for the user to sense the decrease in each pixel current. Can be suppressed.
  • the current ratio after applying the correction may vary depending on the LUT used in the correction. For example, it is possible to create an LUT so that all the current ratios after correction are applied are 0.8 or more (that is, the current ratio is 0.8 or more even in a low luminance region). By using such an LUT, it is possible to sufficiently prevent the user from perceiving a decrease in each pixel current in the entire luminance region.
  • one mode of the driving method of the display device 1 according to the present embodiment includes the control circuit 60 that outputs the grayscale signals GL R , GL G, and GL B , the organic EL element 201, and the gray scale.
  • the display unit 2 including the sub-pixel 20B having the driving transistor 202 and the sub-pixel 2 via a current path common to the sub-pixels 20R, 20G, and 20B.
  • a power supply unit 3 that applies a power supply voltage to 0R, 20G, and 20B.
  • the driving method when the currents Ipix (R), Ipix (G), and Ipix (B) are simultaneously supplied to the organic EL elements 201, the current Ipix is caused by a voltage drop generated in the common current path.
  • R a step of correcting the gradation signals GL R , GL G and GL B based on the gradation signals GL R , GL G and GL B so as to compensate for the decrease in Ipix (G) and Ipix (B). including.
  • the influence that the current flowing through the organic EL element 201 of each sub-pixel receives from the current flowing through the organic EL element 201 of another sub-pixel is reduced. That is, a desired current corresponding to the gradation signal can be supplied to the organic EL element 201 of each subpixel. Therefore, deterioration of color expression due to the above-described influence in the pixel 20 including the sub-pixels 20R, 20G, and 20B is reduced.
  • the correcting step is based on the gradation signal GL R , GL G and GL B to obtain a voltage drop amount Vdrop generated in the connecting portion 20C which is the current path, and on the basis of the voltage drop amount Vdrop. and a step of determining the amount of correcting the gradation signal GL R may.
  • the organic EL elements 201 of the sub-pixels 20R, 20G, and 20B share one transparent cathode 127, and the current path includes an auxiliary wiring 131 that is electrically connected to the transparent cathode 127, and includes a voltage drop amount Vdrop. May be the amount of voltage drop generated at the connecting portion 20 ⁇ / b> C between the transparent cathode 127 and the auxiliary wiring 131.
  • the voltage drop at the connection portion 20C is predominant, by correcting the gray level signal GL R based on the amount of the voltage drop The gradation signal can be corrected appropriately.
  • each current Ipix when each of the organic EL elements 201 of the sub-pixels 20R, 20G, and 20B is supplied with currents corresponding to the gradation signals GL R , GL G, and GL B at the same time.
  • (R), Ipix (G), and Ipix (B) are only one of the gradation signals GL R , GL G, and GL B for only one of the organic EL elements 201 of the sub-pixels 20R, 20G, and 20B, respectively.
  • the first gradation signal is set to 80% or more of a current (one of Ipix (R), Ipix (G), and Ipix (B)) when a current corresponding to the current is supplied. It may be corrected.
  • currents corresponding to the gradation signals GL R , GL G and GL B are simultaneously supplied to the organic EL elements 201 of the sub-pixels 20R, 20G and 20B, respectively, and each gradation signal
  • Each current Ipix (R), Ipix (G), and Ipix (B) in the case where is a gray level of medium luminance or higher is assigned to any one of the organic EL elements 201 of the sub-pixels 20R, 20G, and 20B.
  • the first gradation signal may be corrected so as to achieve the above.
  • the luminance of the organic EL element is equal to or higher than the medium luminance, it is possible to sufficiently suppress the user from sensing the decrease in each pixel current.
  • an example of suppressing the influence of the current flowing in the organic EL element 201 included in another sub-pixel included in each of the organic EL elements 201 included in the sub-pixels 20R, 20G, and 20B included in the pixel 20 is suppressed.
  • the present invention is not limited to this.
  • a current flowing through an organic EL element included in a pixel of a display device flows through an organic EL element of an arbitrary pixel or sub-pixel to which a power supply voltage is applied via a current path having a resistance component common to the pixel. It can be applied to suppress the influence of current.
  • the voltage drop is generated in the connection portion 20C between the transparent cathode 127 and the auxiliary wiring 131.
  • the voltage drop may be generated in another current path portion.
  • a voltage drop may occur due to a resistance component such as a power supply line.
  • the configuration of the organic EL layer 12 has been described by way of example of anode / hole injection layer / hole transport layer / organic light emitting layer / electron transport layer / cathode, but is not limited thereto.
  • the organic EL layer may be configured to include at least an organic light emitting layer, an anode, and a cathode.
  • a configuration including at least one of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer may be employed.
  • the electron transport layer 126 is formed between the transparent cathode 127 and the auxiliary wiring 131 .
  • the electron transport layer 126 may not be formed.
  • a voltage drop occurs between the transparent cathode 127 and the auxiliary wiring 131.
  • the configuration in which the influence due to the fluctuation of the voltage drop (rise) of the negative power supply voltage VEL in the transparent cathode 127 continuously formed in the display unit 2 is illustrated.
  • the configuration of the present invention is not limited to this, and due to the circuit configuration, the light emission method, the laminated structure of the organic EL layer, and the like, for example, in the top emission of the anode common, the influence due to the fluctuation of the voltage drop of the positive power supply voltage VDD by the anode 121 is affected.
  • the structure which reduces is also contained in this invention.
  • the pixel 20 is described as including three sub-pixels 20R, 20G, and 20B.
  • the pixel configuration is not limited to this.
  • the pixel 20 does not have a plurality of sub-pixels and is configured by one pixel, when the plurality of pixels are applied with a power supply voltage from the power supply unit 3 through a common current path, this The invention can be applied.
  • the LUT is used to correct the gradation signal.
  • a correction function other than the LUT may be prepared in advance, and the gradation signal may be corrected using the correction function.
  • control circuit 60 corrects the gradation signal, but the data voltage may be corrected.
  • the intermediate layer has been described as a part of the layer constituting the light emitting part, but the intermediate layer constituting the connection part does not have to be continuous with the layer constituting the light emitting part. .
  • the intermediate layer can be separately formed at the light emitting portion and the connecting portion without using a high-definition mask.
  • the intermediate layer may be separately formed by the bank 122 at the stage of coating and forming.
  • the display device 1 according to the present embodiment is built in a thin flat TV as shown in FIG.
  • the display device 1 according to the present embodiment realizes a thin flat TV having a high level of color expression.
  • the present invention is useful for an organic EL flat panel display and is optimal for use as a display that requires color expressive power.

Abstract

　第１の発光素子（有機ＥＬ素子（２０１））、及び、第１の階調信号に応じた第１の電流を第１の発光素子に供給するための第１の駆動トランジスタ（２０２）を有するサブ画素（２０Ｒ）、並びに、第２の発光素子（有機ＥＬ素子（２０１））、及び、第２の階調信号に応じた第２の電流を第２の発光素子に供給するための第２の駆動トランジスタ（２０２）を有するサブ画素（２０Ｇ）を備える表示部（２）と、サブ画素（２０Ｒ）及びサブ画素（２０Ｇ）に共通する電流経路を介して、各サブ画素に電源電圧を印加する電源部（３）とを備える表示装置（１）の駆動方法であって、当該駆動方法は、電流経路において生じる電圧降下による第１の電流の減少を補うように、第１の階調信号及び第２の階調信号に基づいて、第１の階調信号を補正するステップを含む。

Description

表示装置及びその駆動方法
　本開示は、表示装置及びその駆動方法に関し、特に、電流駆動型の発光素子を用いた表示装置及びその駆動方法に関する。
　近年、自発光、高視野角、高速応答性を有する有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と記す）を用いたアクティブマトリクス方式などの表示装置が注目されている。
　上記表示装置は、有機ＥＬ素子が配置された表示パネルと、当該有機ＥＬ素子を駆動する駆動回路から構成されている。そして、表示パネルは、ガラスなどの基板上に、Ａｌなどの第１電極とそれに対向するＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、及び、マグネシウム、アルミニウム、銀などの金属薄膜などの第２電極と、それらの間に発光層を設けた有機ＥＬ素子を、マトリクス状に配置して構成されている。また、駆動回路は、基板と上記第１電極との間に設けられ、有機ＥＬ素子を個別に駆動する薄膜トランジスタ（ＴＦＴ）などで構成されている。
　また、表示装置として、有機ＥＬ素子の発光した光を、基板を介して外部に取り出す下面発光方式と、基板と対向する第２電極側から取り出す上面発光方式が検討されている。しかし、アクティブマトリクス方式の下面発光方式の表示装置では、駆動回路の薄膜トランジスタが基板に形成されるため、十分な開口率を確保することが困難となっている。
　一方、上面発光方式は、薄膜トランジスタなどにより開口率が制限されないため、下面発光方式に比べて発光した光の利用効率を高めることができる。この場合、上面発光方式は、発光層の上面に形成した第２電極を介して光が外部に取り出されるため、第２電極に高い導電性とともに高い光透過性が要求される。しかし、一般に第２電極に用いられる透明導電性材料として、ＩＴＯなどの金属酸化物、及び、マグネシウム、アルミニウム、銀などの金属薄膜が用いられるが、金属酸化物及び薄膜金属は、配線などに使用される金属層に比べて抵抗率が高い。そのため、表示パネルが大面積化されるほど、発光画素間で第２電極の配線長に差異が生じ、電源供給部の端とパネルの中央の間で大きな電圧降下が発生し、それに応じて輝度に差が出るため、中央が暗くなる。つまり、表示パネル面の有機ＥＬ素子の配置位置によって輝度がばらつき、表示品質の低下を生じるという問題がある。
　これを避けるためには、画素ごとに下部の低抵抗配線から上部透明電極に給電する構造が有効である。
　特許文献１に開示された表示装置では、基板上に、抵抗率の低い導電材料からなる第１電極と補助配線とが分離して設けられ、第１電極上に発光層である光変調層が設けられ、その上に透明導電性材料からなる第２電極が設けられている。また、補助配線上に設けられたバッファー層を介して、補助配線と第２電極とが接続されている。
特開２００７－７３４９９号公報
　しかしながら、特許文献１に記載された表示装置では、補助配線と第２電極とが、比較的抵抗が高いバッファー層を介して接続されているため、第２電極と補助配線との間に比較的大きな電圧降下が発生する。そして、当該電圧降下によって、有機ＥＬ素子に電流を供給するための駆動トランジスタにおいて、ソース又はドレインの電位が変動する。これに伴い、駆動トランジスタにおいて、ゲートの電位が変動するブートストラップが発生する。ここで、補助配線及び第２電極からなる電流経路が複数の有機ＥＬ素子によって共有される場合には、当該電圧降下の量は、当該複数の有機ＥＬ素子に同時に流れる電流の和によって定まる。すなわち、ブートストラップ量を、駆動トランジスタのゲート・ソース間に印加された電圧に応じて変動するソース電極の電圧変動として定義すると、データ書込み完了時から発光期間開始に至るまでの、有機ＥＬ素子に接続された駆動トランジスタのブートストラップ量は、補助配線及び第２電極からなる電流経路を共有する他の有機ＥＬ素子に流れる電流の影響を受ける。そのため、特許文献１に記載された表示装置では、各有機ＥＬ素子に所望の電流を流すことができない。例えば、表示装置における一つの画素内の、赤色、緑色及び青色表示用の各サブ画素の有機ＥＬ素子が、補助配線及び第２電極からなる電流経路を共有する場合を検討する。この場合、上述のブートストラップによって、各有機ＥＬ素子に所望の電流が流れず、当該画素が表示する色バランスが所望の色バランスと異なることがある。すなわち、表示装置全体の色表現力が劣化する場合があり得る。
　本発明は上記問題を解決するためになされたものであり、各画素の発光素子に流れる電流が他の画素の発光素子に流れる電流から受ける影響が低減される表示装置及びその駆動方法を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る表示装置の駆動方法は、第１の階調信号及び第２の階調信号を出力する制御回路と、電流駆動型発光素子である第１の発光素子、及び、前記第１の階調信号に応じた第１の電流を前記第１の発光素子に供給するための第１の駆動トランジスタを有する第１の画素、並びに、電流駆動型発光素子である第２の発光素子、及び、前記第２の階調信号に応じた第２の電流を前記第２の発光素子に供給するための第２の駆動トランジスタを有する第２の画素を備える表示部と、前記第１の画素及び前記第２の画素に共通する電流経路を介して、前記第１の画素及び前記第２の画素に電源電圧を印加する電源部と、を備える表示装置の駆動方法であって、前記駆動方法は、前記第１の電流及び前記第２の電流が、それぞれ前記第１の発光素子及び前記第２の発光素子に同時に供給される場合に、前記電流経路において生じる電圧降下による、前記第１の電流の減少を補うように、前記第１の階調信号及び前記第２の階調信号に基づいて、前記第１の階調信号を補正するステップを含む。
　本発明に係る表示装置によれば、各画素の発光素子に流れる電流が他の画素の発光素子に流れる電流から受ける影響が低減される表示装置及びその駆動方法を提供することができる。
図１は、実施の形態に係る表示装置の全体構成を示す機能ブロック図である。 図２は、実施の形態に係る表示部を説明する部分平面図である。 図３は、図２のＡ－Ａ’線に沿って切断した断面図である。 図４は、図２のＢ－Ｂ’線に沿って切断した断面図である。 図５は、実施の形態に係る画素の回路構成の一例を示す図である。 図６は、実施の形態に係る制御回路において階調信号を補正する演算方法を示すブロック線図である。 図７は、階調信号に補正を適用する前及び後における画素電流の和ＩｐｉｘとＲ電流比の関係を示すグラフである。 図８は、階調信号に補正を適用する前及び後における画素電流の和ＩｐｉｘとＧ電流比の関係を示すグラフである。 図９は、階調信号に補正を適用する前及び後における画素電流の和ＩｐｉｘとＢ電流比の関係を示すグラフである。 図１０は、実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。
　以下、表示装置の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　（実施の形態）
　実施の形態における表示装置１について、図面を用いて説明する。
　図１は、本実施の形態に係る表示装置の全体構成を示す機能ブロック図である。
　［表示装置の全体構成］
　本実施の形態に係る表示装置１は、表示部２と、電源部３と、データ線駆動回路４０と、走査線駆動回路５０と、制御回路６０とを備える。
　表示部２は、有機ＥＬ素子及び当該有機ＥＬ素子を発光駆動するための回路素子を有する画素２０が行列状に配置された表示パネルである。
　電源部３は、表示部２の外周領域に配置された給電線３０から各画素２０に電源電圧を給電する。なお、給電線３０は、正電源電圧を伝達する正電圧給電線と、当該正電源電圧よりも低電位である負電源電圧を伝達する負電圧給電線とを有している。
　制御回路６０は、本実施の形態に係る表示装置１の要部であり、外部から入力された映像信号に基づいて各有機ＥＬ素子の発光強度に対応する階調信号を生成し、生成した階調信号をデータ線駆動回路４０へ出力する。また、制御回路６０は、入力される同期信号に基づいて走査線駆動回路５０を制御するための制御信号Ｓ５を生成し、当該生成した制御信号Ｓ５を走査線駆動回路５０へ出力する。なお、制御回路６０については、後で詳述する。
　データ線駆動回路４０は、制御回路６０で生成された階調信号に基づいて、表示部２のデータ線を駆動する。より具体的には、データ線駆動回路４０は、映像信号及び水平同期信号に基づいて、各画素回路に映像信号を反映したデータ電圧を出力する。
　走査線駆動回路５０は、制御回路６０で生成された制御信号Ｓ５に基づいて、表示部２の走査線を駆動する。より具体的には、走査線駆動回路５０は、垂直同期信号及び水平同期信号に基づいて、各画素回路に走査信号などを、少なくとも表示ライン単位で出力する。
　［画素構造］
　図２は、本実施の形態に係る表示部２を説明する部分平面図である。また、図３は、図２のＡ－Ａ’線に沿って切断した断面図であり、図４は、図２のＢ－Ｂ’線に沿って切断した断面図である。図２には、１つの画素２０を含む表示部２の一部が表されている。画素２０は、図２に示されるように、例えば、赤色表示用のサブ画素２０Ｒと、緑色表示用のサブ画素２０Ｇと、青色表示用のサブ画素２０Ｂと、接続部２０Ｃとを有している。また、図２には、サブ画素ごとに離間して配置された陽極１２１と、サブ画素列ごとに配置して設けられ、サブ画素を区画するバンク１２２と、画素２０ごとに配置された補助配線１３１と、駆動回路層と陽極１２１とを電気接続するビア１２０とが表されている。
　以下、図３及び図４を用いて、画素２０の積層構造を説明する。図３に示されるように、サブ画素２０Ｇは、基板１０と、基板１０上に設けられた駆動回路層１１と、駆動回路層１１上に設けられた有機ＥＬ層１２とで構成されている。
　基板１０は、例えば、ガラス基板、石英基板などが用いられる。また、ポリエチレンテレフタレート、ポリエーテルサルホンなどのプラスチック基板を用いて、表示装置１に曲げ性を付与することもできる。特に本実施の形態のように、上面発光方式の場合、不透明プラスチック基板やセラミック基板を用いることができる。
　駆動回路層１１は、有機ＥＬ素子を発光駆動するための回路素子が形成された層であり、当該回路素子としては、例えば、薄膜トランジスタ（以下、ＴＦＴと記す）が挙げられる。駆動回路層１１は、例えば、ゲート電極１１１と、ゲート絶縁層１１２と、半導体層１１３と、ソース電極１１４と、ドレイン電極１１５と、層間絶縁層１１６と、ビア１２０とを備える。
　有機ＥＬ層１２は、陽極１２１と、バンク１２２と、正孔注入層１２３と、正孔輸送層１２４と、有機発光層１２５と、電子輸送層１２６と、透明陰極１２７とを備える。
　陽極１２１は、層間絶縁層１１６の上であって、サブ画素ごとに離間して形成された第１電極である。また、陽極１２１は、駆動トランジスタのソース電極１１４と接続するためのビア１２０と一体形成されている。陽極１２１及びビア１２０としては、特に限定されないが、電気抵抗率が小さい材料を用いることが好ましい。例えば、陽極１２１及びビア１２０としては、銀、アルミニウム、ニッケル、クロム、モリブデン、銅、鉄、白金、タングステン、鉛、錫、アンチモン、ストロンチウム、チタン、マンガン、インジウム、亜鉛、バナジウム、タンタル、ニオブ、ランタン、セリウム、ネオジウム、サマリウム、ユーロピウム、パラジウム、銅、コバルト、のうちのいずれかの金属、これらの金属の合金、又はそれらを積層したものを用いることができる。
　バンク１２２は、サブ画素列ごとに配置して設けられ、サブ画素を区画する隔壁である。バンク１２２としては、ポリイミド樹脂などの樹脂材料を用いることができる。このとき、有機発光層１２５で発生する光が隣接サブ画素へ透過することを防止するために、例えばカーボン粒子などを樹脂中に含有させてもよい。
　正孔注入層１２３は、陽極１２１の上であって、バンク１２２によりサブ画素ごとに離間されて形成されている。正孔注入層１２３は、正孔注入性の材料を主成分とする層であり、正孔注入性の材料とは、陽極１２１側から注入された正孔を安定的に、又は正孔の生成を補助して有機発光層１２５へ注入する機能を有する材料である。正孔注入層１２３としては、例えばＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。
　正孔輸送層１２４は、正孔注入層１２３上であって、バンク１２２によりサブ画素ごとに離間されて形成されている。正孔輸送層１２４は、正孔注入層１２３から注入された正孔を有機発光層１２５内へ輸送する機能を有する。正孔輸送層１２４としては、正孔輸送性の有機材料を用いることができる。正孔輸送性の有機材料とは、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機物質である。これは、ｐ－型の有機半導体と呼ばれることもある。正孔輸送層１２４は、高分子材料でも低分子材料であってもよいが、湿式印刷法で製膜できることが好ましく、上層である有機発光層１２５を形成する際に、これに溶出しにくいよう、架橋剤を含むことが好ましい。正孔輸送性の材料の例としては、特に限定されるものではないが、芳香族アミンを用いることができ、好ましくはトリフェニルアミンの誘導体及びトリアリールアミン誘導体が用いられる。架橋剤の例としては、ジペンタエリスリトールヘキサアクリレートなどを用いることができる。
　正孔輸送層１２４を形成する製膜法としては、特に限定されるものではないが、インクジェット法に代表されるノズルジェット法や、ディスペンサー法を用いることができる。この場合、インクジェット法は、インク化した有機成膜材料をノズルから噴射して、正孔輸送層１２４を形成する方法である。
　有機発光層１２５は、正孔輸送層１２４上であって、バンク１２２によりサブ画素ごとに離間されて形成されている。有機発光層１２５は、陽極１２１及び透明陰極１２７の間に電圧が印加されることにより発光する層であり、有機発光層１２５としては、低分子系又は高分子系の有機発光材料を用いることができる。高分子系の発光材料としては、例えばポリパラフェニレンビニレン（ＰＰＶ）、ポリフルオレンなどのポリマー発光材料などを用いることができる。また、低分子系の発光材料としては、Ａｌｑ３やＢｅ－ベンゾキノリノール（ＢｅＢｑ２）の他に、２，５－ビス（５，７－ジ－ｔ－ペンチル－２－ベンゾオキサゾリル）－１，３，４－チアジアゾール、４，４’－ビス（５，７－ベンチル－２－ベンゾオキサゾリル）スチルベン、４，４’－ビス〔５，７－ジ－（２－メチル－２－ブチル）－２－ベンゾオキサゾリル〕スチルベン、２，５－ビス（５，７－ジ－ｔ－ベンチル－２－ベンゾオキサゾリル）チオフィン、２，５－ビス（〔５－α，α－ジメチルベンジル〕－２－ベンゾオキサゾリル）チオフェン、２，５－ビス〔５，７－ジ－（２－メチル－２－ブチル）－２－ベンゾオキサゾリル〕－３，４－ジフェニルチオフェン、２，５－ビス（５－メチル－２－ベンゾオキサゾリル）チオフェン、４，４’－ビス（２－ベンゾオキサイゾリル）ビフェニル、５－メチル－２－〔２－〔４－（５－メチル－２－ベンゾオキサイゾリル）フェニル〕ビニル〕ベンゾオキサイゾリル、２－〔２－（４－クロロフェニル）ビニル〕ナフト〔１，２－ｄ〕オキサゾールなどのベンゾオキサゾール系、２，２’－（ｐ－フェニレンジビニレン）－ビスベンゾチアゾールなどのベンゾチアゾール系、２－〔２－〔４－（２－ベンゾイミダゾリル）フェニル〕ビニル〕ベンゾイミダゾール、２－〔２－（４－カルボキシフェニル）ビニル〕ベンゾイミダゾールなどのベンゾイミダゾール系などの蛍光増白剤や、トリス（８－キノリノール）アルミニウム、ビス（８－キノリノール）マグネシウム、ビス（ベンゾ〔ｆ〕－８－キノリノール）亜鉛、ビス（２－メチル－８－キノリノラート）アルミニウムオキシド、トリス（８－キノリノール）インジウム、トリス（５－メチル－８－キノリノール）アルミニウム、８－キノリノールリチウム、トリス（５－クロロ－８－キノリノール）ガリウム、ビス（５－クロロ－８－キノリノール）カルシウム、ポリ〔亜鉛－ビス（８－ヒドロキシ－５－キノリノニル）メタン〕などの８－ヒドロキシキノリン系金属錯体やジリチウムエピンドリジオンなどの金属キレート化オキシノイド化合物や、１，４－ビス（２－メチルスチリル）ベンゼン、１，４－（３－メチルスチリル）ベンゼン、１，４－ビス（４－メチルスチリル）ベンゼン、ジスチリルベンゼン、１，４－ビス（２－エチルスチリル）ベンゼン、１，４－ビス（３－エチルスチリル）ベンゼン、１，４－ビス（２－メチルスチリル）２－メチルベンゼンなどのスチリルベンゼン系化合物や、２，５－ビス（４－メチルスチリル）ピラジン、２，５－ビス（４－エチルスチリル）ピラジン、２，５－ビス〔２－（１－ナフチル）ビニル〕ピラジン、２，５－ビス（４－メトキシスチリル）ピラジン、２，５－ビス〔２－（４－ビフェニル）ビニル〕ピラジン、２，５－ビス〔２－（１－ピレニル）ビニル〕ピラジンなどのジスチルピラジン誘導体や、ナフタルイミド誘導体や、ペリレン誘導体や、オキサジアゾール誘導体や、アルダジン誘導体や、シクロペンタジエン誘導体や、スチリルアミン誘導体や、クマリン系誘導体や、芳香族ジメチリディン誘導体などが用いられる。さらに、アントラセン、サリチル酸塩、ピレン、コロネンなども用いられる。あるいは、ファク－トリス（２－フェニルピリジン）イリジウムなどの燐光発光材料を用いることもできる。
　電子輸送層１２６は、有機発光層１２５の上であってバンク１２２を跨り、図４にて後述する補助配線１３１の上方に延設までされた、電子輸送性の材料を主成分とする中間層である。電子輸送性の材料とは、電子アクセプター性を有し陰イオンになりやすい性質と、発生した電子を分子間の電荷移動反応により伝達する性質を併せ持ち、透明陰極１２７から有機発光層１２５までの電荷輸送に対して適性を有する材料のことである。電子輸送層１２６としては、例えば、１，３－ビス（４－ｔｅｒｔ－ブチルフェニル－１，３，４－オキサジアゾリル）フェニレン（ＯＸＤ－７）などのオキサジアゾール誘導体、アントラキノジメタン誘導体、ジフェニルキノン誘導体、シロール誘導体からなるポリマー材料など、あるいは、ビス（２－メチル－８－キノリノレート）－（パラ－フェニルフェノレート）アルミニウム（ＢＡｌｑ）、バソフプロイン（ＢＣＰ）などが用いられる。
　なお、補助配線１３１の上方に延設された電子輸送層１２６と、陽極１２１上の電子輸送層１２６とは、必ずしも連続である必要はない。連続形成されていない電子輸送層１２６としては、連続高精細マスクを使用せずとも発光部と接続部とで、同じ製膜プロセスで分離形成可能な電子輸送層１２６であって、例えば、塗布製膜された段階でバンク１２２により分離形成されるものが挙げられる。
　透明陰極１２７は、電子輸送層１２６の上であってバンク１２２を跨り、図４にて後述する補助配線１３１の上方に延設され、全ての画素２０にわたり全面形成された第２電極であり、各画素２０に連続して設けられた透明電極である。透明陰極１２７は、特に限定されないが、上面発光方式の場合、インジウムスズ酸化物やインジウム亜鉛酸化物、マグネシウムやアルミニウムや銀などの金属の薄膜を用いることが好ましい。
　なお、電子輸送層１２６と透明陰極１２７との間に、電子注入層が形成されていてもよい。ここで、電子注入層は、電子注入性の材料を主成分とする層である。電子注入性の材料とは、透明陰極１２７から注入された電子を安定的に、又は電子の生成を補助して有機発光層１２５へ注入する機能を有する材料である。
　上記構成により、表示部２は、有機発光層１２５に注入された電子と正孔の再結合により発生する光を透明陰極１２７側から放出する。
　また、画素２０は、図４に示されるように、サブ画素２０Ｒに隣接した領域であって、当該サブ画素２０Ｒと他の画素２０が備えるサブ画素との間に、補助配線１３１が配置された接続部２０Ｃを備える。補助配線１３１は、駆動回路層１１の上に、陽極１２１と離間して形成されている。補助配線１３１の上には、陽極１２１の上方から延設された電子輸送層１２６及び透明陰極１２７が形成されている。
　つまり、本実施の形態に係る表示部２では、陽極１２１及び有機発光層１２５は、サブ画素ごとに離間して設けられ、補助配線１３１は、画素列ごとに配置されている。これにより、給電線３０からの距離に依存する配線抵抗を低減して、画素駆動電圧の変動を抑制している。
　なお、補助配線１３１は、画素列ごとではなく画素行ごとに配置されていてもよいし、また、画素列ごと及び画素行ごとの双方に配置されていてもよい。
　図４に示される補助配線１３１、電子輸送層１２６及び透明陰極１２７の積層構造により、駆動回路層１１の駆動トランジスタから、陽極１２１、正孔注入層１２３、正孔輸送層１２４、有機発光層１２５、及び電子輸送層１２６を経由して透明陰極１２７へ流れる画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）は、さらに、図４において矢印で示されるように、補助配線１３１上の電子輸送層１２６及び補助配線１３１へと流れこむ。図４に示される画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の和Ｉｐｉｘに対応する電圧降下が、透明陰極１２７から補助配線１３１の間の接続部２０Ｃにおいて発生する。
　補助配線１３１としては、特に限定されないが、陽極１２１の形成と同時プロセスにて形成することが可能となるため、陽極１２１と同じ材料であることが好ましい。
　なお、図４に示される補助配線１３１と透明陰極１２７とで挟まれる中間層は、電子輸送層１２６に限られない。補助配線１３１と透明陰極１２７との間の中間層の構成として、正孔注入層１２３、正孔輸送層１２４、有機発光層１２５、電子輸送層１２６、及び電子注入層（図示せず）の少なくともいずれかを含んでいることが想定できる。ただし、この場合、画素電流の流れる方向に対して、当該電流の流れを阻止しない層構成であることが望ましい。
　［画素回路構成］
　図５は、本実施の形態に係る画素の回路構成の一例を示す図である。同図に示されるサブ画素２０Ｒは、駆動回路層１１と、有機ＥＬ層１２とを備える。駆動回路層１１は、データ線２１２と、走査線２１１と、正電源配線２２１と、スイッチトランジスタ２０３と、駆動トランジスタ２０２と、保持容量素子２０４とを有する。また、有機ＥＬ層１２は、有機ＥＬ素子２０１を有する。なお、図５に示されるサブ画素２０Ｇ及び２０Ｂも、サブ画素２０Ｒと同様の回路構成を有するが、図５においては、サブ画素２０Ｇ及び２０Ｂの駆動回路層１１の回路構成の記載は省略されている。サブ画素２０Ｒ、サブ画素２０Ｇ及びサブ画素２０Ｂを含む画素２０は、表示部２に、行列状に配置されている。
　スイッチトランジスタ２０３は、ソース及びドレインの一方がデータ線２１２に接続され、ソース及びドレインの他方が駆動トランジスタ２０２のゲート及び保持容量素子２０４の一端に接続された、例えば、ｎ型ＴＦＴである。
　駆動トランジスタ２０２は、ドレインが正電源配線２２１に接続され、ソースが有機ＥＬ素子２０１のアノードに接続され、ゲートが保持容量素子２０４の一端に接続された、例えば、ｎ型ＴＦＴである。これにより、駆動トランジスタ２０２は、保持容量素子２０４に保持された電圧に応じた電流を有機ＥＬ素子２０１に供給する。すなわち、駆動トランジスタ２０２は、階調信号（及びデータ電圧）に応じた電流を有機ＥＬ素子２０１に供給する。
　保持容量素子２０４は、他端が駆動トランジスタ２０２のソースに接続され、データ線２１２から供給されたデータ電圧に対応した電圧を保持する。
　データ線２１２は、データ線駆動回路４０（図示せず）とスイッチトランジスタ２０３のソース及びドレインの一方とを接続し、データ線駆動回路４０により映像信号に対応したデータ電圧が印加される。
　走査線２１１は、走査線駆動回路５０とスイッチトランジスタ２０３のゲートとを接続し、走査線駆動回路５０により印加される電圧に応じて、スイッチトランジスタ２０３を導通及び非導通にする。
　有機ＥＬ素子２０１は、上記有機ＥＬ層１２に形成された発光素子である。有機ＥＬ素子２０１のアノード（陽極１２１）がビア１２０を経由して駆動トランジスタ２０２のソースに接続され、カソード（透明陰極１２７）が中間層（電子輸送層１２６）を経由して補助配線１３１に接続されている。この接続構成により、有機ＥＬ素子２０１は、アノード－カソード間に流れる電流値に応じた輝度で発光する。ここで、有機ＥＬ素子２０１のカソード電極である透明陰極１２７は、全ての画素２０に共通して設けられており、表示部２の外周領域に設けられた給電線３０から負電源電圧ＶＥＬが印加されるように、給電線３０を介して電源部３と電気的に接続されている。
　電源部３が供給する電源電圧は、駆動トランジスタ２０２のドレインに供給される正電源電圧ＶＤＤと、有機ＥＬ素子２０１のカソードに供給される負電源電圧ＶＥＬとを含む。駆動トランジスタ２０２のドレインが接続される陽極１２１及び正電源配線２２１には、給電線３０（正電圧給電線）を介して電源部３から正電源電圧ＶＤＤが供給される。一方、有機ＥＬ素子２０１のカソードである透明陰極１２７には、画素２０が備える各サブ画素に共通する電流経路である補助配線１３１及び給電線３０（負電圧給電線）を介して電源部３から負電源電圧ＶＥＬが供給される。なお、電源部３が供給する電源電圧を正電源電圧ＶＤＤ及び負電源電圧ＶＥＬと定義したが、正電源電圧ＶＤＤは、負電源電圧ＶＥＬよりも電位が高い電圧を意味し、負電源電圧ＶＥＬは、正電源電圧ＶＤＤよりも電位が低い電圧であることを意味する。つまり、正電源電圧ＶＤＤ及び負電源電圧ＶＥＬは、それぞれ、正の電圧値及び負の電圧値を有することに限定されない。
　ここで、本実施の形態に係る画素回路構成では、有機ＥＬ素子２０１のカソードと補助配線１３１との間に電子輸送層１２６なる中間層の抵抗Ｒｉｐが直列挿入されている。図５に示されるように、サブ画素２０Ｒ、２０Ｇ及び２０Ｂの各々において、画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）は、駆動回路層１１の駆動トランジスタ２０２から、陽極１２１、有機ＥＬ素子２０１を経由して共通の透明陰極１２７へ流れる。さらに、画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）は、共通の電流経路である抵抗Ｒｉｐ及び補助配線１３１へと流れこむ。したがって、透明陰極１２７と補助配線１３１との間において発生する電圧降下量Ｖｄｒｏｐは、画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の和Ｉｐｉｘ及び抵抗Ｒｉｐに対応する量となる。当該電圧降下量Ｖｄｒｏｐの変動に伴って、サブ画素２０Ｒ、２０Ｇ及び２０Ｂの各駆動トランジスタ２０２におけるブートストラップ量が変動するため、各有機ＥＬ素子２０１に流れる電流量が変動する。
　［制御回路］
　以下、本実施の形態の要部である制御回路６０の構成について説明する。本実施の形態に係る制御回路６０においては、透明陰極１２７と補助配線１３１との間において発生する電圧降下量Ｖｄｒｏｐの変動に伴う各有機ＥＬ素子２０１に流れる電流量の変動を抑制するために階調信号を補正する構成を備える。
　図６は、本実施の形態に係る制御回路６０において階調信号を補正する演算方法を示すブロック線図である。図６においては、一つの画素２０内のサブ画素２０Ｒ、２０Ｇ及び２０Ｂに印加される各データ電圧Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）及びＶｄａｔａ（Ｂ）に対応する階調信号ＧＬＲ、ＧＬＧ及びＧＬＢを補正する演算方法を示す。
　図６に示されるように、制御回路６０は、機能的には、電流演算部３００と、電圧降下量演算部４００と、補正量演算部５００と、加算部６００とを備える。
　電流演算部３００は、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに対応する各サブ画素に同時に流れる画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の和Ｉｐｉｘを演算する演算部である。ここでは、各サブ画素について、電圧降下量Ｖｄｒｏｐがゼロである場合に、階調信号に対応するデータ電圧を印加したときに流れる画素電流が演算される。すなわち、透明陰極１２７から給電線３０までの抵抗がゼロであると仮定した場合における画素電流が演算される。電流演算部３００では、階調信号と、電圧降下量Ｖｄｒｏｐがゼロである場合の画素電流との対応関係を示すＬＵＴ（Ｌｏｏｋ－Ｕｐ　Ｔａｂｌｅ）３０１、３０２及び３０３を用いて、画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が求められる。そして、当該画素電流の和Ｉｐｉｘが演算される。
　ここで、電圧降下量Ｖｄｒｏｐがゼロである場合におけるサブ画素２０Ｒに流れる画素電流を演算するためのＬＵＴ３０１を作成する方法について説明する。まず、様々な電圧降下量Ｖｄｒｏｐに対する階調信号ＧＬＲ、データ電圧Ｖｄａｔａ（Ｒ）及び画素電流Ｉｐｉｘ（Ｒ）の関係が測定によって求められる。そして、当該関係から、電圧降下量Ｖｄｒｏｐがゼロである場合の階調信号ＧＬＲ、データ電圧Ｖｄａｔａ（Ｒ）及び画素電流Ｉｐｉｘ（Ｒ）の関係を推測する。当該推測された関係から、階調信号と電圧降下量Ｖｄｒｏｐがゼロである場合における画素電流との対応関係を示すＬＵＴ３０１が作成される。ＬＵＴ３０２及び３０３についてもＬＵＴ３０１と同様に作成される。
　また推測する方法として、画素回路の動作シミュレーションによって、電圧降下量Ｖｄｒｏｐがゼロの場合のデータ電圧Ｖｄａｔａに対する画素電流Ｉｐｉｘの関係を求めてもよい。
　以下、電流演算部３００における演算について詳細に説明する。電流演算部３００においては、まず、各階調信号ＧＬＲ、ＧＬＧ及びＧＬＢにそれぞれ対応するデータ電圧Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）及びＶｄａｔａ（Ｂ）が各ＬＵＴから求められる。これらは以下の式で表される。
Figure JPOXMLDOC01-appb-M000001
　ここで、ＶＲ（ＧＬＲ）、ＶＧ（ＧＬＧ）及びＶＢ（ＧＬＢ）は、階調信号に対応するデータ電圧を求めるための関数を示す。なお、各ＬＵＴに当該関数が格納されていなくてもよい。例えば、各ＬＵＴには、階調信号とデータ電圧との関係を示すテーブルだけが格納されていてもよい。以下で示される各関数についても同様である。
　そして、次に電流演算部３００において、サブ画素２０Ｒにデータ電圧を印加した場合に流れる画素電流Ｉｐｉｘ（Ｒ）がＬＵＴ３０１から求められる。サブ画素２０Ｇ及び２０Ｂについても同様に、階調信号ＧＬＧ及びＧＬＢにそれぞれ対応する画素電流Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が、それぞれＬＵＴ３０２及び３０３から求められる。これらは以下の式で表される。
Figure JPOXMLDOC01-appb-M000002
　ここで、ＩＲ（Ｖｄａｔａ（Ｒ））、ＩＧ（Ｖｄａｔａ（Ｇ））及びＩＢ（Ｖｄａｔａ（Ｂ））は、電圧降下量Ｖｄｒｏｐがゼロであって、各サブ画素にそれぞれデータ電圧Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）及びＶｄａｔａ（Ｂ）が印加される場合に流れる画素電流を求めるための関数を示す。一般的には、映像の階調信号ＧＬが大きいほどＩｐｉｘが大きくなる特徴を有する。以上のようにして求められた画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）を次式に示されるように加算することにより、画素電流の和Ｉｐｉｘが求められる。
Figure JPOXMLDOC01-appb-M000003
　電圧降下量演算部４００は、電流演算部３００で算出された画素電流の和Ｉｐｉｘを用いて、透明陰極１２７と補助配線１３１との間において発生する電圧降下量Ｖｄｒｏｐを演算する演算部である。電圧降下量演算部４００では、画素電流の和Ｉｐｉｘと電圧降下量Ｖｄｒｏｐとの関係を示すＬＵＴ４０１を用いて、電圧降下量Ｖｄｒｏｐが演算される。ＬＵＴ４０１も、上記ＬＵＴ３０１などと同様に、予め表示装置を用いて特性を測定することにより作成してもよいし、ＴＥＧ等を用いて同様の構造を持つサンプルの特性から推定し作成してもよい。なお、ここで、画素電流の和Ｉｐｉｘと電圧降下量Ｖｄｒｏｐとの関係は、次式で表される。
Figure JPOXMLDOC01-appb-M000004
　ここで、Ｖ（Ｉｐｉｘ）は、画素電流の和Ｉｐｉｘに対応する電圧降下量Ｖｄｒｏｐを求めるための関数を示す。一般的には、Ｉｐｉｘが大きいほどＶｄｒｏｐは大きくなるという特徴を有する。
　補正量演算部５００は、各データ電圧の補正量を演算する演算部である。当該補正量は、透明陰極１２７と補助配線１３１との間において発生する電圧降下による各画素電流の減少を補うための補正量である。補正量演算部５００は、まず、各階調信号をデータ電圧に変換する。そして、補正量演算部５００は、データ電圧Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）及びＶｄａｔａ（Ｂ）と、それらに対応するデータ電圧の補正係数との関係を示すＬＵＴ５０１、５０２及び５０３を用いて、データ電圧の補正係数を求める。ここで、ＬＵＴ５０１、５０２及び５０３は、様々なデータ電圧Ｖｄａｔａ条件においてカソード電位が単位電圧変動ΔＶｃａｔ（例えば１Ｖ）した際に、画素電流Ｉｐｉｘを一定に保つために必要なデータ電圧の調整量ΔＶｄａｔａから求められるパラメータΔＶｄａｔａ／ΔＶｃａｔであり、上記各ＬＵＴと同様に測定によって作成してもよいし、画素回路の動作シミュレーションにより求め、作成してもよい。
　次に、補正量演算部５００は当該補正係数と電圧降下量演算部４００で求められた電圧降下量Ｖｄｒｏｐとを乗算する。これにより、データ電圧Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）及びＶｄａｔａ（Ｂ）のそれぞれに対する補正量Ｖｃｏｍｐ（Ｒ）、Ｖｃｏｍｐ（Ｇ）及びＶｃｏｍｐ（Ｂ）が求められる。補正量演算部５００における演算は、以下の式で表される。
Figure JPOXMLDOC01-appb-M000005
　ここで、ΔＶｃａｔは、カソード電位の変化量であり、電圧降下量Ｖｄｒｏｐに対応する値である。そして、上記の式５において、電圧降下量Ｖｄｒｏｐと乗算される係数が、データ電圧の補正係数を示す。一般的には、Ｉｐｉｘが大きいほどＶｄｒｏｐは大きくなり、式１が単調増加もしくは単調減少の関数であるため、ＧＬが大きいほどＶｃｏｍｐが大きくなるという特徴を有する。
　加算部６００は、補正量演算部５００で求められたデータ電圧の補正量を階調信号の補正量に変換して補正前の階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに加算する演算部である。加算部６００で演算される補正後の階調信号ＧＬ’Ｒ、ＧＬ’Ｇ及びＧＬ’Ｂとすると、これらは、以下の式で表される。
Figure JPOXMLDOC01-appb-M000006
　以上のように、本実施の形態に係る制御回路６０は、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢをＧＬ’Ｒ、ＧＬ’Ｇ及びＧＬ’Ｂにそれぞれ補正する。当該補正後の階調信号がデータ線駆動回路４０に入力されることによって、補正されたデータ電圧が各データ線２１２に印加され、当該補正されたデータ電圧に対応する画素電流が流れる。これにより、電圧降下量Ｖｄｒｏｐの変動による画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の変動が抑制される。
　［測定結果例］
　次に、上述の階調信号補正を適用した場合における各サブ画素に流れる電流の測定結果について説明する。
　図７～９は、階調信号に補正を適用する前及び後におけるサブ画素２０Ｒ、２０Ｇ及び２０Ｂの有機ＥＬ素子２０１に流れる画素電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の和Ｉｐｉｘと電流比（Ｉｐｉｘ（Ｘ）／（Ｉｐｉｘ（Ｒ）＋Ｉｐｉｘ（Ｇ）＋Ｉｐｉｘ（Ｂ））、Ｘ＝Ｒ，Ｇ，Ｂ）との関係を示すグラフである。なお、図７のＲ電流比とは、サブ画素２０Ｒに所定のデータ電圧を印加してサブ画素２０Ｒの有機ＥＬ素子２０１だけに電流を流す場合のＩｐｉｘ（Ｒ）に対する、サブ画素２０Ｒに上記所定のデータ電圧を印加した状態で、サブ画素２０Ｇ及び２０Ｂにもデータ電圧を印加した場合にサブ画素２０Ｒの有機ＥＬ素子２０１に流れる電流Ｉｐｉｘ（Ｒ）の比を意味し、理想状態は横軸の画素電流和Ｉｐｉｘに依存せず常時１となる。図８のＧ電流比及び図９のＢ電流比についても同様である。また、図７～９においては、それぞれサブ画素２０Ｒ、２０Ｇ及び２０Ｂが有する各有機ＥＬ素子２０１に流れる電流をパラメータとして、複数のパラメータに対する測定結果が示される。例えば、図７の補正適用前のグラフにおいては、サブ画素２０Ｒが有する有機ＥＬ素子２０１だけに電流を流し、かつ、他の色のサブ画素（２０Ｇ、２０Ｂ）には電流を流していない場合（Ｉｐｉｘ（Ｒ）≠０、Ｉｐｉｘ（Ｇ）＝Ｉｐｉｘ（Ｂ）＝０）に流れる電流Ｉｐｉｘ（Ｒ）が、０．０９６８［μＡ］、０．２２４［μＡ］などの場合の測定結果が示されている。つまり、その場合はＩｐｉｘ（Ｒ）の和Ｉｐｉｘに対する電流比は１である。同様に、図８にはＩｐｉｘ（Ｇ）に対する測定結果が、図９にはＩｐｉｘ（Ｂ）に対する測定結果がそれぞれ示されている。
　図７に示されるように、補正適用前においては、特に、Ｉｐｉｘが大きい場合、及び、Ｉｐｉｘ（Ｒ）が小さい場合に電流比が低下している。図８及び図９についても同様の傾向が見られる。一方、図７～９の補正適用後のグラフを参照すると、電流比の低下が、補正適用前の電流比の低下より抑制されていることが分かる。すなわち、表示装置１の色表現力が改善されている。
　具体的には、例えば、図７の補正適用後のグラフに示されるように、画素電流Ｉｐｉｘ（Ｒ）が０．１２８以外の場合には、Ｒ電流比は、０．８以上（すなわち、８０％以上）である。つまり、階調信号ＧＬＲが少なくとも中輝度以上の階調である場合には、Ｒ電流比は、８０％以上である。図８及び図９についても、同様に、それぞれ画素電流Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が中程度以上の場合には、Ｇ電流比及びＢ電流比は、０．８以上（すなわち、８０％以上）である。
　このように、各電流比が０．８以上に維持されていれば、すなわち、電流比の低下率が２０％未満に維持されていれば、ユーザが各画素電流の減少を感知することを十分に抑制することができる。
　なお、図７～９に示される測定結果は一例であって、補正において用いるＬＵＴなどに応じて、補正適用後の電流比は変わり得る。例えば、補正適用後の電流比がすべて０．８以上になるように（つまり、低輝度領域においても電流比が０．８以上になるように）、ＬＵＴを作成することも可能である。このようなＬＵＴを用いることにより、全輝度領域において、ユーザが各画素電流の減少を感知することを十分に抑制することができる。
　（効果など）
　以上のように、本実施の形態に係る表示装置１の駆動方法の一態様は、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢを出力する制御回路６０と、有機ＥＬ素子２０１、及び、階調信号ＧＬＲに応じた電流Ｉｐｉｘ（Ｒ）を有機ＥＬ素子２０１に供給するための駆動トランジスタ２０２を有するサブ画素２０Ｒ、有機ＥＬ素子２０１、及び、階調信号ＧＬＧに応じた電流Ｉｐｉｘ（Ｇ）を有機ＥＬ素子２０１に供給するための駆動トランジスタ２０２を有するサブ画素２０Ｇ、並びに、有機ＥＬ素子２０１、及び、階調信号ＧＬＢに応じた電流Ｉｐｉｘ（Ｂ）を有機ＥＬ素子２０１に供給するための駆動トランジスタ２０２を有するサブ画素２０Ｂを備える表示部２と、サブ画素２０Ｒ、２０Ｇ及び２０Ｂに共通する電流経路を介して、サブ画素２０Ｒ、２０Ｇ及び２０Ｂに電源電圧を印加する電源部３と、を備える表示装置の駆動方法である。そして当該駆動方法は、電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が、それぞれ各有機ＥＬ素子２０１に同時に供給される場合に、上記共通する電流経路において生じる電圧降下による、電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）の減少を補うように、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに基づいて、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢを補正するステップを含む。
　これによれば、各サブ画素の有機ＥＬ素子２０１に流れる電流が他のサブ画素の有機ＥＬ素子２０１に流れる電流から受ける影響が低減される。すなわち、各サブ画素の有機ＥＬ素子２０１に階調信号に対応した所望の電流を流すことができる。したがって、サブ画素２０Ｒ、２０Ｇ及び２０Ｂを備える画素２０における、上記影響による色表現力の劣化が低減される。
　また、上記補正するステップは、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに基づいて、上記電流経路である接続部２０Ｃにおいて生じる電圧降下量Ｖｄｒｏｐを求めるステップと、電圧降下量Ｖｄｒｏｐに基づいて、階調信号ＧＬＲを補正する量を求めるステップとを含んでもよい。
　これにより、サブ画素２０Ｒの有機ＥＬ素子２０１に流れる電流に影響を与える電圧降下量Ｖｄｒｏｐを求めて、電圧降下量Ｖｄｒｏｐに基づいて階調信号ＧＬＲを補正するため、階調信号を適切に補正することができる。
　また、サブ画素２０Ｒ、２０Ｇ及び２０Ｂの各有機ＥＬ素子２０１は、一方の透明陰極１２７を共有し、上記電流経路は透明陰極１２７と電気的に接続された補助配線１３１を含み、電圧降下量Ｖｄｒｏｐは、透明陰極１２７から補助配線１３１の間の接続部２０Ｃにおいて発生する電圧降下の量であってもよい。
　これによれば、特に、接続部２０Ｃにおける抵抗が比較的大きい場合に、接続部２０Ｃにおける電圧降下が支配的になるため、当該電圧降下の量に基づいて階調信号ＧＬＲを補正することにより、階調信号を適切に補正することができる。
　また、上記補正するステップにおいて、サブ画素２０Ｒ、２０Ｇ及び２０Ｂの各有機ＥＬ素子２０１に、それぞれ、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに応じた電流が同時に供給される場合における各電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が、それぞれ、サブ画素２０Ｒ、２０Ｇ及び２０Ｂのいずれか一つの有機ＥＬ素子２０１だけに階調信号ＧＬＲ、ＧＬＧ及びＧＬＢのいずれか一つに応じた電流が供給される場合における電流（Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）のいずれか一つ）の８０％以上となるように、前記第１の階調信号を補正してもよい。
　これにより、ユーザが各画素電流の減少を感知することを十分に抑制することができる。
　また、上記補正するステップにおいて、サブ画素２０Ｒ、２０Ｇ及び２０Ｂの各有機ＥＬ素子２０１に、それぞれ、階調信号ＧＬＲ、ＧＬＧ及びＧＬＢに応じた電流が同時に供給され、かつ、各階調信号が中輝度以上の階調である場合における各電流Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）が、それぞれ、サブ画素２０Ｒ、２０Ｇ及び２０Ｂのいずれか一つの有機ＥＬ素子２０１だけに階調信号ＧＬＲ、ＧＬＧ及びＧＬＢのいずれか一つに応じた電流が供給される場合における電流（Ｉｐｉｘ（Ｒ）、Ｉｐｉｘ（Ｇ）及びＩｐｉｘ（Ｂ）のいずれか一つ）の８０％以上となるように、前記第１の階調信号を補正してもよい。
　これにより、少なくとも、有機ＥＬ素子の輝度が、中輝度以上の場合において、ユーザが各画素電流の減少を感知することを十分に抑制することができる。
　（他の実施の形態）
　以上、本発明の表示装置及びその駆動方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置は、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本発明に含まれる。
　例えば、上記実施の形態においては、画素２０内のサブ画素２０Ｒ、２０Ｇ及び２０Ｂが備える各有機ＥＬ素子２０１に流れる電流の他のサブ画素が備える有機ＥＬ素子２０１に流れる電流による影響を抑制する例を示したが、本発明はこれに限られない。本発明は、表示装置の画素が有する有機ＥＬ素子に流れる電流の、当該画素と共通する抵抗成分を有する電流経路を介して電源電圧が印加される任意の画素又はサブ画素の有機ＥＬ素子に流れる電流の影響を抑制する場合に適用できる。
　また、上記実施の形態では、発光素子として、有機ＥＬ素子を用いる例を示したが、他の電流駆動型の発光素子を用いてもよい。
　また、上記実施の形態では、電圧降下が、透明陰極１２７から補助配線１３１の間の接続部２０Ｃで発生する例を示したが、電圧降下が他の電流経路部分で発生してもよい。例えば、給電線などの抵抗成分で電圧降下が発生してもよい。
　また、上記実施の形態では、有機ＥＬ層１２の構成として、陽極／正孔注入層／正孔輸送層／有機発光層／電子輸送層／陰極を例に説明したが、これに限られない。例えば、有機ＥＬ層の構成として、少なくとも有機発光層、陽極及び陰極を含む構成であればよい。また、例えば、有機発光層、陽極及び陰極以外に、正孔注入層、正孔輸送層、電子輸送層及び電子注入層の少なくとも１層を含む構成であってもよい。
　また、上記実施の形態では、透明陰極１２７と補助配線１３１との間に電子輸送層１２６が形成される例を示したが、電子輸送層１２６は形成されなくてもよい。例えば、補助配線１３１の表面が酸化して高抵抗化する場合であっても、透明陰極１２７と補助配線１３１との間において電圧降下が発生する。
　また、上記実施の形態では、表示部２に連続形成された透明陰極１２７における負電源電圧ＶＥＬの電圧降下（上昇）の変動による影響を低減する構成を例示した。しかし、本発明の構成はこれに限られず、回路構成、発光方式及び有機ＥＬ層の積層構造などにより、例えばアノードコモンのトップエミッションにおいて、陽極１２１による正電源電圧ＶＤＤの電圧降下の変動による影響を低減する構成も本発明に含まれる。
　また、上記実施の形態では、画素２０を、３つのサブ画素２０Ｒ、２０Ｇ及び２０Ｂで構成されているものとして説明したが、画素構成はこれに限られない。例えば、画素２０が複数のサブ画素を有さず、１つの画素で構成されていても、複数の画素が電源部３から共通する電流経路を介して電源電圧を印加される場合には、本発明を適用することができる。
　また、上記実施の形態では、駆動トランジスタ２０２としてｎ型ＴＦＴを用いる構成を示したが、ｐ型ＴＦＴを用いて、他の回路構成をそれに合わせて適宜変更してもよい。
　また、上記実施の形態においては、階調信号を補正する際に、ＬＵＴを用いたが、ＬＵＴ以外の補正関数などを予め用意して、当該補正関数によって階調信号を補正してもよい。
　また、上記実施の形態においては、制御回路６０において階調信号を補正する構成を示したが、データ電圧を補正する構成としてもよい。
　なお、上記実施の形態において、中間層は、発光部を構成する層の一部として説明してきたが、接続部を構成する中間層は、発光部を構成する層と連続している必要はない。高精細マスクを使用せずとも発光部と接続部とで分離形成可能な中間層であって、例えば、塗布製膜された段階でバンク１２２により分離形成されるものであってもよい。
　また、例えば、本実施の形態に係る表示装置１は、図１０に示されるような薄型フラットＴＶに内蔵される。本実施の形態に係る表示装置１により、高度な色表現力を有する薄型フラットＴＶが実現される。
　本発明は、有機ＥＬフラットパネルディスプレイに有用であり、色表現力が要求されるディスプレイとして用いるのに最適である。
　１　　表示装置
　２　　表示部
　３　　電源部
　１０　　基板
　１１　　駆動回路層
　１２　　有機ＥＬ層
　２０　　画素
　２０Ｂ、２０Ｇ、２０Ｒ　　サブ画素
　２０Ｃ　　接続部
　３０　　給電線
　４０　　データ線駆動回路
　５０　　走査線駆動回路
　６０　　制御回路
　１１１　　ゲート電極
　１１２　　ゲート絶縁層
　１１３　　半導体層
　１１４　　ソース電極
　１１５　　ドレイン電極
　１１６　　層間絶縁層
　１２０　　ビア
　１２１　　陽極
　１２２　　バンク
　１２３　　正孔注入層
　１２４　　正孔輸送層
　１２５　　有機発光層
　１２６　　電子輸送層
　１２７　　透明陰極
　１３１　　補助配線
　２０１　　有機ＥＬ素子
　２０２　　駆動トランジスタ
　２０３　　スイッチトランジスタ
　２０４　　保持容量素子
　２１１　　走査線
　２１２　　データ線
　２２１　　正電源配線
　３００　　電流演算部
　３０１、３０２、３０３、４０１、５０１、５０２、５０３　ＬＵＴ
　４００　　電圧降下量演算部
　５００　　補正量演算部
　６００　　加算部

Claims (18)

  1. 　第１の階調信号及び第２の階調信号を出力する制御回路と、
    　電流駆動型発光素子である第１の発光素子、及び、前記第１の階調信号に応じた第１の電流を前記第１の発光素子に供給するための第１の駆動トランジスタを有する第１の画素、並びに、電流駆動型発光素子である第２の発光素子、及び、前記第２の階調信号に応じた第２の電流を前記第２の発光素子に供給するための第２の駆動トランジスタを有する第２の画素を備える表示部と、
    　前記第１の画素及び前記第２の画素に共通する電流経路を介して、前記第１の画素及び前記第２の画素に電源電圧を印加する電源部と、を備える表示装置の駆動方法であって、
    　前記駆動方法は、
    　前記第１の電流及び前記第２の電流が、それぞれ前記第１の発光素子及び前記第２の発光素子に同時に供給される場合に、前記電流経路において生じる電圧降下による、前記第１の電流の減少を補うように、前記第１の階調信号及び前記第２の階調信号に基づいて、前記第１の階調信号を補正するステップを含む
    　表示装置の駆動方法。
  2. 　前記補正するステップは、
    　前記第１の階調信号及び前記第２の階調信号に基づいて、前記電流経路において生じる電圧降下量を求めるステップと、
    　前記電圧降下量に基づいて、前記第１の階調信号を補正する量を求めるステップとを含む
    　請求項１に記載の表示装置の駆動方法。
  3. 　前記第１の発光素子及び前記第２の発光素子は、一方の電極を共有し、
    　前記電流経路は前記電極と電気的に接続された補助配線を含み、
    　前記電圧降下量は、前記電極から前記補助配線の間において発生する電圧降下の量である
    　請求項２に記載の表示装置の駆動方法。
  4. 　前記電圧降下量は、前記第１の電流及び前記第２の電流の和と正の相関を有する
    　請求項２又は３に記載の表示装置の駆動方法。
  5. 　前記第１の電流及び前記第２の電流は、それぞれ、前記第１の階調信号及び前記第２の階調信号と正の相関を有する
    　請求項１～４のいずれか１項に記載の表示装置の駆動方法。
  6. 　前記第１の階調信号を補正するステップにおける前記第１の階調信号の補正量に対応する前記電源電圧の補正量は、前記第１の階調信号と正の相関を有する
    　請求項１～５のいずれか１項に記載の表示装置の駆動方法。
  7. 　前記制御回路は、さらに第３の階調信号を出力し、
    　前記表示部は、電流駆動型発光素子である第３の発光素子、及び、前記第３の階調信号に応じた第３の電流を前記第３の発光素子に供給するための第３の駆動トランジスタを有する第３の画素をさらに備え、
    　前記電源部は、前記第１の画素、前記第２の画素及び前記第３の画素に共通する前記電流経路を介して、前記第１の画素、前記第２の画素及び前記第３の画素に前記電源電圧を印加し、
    　前記第１の発光素子、前記第２の発光素子及び前記第３の発光素子は、それぞれ、赤色表示用発光素子、緑色表示用発光素子及び青色表示用発光素子であり、
    　前記補正するステップは、前記第１の電流、前記第２の電流及び前記第３の電流が、それぞれ前記第１の発光素子、前記第２の発光素子及び前記第３の発光素子に同時に供給される場合に、前記電流経路において生じる電圧降下による、前記第１の電流の減少を補うように、前記第１の階調信号、前記第２の階調信号及び前記第３の階調信号に基づいて、前記第１の階調信号を補正するステップを含む
    　請求項１に記載の表示装置の駆動方法。
  8. 　前記補正するステップにおいて、
    　前記第１の発光素子及び前記第２の発光素子に、それぞれ、前記第１の階調信号及び前記第２の階調信号に応じた電流が同時に供給される場合における前記第１の電流が、前記第１の発光素子だけに前記第１の階調信号に応じた電流が供給される場合における前記第１の電流の８０％以上となるように、前記第１の階調信号を補正する
    　請求項１又は７に記載の表示装置の駆動方法。
  9. 　前記補正するステップにおいて、
    　前記第１の発光素子及び前記第２の発光素子に、それぞれ、前記第１の階調信号及び前記第２の階調信号に応じた電流が同時に供給され、かつ、前記第１の階調信号が中輝度以上の階調である場合における前記第１の電流が、前記第１の発光素子だけに前記第１の階調信号に応じた電流が供給される場合における前記第１の電流の８０％以上となるように、前記第１の階調信号を補正する
    　請求項１又は７に記載の表示装置の駆動方法。
  10. 　第１の階調信号及び第２の階調信号を出力する制御回路と、
    　電流駆動型発光素子である第１の発光素子、及び、前記第１の階調信号に応じた第１の電流を前記第１の発光素子に供給するための第１の駆動トランジスタを有する第１の画素、並びに、電流駆動型発光素子である第２の発光素子、及び、前記第２の階調信号に応じた第２の電流を前記第２の発光素子に供給するための第２の駆動トランジスタを有する第２の画素を備える表示部と、
    　前記第１の画素及び前記第２の画素に共通する電流経路を介して、前記第１の画素及び前記第２の画素に電源電圧を印加する電源部と、を備える表示装置であって、
    　前記制御回路は、
    　前記第１の電流及び前記第２の電流が、それぞれ前記第１の発光素子及び前記第２の発光素子に同時に供給される場合に、前記電流経路において生じる電圧降下による、前記第１の電流の減少を補うように、前記第１の階調信号及び前記第２の階調信号に基づいて、前記第１の階調信号を補正する
    　表示装置。
  11. 　前記制御回路は、
    　前記第１の階調信号及び前記第２の階調信号に基づいて、前記電流経路において生じる電圧降下量を求め、かつ、前記電圧降下量に基づいて、前記第１の階調信号を補正する量を求める
    　請求項１０に記載の表示装置。
  12. 　前記第１の発光素子及び前記第２の発光素子は、一方の電極を共有し、
    　前記電流経路は前記電極と電気的に接続された補助配線を含み、
    　前記電圧降下量は、前記電極から前記補助配線の間において発生する電圧降下の量である
    　請求項１１に記載の表示装置。
  13. 　前記電圧降下量は、前記第１の電流及び前記第２の電流の和と正の相関を有する
    　請求項１１又は１２に記載の表示装置。
  14. 　前記第１の電流及び前記第２の電流は、それぞれ、前記第１の階調信号及び前記第２の階調信号と正の相関を有する
    　請求項１０～１３のいずれか１項に記載の表示装置。
  15. 　前記第１の階調信号の補正量に対応する前記電源電圧の補正量は、前記第１の階調信号と正の相関を有する
    　請求項１０～１４のいずれか１項に記載の表示装置。
  16. 　前記制御回路は、さらに第３の階調信号を出力し、
    　前記表示部は、電流駆動型発光素子である第３の発光素子、及び、前記第３の階調信号に応じた第３の電流を前記第３の発光素子に供給するための第３の駆動トランジスタを有する第３の画素をさらに備え、
    　前記電源部は、前記第１の画素、前記第２の画素及び前記第３の画素に共通する前記電流経路を介して、前記第１の画素、前記第２の画素及び前記第３の画素に前記電源電圧を印加し、
    　前記第１の発光素子、前記第２の発光素子及び前記第３の発光素子は、それぞれ、赤色表示用発光素子、緑色表示用発光素子及び青色表示用発光素子であり、
    　前記制御回路は、
    　前記第１の電流、前記第２の電流及び前記第３の電流が、それぞれ前記第１の発光素子、前記第２の発光素子及び前記第３の発光素子に同時に供給される場合に、前記電流経路において生じる電圧降下による、前記第１の電流の減少を補うように、前記第１の階調信号、前記第２の階調信号及び前記第３の階調信号に基づいて、前記第１の階調信号を補正する
    　請求項１０に記載の表示装置。
  17. 　前記制御回路は、
    　前記第１の発光素子及び前記第２の発光素子に、それぞれ、前記第１の階調信号及び前記第２の階調信号に応じた電流が同時に供給される場合における前記第１の電流が、前記第１の発光素子だけに前記第１の階調信号に応じた電流が供給される場合における前記第１の電流の８０％以上となるように、前記第１の階調信号を補正する
    　請求項１０又は１６に記載の表示装置。
  18. 　前記制御回路は、
    　前記第１の発光素子及び前記第２の発光素子に、それぞれ、前記第１の階調信号及び前記第２の階調信号に応じた電流が同時に供給され、かつ、前記第１の階調信号が中輝度以上の階調である場合における前記第１の電流が、前記第１の発光素子だけに前記第１の階調信号に応じた電流が供給される場合における前記第１の電流の８０％以上となるように、前記第１の階調信号を補正する
    　請求項１０又は１６に記載の表示装置。
PCT/JP2015/004319 2014-09-04 2015-08-27 表示装置及びその駆動方法 WO2016035295A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/507,927 US10074308B2 (en) 2014-09-04 2015-08-27 Display device and method for driving same
JP2016546303A JP6405599B2 (ja) 2014-09-04 2015-08-27 表示装置及びその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014180469 2014-09-04
JP2014-180469 2014-09-04

Publications (1)

Publication Number Publication Date
WO2016035295A1 true WO2016035295A1 (ja) 2016-03-10

Family

ID=55439379

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004319 WO2016035295A1 (ja) 2014-09-04 2015-08-27 表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US10074308B2 (ja)
JP (1) JP6405599B2 (ja)
WO (1) WO2016035295A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121774A (ko) * 2016-04-25 2017-11-03 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 표시 장치
CN107799059A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置及其驱动方法
US11386840B2 (en) * 2018-09-20 2022-07-12 Sharp Kabushiki Kaisha Display device and method for driving same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
WO2020058685A1 (en) * 2018-09-17 2020-03-26 Savvy Science Limited Method of manufacturing perovskite light emitting device by inkjet printing
US11308881B2 (en) * 2018-09-20 2022-04-19 Sharp Kabushiki Kaisha Display device and method for driving same
KR20200100899A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치
CN115497429B (zh) * 2022-09-29 2023-12-01 上海天马微电子有限公司 像素驱动电路、模组、背光源、面板、装置及驱动方法
CN115719747B (zh) * 2022-10-31 2023-10-20 惠科股份有限公司 驱动基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093519A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 画像表示装置、およびその駆動方法
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法
JP2009216801A (ja) * 2008-03-07 2009-09-24 Eastman Kodak Co 表示装置
JP2011027819A (ja) * 2009-07-22 2011-02-10 Hitachi Displays Ltd 自発光表示装置
WO2013094104A1 (ja) * 2011-12-20 2013-06-27 パナソニック株式会社 表示装置およびその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
JP2007073499A (ja) 2005-08-08 2007-03-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR101499243B1 (ko) * 2009-01-23 2015-03-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093519A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 画像表示装置、およびその駆動方法
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法
JP2009216801A (ja) * 2008-03-07 2009-09-24 Eastman Kodak Co 表示装置
JP2011027819A (ja) * 2009-07-22 2011-02-10 Hitachi Displays Ltd 自発光表示装置
WO2013094104A1 (ja) * 2011-12-20 2013-06-27 パナソニック株式会社 表示装置およびその駆動方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121774A (ko) * 2016-04-25 2017-11-03 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 표시 장치
KR102545596B1 (ko) * 2016-04-25 2023-06-21 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 표시 장치
CN107799059A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置及其驱动方法
CN107799059B (zh) * 2016-08-31 2021-01-26 乐金显示有限公司 显示装置及其驱动方法
US11087687B2 (en) 2016-08-31 2021-08-10 Lg Display Co., Ltd. Display device and driving method for the same
US11386840B2 (en) * 2018-09-20 2022-07-12 Sharp Kabushiki Kaisha Display device and method for driving same

Also Published As

Publication number Publication date
JP6405599B2 (ja) 2018-10-17
US20170294160A1 (en) 2017-10-12
US10074308B2 (en) 2018-09-11
JPWO2016035295A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6405599B2 (ja) 表示装置及びその駆動方法
JP5236060B2 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
JP4396848B2 (ja) 発光表示装置
US10242623B2 (en) Organic light emitting display apparatus and driving method thereof
US8334825B2 (en) Organic light emitting display for suppressing images sticking and compensating a threshold voltage
JP6311902B2 (ja) 表示装置
KR100600332B1 (ko) 발광 표시장치
JP6248269B2 (ja) 表示装置
JP2011040167A (ja) 表示装置およびその製造方法
JP2011043837A (ja) 発光表示装置、発光表示装置の表示パネル、及び表示パネルの駆動方法
KR20090046053A (ko) 유기전계발광표시장치 및 이의 구동방법
KR100822205B1 (ko) 화소 회로 및 그를 포함하는 유기 발광 표시 장치
JP2015156439A (ja) 有機ｅｌ表示装置
JP5020484B2 (ja) 自発光表示装置及びその駆動方法
KR100870523B1 (ko) 전계발광표시장치와 그 구동방법
KR20090042485A (ko) 유기전계발광표시장치 및 이의 구동방법
KR20090078633A (ko) 유기전계발광표시장치
JP2016090893A (ja) 表示装置及びその駆動方法
KR101365761B1 (ko) 전계발광표시장치
JP2010160950A (ja) 表示装置、検査方法及び製造方法
KR20170081067A (ko) 초고 해상도 유기발광 다이오드 표시장치
KR100719707B1 (ko) 유기 발광표시장치 및 그 제조방법
US20090267874A1 (en) Active matrix type display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15837363

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016546303

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15507927

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15837363

Country of ref document: EP

Kind code of ref document: A1