JP4955277B2 - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法 Download PDFInfo
- Publication number
- JP4955277B2 JP4955277B2 JP2006027250A JP2006027250A JP4955277B2 JP 4955277 B2 JP4955277 B2 JP 4955277B2 JP 2006027250 A JP2006027250 A JP 2006027250A JP 2006027250 A JP2006027250 A JP 2006027250A JP 4955277 B2 JP4955277 B2 JP 4955277B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- state
- insulating
- semiconductor substrate
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図6は、従来の半導体装置の製造工程に於ける断面図(その2)である。
図7は、従来の半導体装置の製造工程に於ける断面図(その3)である。
図8は、従来の半導体装置の製造工程に於ける断面図(その4)である。
図5〜図8には、下記非特許文献1〜8に開示されている従来の半導体装置の層間絶縁膜の形成方法を示す。一例としてシリコンMOSトランジスタを用いて説明する。ここで層間絶縁膜とは、半導体装置を複数層積層する場合に各層間の配線、及びプラグを電気的に絶縁する膜をいう。
図9は、従来の半導体装置の製造工程に於ける断面図(その5)である。
図10は、従来の半導体装置の製造工程に於ける断面図(その6)である。
ここでは、第1配線層16aが形成された半導体基板10の上に、絶縁層32を密着する前に、半導体基板10の上に、絶縁層32と同一の材料を塗布し、この材料の架橋温度よりも低い温度で加熱し、予め半導体基板10に密着させ、その後、上記図7(b)に示す工程を実行する。
図2は、本発明の半導体装置の製造工程に於ける断面図(その2)である。
図3は、本発明の半導体装置の製造工程に於ける断面図(その3)である。
図4は、本発明の半導体装置の製造工程に於ける断面図(その4)である。
11 密着金属層
14 CoWP層
15 Cu層
16 CoWP層
16b 第1配線層
31 ベースフィルム
32 絶縁層
Claims (1)
- 基板上に、ベースフィルムに塗布形成された未架橋の高分子材料からなる絶縁膜を加熱して押圧し、前記基板上に絶縁膜を形成する方法であって、
前記基板上にフォトリソグラフィで所望のレジストパターンを形成する工程と、
前記レジストパターンに基づいて、配線層となる所定の金属膜を形成する工程と、
前記レジストパターンを保持したまま前記金属膜上に所定の密着層を形成する工程と、
前記密着層に所定の熱処理を行う工程と、
前記基板上から前記レジストパターンを除去する工程と、
前記密着層の上に前記ベースフィルムに塗布形成された未架橋の高分子材料からなる絶縁膜を加熱して押圧する工程と、
前記ベースフィルムを剥離する工程と、
前記絶縁膜の架橋のための熱処理を行う工程とを含むことを特徴とする絶縁膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027250A JP4955277B2 (ja) | 2006-02-03 | 2006-02-03 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027250A JP4955277B2 (ja) | 2006-02-03 | 2006-02-03 | 絶縁膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208128A JP2007208128A (ja) | 2007-08-16 |
JP4955277B2 true JP4955277B2 (ja) | 2012-06-20 |
Family
ID=38487303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006027250A Expired - Fee Related JP4955277B2 (ja) | 2006-02-03 | 2006-02-03 | 絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4955277B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7230340B2 (ja) * | 2018-05-14 | 2023-03-01 | 大日本印刷株式会社 | 配線基板および配線基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08125016A (ja) * | 1994-10-24 | 1996-05-17 | Sony Corp | 半導体装置の製造方法 |
JP2836542B2 (ja) * | 1995-10-17 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3962443B2 (ja) * | 1997-03-05 | 2007-08-22 | 富士通株式会社 | 半導体装置とその製造方法 |
JPH11150185A (ja) * | 1997-11-14 | 1999-06-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH11312733A (ja) * | 1998-04-28 | 1999-11-09 | Nkk Corp | 集積回路装置の製造方法 |
-
2006
- 2006-02-03 JP JP2006027250A patent/JP4955277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007208128A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10068876B2 (en) | Semiconductor device and manufacturing method therefor | |
CN105575890B (zh) | 半导体装置及半导体装置的制造方法 | |
JP5201048B2 (ja) | 半導体装置とその製造方法 | |
JP6014354B2 (ja) | 半導体装置の製造方法 | |
US20170301646A1 (en) | Method of bonding semiconductor substrates | |
JP2004128063A (ja) | 半導体装置及びその製造方法 | |
TWI495041B (zh) | 半導體裝置、用於半導體裝置之製造方法及電子設備 | |
WO2007024022A1 (en) | Semiconductor device manufacturing method, semiconductor device and wafer | |
JP2005243689A (ja) | 半導体チップの製造方法および半導体装置 | |
JP4955277B2 (ja) | 絶縁膜の形成方法 | |
JP2009524932A (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
JP3774217B2 (ja) | 絶縁膜の形成方法及び半導体装置の製造方法 | |
JP2016174016A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100840785B1 (ko) | 스택형 반도체 소자에서 단결정 실리콘 패턴 형성 방법. | |
JP2004363340A (ja) | 半導体装置およびその製造方法 | |
TWI799053B (zh) | 半導體結構的製造方法 | |
US11769750B2 (en) | Substrate, assembly and method for wafer-to-wafer hybrid bonding | |
KR101128725B1 (ko) | 반도체 장치의 제조방법 | |
KR20060079316A (ko) | 웨이퍼 접합 방법 | |
JPH11284066A (ja) | 半導体装置およびその製造方法 | |
JP6201868B2 (ja) | 貫通電極を備えた基板の製造方法 | |
JP3571252B2 (ja) | 半導体装置の製造方法 | |
KR100587610B1 (ko) | 반도체소자의 다중 레벨의 3차원 집적화 방법 | |
KR100372648B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
KR20000020243A (ko) | 반도체장치의 전극 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |