JP3774217B2 - 絶縁膜の形成方法及び半導体装置の製造方法 - Google Patents

絶縁膜の形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3774217B2
JP3774217B2 JP2003336085A JP2003336085A JP3774217B2 JP 3774217 B2 JP3774217 B2 JP 3774217B2 JP 2003336085 A JP2003336085 A JP 2003336085A JP 2003336085 A JP2003336085 A JP 2003336085A JP 3774217 B2 JP3774217 B2 JP 3774217B2
Authority
JP
Japan
Prior art keywords
insulating material
interlayer insulating
adhesion
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003336085A
Other languages
English (en)
Other versions
JP2005108878A (ja
Inventor
公明 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003336085A priority Critical patent/JP3774217B2/ja
Publication of JP2005108878A publication Critical patent/JP2005108878A/ja
Application granted granted Critical
Publication of JP3774217B2 publication Critical patent/JP3774217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、高分子材料から成る絶縁膜の形成方法、及び該方法を用いた半導体装置の製造方法に関するものである。
図2(a)〜(g)には、下記非特許文献1乃至6に開示されている材料等を用いる従来の半導体装置の製造方法が示されている。
図2(a)は、半導体素子の設けられた半導体基板10の断面図である。この図において、1はP型シリコン基板であり、該基板1には素子分離層2と、拡散層3、4、ゲート電極5及びコバルトシリサイト6から成るMOSトランジスタとが形成されている。ゲート電極5は絶縁膜7により覆われ、更にP型シリコン基板1の上面はシリコン酸化膜から成る絶縁層8により全体的に覆われている。そして、絶縁層8には、コンタクトホールに導電金属を充填して成るコンタクトプラグ9が形成されている。
このような半導体基板10(絶縁層8)上には、図2(b)に示すように、ホトリソグラフィにより所定パターンの配線11が形成される。この配線11は第1配線層を形成しており、配線部11aと、その上方の第2配線側と電気接続されるビアプラグ11bとを有している。
一方、第1配線層の配線11を覆うための層間絶縁膜を形成するために、図2(c)に示すように、ベースフィルム12上に未架橋の高分子材料からなるSiLK樹脂(登録商標;The Dow Chemical Company製)を塗布法により塗布して層間絶縁材13を形成する。
そして、図2(d)に示すように、半導体基板10(図2(a))と層間絶縁材13とを対向させ、層間絶縁材13を加熱しながら半導体基板10へ押圧する。これにより、図2(e)に示すように、層間絶縁材13が基板10の絶縁層8の上面に固着され、かつ配線11を全体的に覆う。
次に、図2(f)に示すように、ベースフィルム12を層間絶縁材13より剥離し、該層間絶縁材13を架橋加熱して硬化させ、更に、同図(g)に示すように、ビアプラグ11bの上端面を露出させるべく層間絶縁材13をエッチング処理し、これにより層間絶縁膜13Aが形成される。
以上に説明した層間絶縁膜13Aの形成方法は、STP法(Spin Coating film Transfer and hot−Pressing)と称され、上記SiLK(登録商標)樹脂以外に、低誘電率特性を有するSOG(Spin On Glass)やPolyimide樹脂を層間絶縁材として利用することが可能である。
このようなSTP法によれば、上記層間絶縁材が平坦度に優れていることから、半導体の製造分野で行われる平坦化工程、例えば、CMP法(Chemical Mechanical Polising)を用いる平坦化工程が不要となる利点がある。
しかし、上記STP法において、上記層間絶縁材13を用いると、層間絶縁材13が半導体基板10の絶縁層8に確実に密着しないため、図2(h)に示すように、ベースフィルム12を剥離するために上方に持ち上げると、層間絶縁材13の一部が絶縁層8から剥がれ、ベースフィルムと共に持ち上がることがあった。
S. Shishiguchi, T.Fukuda,and H.Yanazawaa, Proc. Advanced Metallization Conference,531(2002) K. Machida, H. Kyuragi, H. Akiya, K. Imai, A. Tounai and A. Nakashima, J. Vac.Sci.& Technol. B16,1093(1998) N. Sato, K.Machida, K.Kudou, M. Yano and H. Kyuragi,Proc. Advanced Metallization Conference,535(2000) N.Sato, K. Machida, M.Yano, K. Kudou and H. Kyuragi, Jpn. J. Appl. Phys. Vol.41,2367(2002) S. Shishiguchi, T. Fukuda, H. Kochiya, H. Yanazawa and H. Matsunaga, Proc. Advanced Metallization Conference,57(2001) S. J. Martin, J. P. Godschalx, M. E. Mills, E. O. Schffer II and P. H. Townsend, Adv.mater. No.23,1769(2000)
解決しようとする課題は、ベースフィルムの剥離工程において、絶縁材又は層間絶縁材が基板から剥れることを防止することにある。
第1の発明は、ベースフィルムに塗布形成された未架橋の高分子材料から成る絶縁材を基板上に押圧する前に、基板上に絶縁材と同一材料から成る未架橋の密着用絶縁材を塗布し、この密着用絶縁材を架橋温度よりも低い温度で加熱して基板に密着させ、その後、絶縁材を密着用絶縁材を介して基板に押圧することを特徴とする。
また、第2の発明は、べースフィルムに塗布形成された未架橋の高分子材料から成る層間絶縁材を半導体基板の絶縁層に押圧する前に、絶縁層に層間絶縁材と同一材料から成る未架橋の密着用絶縁材を塗布し、この密着用絶縁材を架橋温度より低い温度で加熱して絶縁層に密着させ、その後、層間絶縁材を密着用絶縁材を介して絶縁層に押圧することを特徴とする。
本願発明によれば、密着用絶縁材を基板(絶縁層)に確実に密着させた上で、密着用絶縁材と絶縁材(層間絶縁材)とを低温度で加熱して一体的に熱圧着するので、ベースフィルムの剥離時に絶縁材(層間絶縁材)が基板(絶縁層)から剥れるのを確実に防止することができる。
図1(a)は、半導体素子の設けられた半導体基板10の断面図である。この図において、1はP型シリコン基板であり、該基板1には素子分離層2と、拡散層3および4、ゲート電極5及びコバルトシリサイト6から成るMOSトランジスタとが形成されている。ゲート電極5は絶縁膜7により覆われている。
このような半導体基板10において、図1(b)に示すよう、シリコン基板1の上面にシリコン酸化膜を成長させて絶縁層8を形成し、絶縁層8の上面をCMP法により平坦化する。これにより、シリコン基板1の上面が絶縁層8により全体的に覆われる。
次に、絶縁層8上にホトリソグラフィによりコンタクトホールを形成するための所定の
レジストパターンを形成し、このレジストパターンをマスクとして絶縁層8及び絶縁膜7
をエッチング処理し、図1(c)に示すように、コンタクトホールを形成する。
次に、レジストを除去し、コンタクトホール内でメタル材料を成長させると共に絶縁層8の表面上まで成長したメタル部をCMP法により除去し、図1(c)に示すように、コンタクトプラグ9を形成する。これにより、半導体基板10が製造される。
次いで、半導体基板10上に第1配線層を形成するために、第1図(d)に示すように、半導体基板10上に密着金属層15及びその上のアルミニウム層16をスパッタ法により成膜する。密着金属層15は、絶縁層8(図1(c)参照)に第1配線層を密着させるために形成されている。
その後、所定の配線パターンを得るためにホトリソグラフィによりレジスト17パターンを形成する。そして、無電解メッキ処理によりCoWPを成長させることにより、レジスト17の存在しないアルミニウム層16の露出部分をCoWP層18に置換する。引続き、Cuの電解メッキ処理を行ない、CoWP層18上にCuから成る配線部11aを形成する。
次に、図1(e)に示すように、ホトリソグラフィによりレジスト17Aパターンを形成し、Cuの電解メッキ処理を行ない配線部11a上にビアプラグ11bを形成する。これにより、配線部11aとビアプラグ11bとから成る配線11が得られる。
その後、レジスト17、17Aを除去し、又アルミニウム層16をウェットエッチング処理して除去すると共に、密着金属層15をドライエッチング処理して除去する。引続き、CoWPの無電解メッキ処理を行ない、図1(f)に示すように、配線11を覆うCoWP膜18を成長させる。このCoWP膜18は、配線11を形成するCuが後に説明する層間絶縁膜中に拡散するのを防止するバリア層である。
次に、本願発明の要旨としての上記配線11を覆う第1の層間絶縁膜の形成工程を図1(g)〜同(l)を参照して説明する。
先ず、図1(g)に示すように、半導体基板10の絶縁層8上に塗布法により未架橋のSiLK(登録商標)樹脂を塗布し、密着用絶縁材20を成膜する。本実施例では、絶縁層8上に200nmの厚さでSiLK(登録商標)樹脂を塗布する条件で密着用絶縁材20を成膜している。
このように、密着用絶縁材20を成膜した後には、窒素雰囲気中で、SiLK(登録商標)樹脂の架橋開始温度(350℃)よりも低い温度、即ち、300℃で密着用絶縁材20を10分間加熱処理する。この300℃の温度で加熱すると、密着用絶縁材20は架橋せずに絶縁層8に強固に密着する。
尚、上記密着用絶縁材は、250℃以上の温度で加熱すると、絶縁層8に完全に密着するが、250℃以下の場合、密着力が不十分で剥離する恐れがあった。
一方、図1(h)に示すように、ベースフィルム21上に未架橋のSiLK(登録商標)樹脂を塗布法により塗布して層間絶縁材22を形成する。ベースフィルム21は、Polytetrafluoroethyleneから成る。
そして、図1(i)に示すように、半導体基板10と層間絶縁材22とを対向させ、層間絶縁材22及び密着用絶縁材20を窒素雰囲気中で150℃で加熱しながら該層間絶縁材22を半導体基板10へ32KPa(パスカル)の荷重を加えて押圧する。このように、層間絶縁材22を押圧すると、図1(j)に示すように、層間絶縁材22と密着用絶縁材20とが一体的に強固に密着する。この密着理由としては、未架橋であるため両絶縁材20および22に活性な反応基が多く、上記温度150℃で反応基が活性して密着することにあると推定できる。
次に、図1(k)に示すように、ベースフィルム21を層間絶縁材22より剥離する。この剥離時には、層間絶縁材22と密着用絶縁材20とが強固に密着し、かつ密着用絶縁材20が絶縁層8に強固に密着しているので、これらの間で剥がれが生じることがない。
引続き、層間絶縁材22をビアプラグ11bの上面が露出するまでエッチングバック処理し、これにより図1(l)に示すように、第1の層間絶縁膜22Aが形成される。
次いで、層間絶縁膜22Aを窒素雰囲気中で、400℃の温度で30分間、加熱処理し、架橋する。
以上のように、第1配線層の層間絶縁膜22Aの形成工程が終了すると、次に第1配線層上に更に第2配線層及び第3配線層が設けられる。即ち、図1(m)に示すように、層間絶縁膜22A上に上記したと同様に、配線部23aおよびビアプラグ23bから成る配線23を形成し、その後、層間絶縁膜22A上に未架橋のSiLK(登録商標)樹脂を塗布して密着用絶縁材24を形成した上で250℃で加熱処理して該絶縁材24を層間絶縁膜22Aに密着させる。そして、図示しないベースフィルムにSiLK(登録商標)樹脂を塗布形成して得た層間絶縁材25を150℃で加熱しながら押圧し、密着用絶縁材24に密着させる。
次に、上記したように、層間絶縁材25をエッチング処理し、及び架橋処理することにより、第2層間絶縁膜25Aを有する第2配線層が形成される。
そして、第2層間絶縁膜25A上に配線26を形成することで、図1(m)に示すように、三層構造の半導体装置が得られる。
図3は、実施例2に係る三層の半導体装置の断面図である。即ち、この半導体装置の製造方法では、第1配線層の層間絶縁膜22Aを架橋せずに、該絶縁膜22A上に第1実施例と同様に配線23を形成する。
そして、この未架橋の層間絶縁膜22A上に密着用絶縁材を用いずに、ベースフィルムに設けた未架橋の層間絶縁材25を直接的に低温で加熱し、押圧して強固に密着させ、ベースフィルムを剥離した後に得られた層間絶縁膜25A上に第3配線層の配線26を形成した上で、両層間絶縁膜22Aおよび25Aを架橋加熱する。
但し、この場合には、配線23および26の形成時等に、層間絶縁膜22Aおよび25Aを架橋することがないように、架橋開始温度(350℃)よりも低い温度で各処理を行うことが必要である。
図4(a)は、半導体素子の設けられた半導体基板10の断面図である。この図において、1はP型シリコン基板であり、基板1には素子分離層2と、拡散層3および4、ゲート電極5及びコバルトシリサイト6から成るMOSトランジスタとが形成され、ゲート電極5は絶縁膜7により覆われている。
この半導体基板10において、図4(b)に示すように、基板1上面にシリコン酸化膜を成長させて絶縁層8を形成する。本実施例では、実施例1と比較して200nm分だけ絶縁層8を薄く形成している。この絶縁層8もCMP法により平坦化される。
次に、絶縁層8上に未架橋のSiLK(登録商標)樹脂を200nmの厚さで塗布し、密着用絶縁材30を形成し、この密着用絶縁材30を窒素雰囲気中で300℃の温度で10分間加熱処理し、これにより密着用絶縁材30を絶縁層8上に強固に密着させることができる。
次いで、図4(c)に示すように、実施例1と同様にコンタクトプラグ9を形成する。この場合、コンタクトホールを形成するために密着用絶縁材30をエッチングする際には、N(窒素)+H(水素)、若しくはNH(アンモニア)+Hのガス系をエッチングガスとして用いる。
次に、密着用絶縁材30上に、図4(d)に示すように、実施例1と同様に配線部11a及びビアプラグ11bとCoWP膜18から成る配線11を形成する。
一方、図4(e)に示すように、ベースフィルム21上に未架橋のSiLK(登録商標)樹脂から成る層間絶縁材22を形成する。
そして、図4(f)に示すように、半導体装置10と層間絶縁材22とを対向させ、層間絶縁材22及び密着用絶縁材30を窒素雰囲気中で150℃で加熱しながら32KPaの荷重を加えて押圧する。これにより、図4(g)に示すように、層間絶縁材22と密着用絶縁材30とが一体的に強固に密着する。
次に、図4(h)に示すように、ベースフィルム21を層間絶縁材22より剥離する。この場合にも、密着用絶縁材30は絶縁層8より剥がれず、又層間絶縁材22も絶縁材30より剥がれることがない。
引続き、層間絶縁材22をビアプラグ11bの上面が露出するまでエッチングバック処理し、これにより図4(i)に示すように、第1の層間絶縁膜22Aが形成される。
次いで、図4(j)に示すように、未架橋の層間絶縁膜22A上に実施例1と同様に配線23を形成する。
そして、層間絶縁膜22A上に、ベースフィルムに設けた未架橋のSiLK(登録商標)樹脂から成る層間絶縁材25を、窒素雰囲気中で150℃で加熱しながら32KPaの荷重を加えて押圧する。これにより、第1の層間絶縁膜22Aと層間絶縁材25とが一体的に強固に密着する。
次に、層間絶縁材25からベースフィルムを剥離し、層間絶縁材25をビアプラグ23bの上面が露出するまでエッチングバック処理し、第2の層間絶縁膜25Aを形成する。
次いで、未架橋の層間絶縁膜25A上に、実施例1と同様に配線26を設け、その後、両層間絶縁膜22Aおよび25Aを窒素雰囲気中で400℃の高温で30分間加熱し、架橋する。これにより、多層構造の半導体装置が得られる。
本実施例では、コンタクトプラグ9、配線11及び23を形成する際には架橋温度よりも低い温度での処理が要求される。
尚、両層間絶縁膜22Aおよび25Aを架橋処理した後に、配線26を設けてもよい。また、コンタクトプラグ9を形成する工程で250℃以上、350℃以下の範囲で加熱処理が行なわれる場合には、密着用絶縁材30を絶縁層8に密着させるための加熱処理が不要である。
この実施例では、段差を有する配線11上に密着用絶縁材20を塗布せずに、平坦な絶縁層8に密着用絶縁材30を設けてから配線11を形成するので、配線11近傍にボイドが発生するのを防止できる利点がある。
図5は、本実施例に係る多層の半導体装置の断面図である。
この実施例では、密着用絶縁材30及び第1の層間絶縁膜22Aを400℃で加熱し、架橋した後に、配線23を覆う密着用絶縁材31をこの層間絶縁膜22A上に塗布形成し、密着用絶縁材31を窒素雰囲気中で300℃の温度で10分間、加熱し、これにより密着用絶縁材31を架橋後の層間絶縁膜22A上に強固に密着させる。
次に、ベースフィルムに設けた上記層間絶縁材25を密着用絶縁材31に、窒素雰囲気中で150℃で加熱しながら32KPaの荷重を加えて押圧する。これにより、層間絶縁材25と密着用絶縁材31が一体的に強固に密着する。
この実施例4は、配線11およびコンタクトプラグ9の形成時に処理温度が架橋温度より低いことが要求される。
ところで、上記した各実施例において、シリコン窒化膜やシリコン炭素膜から成る絶縁層8に対しても上記密着用絶縁材は、強固に密着する。
また、各実施例では、三層構造の半導体装置を製造しているが、本発明によれば更に多層構造の半導体装置であっても同様に製造することが可能である。
また、上記層間絶縁材及び密着用絶縁材としては、有機系又はSiOを主体とするSOG(Spin On Glass)、ポリイミド樹脂、その他の有機系樹脂を用いることができる。そして、SOG(商品名:HSG−R7−13、日立化成工業(株))の場合には、密着させるための温度は、180℃〜350℃の範囲である。
尚、本発明は、各種の基板にSiLK(登録商標)等の絶縁膜を簡単に剥離不能に形成することができ、例えば、マイクロエレクトロメカニカルシステム等に応用できる。
(a)〜(c)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (d)〜(f)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (g)〜(h)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (i)〜(j)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (k)〜(l)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (m)本発明の実施例1に係る半導体装置の各製造工程を示す断面図である。 (a)〜(b)従来の半導体装置の各製造工程を示す断面図である。 (c)〜(d)従来の半導体装置の各製造工程を示す断面図である。 (e)従来の半導体装置の各製造工程を示す断面図である。 (f)〜(g)従来の半導体装置の各製造工程を示す断面図である。 (h)従来の半導体装置の各製造工程を示す断面図である。 本発明の実施例2に係る半導体装置の断面図である。 (a)〜(c)本発明の実施例3に係る半導体装置の各製造工程を示す断面図である。 (d)〜(e)本発明の実施例3に係る半導体装置の各製造工程を示す断面図である。 (f)〜(g)本発明の実施例3に係る半導体装置の各製造工程を示す断面図である。 (h)〜(i)本発明の実施例3に係る半導体装置の各製造工程を示す断面図である。 (j)本発明の実施例3に係る半導体装置の各製造工程を示す断面図である。 本発明の実施例4に係る半導体装置の断面図である。
符号の説明
7 絶縁層
10 半導体基板
11a、23a 配線部
11b、23b ビアプラグ
20、30、31 密着用絶縁材
21 ベースフィルム
22 層間絶縁材
22A 層間絶縁膜

Claims (6)

  1. 基板上に、ベースフィルムに塗布形成された未架橋の高分子材料から成る絶縁材を加熱して押圧し、該基板上に絶縁膜を形成する工程と、該絶縁膜から前期ベースフィルムを剥離する工程と、前記絶縁膜を所定温度で加熱して架橋する工程とを含む絶縁膜の形成方法であって、
    前記基板上に、前記絶縁材と同一材料から成る未架橋の密着用絶縁材を塗布し、該密着用絶縁材を前記架橋温度よりも低い温度で加熱して前記基板に密着させ、
    その後、前記絶縁材を前記密着用絶縁材を介して前記基板に押圧する、
    ことを特徴とする絶縁膜の形成方法。
  2. 前記絶縁材及び前記密着用絶縁材は、SiLK(登録商標)樹脂から成り、前記低い温度が250℃〜350℃であることを特徴とする請求項1記載の絶縁膜の形成方法。
  3. 前記絶縁材及び前記密着用絶縁材は、SOG(Spin on Glass)から成り、前記低い温度が180℃〜350℃であることを特徴とする請求項1記載の絶縁膜の形成方法。
  4. 半導体素子の設けられた半導体基板の上面を覆う絶縁層上に前記半導体素子と電気的に接続される配線を設ける工程と、ベースフィルムに塗布形成された未架橋の高分子材料から成る層間絶縁材を加熱して前記絶縁層に押圧し、前記配線を覆う層間絶縁膜を形成する工程と、該層間絶縁膜から前記ベースフィルムを剥離する工程と、前記層間絶縁膜を所定温度で加熱して架橋する工程とを含む半導体装置の製造方法であって、
    前記絶縁層上に、前記層間絶縁材と同一材料から成る未架橋の密着用絶縁材を塗布し、該密着用絶縁材を前記架橋温度よりも低い温度で加熱して前記絶縁層に密着させ、その後、前記層間絶縁材を前記密着用絶縁材を介して前記絶縁層に押圧することを特徴とする半導体装置の製造方法。
  5. 前記層間絶縁材及び前記密着用絶縁材は、SiLK(登録商標)樹脂から成り、前記低い温度が250℃〜350℃であることを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記層間絶縁材及び前記密着用絶縁材は、SOG(Spin on Glass)から成り、前記低い温度が180℃〜350℃であることを特徴とする請求項4記載の半導体装置の製造方法。
JP2003336085A 2003-09-26 2003-09-26 絶縁膜の形成方法及び半導体装置の製造方法 Expired - Fee Related JP3774217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336085A JP3774217B2 (ja) 2003-09-26 2003-09-26 絶縁膜の形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336085A JP3774217B2 (ja) 2003-09-26 2003-09-26 絶縁膜の形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005108878A JP2005108878A (ja) 2005-04-21
JP3774217B2 true JP3774217B2 (ja) 2006-05-10

Family

ID=34532337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336085A Expired - Fee Related JP3774217B2 (ja) 2003-09-26 2003-09-26 絶縁膜の形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3774217B2 (ja)

Also Published As

Publication number Publication date
JP2005108878A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US9318471B2 (en) Semiconductor device and method for fabricating the same
US10141284B2 (en) Method of bonding semiconductor substrates
US10068876B2 (en) Semiconductor device and manufacturing method therefor
US6191023B1 (en) Method of improving copper pad adhesion
KR100598705B1 (ko) 저유전율막을 가지는 반도체 장치 및 그 제조 방법
US5168078A (en) Method of making high density semiconductor structure
US20100244201A1 (en) Semiconductor device
WO2007024022A1 (en) Semiconductor device manufacturing method, semiconductor device and wafer
US7553743B2 (en) Wafer bonding method of system in package
JP3774217B2 (ja) 絶縁膜の形成方法及び半導体装置の製造方法
US6677231B1 (en) Method for increasing adhesion ability of dielectric material in semiconductor
JP2001257226A (ja) 半導体集積回路装置
JP2005217142A (ja) 半導体装置の製造方法
JP4955277B2 (ja) 絶縁膜の形成方法
KR100755524B1 (ko) 반도체 기판 상에 구리 배선을 형성하는 방법
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
JP2004363340A (ja) 半導体装置およびその製造方法
US20050074971A1 (en) Semiconductor device and method for fabricating the same
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
JPH11274296A (ja) 多層配線構造及びその形成方法
KR20090128133A (ko) 반도체 소자의 제조 방법
KR100346596B1 (ko) 반도체 장치의 본딩 패드 형성 방법
KR20030027763A (ko) 반도체 기판 상으로의 공중 금속 배선의 형성 방법
KR100607656B1 (ko) 반도체장치의 텅스텐플러그 형성방법
KR100511092B1 (ko) 반도체소자의 금속배선 형성방법_

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees