KR100372648B1 - 반도체 소자의 금속 패드 형성방법 - Google Patents
반도체 소자의 금속 패드 형성방법 Download PDFInfo
- Publication number
- KR100372648B1 KR100372648B1 KR10-2000-0081925A KR20000081925A KR100372648B1 KR 100372648 B1 KR100372648 B1 KR 100372648B1 KR 20000081925 A KR20000081925 A KR 20000081925A KR 100372648 B1 KR100372648 B1 KR 100372648B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- interlayer insulating
- pad
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 77
- 239000002184 metal Substances 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- -1 aluminum ions Chemical class 0.000 claims abstract description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 2
- 238000012858 packaging process Methods 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011806 microball Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 패키징 공정에서 금속 패드의 벗겨짐(peel-off) 현상일 일어나는 것을 방지하기 위한 반도체 소자의 금속 패드 형성방법을 개시하며, 개시된 본 발명의 방법은, 패드 형상의 제1금속막이 구비된 반도체 기판을 제공하는 단계; 상기 제1금속막을 덮도록, 상기 반도체 기판 상에 산화막 성분을 갖는 평탄화 물질로 이루어진 층간절연막을 증착하는 단계; 상기 층간절연막의 표면에 알루미늄 이온을 주입하는 단계; 상기 알루미늄 이온이 주입된 층간절연막 상에 패드 형상으로 제2금속막을 형성하는 단계; 상기 층간절연막 상에 상기 제2금속막의 측면 부분을 덮도록 보호막을 형성하는 단계; 및 상기 알루미늄 이온이 주입된 층간절연막 내에 알루미늄 산화막이 형성되도록, 상기 결과물을 열처리하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 패키징 공정에서 금속 패드의 벗겨짐(peel-off) 현상이 발생되는 것을 방지하기 위한 반도체 소자의 금속 패드 형성방법에 관한 것이다.
적층 구조로 이루어진 반도체 소자에 있어서, 통상, 최상부에는 금속 패드가 배치된다. 이러한 금속 패드는 제조 완료된 반도체 소자, 즉, 웨이퍼 상태로 제작된 수 개의 반도칩들에 대한 패키징 공정에서 외부 회로와의 전기적 접속을 위해 구비되는 것이며, 그 종래의 구조는 다음과 같다.
도 1은 종래의 금속 패드 구조를 도시한 단면도로서, 도시된 바와 같이, 금속 패드는 개략적으로 제1금속막(2)과 제2금속막(6) 사이에 층간절연막(3, 4)이 개재되어 있는 구조를 갖는다. 여기서, 상기 제1 및 제2금속막(2, 6)은, 바람직하게, 알루미늄(Al)막, 또는 티타늄/알루미늄(Ti/Al)막이다.
도 1에서, 미설명된 도면부호 1은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, 3은 SOG(Spin On Glass)막, 4는 PE-TEOS막, 5는 티타늄/티타늄질화(Ti/TiN)막의 베리어막, 7은 티타늄질화(TiN)막의 반사방지막, 그리고, 8은 FP-TEOS의 보호막을 각각 나타낸다.
그러나, 상기와 같은 구조의 금속 패드를 갖는 반도체 소자는 후속의 패키징 공정에서 마이크로 볼 그리드 어레이(μ-Ball Grid Array : 이하, μ-BGA) 패키지 구조에 적용할 경우, 상기 금속 패드의 벗겨짐(peel-off) 현상에 기인된 불량이 빈번하게 발생되는 문제점이 있다.
여기서, 상기 금속 패드의 벗겨짐 현상은 제1금속막과 층간절연막, 그리고, 제2금속막간의 물성 차이에 기인한 것으로, 예컨데, 제2금속막과 SOG막 사이의 접착력(Adhesion)이 작은 것에 기인해서 와이어 본딩시에 리드(lead)로부터 인가된 데미지에 의해서 상기 제2금속막이 금속 패드 구조로부터 쉽게 떨어져 나가기 때문이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 금속 패드의 벗겨짐 현상을 방지할 수 있는 반도체 소자의 금속 패드 형성방법을 제공함에 그 목적이 있다.
도 1은 종래의 금속 패드 구조를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 금속 패드 형성방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 금속 패드와 리드가 본딩된 상태를 보여주는 단면도.
도 4는 본 발명의 다른 실시예에 따른 금속 패드 형성방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 제1금속막
13 : SOG막 14 : 알루미늄 이온
14a ; 알루미늄 산화막 15 : 제2금속막
16 : 보호막 20,20a : 금속 패드
30 : 리드 H : 홀
상기와 같은 목적을 달성하기 위한 본 발명의 금속 패드 형성방법은, 패드 형상의 제1금속막이 구비된 반도체 기판을 제공하는 단계; 상기 제1금속막을 덮도록, 상기 반도체 기판 상에 산화막 성분을 갖는 평탄화 물질로 이루어진 층간절연막을 증착하는 단계; 상기 층간절연막의 표면에 알루미늄 이온을 주입하는 단계; 상기 알루미늄 이온이 주입된 층간절연막 상에 패드 형상으로 제2금속막을 형성하는 단계; 상기 층간절연막 상에 상기 제2금속막의 측면 부분을 덮도록 보호막을 형성하는 단계; 및 상기 알루미늄 이온이 주입된 층간절연막 내에 알루미늄 산화막이 형성되도록, 상기 결과물을 열처리하는 단계를 포함한다.
또한, 본 발명의 금속 패드 형성방법에 있어서, 상기 층간절연막은 SOG막인 것을 특징으로 한다.
게다가, 본 발명의 금속 패드 형성방법에 있어서, 상기 알루미늄 산화막은AlxOy막, 바람직하게는, Al2O3막인 것을 특징으로 한다.
본 발명에 따르면, 층간절연막의 표면에 알루미늄 이온을 주입하고, 후속의 열처리를 통해 알루미늄 산화막을 형성시킴으로써, 상기 층간절연막과 제2금속막 간의 접착력을 향상시키는 것에 의해 패키징 공정에서 상기 제2금속막의 벗겨짐 현상을 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 금속 패드 형성방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(11) 상에 패드 형상으로 제1금속막(12)을 형성한다. 여기서, 상기 반도체 기판(11)은 실제의 기판이 아닌, 기판 상에 형성된 절연막, 예컨데, PE-TEOS막으로 이해함이 바람직하다. 그 다음, 상기 제1금속막(12)을 덮도록, 상기 반도체 기판(11) 상에 층간절연막으로서 SOG막(13)을 증착한다. 이때, 상기 SOG막(13) 대신에 산화막 성분을 갖는 평탄화 물질막, 예컨데, BPSG막, BSG막, 또는, PSG막 중에서 어느 하나를 증착하는 것도 가능하다.
다음으로, 도 2b에 도시된 바와 같이, 상기 SOG막(13) 내에 알루미늄(Al) 이온(14)을 주입한다.
그런다음, 도 2c에 도시된 바와 같이, 상기 알루미늄(Al) 이온이 주입된 SOG막(13) 상에 패드 형상으로 제2금속막(15)을 증착하고, 상기 제2금속막(15)의 측면 부분을 덮도록 상기 SOG막(13) 상에 보호막(16)을 형성한다. 여기서, 상기 제2금속막(16)은, 바람직하게, 알루미늄막이다.
그리고나서, 도 2d에 도시된 바와 같이, 상기 단계까지의 결과물을 열처리하여, 알루미늄 이온이 주입된 SOG막(13)의 표면에 상기 알루미늄 이온과 SOG막의 산소 이온간의 반응을 통해 알루미늄 산화막(14a)을 형성하고, 이 결과로, 본 발명의 금속 패드(20)를 완성한다. 이때, 상기 알루미늄 산화막(14a)은 Al2O3막으로 형성함이 바람직하며, AlxOy막으로 형성하는 것도 가능하다.
상기와 같은 공정에 따라 형성된 본 발명의 금속 패드(20)는 SOG막(13)의 표면에 알루미늄 산화막(14a)이 형성된 것에 기인해서 제2금속막(15)과 SOG막(13) 사이의 접착력이 증가되며, 아울러, 상기 SOG막(13)이 플렉시블(Flexible)한 구조에서 하드(Hard)한 구조로 변경됨에 따라 리드(lead) 본딩시의 인가 압력에 잘 견딜 수 있게 된다. 따라서, 본 발명의 금속 패드(20), 특히, 제2금속막(15)은 후속의 패키징 공정에서 벗겨짐 현상이 방지된다.
도 3은 본 발명의 금속 패드에 리드가 본딩된 상태를 보여주는 단면도로서, 도시된 바와 같이, 본 발명의 금속 패드(20)는 알루미늄 산화막(14a)에 의한 제2금속막(15)과 SOG막(13)의 접착력 증가로 인하여 상기 제2금속막(15)의 벗겨짐 현상이 방지되며, 아울로, 상기 SOG막(13)은 그의 경도 개선으로 인해 리드 본딩시의인가 압력에 잘 견디게 된다.
도 4는 본 발명의 다른 실시예에 따른 금속 패드 형성방법을 설명하기 위한 단면도로서, 도시된 바와 같이, 이 실시예는 이전 실시예와 유사한 구조 및 방법으로 금속 패드(40)가 형성되지만, 이전 실시예와는 달리, 제2금속막(15)의 증착시, 알루미늄 이온이 주입된 SOG막(13)에 홀들(H)을 구비시킨 상태로, 제2금속막(15)을 증착시키게 된다.
따라서, 상기 제2금속막(15)은 상기 홀들(H) 내에도 매립되며, 그래서, 이 실시예에서의 금속 패드(20a)는 상기 SOG막(13)의 표면에 형성된 알루미늄 산화막(14a)에 의해 상기 SOG막(13)과 제2금속막(15) 사이의 접착력이 향상되며, 특히, 홀(H)을 통해 제2금속막(15)과 제1금속막(12)이 콘택되도록 한 것에 의해 상기 제2금속막(15)의 벗겨짐 현상을 보다 효과적으로 억제시킬 수 있다.
이상에서와 같이, 본 발명은 층간절연막인 SOG막의 표면에 알루미늄(Al) 이온을 이온주입한 후, 후속의 열처리를 통해 알루미늄 산화막(Al2O3)이 형성되도록 함과 동시에, 상기 SOG막이 플렉시블한 구조에서 하드한 구조로 변경되도록 함으로써, 제2금속막과 SOG막 사이의 접착력을 증가시키면서, 상기 SOG막이 인가 압력에 잘 견디도록 할 수 있으며, 그래서, 패키징 공정에서 금속 패드, 즉, 제2금속막의 벗겨짐 현상을 효과적으로 방지할 수 있는 바, 소자 자체의 신뢰성 유지는 물론, 패키지의 신뢰성도 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 패드 형상의 제1금속막이 구비된 반도체 기판을 제공하는 단계;상기 제1금속막을 덮도록, 상기 반도체 기판 상에 산화막 성분을 갖는 평탄화 물질로 이루어진 층간절연막을 증착하는 단계;상기 층간절연막의 표면에 알루미늄 이온을 주입하는 단계;상기 알루미늄 이온이 주입된 층간절연막 상에 패드 형상으로 제2금속막을 형성하는 단계;상기 층간절연막 상에 상기 제2금속막의 측면 부분을 덮도록 보호막을 형성하는 단계; 및상기 알루미늄 이온이 주입된 층간절연막 내에 알루미늄 산화막이 형성되도록, 상기 결과물을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 패드 형성방법.
- 제 1 항에 있어서, 상기 층간절연막은SOG(Spin On Glass)막인 것을 특징으로 하는 반도체 소자의 금속 패드 형성방법.
- 제 1 항에 있어서, 상기 알루미늄 산화막은AlxOy막인 것을 특징으로 하는 반도체 소자의 금속 패드 형성방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 알루미늄 산화막은Al2O3막인 것을 특징으로 하는 반도체 소자의 금속 패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0081925A KR100372648B1 (ko) | 2000-12-26 | 2000-12-26 | 반도체 소자의 금속 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0081925A KR100372648B1 (ko) | 2000-12-26 | 2000-12-26 | 반도체 소자의 금속 패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020053946A KR20020053946A (ko) | 2002-07-06 |
| KR100372648B1 true KR100372648B1 (ko) | 2003-02-15 |
Family
ID=27685925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0081925A KR100372648B1 (ko) | 2000-12-26 | 2000-12-26 | 반도체 소자의 금속 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100372648B1 (ko) |
-
2000
- 2000-12-26 KR KR10-2000-0081925A patent/KR100372648B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020053946A (ko) | 2002-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897570B2 (en) | Semiconductor device and method of manufacturing same | |
| US6025277A (en) | Method and structure for preventing bonding pad peel back | |
| KR100366632B1 (ko) | 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법 | |
| US7151052B2 (en) | Multiple etch-stop layer deposition scheme and materials | |
| KR100372648B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JP4609985B2 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP4773697B2 (ja) | Ｓｏｉ基板およびその製造方法ならびに半導体装置 | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| KR20060097442A (ko) | 그루브들을 갖는 본딩패드 및 그 제조방법 | |
| JP2004247522A (ja) | 半導体装置及びその製造方法 | |
| TW201030865A (en) | Method for fabricating semiconductor device with fuse element | |
| US20050101120A1 (en) | Method of forming local interconnect barrier layers | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| KR100576155B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
| KR20090128133A (ko) | 반도체 소자의 제조 방법 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| KR100420179B1 (ko) | 패드 필링이 방지된 반도체 장치의 제조 방법 | |
| KR930011537B1 (ko) | 반도체 장치 제조방법 | |
| KR100565840B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20030000955A (ko) | 반도체소자의 패키지 방법 | |
| KR100929732B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JP2007208128A (ja) | 絶縁膜の形成方法 | |
| JP2009064858A (ja) | 半導体装置の製造方法 | |
| US20020061640A1 (en) | Method of manufacturing passivation layer | |
| JP2001345381A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |