JP4952046B2 - モジュール試験装置、モジュール試験方法およびモジュール試験プログラム - Google Patents

モジュール試験装置、モジュール試験方法およびモジュール試験プログラム Download PDF

Info

Publication number
JP4952046B2
JP4952046B2 JP2006127134A JP2006127134A JP4952046B2 JP 4952046 B2 JP4952046 B2 JP 4952046B2 JP 2006127134 A JP2006127134 A JP 2006127134A JP 2006127134 A JP2006127134 A JP 2006127134A JP 4952046 B2 JP4952046 B2 JP 4952046B2
Authority
JP
Japan
Prior art keywords
test
pin
measurement target
module
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006127134A
Other languages
English (en)
Other versions
JP2007298423A (ja
Inventor
義博 前崎
寛 勅使河原
幸彦 小平
尚枝 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006127134A priority Critical patent/JP4952046B2/ja
Publication of JP2007298423A publication Critical patent/JP2007298423A/ja
Application granted granted Critical
Publication of JP4952046B2 publication Critical patent/JP4952046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、モジュールの測定対象のピン毎に試験を行うモジュール試験装置、モジュール試験方法およびモジュール試験プログラムに関するものである。
従来、LSIを搭載したモジュール(例えばメモリモジュール)の試験は、各モジュールの種別によって異なる端子ピンについて、測定しようとする測定ピン毎に測定条件を設定して他ピンの電圧などを設定し、当該測定ピンに設定された測定条件に合致した電流/電圧を印加(例えばー50μAを流す)し、そのときの電流/電圧を測定して良品と判断される値が否かを、測定対象の全ての測定ピンについて測定者が1つ1つ設定しならが測定し、測定ピンの試験の合否判定を行なっていた。
また、LSIデバイスに対して、各種の試験条件の設定情報を読み込み、全端子を端子の種類ごとに、アドレス入力端子グループ、データ出力端子グループなどのようにグループ化を行い、グループ毎に、試験条件を可変し、不良要因となる不良端子を検出する技術がある(特許文献1)。
特開2001−74812号公報
従来の上述した前者の従来では、作業者がモジュールの測定ピン毎に測定条件を設定および他ピンの設定条件を設定した後、測定条件に従って所定電圧/電流を印加してそのときの電圧/電流を測定して良品の範囲にかあるか否かを判定し、同様に、次の測定ピンについて繰り返すという面倒かつ長時間の作業が要求されてしまい、迅速かつ設定ミスのない正確な試験を行い難いという問題があった。
また、従来の上述した後者の技術では、グループ毎に試験条件を可変し、不良要因となる機能が不良の端子を検出するものであって、端子ピンの導通不良などを試験し得ないという問題があった。
本発明は、これらの問題を解決するため、モジュールの種別に該当する端子配列テーブルをもとに試験条件テーブルを参照して測定対象ピン毎に試験を行なって合否を判定することを繰り返すようにしている。
本発明は、モジュールの種別に該当する端子配列テーブルをもとに試験条件テーブルを参照して測定対象ピン毎に試験を行なって合否を判定することを繰り返すことにより、作業者がモジュールの種別を指定するのみで当該種別に合致した端子配列テーブルおよび試験条件テーブルを参照してピン毎に試験を簡易かつ設定ミスなしに確実に実施することが可能となる。
本発明は、モジュールの種別に該当する端子配列テーブルをもとに試験条件テーブルを参照して測定対象ピン毎に試験を行なって合否を判定することを繰り返し、作業者がモジュールの種別を指定するのみで当該種別に合致した端子配列テーブルおよび試験条件テーブルを参照してピン毎に試験を簡易かつ設定ミスなしに確実に実施することを実現した。
図1は、本発明のシステム構成図を示す。
図1において、DIMM(モジュール)1は、モジュールであって、ここでは、メモリモジュールを例に挙げたものである。
DIMMソケット(モジュールソケット)2は、モジュールを装着するソケット(コネクタ)の例であって、ここでは、メモリモジュールを装着するソケットである。
DIMMソケット基板(モジュールソケット基板)3は、DIMMソケット2を装着するソケット基板であって、ここでは、DIMM1のモジュールのピンが不良(例えば導通が不完全)と判定された場合に、当該DIMM1とそのDIMMソケット2とを一緒に取り外し、他の試験(正確な導通試験や機能試験など)を行なうためのものである。
テストヘッド4は、DIMMソケット基板3に、当該テストヘッド4に設けたボゴピンソケット5で接触して接続し、試験を行うためのテストヘッドである。
ボゴピンソケット5は、DIMMソケット基板3の端子に接続するためのものである。
DIMMのID番号入力手段11は、試験対象のDIMM(モジュール)の種別であるIDを入力するものである。
制御部12は、プログラムに従い各種処理を行なうものであって、ここでは、DIMMのID番号入力手段11から入力されたDIMMの種別を表すID番号をもとに当該ID番号の端子配列テーブル21を読み出したりなどすものである(図2から図5参照)。
試験条件テーブル部13は、プログラムに従い各種処理を行なうものであって、制御部12から渡されたモジュールの端子配列テーブル21をもとに、当該端子配列テーブル21に設定されている測定対象のピンに対応付けて設定されている該当試験条件テーブル22を読み出したり、当該読み出した該当試験条件テーブル22をもとにDIMM1(モジュール)の測定対象のピンおよび他のピンに条件(電圧、電流)を設定したりなどするものである(図2から図5参照)。
電圧/電流測定部14は、ピンの電圧あるいは電流を測定するものである(図2から図5参照)。
測定端子以外の設定部15は、試験条件テーブル22に従い測定対象のピン以外の設定されている他のピンに設定(電圧、電流を設定)するものである(図2から図5参照)。
端子切替部16は、該当試験条件テーブル22に従い、電圧/電流測定部14および測定端子以外の設定部15に測定対象のピン、他のピンを接続するものである(図2から図5参照)。
測定値の判定部17は、該当試験条件テーブル22に従い、電圧/電流測定部14から通知された測定対象のピンの電圧、電流が、当該試験条件テーブル2に設定されている良否判定情報と照合し、良否を判定するものである(図2から図5参照)。
端子配列テーブル21は、DIMM(モジュール)1の種別毎に設けたものであって、測定対象のピンに対応づけて当該ピンを試験するための条件を設定した試験条件テーブル22の番号を予め登録したものである(図2から図5参照)。
試験条件テーブル22は、モジュールの測定対象のピンの試験を行う条件および良否判定情報を予め登録したものである(図2から図5参照)。
次に、図2のフローチャートの順番に従い、図1の構成の動作を詳細に説明する。
図2において、S1は、DIMM端子の端子番号1を設定する。
S2は、端子配列テーブルを参照する。
S3は、端子番号に該当するテーブルAを参照する。これらS1、S2、S3は、図1でユーザがDIMMのID番号入力手段11から導通試験を行う対象のDIMM(モジュール)1の種別を表すID番号を入力し、制御部12が入力されたID番号を取り込んで当該ID番号に対応する端子配列テーブル21を読み込む。そして、制御部12が読み込んだ端子配列テーブル21(図3参照)中のDIMMの端子番号の先頭のピン番号1に設定(測定対象のピンをピン番号1に設定)し(S1)、次に、読み込んだ(当該モジュール1に適用される)端子配列テーブル12(図3)を参照(S2)し、ピン番号1に対応づけて設定されている、ここでは、試験条件テーブルA(図4の(a)参照)を参照する。
以上のS1からS3で、モジュールのピン1に適用する試験条件テーブル22がここでは、試験条件テーブルA(図4の(a))と決定されたこととなる。
S4は、各々の試験条件を設定する。これは、S3で決定された試験条件テーブルA(図4の(a))をもとに、試験条件A
・測定ピンの印加電流値:−50(μA)
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
のうちの、
・測定ピンの印加電流値:−50(μA)
を測定対象のピン番号1に設定(50μAの電流を当該ピン番号1から引き出すように電流源を設定)し、
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
を他ピンに設定(ピン番号12に、0Vの電圧源を設定)する。
S5は、測定を開始する。
S6は、PASS/FAIL判定を行なう。これは、S5で測定した値(即ち、測定対象のピン番号1のピンの電圧を測定し、その値が良否判定情報(試験条件テーブルA中の良否判定値)である
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
を満たすか判別する。YESの場合には、PASSとし、S7に進む。一方、NOの場合には、FAILとし、導通試験不良と判明したので、導通試験不良の測定対象のピンのピン番号と不良情報を保存し、DIMM試験を終了する。この場合には、DIMM1をDIMMソケット2に装着したまま一緒に、DIMMソケット基板3から取り外し、他の試験を行い、DIMM(モジュール)1の導通不良か、端子の接触不十分かなどの調査を行なう。
S7は、S6のPASSで試験結果が良否判定値以内に収まり良品と判明したので、測定ピンを開放する。
S8は、他ピンを開放する。
S9は、DIMMの端子番号に+1する。
S10は、DIMMの端子番号が240を超えているか判別する。これは、DIMM1のここでは、先頭のピンのピン番号が1であり、最終のピンのピン番号が240であるので、当該最終のピンまでS1からS9の試験を終了したか判別する。YESの場合には、終了する。NOの場合には、次のピン番号のピンについて、S2以降を繰り返す。
以上によって、モジュール1の測定対象のピン番号1から初めて、端子配列テーブル21を参照して各ピン番号に対応する試験条件テーブル22を決定し、当該決定した試験条件テーブル22中の試験条件を測定対象のピン、および他のピンに条件設定した後、測定し、測定結果が試験条件テーブル22中の良否判定値の範囲内に納まるときに良品、納まらないときに不良品と判定することにより、作業者は、DIMM(モジュール)1の種別(ID番号)を入力するのみで、該当端子配列テーブル21および該当試験条件テーブル22を参照して測定対象のピン毎に試験を順次自動的に行うことが可能となる。
図3は、本発明の端子配列テーブル例を示す。端子配列テーブル21は、DIMM(モジュール)の種別(ID番号)毎に設けたものであって、測定対象のピンのピン番号に対応づけて試験条件テーブル22を予め登録したものであり、ここでは、図示の下記の情報を対応づけて登録したものである。
・DIMMの端子番号:
・試験条件テーブルの番号:
ここで、DIMMの端子番号は、DIMM(モジュール)1の測定対象の端子(ピン)の端子番号(ピン番号)である。試験条件テーブルの番号は、測定対象の端子の端子番号の試験条件を設定した試験条件テーブルの番号(例えばA(図4の(a)の試験条件テーブルA))である。
以上のように、DIMM(モジュール)の種別毎に端子配列テーブル21を登録し、当該登録した端子配列テーブル21中に測定対象の端子の端子番号に対応づけて試験条件を設定した試験条件テーブル22の番号を登録することにより、新たなモジュールの試験を行う場合に、端子配列テーブル21を作成するのみで試験条件テーブル22を流用でき、簡単に新たな種別のDIMM(モジュール)の試験を行なうことが可能となる。
図4は、本発明の試験条件テーブル例を示す。
図4の(a)は入力端子コンタクト試験を行うための試験条件テーブルAの例を示し、図4の(b)はグランド端子コンタクト試験を行うための試験条件テーブルFの例を示す。ここで、試験条件テーブル22は、試験対象のモジュール1の測定対象のピンの試験を行う試験条件を設定したテーブルであって、例えば図4の(a)の入力端子コンタクト試験用の試験条件テーブルAには図示の下記の情報を対応づけて予め作成して登録したものである。
・測定ピンの印加電流値:−50(μA)
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
ここで、測定ピンの印加電流値は、測定対象のピン番号のピンに印加する電流値を設定したものであり、−50μA(ピンから引き出す電流が50μA)である。良否判定値は、他ピン番号に、他ピンの電圧設定値を設定した状態で測定したときの測定結果が良と判定する判定値である。他ピン番号、他ピンの電圧設定値は、測定対象のピンのピン番号以外の他のピン番号に設定する条件(ここでは、電圧設定値)を登録したものである。
図5は、本発明の設定・試験の説明図を示す。
図5の(a)は、図3の端子配列テーブル21中のピン番号「1」に対応づけて設定されている試験条件テーブル番号「A」をもとに試験(入力端子コンタクト試験)を行なう場合の詳細説明図を示す。試験条件テーブル番号Aである図4の(a)の試験条件テーブルAに設定されている、
(1)測定ピンの印加電流値:−50(μA)
(2)良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
(3)他ピン番号 :12
(4)他ピンの電圧設定値 :0(V)
のうち、図5の(a)に示すように、
・(1)をもとに、ピン番号1(P1)に測定ピンの印加電流値−50μAを設定(50μAをピン番号1から引き出すように電流源を設定)し、
・(3)と(4)をもとに、他のピン番号12(P12)に0Vを設定(0Vの電圧源を設定)する。
・(2)をもとに、測定対象のピン番号(P1)のピンの電圧を測定し、測定した電圧が、「−0.2(V)以下で、かつ−0.7(V)以上」の場合に、良と判定し、それ以外を不良と判定する。
図5の(b)は、図3の端子配列テーブル21中のピン番号「12」に対応づけて設定されている試験条件テーブル番号「F」をもとに試験(入力端子コンタクト試験)を行なう場合の詳細説明図を示す。試験条件テーブル番号Fである図4の(b)の試験条件テーブルFに設定されている、
(1)測定ピンの印加電圧値:0.1(V)
(2)良否判定値 :100(μA)以上
(3)他ピン番号 :20
(4)他ピンの電圧設定値 :0(V)
のうち、図5の(b)に示すように、
・(1)をもとに、ピン番号12(P12)に測定ピンの印加電圧値0.1Vを設定(0.1Vの電圧源を設定)し、
・(3)と(4)をもとに、他のピン番号20(P20)に0Vを設定(0Vの電圧源を設定)する。
・(2)をもとに、測定対象のピン番号(P12)のピンの電流を測定し、測定した電流が、「100μA以上」の場合に、良と判定し、それ以外を不良と判定する。
本発明は、モジュールの種別に該当する端子配列テーブルをもとに試験条件テーブルを参照して測定対象ピン毎に試験を行なって合否を判定することを繰り返し、作業者がモジュールの種別を指定するのみで当該種別に合致した端子配列テーブルおよび試験条件テーブルを参照してピン毎に試験を簡易かつ設定ミスなしに確実に実施するモジュールの測定対象のピン毎に試験を行うモジュール試験装置、モジュール試験方法およびモジュール試験プログラムに関するものである。
本発明のシステム構成図である。 本発明の動作説明フローチャートである。 本発明の端子配列テーブル例である。 本発明の試験条件テーブル例である。 本発明の設定・試験の説明図である。
符号の説明
1:DIMM(モジュール)
2:DIMMソケット(モジュールソケット)
3:DIMMソケット基板(モジュールソケット基板)
4:テストヘッド
5:ボゴピンソケット
11:DIMMのID番号入力手段
12:制御部
13:試験条件テーブル部
14:電圧/電流測定部
15:測定端子以外の設定部
16:端子切替部
17:測定値の判定部
21:端子配列テーブル
22:試験条件テーブル

Claims (4)

  1. モジュールの測定対象のピン毎に試験を行うモジュール試験装置において、
    測定対象のモジュールの種別毎に当該種別に対応づけて、測定対象のピン毎に、当該測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を登録した試験条件テーブルあるいは当該試験条件テーブルの番号を登録した、それぞれの端子配列テーブルと、
    測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を予め登録した試験条件テーブルと、
    測定対象のモジュールの種別を入力させる入力手段と、
    前記入力手段により入力された種別に対応する、前記端子配列テーブルを参照し、当該端子配列テーブルに設定されている測定対象のピン毎に順次、当該測定対象のピンに設定されているあるいはその番号の前記試験条件テーブルをもとに、当該測定対象のピンに条件を設定および当該測定対象のピンの試験を行うために必要な設定されている他のピンに条件を設定した後、試験を行う試験手段と、
    前記試験手段で試験した測定対象のピン毎の結果と前記試験条件テーブルに設定されている当該測定対象のピン毎の良否判定情報とを照合し、入力された種別のモジュールの良否を判定する判定手段と
    を備えたことを特徴とするモジュール試験装置。
  2. 前記測定対象のモジュールを試験用コネクタに接続した後、当該試験用コネクタを前記試験を行なうボードのテストヘッドに接続して前記試験手段で試験を行った後、前記判定手段で不良と判定されたときに、当該モジュールと試験用コネクタとを接続したままで取り外す構造としたことを特徴とする請求項1記載のモジュール試験装置。
  3. モジュールの測定対象のピン毎に試験を行うモジュール試験方法において、
    測定対象のモジュールの種別毎に当該種別に対応づけて、測定対象のピン毎に、当該測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を登録した試験条件テーブルあるいは当該試験条件テーブルの番号を登録した、それぞれの端子配列テーブルと、
    測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を予め登録した試験条件テーブルとを備え、
    測定対象のモジュールの種別を入力させる入力ステップと、
    前記入力ステップにより入力された種別に対応する、前記端子配列テーブルを参照し、当該端子配列テーブルに設定されている測定対象のピン毎に順次、当該測定対象のピンに設定されているあるいはその番号の前記試験条件テーブルをもとに、当該測定対象のピンに条件を設定および当該測定対象のピンの試験を行うために必要な設定されている他のピンに条件を設定した後、試験する試験ステップと、
    前記試験ステップで試験した測定対象のピン毎の結果と前記試験条件テーブルに設定されている当該測定対象のピン毎の良否判定情報とを照合し、入力された種別のモジュールの良否を判定する判定ステップと
    を有するモジュール試験方法。
  4. モジュールの測定対象のピン毎に試験を行うモジュール試験プログラムにおいて、
    測定対象のモジュールの種別毎に当該種別に対応づけて、測定対象のピン毎に、当該測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を登録した試験条件テーブルあるいは当該試験条件テーブルの番号を登録した、それぞれの端子配列テーブルと、測定対象のピンの試験情報と当該測定対象のピンの試験を行うために必要な他のピンの試験情報、および当該測定対象のピンの良否判定する良否判定情報を予め登録した試験条件テーブルとを記憶領域に記憶させ、
    コンピュータを、
    測定対象のモジュールの種別を入力させる入力手段と、
    前記入力手段により入力された種別に対応する、前記端子配列テーブルを参照し、当該端子配列テーブルに設定されている測定対象のピン毎に順次、当該測定対象のピンに設定されているあるいはその番号の前記試験条件テーブルをもとに、当該測定対象のピンに条件を設定および当該測定対象のピンの試験を行うために必要な設定されている他のピンに条件を設定した後、試験する試験手段と、
    前記試験手段で試験した測定対象のピン毎の結果と前記試験条件テーブルに設定されている当該測定対象のピン毎の良否判定情報とを照合し、入力された種別のモジュールの良否を判定する判定手段と
    して機能させるためのモジュール試験プログラム。
JP2006127134A 2006-04-29 2006-04-29 モジュール試験装置、モジュール試験方法およびモジュール試験プログラム Expired - Fee Related JP4952046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006127134A JP4952046B2 (ja) 2006-04-29 2006-04-29 モジュール試験装置、モジュール試験方法およびモジュール試験プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127134A JP4952046B2 (ja) 2006-04-29 2006-04-29 モジュール試験装置、モジュール試験方法およびモジュール試験プログラム

Publications (2)

Publication Number Publication Date
JP2007298423A JP2007298423A (ja) 2007-11-15
JP4952046B2 true JP4952046B2 (ja) 2012-06-13

Family

ID=38768031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127134A Expired - Fee Related JP4952046B2 (ja) 2006-04-29 2006-04-29 モジュール試験装置、モジュール試験方法およびモジュール試験プログラム

Country Status (1)

Country Link
JP (1) JP4952046B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089774A (ja) * 1983-08-01 1985-05-20 フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン 最小メモリを使用した自動テスト方式における信号タイミング装置の制御
JPH083512B2 (ja) * 1986-05-10 1996-01-17 日立電子エンジニアリング株式会社 Ic検査システム
JP3228956B2 (ja) * 1991-05-23 2001-11-12 株式会社日立製作所 試験装置
JPH0675008A (ja) * 1992-08-28 1994-03-18 Nec Corp 集積回路試験用治具
JPH0869389A (ja) * 1994-08-29 1996-03-12 Mitsubishi Electric Corp 半導体テスト装置
JPH11214106A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd 実機試験用ソケット及びこれを用いた試験方法
JP4371488B2 (ja) * 1999-09-03 2009-11-25 富士通マイクロエレクトロニクス株式会社 デバイス試験評価システムおよびデバイス試験評価方法
JP2001183419A (ja) * 1999-12-27 2001-07-06 Advantest Corp 半導体デバイス試験装置のスキュー調整方法・スキュー調整装置
JP4035396B2 (ja) * 2002-08-07 2008-01-23 松下電器産業株式会社 半導体試験装置及び試験方法
JP2005321242A (ja) * 2004-05-07 2005-11-17 Fujitsu Ltd Icの自動試験方法及びプログラム

Also Published As

Publication number Publication date
JP2007298423A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
JP6815251B2 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP4571076B2 (ja) 半導体装置の検査装置
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
TWI539166B (zh) Check the wafer and test system
JP2008203077A (ja) 回路検査装置及び回路検査方法
US20120212245A1 (en) Circuit and method for testing insulating material
TWI409820B (zh) Semiconductor Test System with Self - Test for Memory Repair Analysis
JP4748181B2 (ja) 半導体装置の試験装置および試験方法
CN111143211B (zh) 离线快速检测测试设置准确性的方法
EP1273923A1 (en) Testing a batch of electrical components
JP4952046B2 (ja) モジュール試験装置、モジュール試験方法およびモジュール試験プログラム
JPH1138085A (ja) テスタの動作誤謬検査方法
JP4810058B2 (ja) 多極端子のショート検出方法及びショート検出システム
JP5485012B2 (ja) 回路基板検査装置および回路基板検査方法
KR20090115615A (ko) 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법
JP4745820B2 (ja) 回路基板検査装置および回路基板検査方法
JP2014020815A (ja) 基板検査装置および基板検査方法
JP4082315B2 (ja) 電子回路の検査装置および電子回路の検査方法
KR20150004446A (ko) 와이어 하네스 검사방법
JP5988557B2 (ja) 回路基板検査装置および回路基板検査方法
JP2822738B2 (ja) 半導体icの検査方法
KR101363608B1 (ko) 번인보드 테스트용 지그
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
CN117310589A (zh) 一种晶圆测试系统的异常检测方法、装置及介质
JP5098244B2 (ja) メモリモジュールの試験装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Ref document number: 4952046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees