JP4947729B2

JP4947729B2 - 局側装置

Info

Publication number: JP4947729B2
Application number: JP2008107381A
Authority: JP
Inventors: 昭彦宮崎; 正美浦野; 和彦寺田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2008-04-17
Filing date: 2008-04-17
Publication date: 2012-06-06
Anticipated expiration: 2028-04-17
Also published as: JP2009260668A

Description

本発明は、光伝送路を介して複数の加入者側装置と通信が可能な局側装置に係り、特に未知の加入者側装置を発見する処理について改善を図った局側装置に関するものである。

なお、本明細書で使用する用語の詳細は下記の通りである。・ＧＥ−ＰＯＮ（Gigabit Ethernet Passive Optical Network)：ギガビットイーサネット(登録商標)受動光回線網
・ＯＮＵ（Optical Network Unit）：受動光回線網における加入者側装置
・ＯＬＴ（Optical Line Terminal）：受動光回線網における局側装置
・ＭＡＣ（Media Access Contorl）：ＯＳＩ参照モデルにおけるデータリンク層の下位層に位置し、送信するデータをどのような方法で通信媒体上に送出するのかなどの媒体アクセス制御を行う。
・ＤＡ（Destination Address）：イーサネット（登録商標）における４８ビット長の宛先ＭＡＣアドレス
・ＳＡ（Source Address):イーサネット（登録商標）における４８ビットの送信元ＭＡＣアドレス
・ＭＰＣＰ（Multi-Point Control Protocol）：受動光回線網において、共有媒体上にＯＬＴとＯＮＵ間の論理リンクを確立するために必要な情報を運ぶプロトコル。
・Ｐ２ＰＥ（Point-to-Point Emulation）：擬似Ｐ２Ｐ
・ＬＬＩＤ（Logical Link IDentifier）：ＯＬＴに登録されるＯＮＵの識別子

光アクセス網技術の１形態として、ＰＯＮがある。ＰＯＮは、光−電気変換を行わない受動素子であるスプリッタを用いて光信号を複数に分岐することで、一芯の光ファイバを複数ユーザで共有可能としている。ＰＯＮ技術の１つとして、ＧＥ−ＰＯＮと呼ばれる技術がある。その仕様はＩＥＥＥ（米国電気電子学会）で標準化されており、ＬＡＮ技術の１つであるイーサネット（登録商標）のフレーム構成に類似したＭＡＣフレームを用いる点に特徴がある。

ＧＥ−ＰＯＮは、図３に示すように、１台のＯＬＴ１と、少なくとも１台のＯＮＵ２とで構成される。通信媒体としては光ファイバ３を用い、途中でスプリッタ４にて複数の光ファイバ３に分岐される。従って、ＯＬＴ１と各ＯＮＵ２との間の通信は、物理的には光ファイバ３を共有して行われる。一方、論理層（ＭＡＣ層）では、Ｐ２ＰＥにより１対１で通信される。各ＯＮＵ２には、１５ビット長のＬＬＩＤなる識別子がそれぞれ割り当てられ、ＯＬＴ１とＯＮＵ２との間でやりとりするフレームにＬＬＩＤを埋め込んで送受信することにより、ＯＬＴ１ではどのＯＮＵ２から送信されたフレームであるのか判別できるようになる。また、ＯＮＵ２はＯＬＴ１から受信したフレームが自身宛てのフレームであるか判別できるようになる。このように、ＯＬＴ１と各ＯＮＵ２は、ＬＬＩＤを用いて論理リンクを形成している。

データ通信に先立ち、ＯＬＴは、ＭＰＣＰに従って、各ＯＮＵ２にＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）を行う。以下、図４に示すＯＬＴの構成図と図５に示すシーケンスを参照して、発見処理の手順を説明する。

まず初めに、ＯＬＴの構成について簡単に説明する。図４に示したように、ＯＬＴは、第１の送受信回路１１、第２の送受信回路１２、フレーム分離部１３、フレーム多重部１４、フレーム転送処理部１５、制御フレーム処理部１６Ａ、帯域割当処理部１７より構成される。

第１の送受信回路１１は、ＰＯＮを介してＯＮＵ２とフレームを送受信するための回路であり、第２の送受信回路１２は、事業者ネットワークとのインターフェースになる回路である。フレーム分離部１３は、第１の送受信回路１１より入力されたフレームのうち、ＯＬＴ宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部１６Ａへ送信するとともに、その他のフレームをフレーム転送処理部１５へ送信する。フレーム多重部１４は、フレーム転送処理部１５からのフレームと制御フレーム処理部１６Ａからの制御フレームを時分割的に多重し、第１の送受信回路１１に対して送信する。フレーム転送処理部１５は、第１の送受信回路１１と第２の送受信回路１２の双方から受信したフレームのＤＡ（宛先アドレス）に基づき、フレームの転送処理を行う。制御フレーム処理部１６Ａは、後述する発見処理や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理を行う。帯域割当処理部１７は、制御フレーム処理部１６Ａからの要求に従い、ＯＮＵへの帯域（送信開始時刻と送信データ量）割当を行う。

このような構成のＯＬＴが実施する発見処理を、図５のシーケンスを用いて説明する（例えば、非特許文献１参照）。

（Ａ）ＯＬＴの制御フレーム処理部１６Ａは、フレーム多重部１３、第１の送受信回路１１を介して、ＯＮＵ宛てにDiscovery GATEメッセージ゛を定期的に送信する。Discovery GATEメッセージは、ＯＬＴが自身に未登録なＯＮＵを発見するための制御フレームであり、ＯＬＴに対して物理的に接続されているすべてのＯＮＵに対してブロードキャストされる。そのＤＡ（宛先アドレス）は通常はＭＡＣコントロールマルチキャストアドレス（01-80-C2-00-00-01：固定値）であり、ＳＡ（送信元アドレス）はＯＬＴのＭＡＣアドレスである。また、Discovery GATEメッセージのＬＬＩＤは、broadcast ＬＬＩＤ(値：７ＦＦＦ）である。

（Ｂ）ＯＬＴに未登録（すなわち、ＬＬＩＤが割り当てられていない）のＯＮＵは、Discovery GATEメッセージを受信すると、当該Discovery GATEメッセージで指示されるGrant期間中に、ＬＬＩＤの割当要求信号であるREGISTER_REQメッセージをＯＬＴ宛てに送信する。REGISTER_REQメッセージは、ＤＡがＭＡＣコントロールマルチキャストアドレス、ＳＡがＯＮＵ自身のＭＡＣアドレスのメッセージであり、登録のために必要な情報を含んでいる。

（Ｃ）ＯＬＴの制御フレーム処理部１６ＡがＯＮＵからのREGISTER_REQメッセージを受信すると、そのＳＡフィールドから当該ＯＮＵのＭＡＣアドレスを抽出し、登録通知信号であるREGISTERメッセージを当該ＯＮＵ宛に送信する。REGISTERメッセージは、ＯＬＴが当該ＯＮＵに割り当てようとするＬＬＩＤを含むので、REGISTERメッセージを受信した当該ＯＮＵは、自身に割り当てられたＬＬＩＤを認識できる。

（Ｄ）引き続き、ＯＬＴの制御フレーム処理部１６Ａは、送信帯域および送信タイミングを通知するための信号であるNormal GATEメッセージを当該ＯＮＵに送信する。Normal GATEメッセージには、当該ＯＮＵに対する送信開始時刻と送信データ量が収容されており、当該ＯＮＵはその指示に従った送信開始時刻と送信データ量でＯＬＴ宛てにデータの送信を行うことにより、上り信号（ＯＮＵからＯＬＴ宛ての信号）の衝突防止や帯域制御を行うことができるようになる。

（Ｅ）Normal GATEメッセージを受信した当該ＯＮＵは、受信応答信号としてのREGISTER_ACKメッセージをＯＬＴに送信する。ＯＬＴの制御フレーム処理部１６ＡがこのREGISTER_ACKメッセージを正しく受信することにより、ＯＬＴとＯＮＵ間で論理リンクが確立される。

図４に示したＯＬＴの制御フレーム処理部１６Ａは、例えば、図６のように構成される（例えば、非特許文献２）。この制御フレーム処理部１６Ａは、制御フレーム判別部１６１、制御フレーム送出部１６２、論理リンク割当部１６３、論理リンク制御部１６４Ａで構成されており、論理リンク制御部１６４Ａは、登録可能なＯＮＵの数と等しい数の論理リンクインスタンス１６４Ａ１〜１６４Ａｎを備えている。

制御フレーム判別部１６１は、ＯＮＵから受信したメッセージを判別し、そのメッセージに基づき、後述する論理リンク割当部１６３あるいは論理リンクインスタンス１６４Ａ１〜１６４Ａｎに処理を依頼する。

制御フレーム送出部１６２は、複数の論理リンクインスタンス１６４Ａ１〜１６４Ａｎからの制御フレームの送信要求を調停し、フレーム多重部１４に対して送信要求を行う。

論理リンクインスタンス１６４Ａ１〜１６４Ａｎは、１つのＯＮＵと１対１で対応し、当該ＯＮＵとの論理リンクの確立・維持・切断といった論理リンクの制御を行うものであり、内部には論理リンクの制御に必要なレジスタ、タイマ、ステートマシンを備える。

論理リンク割当部１６３は、論理リンクインスタンス１６４Ａ１〜１６４Ａｎのいずれが利用されているか、といった情報を保持しており、制御フレーム判別部１６１からの要求に従い、論理リンク制御部１６４Ａに備わる論理リンクインスタンス１６４Ａ１〜１６４Ａｎのいずれか１つを選択するとともに、当該選択した論理リンクインスタンスに対して発見処理（Discoveryプロセス）の開始や終了を指示する。

制御フレーム処理部１６Ａ内では、以下のような動作によって、発見処理を行う。
(1)制御フレーム判別部１６１は、ＯＮＵから受信したメッセージを判別し、REGISTER_REQメッセージであれば、後述する論理リンク割当部１６３に対し、論理リンクインスタンスの割当を要求する。なお、受信したメッセージがREGISTER_ACKメッセージもしくはREPORTメッセージであった場合は、該当する論理リンクインスタンスに対してメッセージ受信を通知する。

(2)論理リンク割当部１６３は、制御フレーム判別部１６１からの要求に従い、空いている論理リンクインスタンス（別のＯＮＵに割り当てられていない論理リンクインスタンス）を１つ選択し、選択した論理リンクインスタンスに対して発見処理（Discoveryプロセス）の開始を指示する。

(3)論理リンク割当部１６３より発見処理の開始が指示された論理リンクインスタンスは、制御フレーム送出部１６２に対してREGISTERメッセージの送信要求を行うとともに、帯域割当処理部１７に対して帯域割当開始要求を行う。

(4)制御フレーム送出部１６２は、REGISTERメッセージを送出する。

(5)帯域割当処理部１７は、帯域割当開始要求を受けると、当該論理リンクインスタンスへの帯域割当を行い、その論理リンクインスタンスに対し帯域割当を通知する。

(6)帯域割当が通知された論理リンクインスタンスは、制御フレーム送出部１６２に対し、論理リンクを確立するＯＮＵ宛てにNormal GATEメッセージを送信するよう要求するとともに、当該Normal GATEメッセージヘの応答（REGISTER_ACK）のタイムアウト判定処理を行う。このタイムアウト判定処理では、帯域割当の情報から算出されるREGISTER_ACKメッセージの待機終了時刻（Grant終了時刻、以下「grantEndTime」と呼ぶ）をレジスタに保持した後、タイマを用いてgrantEndTimeまでREGISTER_ACKメッセージの到達を待つ。

(7)制御フレーム送出部１６２は、Normal GATEメッセージを送出する。

(8)当該論理リンクインスタンスは、制御フレーム判別部１６１からREGISTER_ACKメッセージ受信通知を受信するすると、そのREGISTER_ACKメッセージを送信した当該ＯＮＵと論理リンクを確立し、発見処理を完了する。

これ以降は、制御フレーム判別部１６１からREPORTメッセージの受信通知がある毎にリンク切断タイマ（mpcpタイマ）をリセットし、帯域割当処理部１７に対してＯＮＵからの帯域割当要求を通知する。また、帯域割当処理部１７から帯域割当通知があると、Normal GATEメッセージを生成し、制御フレーム送出部１６２に対して送信要求を行う。

このように、図４および図６に示すＯＬＴの構成では、ＯＬＴと複数のＯＮＵはそれぞれ独立した論理リンクを確立可能であり、各論理リンクでのＯＮＵからＯＬＴへのフレーム送信タイミングのみが制御されることになる。そして、複数のＯＮＵから登録要求（REGISTER_REQ）があったとしても、各論理リンクの発見処理は同期されないため、図７に示すようなシーケンスとなる。

「技術基礎講座[ＧＥ−ＰＯＮ技術]」、ＮＴＴ技術ジャーナル、Vol.17、No.9、pp.91-94、2005 "IEEE Std 802.3ah-2004"(Amendment to IEEE Std 802.3-2002),Clause64.Multi-POint MAC Control,pp.421・475.

ここで、論理リンクインスタンス１６４Ａ１〜１６４Ａｎの持つレジスタに着目する。これらの中には、例えばＲＴＴ（Round Trip Time：フレーム往復時間）を保持するレジスタのように、論理リンクを確立している間中つねに必要なものがある一方、REGISTER_ACKメッセージのタイムアウト判定のためにGrant終了時刻（grantEndTime：受信待機終了時刻）を保持しておくような、使用頻度の低いものも含まれている。後者のレジスタを、以降ではgrantEndTimeレジスタと呼ぶ。

このgrantEndTimeレジスタは、最初のNormal GATEメッセージを送信するタイミングでGrantEndTimeを格納し、REGISTER_ACKメッセージ受信もしくはタイムアウトまで保持する３２ビットのレジスタであり、論理リンクインスタンス数、すなわち、最大論理リンク数が３２の場合は総計１０２４（＝３２×３２）ビット、最大論理リンク数が１２８の場合は総計４０９６（＝３２×１２８）ビットである。このように、このgrantEndTimeレジスタは、使用頻度が低いわりにハードウエアの量としては多いため、その削減が望まれる。

しかし、図７に示したようなシーケンスでは、各ＯＮＵ間でgrantEndTimeの保持タイミングが一部重複するので、各ＯＮＵ毎にgrantEndTimeレジスタが必要であった。

本発明の目的は、受信待機終了時刻格納用のレジスタを削減してハードウエア量の削減を図った局側装置を提供することである。

上記目的を達成するために、請求項１にかかる発明の局側装置は、光伝送路を介して複数の加入者側装置と通信可能な局側装置において、前記加入者側装置との間で制御信号を送受信して前記加入者側装置に対して固有の識別子を提供することにより複数の前記加入者側装置との間で個別に論理リンクを形成可能な制御フレーム処理部と、データ転送の帯域を割り当てる帯域割当処理部とを少なくとも備え、前記制御フレーム処理部は、前記加入者側装置と個々に論理リンクを形成可能な論理リンクインスタンスを複数有する論理リンク制御部と、前記複数の論理リンクインスタンスに共通に利用される共用レジスタと、前記共用レジスタの利用順序を調停する登録削除制御部とを少なくとも備え、且つ、前記複数の論理リンクインスタンスの内の１つが、前記複数の加入者側装置の１つからの前記識別子の割当要求信号が受信されたことを通知されると、前記登録削除制御部に対して帯域割当を要求し、前記登録削除制御部は、当該論理リンクインスタンスの番号情報を自身のキューに格納し、該キューの先頭の番号の論理リンクインスタンスの帯域割当を前記帯域割当処理部に要求し、前記論理リンクインスタンスは、前記帯域割当処理部から帯域が割り当てられたことを通知されると、前記識別子の割当要求信号を送信した前記加入者側装置に対して、前記帯域割当処理部にて割り当てられた帯域の情報を含むゲート信号を送信するとともに、当該ゲート信号に対する応答信号の受信待機終了時刻を前記共用レジスタに入力し、長くとも前記受信待機終了時刻まで前記応答信号が受信されるのを待つ、ことを特徴とする。

本発明によれば、受信待機終了時刻格納用のレジスタとして共用レジスタを使用するので、局側装置を実装する際のハードウエア量を削減することが可能になり、結果として局側装置のコストを削減することが可能となる。すなわち、共用レジスタ構成を採用することによるレジスタ削減量は、最大論理リンク数をｎとした場合、３２×（ｎ−１）ビットであり、追加したキューによるレジスタ増加量は、ｎ×log₂ｎビットである。ｎが大きくなると発明した構成のほうが不利になるが、現実的な分岐数で考えると、たとえば、最大論理リンク数が３２の場合は削減量９９２ビットに対し増加量１６０ビットとなり、合計で８３２ビットの削減、最大論理リンク数が１２８の場合は削減量４０６４ビットに対し増加量８９６ビットとなり、合計で３１６８ビットの削減となり、大きな効果がある。

本発明では、使用頻度が低く、複数の論理リンクに対して同時に使用可能である必要がない受信待機終了時刻格納用レジスタ（grantEndTimeレジスタ）を各々の論理リンクインスタンスから削除し、共用レジスタとして用意するとともに、その共用レジスタを複数の論理リンクから同時に使用することがないように、帯域割当開始要求を待ち合わせるためのキューを用意する。そして、レジスタ削減を行いながら、図２に示すシーケンスのように、REGISTER_ACKメッセージの受信後に、次のNormal GATEメッセージを送信するシーケンスとなるような対策を施す。

なお、図２と前記した図７のシーケンスはいずれも標準準拠であるが、複数の論理リンクを確立するためにかかる時間については、図２のシーケンスのほうが長くなる。しかし、リンク確立にかかる時間が１ｍｓ程度と最悪の場合を想定しても、１００本のリンク確立にかかる時間は１００ｍｓ程度であり、実用上の問題はない。リンク確立処理の効率が多少落ちることに対して、ハードウエア量を削減する効果は甚大である。

＜実施例＞
図１は本発明の実施例のＯＬＴの制御フレーム処理部１６の構成を示すブロック図である。図６で説明したものと同じものには同じ符号を付した。本実施例の制御フレーム処理部１６では、論理リンク制御部１６４として、それぞれgrantEndTimeレジスタを削除した論理リンクインスタンス１６４１〜１６４ｎを使用し、grantEndTimeを格納するために共用レジスタ１６５を別途設ける。また、帯域割当開始要求を待ち合わせるための登録削除制御部１６６を新たに設けた。登録削除制御部１６６は、論理リンクインスタンスの番号を格納するキューを備える。キューの深さは、ＯＮＵの数、つまり論理リンクインスタンス１６４１〜１６４ｎの数と同じｎ段であり、ビット幅はlog₂ｎである。

図６に示す構成の制御フレーム処理部１６を使用した場合の図２に示すシーケンスを実現する動作概要を以下に説明する。

(11)制御フレーム判別部１６１は、ＯＮＵから受信したメッセージを判別し、REGISTER_REQメッセージであれば、後述する論理リンク割当部１６３に対し、論理リンクインスタンスの割当を要求する。なお、受信したメッセージがREGISTER_ACKメッセージもしくはREPORTメッセージであった場合は、該当する論理リンクインスタンスに対してメッセージ受信を通知する。

(12)論理リンク割当部１６３は、制御フレーム判別部１６１からの要求に従い、空いている論理リンクインスタンス（別のＯＮＵに割り当てられていない論理リンクインスタンス）を１つ選択し、選択した論理リンクインスタンスに対して発見処理（Discoveryプロセス）の開始を指示する。

(13)論理リンク割当部１６３より発見処理の開始が指示された論理リンクインスタンスは、制御フレーム送出部１６２に対してREGISTERメッセージの送信要求を行うとともに、登録削除制御部１６６に対して帯域割当開始要求を行う。つまり、従来では、当該論理リンクインスタンスは、帯域割当開始要求を、帯域割当処理部１７に対して行っていたが、本実施例では、登録削除制御部１６６に対して行う。

(14)制御フレーム送出部１６２は、REGISTERメッセージを送出する。

(15)登録削除制御部１６６は、帯域割当開始要求を受けると、当該論理リンクインスタンスの番号情報をキューに格納する。登録削除制御部１６６は、REGISTER_ACKメッセージの受信待ちの論理リンクインスタンスがなければ、キューの先頭の番号の論理リンクインスタンスの帯域割当開始要求を帯域割当処理部１７に対して行う。帯域割当処理部１７は、帯域割当開始要求を受けると、当該論理リンクインスタンスへの帯域割当を行い、その論理リンクインスタンスに対し帯域割当を通知する。

(16)帯域割当が通知された論理リンクインスタンスは、登録削除制御部１６６に対しREGISTER_ACKメッセージ受信待ち状態であることを通知するとともに、制御フレーム送出部１６２に対し、論理リンクを確立するＯＮＵ宛てにNormal GATEメッセージを送信するよう要求するとともに、当該Normal GATEメッセージヘの応答（REGISTER_ACK）のタイムアウト判定処理を行う。このタイムアウト判定処理では、帯域割当の情報から算出されるREGISTER_ACKメッセージの待機終了時刻、つまりgrantEndTimeを共用レジスタ１６５に保持した後、タイマを用いて、grantEndTimeまでREGISTER_ACKメッセージの到達を待つ。

(17)制御フレーム送出部１６２は、Normal GATEメッセージを送出する。

(18)当該論理リンクインスタンスは、ＯＮＵからのREGISTER_ACKメッセージが受信されるのを待つ。grantEndTimeまでに制御フレーム判別部１６１よりREGISTER_ACKメッセージ受信通知があった場合には、登録削除制御部１６６に対してREGISTER_ACKメッセージ受信待ち状態削除を通知するとともに、先のREGISTER_ACKメッセージの内容を検証し、正当なメッセージであれば登録成功、不当なメッセージであれば登録失敗として発見処理を終了する。grantEndTimeまでにREGISTER_ACKメッセージの受信通知がなかった場合には、登録削除制御部１６６に対してREGISTER_ACK受信待ち状態削除を通知するとともに、登録失敗として発見処理を終了する。

以上の(11)、(12)、(14)、(17)の処理内容は、背景技術で説明した(1)、(2)、(4)、(7)の処理内容と同じである。

本発明の実施例のＯＬＴの制御フレーム処理部の構成を示すブロック図である。本実施例による複数のＯＮＵの発見処理のシーケンスの説明図である。従来のＰＯＮの構成図である。従来のＯＬＴの構成を示すブロック図である。従来の１個のＯＮＵ発見処理のシーケンスの説明図である。従来のＯＬＴの制御フレーム処理部の構成を示すブロック図である。従来の複数のＯＮＵの発見処理のシーケンスの説明図である。

符号の説明

１：ＯＬＴ、２：ＯＮＵ、３：光ファイバ、４：スプリッタ
１１：第１の送受信回路、１２：第２の送受信回路、１３：フレーム分離部、１４：フレーム多重部、１５：フレーム転送処理部、１６，１６Ａ：制御フレーム処理部、１７：帯域割当処理部
１６１：制御フレーム判別部、１６２：制御フレーム送出部、１６３：論理リンク割当部、１６４，１６４Ａ：論理リンク制御部、１６４１〜１６４ｎ，１６４Ａ１〜１６４Ａｎ：論理リンクインスタンス、１６５：共用レジスタ、１６６：登録削除制御部

Claims

光伝送路を介して複数の加入者側装置と通信可能な局側装置において、
前記加入者側装置との間で制御信号を送受信して前記加入者側装置に対して固有の識別子を提供することにより複数の前記加入者側装置との間で個別に論理リンクを形成可能な制御フレーム処理部と、データ転送の帯域を割り当てる帯域割当処理部とを少なくとも備え、
前記制御フレーム処理部は、前記加入者側装置と個々に論理リンクを形成可能な論理リンクインスタンスを複数有する論理リンク制御部と、前記複数の論理リンクインスタンスに共通に利用される共用レジスタと、前記共用レジスタの利用順序を調停する登録削除制御部とを少なくとも備え、且つ、前記複数の論理リンクインスタンスの内の１つが、前記複数の加入者側装置の１つからの前記識別子の割当要求信号が受信されたことを通知されると、前記登録削除制御部に対して帯域割当を要求し、
前記登録削除制御部は、当該論理リンクインスタンスの番号情報を自身のキューに格納し、該キューの先頭の番号の論理リンクインスタンスの帯域割当を前記帯域割当処理部に要求し、
前記論理リンクインスタンスは、前記帯域割当処理部から帯域が割り当てられたことを通知されると、前記識別子の割当要求信号を送信した前記加入者側装置に対して、前記帯域割当処理部にて割り当てられた帯域の情報を含むゲート信号を送信するとともに、当該ゲート信号に対する応答信号の受信待機終了時刻を前記共用レジスタに入力し、長くとも前記受信待機終了時刻まで前記応答信号が受信されるのを待つ、
ことを特徴とする局側装置。