JP4940286B2 - Capacitor discharge circuit - Google Patents
Capacitor discharge circuit Download PDFInfo
- Publication number
- JP4940286B2 JP4940286B2 JP2009270629A JP2009270629A JP4940286B2 JP 4940286 B2 JP4940286 B2 JP 4940286B2 JP 2009270629 A JP2009270629 A JP 2009270629A JP 2009270629 A JP2009270629 A JP 2009270629A JP 4940286 B2 JP4940286 B2 JP 4940286B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate bipolar
- voltage dividing
- bipolar transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 117
- 238000007599 discharging Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 23
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Description
本発明は、直流回路で使用するコンデンサの放電回路に関する。 The present invention relates to a discharge circuit for a capacitor used in a DC circuit.
従来、3レベルインバータと称されたインバータ、つまり複数のコンデンサにより分圧することで、直流電源の高電位点と低電位点のほかに、これら高電位点と低電位点の中間電位点を設けたインバータが知られている(例えば、特許文献1および特許文献2参照)。このように直流電源をコンデンサにより分圧して使用する回路では、この回路に係る装置を停止した場合にコンデンサの電圧を放電する回路を設けている。 Conventionally, an inverter called a three-level inverter, that is, a voltage divided by a plurality of capacitors, provides an intermediate potential point between the high potential point and the low potential point in addition to the high potential point and low potential point of the DC power supply. Inverters are known (see, for example, Patent Document 1 and Patent Document 2). As described above, in a circuit that uses a DC power supply divided by a capacitor, a circuit is provided that discharges the voltage of the capacitor when the device related to the circuit is stopped.
図4に従来のコンデンサ放電回路を備えているインバータの構成例を示す。図4に示したインバータ49は、スイッチング素子52とダイオード53でなる第1の逆並列回路、スイッチング素子54とダイオード55でなる第2の逆並列回路、スイッチング素子56とダイオード57でなる第3の逆並列回路、スイッチング素子58とダイオード59でなる第4の逆並列回路が直列に接続された回路を含み、また、ダイオード51のカソードにダイオード50のアノードが接続された直列回路におけるダイオード50のカソードが第1,第2の逆並列回路の間と接続され、ダイオード51のアノードが第3,第4の逆並列回路の間と接続され、かつ、第2,第3の逆並列回路の間に交流電圧出力端子60を設けた、3レベルインバータの1相分回路である。
FIG. 4 shows a configuration example of an inverter provided with a conventional capacitor discharge circuit. The
このインバータ49の第1の逆並列回路の端部であるダイオード53のカソードは、直流電源41の高電位点であるP点と接続され、第4の逆並列回路の端部であるダイオード59のアノードは直流電源41の低電位点であるN点と接続される。直流電源41とP点の間にはスイッチ42が設けられる。また、インバータ49の放電回路として、ダイオード50,51の接続点(C点)とP点の間には第1のコンデンサ43が接続され、C点とN点の間には第2のコンデンサ44が接続される。加えて、P点とN点の間に放電用抵抗45と放電用スイッチ46が直列接続される。
このような回路では、インバータを停止させるためにスイッチ42を開放した上で、放電用スイッチ46を閉じることでコンデンサ43,44の充電電圧が放電する。
The cathode of the
In such a circuit, the
図4に示した放電回路の放電用スイッチ46を閉じてコンデンサ43,44の充電電圧を放電させると、それぞれのコンデンサの充電電圧が0ボルトに向かって減少する。第1のコンデンサ43と第2のコンデンサ44の充電電荷が異なっている場合に放電用スイッチ46を閉じた際には、一方のコンデンサの電圧が0となり、他方のコンデンサからの放電電流が、一方のコンデンサに流れ込むことで、放電時と極性方向が反対の電荷が充電される(図4参照)。例えば、第1のコンデンサ43の充電電圧がプラス100ボルトとなり、第2のコンデンサ44の充電電圧がマイナス100ボルトとなるような場合があり、そしてこのような場合には、P点とN点の間の電圧が0ボルトになった時点で放電は終了するため、コンデンサ43,44において充電電荷が残ってしまう。
When the
このような問題を解消したコンデンサ放電回路を備えているインバータの構成例を図5に示す。このインバータに備えられる放電回路では、図4に示した回路と異なり、C点とP点の間に放電用抵抗47と放電用スイッチ48を直列接続し、C点とN点の間に放電用抵抗61と放電用スイッチ62を直列接続した。この回路においてスイッチ42を開放した上で放電用スイッチ48を閉じると第1のコンデンサ43の電圧が放電し、放電用スイッチ62を閉じると第2のコンデンサ44の電圧が放電する。これによりコンデンサ43,44の電圧がともに0ボルトまで放電する。
FIG. 5 shows a configuration example of an inverter provided with a capacitor discharge circuit that solves such a problem. In the discharge circuit provided in this inverter, unlike the circuit shown in FIG. 4, a
しかしながら、図5に示したような回路では、コンデンサの数と同数の放電用抵抗と放電用スイッチをそれぞれ設ける必要があり、放電回路およびこれを含んだ装置が複雑化、大型化するばかりか、スイッチを多く設けることによるコストの上昇および性能寿命の低下を招いてしまう。特に、鉄道車両に搭載するインバータ等の回路に適用するコンデンサ放電回路においては、高電圧に耐えうるために、外形が非常に大きい部品を使用する必要があるため、部品数の増加に伴って必要スペースが大幅に増加してしまう。 However, in the circuit as shown in FIG. 5, it is necessary to provide the same number of discharge resistors and discharge switches as the number of capacitors, and the discharge circuit and the apparatus including the discharge circuit are complicated and enlarged. Providing many switches leads to an increase in cost and a decrease in performance life. In particular, in capacitor discharge circuits applied to circuits such as inverters mounted on railway vehicles, it is necessary to use parts with very large external dimensions to withstand high voltages. Space is greatly increased.
そこで、本発明の目的は、複数のコンデンサの充電電圧の残留を防止し、かつ小型化してコストを低減できるコンデンサの放電回路を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a capacitor discharge circuit that can prevent the charge voltage of a plurality of capacitors from remaining and can be reduced in size and cost.
すなわち、本発明に係わるコンデンサの放電回路は、一端が直流電源の高電位点に接続された第1の分圧コンデンサと、一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、前記第1の分圧コンデンサと前記第2の分圧コンデンサが入力側で接続されたインバータとを備え、前記インバータの入力側に接続されるスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とする。
また、本発明に係わるコンデンサの放電回路は、一端が直流電源の高電位点に接続された第1の分圧コンデンサと、一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、第1のスイッチング素子と第1のダイオードでなる第1の逆並列回路、第2のスイッチング素子と第2のダイオードでなる第2の逆並列回路、第3のスイッチング素子と第3のダイオードでなる第3の逆並列回路、第4のスイッチング素子と第4のダイオードでなる第4の逆並列回路が直列に接続された回路を含み、第5のダイオードのカソードに第6のダイオードのアノードが接続された直列回路における前記第6のダイオードのカソードが前記第1、第2の逆並列回路の間に接続され、前記第5のダイオードのアノードが前記第3、第4の逆並列回路の間に接続され、かつ、前記第2,第3の逆並列回路の間に交流電圧出力端子が設けられ、前記第1の逆並列回路の前記第1のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第4の逆並列回路の第4のダイオードのアノードが前記直流電源の低電位点と接続され、前記第5、第6のダイオードの中間端子が前記第1、第2の分圧コンデンサの中間端子に接続された3レベルインバータとを備え、前記3レベルインバータの入力側のスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とする。
That is, the capacitor discharge circuit according to the present invention includes a first voltage dividing capacitor having one end connected to the high potential point of the DC power supply , one end connected to the low potential point of the DC power supply, and the other end connected to the first potential. A second voltage dividing capacitor connected to the other end of one voltage dividing capacitor; a first discharging resistor having one end connected to one end of the first voltage dividing capacitor; and a first insulated gate bipolar transistor And the collector of the second insulated gate bipolar transistor are connected to each other, and the first insulated gate bipolar transistor and the second insulated gate bipolar transistor are housed in a single package. A collector of the first insulated gate bipolar transistor is connected to the other end of the first discharging resistor, and the first insulated gate bipolar transistor A semiconductor element module in which an emitter and a collector of the second insulated gate bipolar transistor are both connected between the first voltage dividing capacitor and the second voltage dividing capacitor, and one end of the semiconductor element module in the semiconductor element module A second discharging resistor, the other end of which is connected to one end of the second voltage dividing capacitor, the first voltage dividing capacitor, and the second voltage dividing capacitor. Is connected to the input side of the inverter, the switch connected to the input side of the inverter is opened, and the voltage of the first voltage dividing capacitor is discharged by turning on the first insulated gate bipolar transistor. Then, when the second insulated gate bipolar is turned on, the voltage of the second voltage dividing capacitor is discharged. The features.
The capacitor discharge circuit according to the present invention includes a first voltage dividing capacitor having one end connected to the high potential point of the DC power source , one end connected to the low potential point of the DC power source, and the other end connected to the first potential source. A second voltage dividing capacitor connected to the other end of one voltage dividing capacitor; a first discharging resistor having one end connected to one end of the first voltage dividing capacitor; and a first insulated gate bipolar transistor And the collector of the second insulated gate bipolar transistor are connected to each other, and the first insulated gate bipolar transistor and the second insulated gate bipolar transistor are housed in a single package. A collector of the first insulated gate bipolar transistor is connected to the other end of the first discharge resistor, and A semiconductor element module in which both the collector and the collector of the second insulated gate bipolar transistor are connected between the first voltage dividing capacitor and the second voltage dividing capacitor, and one end of the semiconductor element module in the semiconductor element module A first discharging element connected to the emitter of the two insulated gate bipolar transistors, the other end connected to one end of the second voltage dividing capacitor, a first switching element and a first diode. Anti-parallel circuit, second anti-parallel circuit composed of second switching element and second diode, third anti-parallel circuit composed of third switching element and third diode, fourth switching element and A fourth anti-parallel circuit composed of four diodes is connected in series, and the anode of the sixth diode is connected to the cathode of the fifth diode. A cathode of the sixth diode in a series circuit to which a node is connected is connected between the first and second antiparallel circuits, and an anode of the fifth diode is the third and fourth antiparallel circuits. And an AC voltage output terminal is provided between the second and third antiparallel circuits, and the cathode of the first diode of the first antiparallel circuit is connected to the DC power supply. Connected to a high potential point, an anode of a fourth diode of the fourth anti-parallel circuit is connected to a low potential point of the DC power supply, and an intermediate terminal of the fifth and sixth diodes A three-level inverter connected to an intermediate terminal of the second voltage dividing capacitor, the switch on the input side of the three-level inverter is opened, and the first insulated gate bipolar transistor is turned on to turn on the first divided Pressure conde The voltage of the sensor is discharged, and when the second insulated gate bipolar is turned on, the voltage of the second voltage dividing capacitor is discharged .
本発明に係わるコンデンサの放電回路では、複数のコンデンサの充電電圧の残留を防止できる上、放電に必要なスイッチの数を減らしたことによる回路の小型化およびコストの低減が可能になる。 In the capacitor discharge circuit according to the present invention, it is possible to prevent the remaining charging voltage of a plurality of capacitors from being reduced, and to reduce the number of switches required for discharging and to reduce the cost.
以下図面により本発明の実施形態について説明する。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示した図である。
図1に示した回路では、直流電源11にスイッチ12、コンデンサ(分圧コンデンサ)13,14が直列接続されている。つまり、直流電源11の高電位点であるP点に第1のコンデンサ13の一端が接続され、直流電源11の低電位点であるN点と第1のコンデンサ13の他端との間に第2のコンデンサ14が接続される。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
First, a first embodiment of the present invention will be described.
FIG. 1 is a diagram illustrating a configuration example of an inverter including a capacitor discharge circuit according to the first embodiment of the present invention.
In the circuit shown in FIG. 1, a
P点、N点、およびコンデンサ13,14の接続端子であるC点にはスイッチング素子22,24,26,28とダイオード20,21,23,25,27,29で構成された3レベルインバータ19の1相分回路が接続される。P点には3レベルインバータ19の一端のダイオード23のカソードが接続され、N点には3レベルインバータ19の他端のダイオード29のアノードが接続される。
A three-
また、3レベルインバータ19の中間電位点であるダイオード20のアノードとダイオード21のカソードの接続点はコンデンサ13,14の中間端子(C点)と接続される。ダイオード25のアノードとダイオード27のカソードの間には交流電圧出力端子30が設けられる。この3レベルインバータ19の動作は、従来知られているものと同様であり本発明と関連しないので、その説明は省略する。
The connection point between the anode of the
P点には第1の放電用抵抗15の一端が接続され、この第1の放電用抵抗15の他端に放電用スイッチ16の一端が接続され、この放電用スイッチ16の他端とN点の間に第2の放電用抵抗17が接続される。放電用抵抗15,17の抵抗値は同じである。
One end of the
C点には第1のダイオード31のアノードと第2のダイオード32のカソードが接続される。第1のダイオード31のカソードは第1の放電用抵抗15と放電用スイッチ16の間に接続され、第2のダイオード32のアノードは第2の放電用抵抗17と放電用スイッチ16の間に接続される。
The anode of the
このような回路において、3レベルインバータ19の使用時にはスイッチ12を閉じた上で放電用スイッチ16を開放する。そして3レベルインバータ19の使用を停止するためにスイッチ12を開放しても放電用スイッチ16が開放されたままである場合には放電用抵抗15,17には電流が流れずに放電は起きないが、放電用スイッチ16を閉じると、矢印Aに示すように第1のコンデンサ13の充電電圧は第1の放電用抵抗15、放電用スイッチ16、第2のダイオード32を介して放電し、また、矢印Bに示すように第2のコンデンサ14の充電電圧は第1のダイオード31、放電用スイッチ16、第2の放電用抵抗17を介して放電する。
In such a circuit, when the three-
ここで、コンデンサ13,14の放電開始時の充電電圧や放電時定数が全く同じであれば、第1のダイオード31のアノード−カソード間、および第2のダイオード32のアノード−カソード間に電位差が発生しないので、ダイオード31,32には電流が流れずに第1の放電用抵抗15、放電用スイッチ16、第2の放電用抵抗17のルートでコンデンサ13,14からの放電電流が流れる。つまり、ダイオード31,32には、コンデンサ13,14の充電電圧や放電時定数の差分により生じた放電電流しか流れないのでダイオード31,32の電流容量は小さいものでよい。
Here, if the charging voltage and the discharge time constant at the start of discharging of the
また、放電開始時のコンデンサ13,14の充電電圧が異なる場合には、高い充電電圧をもつコンデンサのみから放電が開始され、他方のコンデンサからの放電はなされない。例えば、第1のコンデンサ13の充電電圧が第2のコンデンサ14の充電電圧より高ければ、第2のダイオード32のアノードとカソードの間に順方向電圧が発生し、前述した第1の放電用抵抗15、放電用スイッチ16、第2のダイオード32のルートで放電する。また、第2のコンデンサ14の充電電圧が第1のコンデンサ13の充電電圧より高ければ、第1のダイオード31のアノードとカソードの間に順方向電圧が発生し、前述した第1のダイオード31、放電用スイッチ16、第2の放電用抵抗17のルートで放電する。
Further, when the charging voltages of the
そして、片方のコンデンサのみからの放電の結果、双方のコンデンサの充電電圧が同じとなった際に、前述のように第1の放電用抵抗15、放電用スイッチ16、第2の放電用抵抗17のルートで放電電流が流れる。コンデンサ13,14の放電時定数が異なっている場合には、先に0ボルトまで放電したコンデンサは放電を停止し、以後は電圧が変化しない。例えば、先に第2のコンデンサ14の放電が停止し、第1のコンデンサ13の電圧が0ボルトまで放電していない場合には、この第1のコンデンサ13から第1の放電用抵抗15、放電用スイッチ16、第2のダイオード32のルートで引き続き放電を行なって0ボルトまで放電することで、コンデンサ13,14の放電が停止する。
As a result of the discharge from only one capacitor, when the charging voltages of both capacitors become the same, the first discharging
以上のように、2つのコンデンサの充電電圧の放電を1つの放電用スイッチの操作に従って行なえるようにしたので、複数のコンデンサの充電電圧の残留を防いだ上で、放電に必要なスイッチの数を減らすことが可能になり、これに伴って、スイッチを駆動するための回路も削減することができるので、回路の小型化およびコストの低減を実現することができる。また、可動部分が減少するので、回路の性能寿命を延ばすことができる。特に、コンデンサ放電回路を、鉄道車両に搭載するインバータ等の回路に適用する場合には、該放電回路の部品の外形を非常に大きくする必要があるので、効果が大きい。 As described above, since the discharge of the charging voltage of the two capacitors can be performed in accordance with the operation of one discharging switch, the number of switches necessary for discharging is prevented while preventing the remaining charging voltage of the plurality of capacitors. Accordingly, the circuit for driving the switch can also be reduced, so that the circuit can be downsized and the cost can be reduced. In addition, since the movable parts are reduced, the performance life of the circuit can be extended. In particular, when the capacitor discharge circuit is applied to a circuit such as an inverter mounted on a railway vehicle, it is necessary to greatly increase the external shape of the components of the discharge circuit, so that the effect is great.
図2に、図1に示したインバータの変形例を示す。
この変形例では、図1に示した放電用スイッチ16に代えて、スイッチング半導体素子33を用いている。スイッチング半導体素子33としてサイリスタを用いる場合には、該サイリスタのアノードを第1のダイオード31と第1の放電用抵抗15の間に接続し、サイリスタのカソードを第2のダイオード32と第2の放電用抵抗17の間に接続する。このサイリスタのゲートに制御信号を加えてオン状態とすると、図1に示した放電用スイッチ16を閉じた場合と同様の放電が起こる。
FIG. 2 shows a modification of the inverter shown in FIG.
In this modification, a switching
また、スイッチング半導体素子33は、GTOサイリスタ(Gate Turn Off Thyristor:ゲートターンオフサイリスタ)や、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの自己消弧可能な半導体素子でもよい。
The switching
スイッチング半導体素子33としてGTOサイリスタを用いる場合には、前述したサイリスタと同様に、アノードを第1のダイオード31と第1の放電用抵抗15の間に接続し、カソードを第2のダイオード32と第2の放電用抵抗17の間に接続する。また、スイッチング半導体素子33としてIGBTを用いる場合には、コレクタを第1のダイオード31と第1の放電用抵抗15の間に接続し、エミッタを第2のダイオード32と第2の放電用抵抗17の間に接続する。
When a GTO thyristor is used as the switching
IGBTはGTOサイリスタと比較してスイッチング周波数を高くできる。前述のようにIGBTおよびGTOサイリスタのいずれかを用いた場合には、ゲートに制御信号を加えることで、スイッチング半導体素子33を、放電用のスイッチとしてだけなくチョッパとしても使用することが可能となり、P点−N点間の電力を放電用抵抗15,17で制御しながら放電することができる。
The IGBT can increase the switching frequency as compared with the GTO thyristor. As described above, when either IGBT or GTO thyristor is used, the switching
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図3は、本発明の第2の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示す図である。なお、本実施形態におけるコンデンサ放電回路が適用されたインバータの構成は、図1に示したものと基本的にほぼ同様であるので、同一部分には同一符号を付して、その図示及び説明は省略するものとする。
図3に示した回路では、図1に示した回路で用いた放電用スイッチ16、ダイオード31,32に代えて、半導体素子モジュール34を用いている。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 3 is a diagram illustrating a configuration example of an inverter including the capacitor discharge circuit according to the second embodiment of the present invention. The configuration of the inverter to which the capacitor discharge circuit according to the present embodiment is applied is basically the same as that shown in FIG. Shall be omitted.
In the circuit shown in FIG. 3, a
半導体素子モジュール34は、第1のIGBT34aのエミッタと第2のIGBT34bのコレクタを接続して単一パッケージに収めた、いわゆる2in1モジュールである。第1の放電用抵抗15はP点と第1のIGBT34aのコレクタの間に接続され、第2の放電用抵抗17はN点と第2のIGBT34bのエミッタの間に接続される。また、第1のIGBT34aのエミッタと第2のIGBT34bのコレクタはともにC点に接続される。
The
この回路においてスイッチ12を開放した上で第1のIGBT34aのゲートに制御信号を入力してオン状態とすると、第1のコンデンサ13の電圧が第1の放電用抵抗15、第1のIGBT34aのルートで放電し、第2のIGBT34bのゲートに制御信号を入力してオン状態とすると、第2のコンデンサ14の電圧が第2のIGBT34b、第2の放電用抵抗17のルートで放電する。これによりコンデンサ13,14の電圧がともに0ボルトまで放電する。これら第1のIGBT34aと第2のIGBT34bのゲートを介在した制御を行なうことで、放電スイッチおよびチョッパスイッチの機能を実現することができる。
In this circuit, when the
以上のように複数の半導体素子を同一パッケージに収めた半導体素子モジュール34を放電回路に用いた場合のコストは、半導体素子モジュール34の代わりに、単体デバイスである第1のIGBTデバイスおよび第2のIGBTデバイス(図示せず)を直列接続した回路を用いた場合のコストと比較して大幅に低い。また、半導体素子モジュール34のサイズは、第1のIGBTデバイスおよび第2のIGBTデバイスをあわせたサイズに対して大幅に小さい。つまり、従来用いていたコンデンサ放電回路と比較して、大幅な小型化およびコストの低減化をなすことができる。
As described above, when the
以上説明した実施形態では、コンデンサ放電回路を、ダイオードおよびスイッチング素子を含む3レベルインバータに接続して使用したが、これに限らず、高電位点、低電位点および中間電位点を設けた回路であれば、他の回路に接続して使用してもよい。 In the embodiment described above, the capacitor discharge circuit is used by being connected to a three-level inverter including a diode and a switching element. However, the present invention is not limited to this and is a circuit provided with a high potential point, a low potential point, and an intermediate potential point. If it exists, it may be used by connecting to another circuit.
なお、この発明は、前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.
11…直流電源、12…スイッチ、13…第1のコンデンサ、14…第2のコンデンサ、15…第1の放電用抵抗、16…放電用スイッチ、17…第2の放電用抵抗、19…3レベルインバータ、31…第1のダイオード、32…第2のダイオード、33…スイッチング半導体素子、34…半導体素子モジュール。
DESCRIPTION OF
Claims (2)
一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、
一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、
第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、
一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、
前記第1の分圧コンデンサと前記第2の分圧コンデンサが入力側で接続されたインバータとを備え、
前記インバータの入力側に接続されるスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とするコンデンサの放電回路。 A first voltage dividing capacitor having one end connected to a high potential point of the DC power supply;
A second voltage dividing capacitor having one end connected to the low potential point of the DC power supply and the other end connected to the other end of the first voltage dividing capacitor;
A first discharging resistor having one end connected to one end of the first voltage dividing capacitor;
The emitter of the first insulated gate bipolar transistor and the collector of the second insulated gate bipolar transistor are connected, and the first insulated gate bipolar transistor and the second insulated gate bipolar transistor are contained in a single package. The collector of the first insulated gate bipolar transistor is connected to the other end of the first discharge resistor, and the emitter of the first insulated gate bipolar transistor and the collector of the second insulated gate bipolar transistor. Are both connected between the first voltage dividing capacitor and the second voltage dividing capacitor;
A second discharge resistor having one end connected to the emitter of the second insulated gate bipolar transistor in the semiconductor element module and the other end connected to one end of the second voltage dividing capacitor;
An inverter connected to the input side of the first voltage dividing capacitor and the second voltage dividing capacitor;
The switch connected to the input side of the inverter is opened, and the first insulated gate bipolar transistor is turned on, whereby the voltage of the first voltage dividing capacitor is discharged and the second insulated gate bipolar is turned on. This discharges the voltage of the second voltage dividing capacitor .
一端が前記直流電源の低電位点に接続され、他端が前記第1の分圧コンデンサの他端に接続された第2の分圧コンデンサと、
一端が前記第1の分圧コンデンサの一端に接続された第1の放電用抵抗と、
第1の絶縁ゲートバイポーラトランジスタのエミッタと、第2の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第1の絶縁ゲートバイポーラトランジスタおよび前記第2の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第1の絶縁ゲートバイポーラトランジスタのコレクタが前記第1の放電用抵抗の他端に接続され、前記第1の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第2の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第1の分圧コンデンサと前記第2の分圧コンデンサの間に接続された半導体素子モジュールと、
一端が前記半導体素子モジュールにおける前記第2の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第2の分圧コンデンサの一端に接続された第2の放電用抵抗と、
第1のスイッチング素子と第1のダイオードでなる第1の逆並列回路、第2のスイッチング素子と第2のダイオードでなる第2の逆並列回路、第3のスイッチング素子と第3のダイオードでなる第3の逆並列回路、第4のスイッチング素子と第4のダイオードでなる第4の逆並列回路が直列に接続された回路を含み、第5のダイオードのカソードに第6のダイオードのアノードが接続された直列回路における前記第6のダイオードのカソードが前記第1、第2の逆並列回路の間に接続され、前記第5のダイオードのアノードが前記第3、第4の逆並列回路の間に接続され、かつ、前記第2,第3の逆並列回路の間に交流電圧出力端子が設けられ、前記第1の逆並列回路の前記第1のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第4の逆並列回路の第4のダイオードのアノードが前記直流電源の低電位点と接続され、前記第5、第6のダイオードの中間端子が前記第1、第2の分圧コンデンサの中間端子に接続された3レベルインバータとを備え、
前記3レベルインバータの入力側のスイッチが開放され、前記第1の絶縁ゲートバイポーラトランジスタがオンすることで前記第1の分圧コンデンサの電圧が放電し、前記第2の絶縁ゲートバイポーラがオンすることで前記第2の分圧コンデンサの電圧が放電することを特徴とするコンデンサの放電回路。 A first voltage dividing capacitor having one end connected to a high potential point of the DC power supply;
A second voltage dividing capacitor having one end connected to the low potential point of the DC power supply and the other end connected to the other end of the first voltage dividing capacitor;
A first discharging resistor having one end connected to one end of the first voltage dividing capacitor;
The emitter of the first insulated gate bipolar transistor and the collector of the second insulated gate bipolar transistor are connected, and the first insulated gate bipolar transistor and the second insulated gate bipolar transistor are contained in a single package. The collector of the first insulated gate bipolar transistor is connected to the other end of the first discharge resistor, and the emitter of the first insulated gate bipolar transistor and the collector of the second insulated gate bipolar transistor. Are both connected between the first voltage dividing capacitor and the second voltage dividing capacitor;
A second discharge resistor having one end connected to the emitter of the second insulated gate bipolar transistor in the semiconductor element module and the other end connected to one end of the second voltage dividing capacitor;
A first anti-parallel circuit composed of a first switching element and a first diode, a second anti-parallel circuit composed of a second switching element and a second diode, and a third switching element and a third diode. The circuit includes a third antiparallel circuit, a circuit in which a fourth antiparallel circuit composed of a fourth switching element and a fourth diode is connected in series, and the anode of the sixth diode is connected to the cathode of the fifth diode The cathode of the sixth diode in the connected series circuit is connected between the first and second antiparallel circuits, and the anode of the fifth diode is connected between the third and fourth antiparallel circuits. And an AC voltage output terminal is provided between the second and third antiparallel circuits, and a cathode of the first diode of the first antiparallel circuit is a high potential point of the DC power supply. Connected with The anode of the fourth diode of the fourth anti-parallel circuit is connected to the low potential point of the DC power supply, and the intermediate terminals of the fifth and sixth diodes are the first and second voltage dividing capacitors. A three-level inverter connected to the intermediate terminal ,
When the switch on the input side of the three-level inverter is opened and the first insulated gate bipolar transistor is turned on, the voltage of the first voltage dividing capacitor is discharged, and the second insulated gate bipolar is turned on. A capacitor discharging circuit , wherein the voltage of the second voltage dividing capacitor is discharged .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270629A JP4940286B2 (en) | 2009-11-27 | 2009-11-27 | Capacitor discharge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270629A JP4940286B2 (en) | 2009-11-27 | 2009-11-27 | Capacitor discharge circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004044212A Division JP4455090B2 (en) | 2004-02-20 | 2004-02-20 | Capacitor discharge circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045975A JP2010045975A (en) | 2010-02-25 |
JP4940286B2 true JP4940286B2 (en) | 2012-05-30 |
Family
ID=42016849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270629A Expired - Lifetime JP4940286B2 (en) | 2009-11-27 | 2009-11-27 | Capacitor discharge circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940286B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5872494B2 (en) * | 2013-01-24 | 2016-03-01 | 株式会社東芝 | Power converter for vehicle |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05244702A (en) * | 1992-02-26 | 1993-09-21 | Hitachi Ltd | Controller for electric vehicle |
EP1134878A1 (en) * | 2000-03-13 | 2001-09-19 | Alstom Belgium S.A. | Method and device for reduction of harmonics in power converters |
-
2009
- 2009-11-27 JP JP2009270629A patent/JP4940286B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2010045975A (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5556442B2 (en) | Switching element drive circuit | |
JP5195220B2 (en) | Driving circuit for power conversion circuit | |
JP2010283973A (en) | Driving device for power-switching element | |
JP6786465B2 (en) | Semiconductor devices, power converters, drives, vehicles, and elevators | |
JP2009200891A (en) | Gate driving circuit | |
JP5975833B2 (en) | Power converter | |
JP2008306618A (en) | Drive circuit for driving voltage driven element | |
JP5206198B2 (en) | Driving circuit for power conversion circuit | |
JP6477442B2 (en) | Switching circuit and power conversion circuit | |
KR101986475B1 (en) | drive | |
JP2017005698A (en) | Igbt driving apparatus | |
JP5991939B2 (en) | Semiconductor device driving circuit and semiconductor device driving apparatus | |
US8896365B2 (en) | Semiconductor switch having reverse voltage application circuit and power supply device including the same | |
JP2010200560A (en) | Gate driver circuit | |
JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
JP4455090B2 (en) | Capacitor discharge circuit | |
JP5098872B2 (en) | Driving circuit for power conversion circuit | |
WO2018163559A1 (en) | Driving device of semiconductor switch | |
JP6790853B2 (en) | Power converter control method | |
JP4940286B2 (en) | Capacitor discharge circuit | |
JPH0851770A (en) | Gate drive circuit for semiconductor switch | |
JP2016046993A (en) | Power supply apparatus and power supply method | |
JP5617605B2 (en) | Switching element drive circuit | |
JP5811028B2 (en) | Switching element drive circuit | |
JP5145142B2 (en) | Half bridge circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |