JPH0851770A - Gate drive circuit for semiconductor switch - Google Patents

Gate drive circuit for semiconductor switch

Info

Publication number
JPH0851770A
JPH0851770A JP6187283A JP18728394A JPH0851770A JP H0851770 A JPH0851770 A JP H0851770A JP 6187283 A JP6187283 A JP 6187283A JP 18728394 A JP18728394 A JP 18728394A JP H0851770 A JPH0851770 A JP H0851770A
Authority
JP
Japan
Prior art keywords
self
extinguishing
gate drive
energy
arc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6187283A
Other languages
Japanese (ja)
Other versions
JP3180571B2 (en
Inventor
Hideo Okayama
秀夫 岡山
Taichiro Tsuchiya
多一郎 土谷
Masahiro Kimata
政弘 木全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18728394A priority Critical patent/JP3180571B2/en
Publication of JPH0851770A publication Critical patent/JPH0851770A/en
Application granted granted Critical
Publication of JP3180571B2 publication Critical patent/JP3180571B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To obtain a gate drive circuit for semiconductor switch, e.g. thyristor, in the efficiency is enhanced by allowing power supply to the gate drive circuits of a plurality of semiconductor switches connected in series thereby reducing power loss. CONSTITUTION:The gate drive circuit for semiconductor switch comprises a series circuit of capacitors 6, 7 connected in parallel with the snubber capacitor 4 of a semiconductor switch 1, and an energy collection circuit 9 for charging a storage capacitor 8, serving as a power supply for a gate drive circuit 10 comprising the series circuit of the capacitors 6, 7, with a low voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ゲートターンオフサ
イリスタ等の自己消弧型半導体素子をスイッチング素子
としたインバータ装置、或いは3レベルインバータ装置
において、その自己消弧型半導体素子を駆動するゲート
ドライブ回路の給電方式に関するものであり、特に自己
消弧型半導体素子を直列接続した高耐圧インバータに好
適に用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate drive circuit for driving a self-arc-extinguishing semiconductor element in an inverter device using a self-extinguishing semiconductor element such as a gate turn-off thyristor as a switching element, or in a three-level inverter device. In particular, it is suitable for use in a high withstand voltage inverter in which self-extinguishing type semiconductor elements are connected in series.

【0002】[0002]

【従来の技術】図19は例えば、従来のゲートドライブ回
路の給電方式を示す回路構成図である。このような給電
方式は、例えば公開実用新案公報の昭61-138390 に記載
されている。
2. Description of the Related Art FIG. 19 is a circuit diagram showing, for example, a power supply system of a conventional gate drive circuit. Such a power feeding method is described, for example, in Japanese Utility Model Laid-Open Publication No. 61-138390.

【0003】図19はインバータ装置の1つの相について
示しており、29A はインバータの上アームを構成するト
ランジスタ、29B は下アームを構成するトランジスタで
ある。また30A、30Bはそれぞれトランジスタ29A、29Bの
ベースドライブ回路、8はベースドライブ回路30A の電
源機能を果たす蓄積コンデンサ、19はベースドライブ回
路の補助電源、20は補助電源19から蓄積コンデンサ8へ
の1方向へエネルギーを供給するためのダイオードであ
る。図19の動作としては、下アームのトランジスタ29B
がオンした時、補助電源19より供給ダイオード20及びト
ランジスタ29Bを介して蓄積コンデンサ8を充電し、蓄
積コンデンサ8はトランジスタ29B のオフ後にトランジ
スタ29A のオン状態を確立するためのベース電流の供給
源として機能するようになっている。なおPはインバー
タ装置の直流母線正側、Nは直流母線負側、Oはインバ
ータ装置の出力端子である。
FIG. 19 shows one phase of the inverter device, in which 29A is a transistor forming the upper arm of the inverter and 29B is a transistor forming the lower arm. 30A and 30B are the base drive circuits of the transistors 29A and 29B, 8 is a storage capacitor that performs the power supply function of the base drive circuit 30A, 19 is an auxiliary power supply for the base drive circuit, and 20 is 1 from the auxiliary power supply 19 to the storage capacitor 8. It is a diode for supplying energy in the direction. The operation of FIG. 19 includes the lower arm transistor 29B.
When is turned on, the auxiliary power supply 19 charges the storage capacitor 8 via the supply diode 20 and the transistor 29B, and the storage capacitor 8 serves as a base current supply source for establishing the ON state of the transistor 29A after the transistor 29B is turned off. It is supposed to work. Note that P is a positive side of the DC bus of the inverter device, N is a negative side of the DC bus, and O is an output terminal of the inverter device.

【0004】図20は、他の従来のゲートドライブ回路の
給電方式を示す回路構成図である。このような給電方式
は、例えば公開実用新案公報の平2-22087 に記載されて
いる。
FIG. 20 is a circuit diagram showing another conventional gate drive circuit power supply system. Such a power feeding method is described in, for example, Japanese Laid-Open Utility Model Publication No. 2-22087.

【0005】図20は直列接続されたGTOサイリスタ
(以下GTOと記載する)のある1つのGTOについて
示しており、1はGTO、10はゲートドライブ回路、8A
はゲートドライブ回路の特にGTOのターンオン回路に
対する電源機能を果たす蓄積コンデンサ、8Bは特にGT
Oのターンオフ回路に対する電源機能を果たす蓄積コン
デンサであり、31A 、31B はGTO1の無電圧、無電流
状態の場合に蓄積コンデンサ8A、8Bにエネルギーを供給
するための光エネルギー供給回路である。図20の動作と
しては、まずGTO1がオフ状態で、GTO1のアノー
ド・カソード間に電圧Eが印加されている場合、抵抗3
2、ダイオード33を介してターンオン用蓄積コンデンサ8
Aが充電される。このままではターンオン用蓄積コンデ
ンサ8AはGTO1のアノード・カソード間電圧Eに充電
されるが、ツェナーダイオード34によってターンオン用
蓄積コンデンサ8Aは低電圧eにクランプされる。従って
それらの差電圧(E−e)は抵抗32が負担することにな
る。次に、GTO1のオン時にはGTO1のオン電流か
ら変成器35、ダイオード36を介してターンオフ用蓄積コ
ンデンサ8Bにエネルギーを供給する。さらに、GTO1
の無電圧、無電流状態には光エネルギー供給回路31A 、
31B を用いて低圧側電源37から光ファイバー等を介して
光エネルギーを蓄積コンデンサ8A、8Bに供給してゲート
ドライブ回路10の電源を確立できるようになっている。
なお、38はゲートドライブ回路10の制御回路である。
FIG. 20 shows one GTO having a series-connected GTO thyristor (hereinafter referred to as GTO), 1 is a GTO, 10 is a gate drive circuit, and 8A.
Is a storage capacitor that performs the power supply function for the gate drive circuit, especially for the GTO turn-on circuit, and 8B is especially GT
Storage capacitors that perform a power supply function for the O turn-off circuit, and 31A and 31B are optical energy supply circuits for supplying energy to the storage capacitors 8A and 8B when the GTO 1 is in the no-voltage and no-current state. The operation of FIG. 20 is as follows. First, when the GTO1 is off and the voltage E is applied between the anode and cathode of the GTO1, the resistance 3
2, storage capacitor for turn-on 8 via diode 33
A is charged. In this state, the turn-on storage capacitor 8A is charged to the anode-cathode voltage E of the GTO 1, but the zener diode 34 clamps the turn-on storage capacitor 8A to the low voltage e. Therefore, the resistor 32 bears the difference voltage (E-e). Next, when the GTO1 is turned on, energy is supplied from the on-current of the GTO1 to the turn-off storage capacitor 8B via the transformer 35 and the diode 36. Furthermore, GTO1
In the no-voltage, no-current state, the light energy supply circuit 31A,
The power source for the gate drive circuit 10 can be established by supplying light energy from the low voltage side power source 37 to the storage capacitors 8A, 8B using the 31B via the optical fiber or the like.
Reference numeral 38 is a control circuit for the gate drive circuit 10.

【0006】[0006]

【発明が解決しようとする課題】従来のゲートドライブ
回路の給電方式は、例えば図19においてはインバータ装
置を構成する一対の上下アームの特に下アームの動作を
用いて、下アームにある1つの補助電源から上アームに
ある蓄積コンデンサにエネルギーを供給する構成であ
る。従って、仮にこの方式を高耐圧サイリスタ素子の直
列接続体からなるインバータ装置に適用した場合は図21
のようになり、サイリスタ素子の直列接続からなる下ア
ームのオン動作では、サイリスタ素子の直列接続からな
る上アームのうち、最も出力端子に近いサイリスタ素子
29B に対する蓄積コンデンサにしかエネルギーが供給で
きないことになり、サイリスタ素子29A は動作しない。
従って、装置の高耐圧化が困難であるという問題があっ
た。
A conventional gate drive circuit power supply system is, for example, in FIG. 19, one auxiliary device provided in the lower arm by using the operation of the lower arm of a pair of upper and lower arms constituting the inverter device. Energy is supplied from the power supply to the storage capacitor in the upper arm. Therefore, if this method is applied to an inverter device composed of a series connection body of high-voltage thyristor elements, it will be
In the ON operation of the lower arm consisting of the series connection of thyristor elements, the thyristor element closest to the output terminal in the upper arm consisting of the series connection of thyristor elements
Only the storage capacitor for 29B can supply energy, and the thyristor element 29A does not operate.
Therefore, there is a problem that it is difficult to increase the breakdown voltage of the device.

【0007】また、図20においてはターンオン用蓄積コ
ンデンサの充電電圧をGTO1のアノード・カソード間
の高電圧に比較して低電圧にクランプするために、ツェ
ナーダイオード34を用いており、その差電圧は抵抗32に
印加されて、それに応じた電流が抵抗を流れるため電力
の定常損失が増加し、その損失はアノード・カソード間
電圧の増加、直列接続数の増加により確実に増加するた
め、GTO1を直列接続して構成するインバータ装置の
効率低下を招くという問題があった。
Further, in FIG. 20, a zener diode 34 is used in order to clamp the charging voltage of the storage capacitor for turn-on to a low voltage as compared with the high voltage between the anode and cathode of the GTO 1, and the difference voltage is Since a current corresponding to that applied to the resistor 32 flows through the resistor, the steady loss of electric power increases, and the loss surely increases due to an increase in the voltage between the anode and the cathode and an increase in the number of series connections. There is a problem that the efficiency of the connected inverter device is reduced.

【0008】また、図20においては、ターンオフ用蓄積
コンデンサ8Bの充電手段として追加的にすべてのGTO
1について変成器35を用いなければならず、部品点数の
増加、ひいてはGTO1を直列接続して構成するインバ
ータ装置の大型化を招くという問題があった。
Further, in FIG. 20, all GTOs are additionally used as a charging means for the storage capacitor 8B for turn-off.
The transformer 35 must be used for No. 1, and there is a problem in that the number of parts increases and eventually the size of the inverter device configured by connecting the GTOs 1 in series increases.

【0009】さらに、図20においては、GTO1にかか
る電圧がない場合、またGTO1に流れる電流がない場
合に光エネルギー供給回路31A、31Bを用いてゲートドラ
イブ回路10に給電するような構成となっているため、光
エネルギー供給回路31A、31Bの構成部品点数が多くな
り、GTO1を直列接続して構成するインバータ装置の
信頼性低下を招くという問題があった。
Further, in FIG. 20, when there is no voltage applied to the GTO 1 or when there is no current flowing in the GTO 1, power is supplied to the gate drive circuit 10 using the optical energy supply circuits 31A and 31B. Therefore, there is a problem that the number of components of the light energy supply circuits 31A and 31B increases and the reliability of the inverter device configured by connecting the GTO 1 in series is deteriorated.

【0010】本発明は上記のような問題点を解決するた
めになされたもので、電力損失を発生することなく蓄積
コンデンサを低電圧に充電することができるゲートドラ
イブ回路の給電方式を得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a power supply system for a gate drive circuit capable of charging a storage capacitor to a low voltage without causing power loss. To aim.

【0011】本発明の第2の目的は、インバータ装置が
高耐圧自己消弧型半導体素子を直列接続してなる上下ア
ームから構成される場合に、一方のアームのスイッチン
グ動作に依存せずに、補助電源からゲートドライブ回路
の電源となる蓄積コンデンサへの給電を可能とする方式
を得ることである。
A second object of the present invention is, when the inverter device is composed of upper and lower arms in which high breakdown voltage self-extinguishing type semiconductor elements are connected in series, without depending on the switching operation of one arm, The purpose is to obtain a method that enables power supply from an auxiliary power supply to a storage capacitor that serves as a power supply for a gate drive circuit.

【0012】本発明の第3の目的は、インバータ装置が
高耐圧自己消弧型半導体素子を直列接続してなる上下ア
ームから構成される場合に、一方のアームのスイッチン
グ動作に依存せずに、リアクトルからゲートドライブ回
路の電源となる蓄積コンデンサへの供給を可能とする方
式を得ることである。
A third object of the present invention is, when the inverter device is composed of upper and lower arms formed by connecting high breakdown voltage self-extinguishing type semiconductor elements in series, without depending on the switching operation of one arm, It is to obtain a method that enables supply from a reactor to a storage capacitor that serves as a power supply for a gate drive circuit.

【0013】本発明の第4の目的は、3レベルインバー
タ装置について、補助電源からゲートドライブ回路の電
源となる蓄積コンデンサへの給電を可能とする方式を得
ることである。
A fourth object of the present invention is to provide a method for enabling power supply from a supplemental power supply to a storage capacitor serving as a power supply of a gate drive circuit in a three-level inverter device.

【0014】本発明の第5の目的は、インバータ装置の
起動時の蓄積コンデンサへの給電について、光エネルギ
ー供給回路を設けることなくゲートドライブ回路の電源
となる蓄積コンデンサへの給電を可能とする方式を得る
ことである。
A fifth object of the present invention is to supply electric power to the storage capacitor at the time of starting the inverter device, which makes it possible to supply electric power to the storage capacitor serving as the power source of the gate drive circuit without providing a light energy supply circuit. Is to get.

【0015】[0015]

【課題を解決するための手段】この発明の請求項1〜3
に係るゲートドライブ回路の給電方式は、自己消弧型半
導体素子に並列に接続されたスナバ回路内のスナバコン
デンサに並列接続するコンデンサ直列体と、前記自己消
弧型半導体素子のゲート端子とカソード端子の間に接続
され、前記自己消弧型半導体素子をスイッチ動作させる
ゲートドライブ回路と、前記コンデンサ直列体を構成す
る一方のコンデンサからエネルギーを取り出すエネルギ
ー回収回路と、前記エネルギー回収回路により取り出さ
れたエネルギーを蓄積するための蓄積コンデンサとを備
え、前記蓄積コンデンサを前記自己消弧型半導体素子を
スイッチングさせるゲートドライブ回路の電源とするも
のである。
SUMMARY OF THE INVENTION Claims 1 to 3 of the present invention
The gate drive circuit power supply method according to the invention is a capacitor series body connected in parallel with a snubber capacitor in a snubber circuit connected in parallel with a self-arc-extinguishing semiconductor device, and a gate terminal and a cathode terminal of the self-arc-extinguishing semiconductor device. A gate drive circuit that is connected between the switch and the switch to operate the self-extinguishing semiconductor element, an energy recovery circuit that extracts energy from one of the capacitors that form the capacitor series body, and the energy that is extracted by the energy recovery circuit. And a storage capacitor for storing, and the storage capacitor is used as a power source of a gate drive circuit for switching the self-arc-extinguishing semiconductor element.

【0016】また、この発明の請求項4に係るゲートド
ライブ電源の給電方式は、同時にスイッチ動作を行う複
数個直列接続された自己消弧型半導体素子の各々のゲー
ト端子とカソード端子の間に接続され、前記各々の自己
消弧型半導体素子をスイッチ動作させるゲートドライブ
回路と、前記各々のゲートドライブ回路を駆動するため
のエネルギーを蓄積する蓄積コンデンサと、前記各々の
蓄積コンデンサにエネルギーを供給する補助電源と、前
記各々の蓄積コンデンサと前記補助電源を接続する複数
のダイオードとを備え、前記複数個直列接続された自己
消弧型半導体素子のオン動作により前記補助電源から前
記各々の蓄積コンデンサに前記複数のダイオードを介し
てエネルギーを供給し、前記各々の蓄積コンデンサを前
記各々のゲートドライブ回路の電源とするものである。
Further, according to a fourth aspect of the present invention, there is provided a gate drive power supply system in which a plurality of self-extinguishing type semiconductor elements connected in series which simultaneously perform switching operation are connected between a gate terminal and a cathode terminal. A gate drive circuit for switching each of the self-extinguishing semiconductor devices, a storage capacitor for storing energy for driving the gate drive circuit, and an auxiliary for supplying energy to each of the storage capacitors. A power source; and a plurality of diodes connecting the respective storage capacitors to the auxiliary power source, wherein the plurality of series-connected self-extinguishing semiconductor elements are turned on to turn the auxiliary power source into the respective storage capacitors. Energy is provided through a plurality of diodes to connect each of the storage capacitors to each of the gated It is an power of Eve circuit.

【0017】また、この発明の請求項5に係るゲートド
ライブ電源の給電方式は、同時にスイッチ動作を行う複
数個直列接続された自己消弧型半導体素子の各々のゲー
ト端子とカソード端子の間に接続され、前記各々の自己
消弧型半導体素子をスイッチ動作させるゲートドライブ
回路と、前記各々のゲートドライブ回路を駆動するため
の正負両極性のエネルギーを蓄積する各々2つの蓄積コ
ンデンサと、前記各々の蓄積コンデンサにエネルギーを
供給する2つの補助電源と、前記各々の蓄積コンデンサ
と前記2つの補助電源を接続する複数のダイオードとを
備え、前記複数個直列接続された自己消弧型半導体素子
のオン動作により前記2つの補助電源から前記各々の蓄
積コンデンサにエネルギーを供給し、前記各々の蓄積コ
ンデンサを前記各々のゲートドライブ回路の正負の2つ
の電源とするものである。
According to a fifth aspect of the present invention, there is provided a gate drive power supply system in which a plurality of series-connected self-extinguishing type semiconductor devices which simultaneously perform a switching operation are connected between a gate terminal and a cathode terminal. A gate drive circuit for switching each of the self-arc-extinguishing semiconductor elements, two storage capacitors each storing positive and negative polar energy for driving each of the gate drive circuits, and each storage Two auxiliary power supplies for supplying energy to the capacitors, and a plurality of diodes for connecting the respective storage capacitors and the two auxiliary power supplies are provided, and the plurality of series-connected self-extinguishing semiconductor elements are turned on. Energy is supplied to the respective storage capacitors from the two auxiliary power sources, and the respective storage capacitors are supplied to the respective storage capacitors. It is an of the two power of the positive and negative gate drive circuit.

【0018】また、この発明の請求項6に係るゲートド
ライブ電源の給電方式は、同時にスイッチ動作を行う複
数個直列接続された自己消弧型半導体素子の各々のゲー
ト端子とカソード端子の間に接続され、前記各々の自己
消弧型半導体素子をスイッチ動作させるゲートドライブ
回路と、前記各々のゲートドライブ回路を駆動するため
のエネルギーを蓄積する蓄積コンデンサと、前記各々の
蓄積コンデンサにエネルギーを供給するための補助コン
デンサと、前記各々の蓄積コンデンサと前記補助コンデ
ンサを接続する複数のダイオードと、前記複数個直列接
続された自己消弧型半導体素子に直列接続されるリアク
トルとを備え、前記複数個直列接続された自己消弧型半
導体素子のスイッチ動作により前記リアクトルから前記
補助コンデンサにエネルギーを供給し、前記複数個直列
接続された自己消弧型半導体素子のオン動作により前記
補助コンデンサから前記各々の蓄積コンデンサにエネル
ギーを供給し、前記各々の蓄積コンデンサを前記各々の
ゲートドライブ回路の電源とするものである。
According to a sixth aspect of the present invention, there is provided a gate drive power supply system in which a plurality of self-extinguishing type semiconductor elements connected in series which simultaneously perform a switching operation are connected between a gate terminal and a cathode terminal. A gate drive circuit for switching each of the self-extinguishing semiconductor devices, a storage capacitor for storing energy for driving the gate drive circuit, and supplying energy to each of the storage capacitors. Of auxiliary capacitors, a plurality of diodes connecting the storage capacitors to the auxiliary capacitors, and a reactor connected in series with the plurality of self-extinguishing type semiconductor devices connected in series. From the reactor to the auxiliary capacitor by the switching operation of the self-extinguishing type semiconductor device Energy is supplied and energy is supplied from the auxiliary capacitor to each of the storage capacitors by the ON operation of the plurality of self-extinguishing type semiconductor elements connected in series, and each of the storage capacitors is connected to each of the gate drive circuits. It is used as a power source.

【0019】また、この発明の請求項7に係るゲートド
ライブ電源の給電方式は、同時にスイッチ動作を行う複
数個直列接続された自己消弧型半導体素子の各々のゲー
ト端子とカソード端子の間に接続され、前記各々の自己
消弧型半導体素子をスイッチ動作させるゲートドライブ
回路と、前記各々のゲートドライブ回路を駆動するため
の正負両極性のエネルギーを蓄積する各々2つの蓄積コ
ンデンサと、前記各々の蓄積コンデンサにエネルギーを
供給するための2つの補助コンデンサと、前記各々の蓄
積コンデンサと前記各々の補助コンデンサとを接続する
複数のダイオードと、前記複数個直列接続された自己消
弧型半導体素子の直列体の両端に直列接続される2つの
リアクトルとを備え、前記複数個直列接続された自己消
弧型半導体素子のスイッチ動作により前記2つのリアク
トルから前記2つの補助コンデンサにそれぞれエネルギ
ーを供給し、かつ前記複数個直列接続された自己消弧型
半導体素子のオン動作により前記2つの補助コンデンサ
から前記各々の蓄積コンデンサにエネルギーを供給し、
前記各々の蓄積コンデンサを前記各々のゲートドライブ
回路の正負の2つの電源とするものである。
According to a seventh aspect of the present invention, there is provided a gate drive power supply system in which a plurality of series-connected self-extinguishing type semiconductor devices which simultaneously perform a switching operation are connected between the gate terminal and the cathode terminal. A gate drive circuit for switching each of the self-arc-extinguishing semiconductor elements, two storage capacitors each storing positive and negative polar energy for driving each of the gate drive circuits, and each storage Two auxiliary capacitors for supplying energy to the capacitors, a plurality of diodes connecting the respective storage capacitors and the respective auxiliary capacitors, and a series body of a plurality of self-extinguishing semiconductor elements connected in series. Of two self-arc-extinguishing semiconductor devices connected in series at both ends of Energy is supplied to each of the two auxiliary capacitors from the two reactors by an switch operation, and the two auxiliary capacitors are supplied to each of the storage capacitors by an ON operation of the plurality of self-arc-extinguishing type semiconductor elements connected in series. Supply energy,
The respective storage capacitors are used as two positive and negative power supplies of the respective gate drive circuits.

【0020】また、この発明の請求項8に係るゲートド
ライブ電源の給電方式は、中間電位点を有する直流電源
の正負母線間に直列接続された第1、第2、第3、第4
の自己消弧型半導体素子と、前記中間電位点と前記第1
の自己消弧型半導体素子と第2の自己消弧型半導体素子
との接続点の間に接続された第1のクランプダイオード
と、前記第3の自己消弧型半導体素子と第4の自己消弧
型半導体素子との接続点と前記中間電位点の間に接続さ
れた第2のクランプダイオードと、前記第2の自己消弧
型半導体素子と第3の自己消弧型半導体素子との接続点
に設けられた出力端子とを備えた3レベルインバータに
おいて、前記第1、第2、第3、第4の自己消弧型半導
体素子の各々のゲート端子とカソード端子に接続され、
前記自己消弧型半導体素子の各々をスイッチ動作させる
第1、第2、第3、第4のゲートドライブ回路と、前記
第1、第2、第3、第4のゲートドライブ回路を駆動す
るためのエネルギーを蓄積する第1、第2、第3、第4
の蓄積コンデンサと、前記自己消弧型半導体素子のスイ
ッチ動作に係わらず、前記第4の蓄積コンデンサにエネ
ルギーを供給する補助電源と、前記第1、第2、第3、
第4の蓄積コンデンサと前記補助電源を接続するための
複数のダイオードとを備え、前記第3、第4の自己消弧
型半導体素子のオン動作により前記補助電源から前記第
2、第3、第4の蓄積コンデンサの各々にエネルギーを
供給し、前記第2、第3の自己消弧型半導体素子のオン
動作により前記第2、第3の蓄積コンデンサから前記第
1の蓄積コンデンサにエネルギーを供給し、前記第1、
第2、第3、第4の蓄積コンデンサをそれぞれ前記第
1、第2、第3、第4のゲートドライブ回路の電源とす
るものである。
According to a eighth aspect of the present invention, there is provided a gate drive power supply system in which a first, a second, a third and a fourth series connected between positive and negative buses of a DC power supply having an intermediate potential point are connected in series.
Self-extinguishing type semiconductor device, the intermediate potential point and the first
A first clamp diode connected between a connection point between the self-arc-extinguishing semiconductor element and the second self-arc-extinguishing semiconductor element, the third self-arc-extinguishing semiconductor element, and the fourth self-extinguishing element. A second clamp diode connected between a connection point with the arc-type semiconductor element and the intermediate potential point, and a connection point between the second self-arc-extinguishing semiconductor element and the third self-arc-extinguishing semiconductor element. A three-level inverter having an output terminal provided in the first, second, third, and fourth self-arc-extinguishing semiconductor elements, each of which is connected to a gate terminal and a cathode terminal,
To drive the first, second, third, and fourth gate drive circuits that switch each of the self-extinguishing semiconductor devices, and to drive the first, second, third, and fourth gate drive circuits 1st, 2nd, 3rd, 4th which store the energy of
Storage capacitor, an auxiliary power supply for supplying energy to the fourth storage capacitor regardless of the switching operation of the self-extinguishing semiconductor element, and the first, second, third,
A fourth storage capacitor and a plurality of diodes for connecting the auxiliary power supply are provided, and the third, fourth self-arc-extinguishing type semiconductor elements are turned on to turn the auxiliary power supply to the second, third, and fourth diodes. Energy is supplied to each of the four storage capacitors, and energy is supplied from the second and third storage capacitors to the first storage capacitor by the ON operation of the second and third self-arc-extinguishing semiconductor elements. , The first,
The second, third, and fourth storage capacitors are used as power sources for the first, second, third, and fourth gate drive circuits, respectively.

【0021】また、この発明の請求項9に係るゲートド
ライブ電源の給電方式は、中間電位点を有する直流電源
の正負母線間に直列接続された第1、第2、第3、第4
の自己消弧型半導体素子と、前記中間電位点と前記第1
の自己消弧型半導体素子と第2の自己消弧型半導体素子
との接続点の間に接続された第1のクランプダイオード
と、前記第3の自己消弧型半導体素子と第4の自己消弧
型半導体素子との接続点と前記中間電位点の間に接続さ
れた第2のクランプダイオードと、前記第2の自己消弧
型半導体素子と第3の自己消弧型半導体素子との接続点
に設けられた出力端子とを備えた3レベルインバータに
おいて、前記第1、第2、第3、第4の自己消弧型半導
体素子の各々のゲート端子とカソード端子に接続され、
前記自己消弧型半導体素子の各々をスイッチ動作させる
第1、第2、第3、第4のゲートドライブ回路と、前記
第1、第2、第3、第4のゲートドライブ回路を駆動す
るためのエネルギーを蓄積する第1、第2、第3、第4
の蓄積コンデンサと、前記自己消弧型半導体素子のスイ
ッチ動作に係わらず前記第3の蓄積コンデンサにエネル
ギーを供給する第1の補助電源と、前記自己消弧型半導
体素子のスイッチ動作に係わらず前記第4の蓄積コンデ
ンサにエネルギーを供給する第2の補助電源と、前記第
1、第3の蓄積コンデンサと前記第1の補助電源を接続
するためのダイオードと、前記第2、第4の蓄積コンデ
ンサと前記第2の補助電源を接続するためのダイオード
とを備え、前記第2、第3の自己消弧型半導体素子のオ
ン動作により前記第1の補助電源から前記第1の蓄積コ
ンデンサにエネルギーを供給し、前記第3、第4の自己
消弧型半導体素子のオン動作により前記第2の補助電源
から前記第2の蓄積コンデンサにエネルギーを供給し、
前記第1、第2、第3、第4の蓄積コンデンサをそれぞ
れ前記第1、第2、第3、第4のゲートドライブ回路の
電源とするものである。
According to a ninth aspect of the present invention, there is provided a gate drive power supply system in which the first, second, third and fourth serially connected positive and negative buses of a DC power supply having an intermediate potential point are connected.
Self-extinguishing type semiconductor device, the intermediate potential point and the first
A first clamp diode connected between a connection point between the self-arc-extinguishing semiconductor element and the second self-arc-extinguishing semiconductor element, the third self-arc-extinguishing semiconductor element, and the fourth self-extinguishing element. A second clamp diode connected between a connection point with the arc-type semiconductor element and the intermediate potential point, and a connection point between the second self-arc-extinguishing semiconductor element and the third self-arc-extinguishing semiconductor element. A three-level inverter having an output terminal provided in the first, second, third, and fourth self-arc-extinguishing semiconductor elements, each of which is connected to a gate terminal and a cathode terminal,
To drive the first, second, third, and fourth gate drive circuits that switch each of the self-extinguishing semiconductor devices, and to drive the first, second, third, and fourth gate drive circuits 1st, 2nd, 3rd, 4th which store the energy of
Storage capacitor, a first auxiliary power supply for supplying energy to the third storage capacitor regardless of the switching operation of the self-arc-extinguishing semiconductor element, and the switching operation of the self-arc-extinguishing semiconductor element. A second auxiliary power supply for supplying energy to a fourth storage capacitor, a diode for connecting the first and third storage capacitors to the first auxiliary power supply, and the second and fourth storage capacitors And a diode for connecting the second auxiliary power supply, and energy is supplied from the first auxiliary power supply to the first storage capacitor by the ON operation of the second and third self-arc-extinguishing type semiconductor devices. And supplying energy from the second auxiliary power source to the second storage capacitor by turning on the third and fourth self-arc-extinguishing semiconductor elements,
The first, second, third, and fourth storage capacitors are used as power sources of the first, second, third, and fourth gate drive circuits, respectively.

【0022】また、この発明の請求項10に係るゲートド
ライブ電源の給電方式は、前記蓄積コンデンサの各々へ
の初期充電について、高圧電源から高インピーダンスを
もつ抵抗を介して行うものである。
According to a tenth aspect of the present invention, in the power supply system for the gate drive power source, initial charging of each of the storage capacitors is performed from a high voltage power source through a resistor having high impedance.

【0023】[0023]

【作用】請求項1〜3の発明によれば、自己消弧型半導
体素子のゲートドライブ回路の電源となる蓄積コンデン
サの電圧をコンデンサの直列体およびエネルギー回収回
路を用い、蓄積コンデンサを低電圧に充電する構成とし
たので、補助電源および初期充電回路を必要とせず、電
力損失を生じることがなく、電力変換装置の高効率化を
実現できる。
According to the present invention, the voltage of the storage capacitor serving as the power source of the gate drive circuit of the self-extinguishing type semiconductor device is reduced to a low voltage by using the series body of capacitors and the energy recovery circuit. Since it is configured to be charged, an auxiliary power source and an initial charging circuit are not required, power loss does not occur, and high efficiency of the power conversion device can be realized.

【0024】請求項4の発明によれば、自己消弧型半導
体素子のオン動作により、そのゲートドライブ回路の電
源となる蓄積コンデンサに補助電源からエネルギーを得
る構成としたので、自己消弧型半導体素子を複数直列接
続された大容量インバータ装置を実現できる。
According to the fourth aspect of the invention, the self-arc-extinguishing type semiconductor element is configured to obtain energy from the auxiliary power supply to the storage capacitor serving as the power source of the gate drive circuit when the self-arc-extinguishing type semiconductor element is turned on. A large capacity inverter device in which a plurality of elements are connected in series can be realized.

【0025】請求項5の発明によれば、ゲートドライブ
回路の電源となる蓄積コンデンサを2個備え、ゲートド
ライブ回路に正負の2種類の電源を供給する構成とした
ので、ゲートドライブ回路内部で自己消弧型半導体素子
のオン、オフ用2種類の電圧を作る必要がなくなり、ゲ
ートドライブ回路を簡素化、小型化できる。
According to the fifth aspect of the present invention, since two storage capacitors serving as a power supply for the gate drive circuit are provided and two types of positive and negative power supplies are supplied to the gate drive circuit, the self-driving circuit is provided inside the gate drive circuit. It is not necessary to generate two kinds of voltages for turning on and off the arc-extinguishing semiconductor element, and the gate drive circuit can be simplified and downsized.

【0026】請求項6の発明によれば、自己消弧型半導
体素子に直列接続されるリアクトルからエネルギーを取
り出し、ゲートドライブ回路の電源となる蓄積コンデン
サにそのエネルギーを供給できる構成としたので、補助
電源を必要とせず、リアクトルのエネルギー消費を抑
え、電力変換器の高効率化を実現できるものが得られ
る。
According to the invention of claim 6, the energy can be taken out from the reactor connected in series to the self-arc-extinguishing type semiconductor element and the energy can be supplied to the storage capacitor serving as the power source of the gate drive circuit. It is possible to obtain a power converter that does not require a power source, suppresses the energy consumption of the reactor, and realizes high efficiency of the power converter.

【0027】請求項7の発明によれば、自己消弧型半導
体素子に直列接続される2個のリアクトルからエネルギ
ーを取り出し、ゲートドライブ回路の電源となる2個の
蓄積コンデンサにエネルギーを供給でき、ゲートドライ
ブ回路に正負の2種類の電源を供給する構成としたの
で、補助電源を必要とせず、リアクトルのエネルギー消
費を抑え、電力変換器の高効率化を実現でき、さらには
ゲートドライブ回路内部で自己消弧型半導体素子のオ
ン、オフ用2種類の電圧を作る必要がなくなり、ゲート
ドライブ回路を簡素化、小型化できる。
According to the invention of claim 7, energy can be taken out from the two reactors connected in series to the self-arc-extinguishing type semiconductor device, and the energy can be supplied to the two storage capacitors serving as the power source of the gate drive circuit. Since the gate drive circuit is configured to supply two types of power source, positive and negative, there is no need for an auxiliary power source, the energy consumption of the reactor can be suppressed, and the efficiency of the power converter can be improved. Furthermore, inside the gate drive circuit It is not necessary to generate two kinds of voltages for turning on and off the self-extinguishing semiconductor element, and the gate drive circuit can be simplified and downsized.

【0028】請求項8の発明によれば、ある1つの相が
4個の自己消弧型半導体素子からなる3レベルインバー
タ装置の各々のゲートドライブ回路の電源となる蓄積コ
ンデンサに1個の補助電源からエネルギーを供給する構
成としたので、ゲートドライブ回路の電源に関する構成
要素が低減でき、装置の小型化を実現できるものが得ら
れる。
According to the eighth aspect of the present invention, one auxiliary power source is provided for each storage capacitor serving as a power source for each gate drive circuit of the three-level inverter device in which one phase is composed of four self-arc-extinguishing type semiconductor elements. Since the energy is supplied from the device, it is possible to reduce the number of components related to the power supply of the gate drive circuit, and to obtain a device that can be downsized.

【0029】請求項9の発明によれば、ある1つの相が
4個の自己消弧型半導体素子からなる3レベルインバー
タ装置の各々のゲートドライブ回路の電源となる蓄積コ
ンデンサに2個の補助電源からエネルギーを供給する構
成としたので、蓄積コンデンサの静電容量が低減でき、
装置の小型化を実現できるものが得られる。
According to the ninth aspect of the present invention, a storage capacitor serving as a power source of each gate drive circuit of a three-level inverter device in which one phase is composed of four self-arc-extinguishing type semiconductor devices has two auxiliary power sources. Since the energy is supplied from the storage capacitor, the capacitance of the storage capacitor can be reduced,
It is possible to obtain a device that can be downsized.

【0030】[0030]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1において、1は自己消弧型半導体素子であ
り、ここではGTOを例に挙げている。2はGTO1に
逆並列接続されたフリーホイールダイオードであるが、
近年、自己消弧型半導体素子とフリーホイールダイオー
ドを一体化した逆導通形自己消弧型半導体素子も開発さ
れており、それを適用した場合はフリーホイールダイオ
ード2は省略される。3はスナバダイオード、4はスナ
バコンデンサ、5はスナバ抵抗であり、これらはスナバ
回路を構成し、GTO1が電流を遮断した場合にGTO
1にかかる急峻な電圧上昇を抑制する。6、7はコンデ
ンサであり、スナバコンデンサ4に並列接続されてい
る。8は蓄積コンデンサ、9はエネルギー回収回路であ
り、ここではダイオードを適用している。ダイオード9
a、9bはコンデンサ6、7から蓄積コンデンサ8にエネ
ルギーを供給する機能を持つ。ダイオード9a、9bはコン
デンサ6、7および8とともにいわゆるダイオードポン
プ回路を構成している。10はGTO1をオンオフスイッ
チングさせるゲートドライブ回路でありGTO1のゲー
ト端子Gとカソード端子Kに接続される。従ってゲート
ドライブ回路10は蓄積コンデンサ8を電源として駆動す
ることになる。なお、ゲートドライブ回路10は図示しな
いが、GTO1のスイッチング信号を外部の制御回路か
ら受けて駆動される。また、AはGTO1のアノード端
子である。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 1 is a self-arc-extinguishing type semiconductor element, and here GTO is taken as an example. 2 is a freewheel diode connected in anti-parallel to GTO1,
In recent years, a reverse conduction type self-arc-extinguishing semiconductor element in which a self-arc-extinguishing semiconductor element and a freewheel diode are integrated has also been developed, and when it is applied, the freewheel diode 2 is omitted. 3 is a snubber diode, 4 is a snubber capacitor, 5 is a snubber resistor, and these constitute a snubber circuit, and when the GTO 1 cuts off the current, the GTO
Suppressing a steep voltage rise of 1 is suppressed. Reference numerals 6 and 7 denote capacitors, which are connected in parallel to the snubber capacitor 4. Reference numeral 8 is a storage capacitor, 9 is an energy recovery circuit, and a diode is applied here. Diode 9
The a and 9b have a function of supplying energy from the capacitors 6 and 7 to the storage capacitor 8. The diodes 9a and 9b constitute a so-called diode pump circuit together with the capacitors 6, 7 and 8. Reference numeral 10 denotes a gate drive circuit for switching on and off the GTO 1, which is connected to the gate terminal G and the cathode terminal K of the GTO 1. Therefore, the gate drive circuit 10 is driven by using the storage capacitor 8 as a power source. Although not shown, the gate drive circuit 10 is driven by receiving a switching signal of the GTO 1 from an external control circuit. A is an anode terminal of GTO1.

【0031】次に、動作について説明する。まずGTO
1がオフ状態であり、A・K間に電圧Eが印加されてい
る場合、スナバコンデンサ4には電圧Eが充電され、コ
ンデンサ6、コンデンサ7は電圧Eを分担している。ま
た、コンデンサ7と蓄積コンデンサ8はダイオード9に
より等しい電圧に充電されている。スナバコンデンサ4
の静電容量をC1、コンデンサ6の静電容量をC2、コ
ンデンサ7の静電容量をC3、さらに蓄積コンデンサ8
の静電容量をC4とすると、コンデンサ6の電圧V1は
(1) 式となり、コンデンサ7、蓄積コンデンサ8の電圧
V2は(2) 式となる。
Next, the operation will be described. First GTO
When 1 is in the OFF state and the voltage E is applied between A and K, the snubber capacitor 4 is charged with the voltage E, and the capacitors 6 and 7 share the voltage E. Further, the capacitor 7 and the storage capacitor 8 are charged to the same voltage by the diode 9. Snubber capacitor 4
Is C1, the capacitance of the capacitor 6 is C2, the capacitance of the capacitor 7 is C3, and the storage capacitor 8 is
If the electrostatic capacitance of is C4, the voltage V1 of the capacitor 6 is
The equation (1) is obtained, and the voltage V2 of the capacitor 7 and the storage capacitor 8 is obtained by the equation (2).

【0032】[0032]

【数1】 [Equation 1]

【0033】[0033]

【数2】 [Equation 2]

【0034】従ってコンデンサ7と蓄積コンデンサ8の
合成静電容量(C3+C4)をコンデンサ6の静電容量
C2に比較して大きく設定すれば、コンデンサ7および
蓄積コンデンサ8の充電電圧を低電圧化できる。従って
エネルギー回収回路であるダイオード9、ゲートドライ
ブ回路10を低電圧化できることになる。
Therefore, if the combined electrostatic capacitance (C3 + C4) of the capacitor 7 and the storage capacitor 8 is set larger than the electrostatic capacitance C2 of the capacitor 6, the charging voltage of the capacitor 7 and the storage capacitor 8 can be lowered. Therefore, the voltage of the diode 9 and the gate drive circuit 10, which are the energy recovery circuit, can be lowered.

【0035】図20に示した従来例ではツェナーダイオー
ド34と抵抗32を用いて低電圧を得ていたため、GTOの
印加電圧がある場合は定常的に電力損失を発生していた
が、ここではコンデンサ6、7の直列接続により低電圧
を得るため、そのような電力損失は生じない。
In the conventional example shown in FIG. 20, since a low voltage is obtained by using the Zener diode 34 and the resistor 32, power loss is constantly generated when there is an applied voltage to the GTO. Since a low voltage is obtained by connecting 6 and 7 in series, such power loss does not occur.

【0036】ゲートドライブ回路10にGTO1のオン信
号が与えられれば、ゲートドライブ回路10はゲート端子
Gにオン電流を供給することになるが、この場合は蓄積
コンデンサ8とコンデンサ7がゲートドライブ回路10の
電源として機能することになり、GTO1をターンオン
させることができる。GTO1がオンすると、スナバコ
ンデンサ4、コンデンサ6、7に蓄積されていたエネル
ギーはスナバ抵抗5により全て放電され、充電電圧は零
となる。しかしながらコンデンサ7の電圧が零になって
も蓄積コンデンサ8のエネルギーは、スナバ抵抗5を介
して放電しない。これはダイオード9aに逆電圧が印加さ
れて蓄積コンデンサ8の放電経路を断つことになるから
である。GTO1のオン時にスナバ抵抗5で消費される
エネルギーは、コンデンサ6、7の合成静電容量がスナ
バコンデンサ4の静電容量に比較して小さく設定するこ
とにより抑制できることは言うまでもない。
When the ON signal of GTO1 is applied to the gate drive circuit 10, the gate drive circuit 10 supplies an ON current to the gate terminal G. In this case, the storage capacitor 8 and the capacitor 7 are connected to the gate drive circuit 10. It will function as a power source for the GTO 1 and can turn on the GTO 1. When the GTO 1 is turned on, the energy stored in the snubber capacitor 4, the capacitors 6 and 7 is completely discharged by the snubber resistor 5, and the charging voltage becomes zero. However, even if the voltage of the capacitor 7 becomes zero, the energy of the storage capacitor 8 is not discharged through the snubber resistor 5. This is because the reverse voltage is applied to the diode 9a and the discharge path of the storage capacitor 8 is cut off. It goes without saying that the energy consumed by the snubber resistor 5 when the GTO 1 is turned on can be suppressed by setting the combined capacitance of the capacitors 6 and 7 smaller than the capacitance of the snubber capacitor 4.

【0037】ゲートドライブ回路10にGTO1のオフ信
号が与えられれば、ゲートドライブ回路10はゲート端子
Gにオフ電流を逆供給することになるが、その場合、蓄
積コンデンサ8がゲートドライブ回路10の電源として機
能することになり、GTO1をターンオフさせることが
できる。GTO1がターンオフして電流を遮断すると、
GTO1に流れていた電流がスナバダイオード3へバイ
パスされ、スナバコンデンサ4、コンデンサ6、7、蓄
積コンデンサ8に分流される。GTO1にターンオフ直
前に流れていた電流をIとすると、スナバコンデンサ4
に分流する電流I1は(3) 式となり、コンデンサ6に分
流する電流I2は(4) 式となる。
When the gate drive circuit 10 is supplied with the GTO1 off signal, the gate drive circuit 10 supplies the off current to the gate terminal G in reverse. In that case, the storage capacitor 8 supplies the power to the gate drive circuit 10. The GTO1 can be turned off. When GTO1 turns off and cuts off the current,
The current flowing in the GTO 1 is bypassed to the snubber diode 3 and is shunted to the snubber capacitor 4, capacitors 6 and 7, and storage capacitor 8. Let I be the current that was flowing to GTO1 immediately before it was turned off.
The current I1 shunted into the capacitor 6 is given by the equation (3), and the current I2 shunted into the capacitor 6 is given by the equation (4).

【0038】[0038]

【数3】 (Equation 3)

【0039】[0039]

【数4】 [Equation 4]

【0040】従ってスナバコンデンサ4の静電容量に比
較してコンデンサ6、7および蓄積コンデンサ8の合成
静電容量を小さく設定すれば、バイパスされる電流Iの
スナバコンデンサ4への分流率を大きくできる。従って
コンデンサ6に流れる電流を小さくできるため、コンデ
ンサ6、7及び蓄積コンデンサ8は定格電流の比較的小
さいものを適用することができる。
Therefore, if the combined capacitance of the capacitors 6 and 7 and the storage capacitor 8 is set smaller than the capacitance of the snubber capacitor 4, the shunt ratio of the bypassed current I to the snubber capacitor 4 can be increased. . Therefore, since the current flowing through the capacitor 6 can be reduced, the capacitors 6, 7 and the storage capacitor 8 having a relatively small rated current can be applied.

【0041】蓄積コンデンサ8はダイオード9aを介して
エネルギーを供給されない状態で、GTO1のオン時に
ゲートドライブ回路10にエネルギーを供給するため、必
ず充電電圧は減少するが、GTO1のオフ時に再び所定
の電圧値に充電されるため、蓄積コンデンサ8の充電電
圧の減少を見込んでも必要電圧を確保できるだけの静電
容量を持たせることにより、ゲートドライブ回路10の電
源としての機能を果たすことができる。
Since the storage capacitor 8 supplies energy to the gate drive circuit 10 when the GTO 1 is turned on in a state where energy is not supplied via the diode 9a, the charging voltage always decreases, but when the GTO 1 is turned off, a predetermined voltage is again applied. Since it is charged to a value, it is possible to fulfill the function as the power supply of the gate drive circuit 10 by providing an electrostatic capacity that can secure the required voltage even when the charging voltage of the storage capacitor 8 is expected to decrease.

【0042】また、通常直列接続して用いる高耐圧自己
消弧型半導体素子はノーマリオフのものを選定する。例
えばGTO1はゲート・カソード端子間に電圧を印加し
ない場合はオフ状態を維持する。自己消弧型半導体素子
の直列接続体を電力変換器に適用した場合、その電力変
換器の起動時に、電力変換器の主回路電圧が確立される
と同時に、直列接続された自己消弧型半導体素子の各々
に電圧が印加されている。この条件を満たす限り、蓄積
コンデンサ8はダイオード9aを介して充電される構成と
なっているため、蓄積コンデンサ8への初期充電回路は
不要である。
A normally-off type high-breakdown-voltage self-extinguishing type semiconductor device used in series connection is selected. For example, the GTO 1 maintains the off state when no voltage is applied between the gate and the cathode terminal. When a series-connected body of self-extinguishing semiconductor elements is applied to a power converter, the main circuit voltage of the power converter is established at the time of starting the power converter, and at the same time, the self-extinguishing semiconductors connected in series. A voltage is applied to each of the elements. As long as this condition is satisfied, the storage capacitor 8 is configured to be charged via the diode 9a, so that the initial charging circuit for the storage capacitor 8 is unnecessary.

【0043】また、図1の構成においてコンデンサ7を
除去し、コンデンサ8の容量値をコンデンサ7と8の容
量の和に等しくすれば、前記と同様の動作が得られる。
またコンデンサ4を除去し、コンデンサ6と7の直列容
量値をC4の容量値に等しくしても同様の動作が得られ
る。
If the capacitor 7 is removed and the capacitance value of the capacitor 8 is made equal to the sum of the capacitances of the capacitors 7 and 8 in the configuration of FIG. 1, the same operation as described above can be obtained.
The same operation can be obtained by removing the capacitor 4 and making the series capacitance value of the capacitors 6 and 7 equal to the capacitance value of C4.

【0044】実施例2.図2は、この発明の第2の実施
例を示す回路図である。図1と異なる点はコンデンサ7
から蓄積コンデンサ8へのエネルギー供給のためのエネ
ルギー回収回路9にフライバック形DC/DCコンバー
タを適用した点である。フライバック形DC/DCコン
バータはスイッチ11、リアクトル12、ダイオード13から
構成される。
Example 2. FIG. 2 is a circuit diagram showing a second embodiment of the present invention. 1 is different from FIG.
The flyback type DC / DC converter is applied to the energy recovery circuit 9 for supplying energy from the storage capacitor 8 to the storage capacitor 8. The flyback DC / DC converter includes a switch 11, a reactor 12, and a diode 13.

【0045】ここではコンデンサ6、7から蓄積コンデ
ンサ8へのエネルギー回収動作について説明する。コン
デンサ7に充電電圧が存在する期間、スイッチ11のオン
動作によりコンデンサ7からリアクトル12にエネルギー
を移し、オフ動作によりダイオード13を介してリアクト
ル12のエネルギーを蓄積コンデンサ8に移すことができ
る。結局スイッチ11のオンオフ動作によりコンデンサ7
のエネルギーを蓄積コンデンサ8に回収することができ
るため、蓄積コンデンサ8はゲートドライブ回路10の電
源として機能することができる。
Here, an energy recovery operation from the capacitors 6 and 7 to the storage capacitor 8 will be described. While the charging voltage is present in the capacitor 7, energy can be transferred from the capacitor 7 to the reactor 12 by the ON operation of the switch 11 and energy of the reactor 12 can be transferred to the storage capacitor 8 via the diode 13 by the OFF operation. After all, the capacitor 7 is turned on and off by the switch 11.
Since this energy can be recovered by the storage capacitor 8, the storage capacitor 8 can function as a power source of the gate drive circuit 10.

【0046】実施例3.図3はこの発明の第3の実施例
を示す回路図である。図1と異なる点はコンデンサ7か
ら蓄積コンデンサ8へのエネルギー供給のためのエネル
ギー回収回路9にフォワード形DC/DCコンバータを
適用した点である。フォワード形DC/DCコンバータ
はスイッチ14、リアクトル15、ダイオード16で構成され
る。
Example 3. FIG. 3 is a circuit diagram showing a third embodiment of the present invention. The difference from FIG. 1 is that a forward type DC / DC converter is applied to an energy recovery circuit 9 for supplying energy from the capacitor 7 to the storage capacitor 8. The forward type DC / DC converter is composed of a switch 14, a reactor 15 and a diode 16.

【0047】ここではコンデンサ6、7から蓄積コンデ
ンサ8へのエネルギー回収動作について説明する。コン
デンサ7に充電電圧が存在する期間、スイッチ14のオン
動作によりコンデンサ7からリアクトル15を介して蓄積
コンデンサ8にエネルギーを移し、オフ動作によりダイ
オード16を介してリアクトル15のエネルギーを蓄積コ
ンデンサ8に移すことができる。結局スイッチ14のオン
オフ動作によりコンデンサ7のエネルギーを蓄積コンデ
ンサ8に回収することができるため、蓄積コンデンサ8
はゲートドライブ回路10の電源として機能することがで
きる。
Here, the energy recovery operation from the capacitors 6 and 7 to the storage capacitor 8 will be described. While the charging voltage is present in the capacitor 7, energy is transferred from the capacitor 7 to the storage capacitor 8 via the reactor 15 by the ON operation of the switch 14, and energy of the reactor 15 is transferred to the storage capacitor 8 via the diode 16 by the OFF operation. be able to. Eventually, the energy of the capacitor 7 can be recovered to the storage capacitor 8 by the on / off operation of the switch 14, so that the storage capacitor 8
Can function as a power source for the gate drive circuit 10.

【0048】実施例4.図4はこの発明の第4の実施例
を示す回路図である。図1と異なる点はコンデンサ7か
ら蓄積コンデンサ8A、8B各々へのエネルギー供給のため
のエネルギー回収回路9A、9Bにフォワード形DC/DC
コンバータ及びフライバック形DC/DCコンバータを
適用した点である。これによりゲートドライブ回路10に
蓄積コンデンサ8AによるGTO1のオン電流供給用電源
と、蓄積コンデンサ8BによるGTO1のオフ電流供給用
電源の正負の2電源を供給できる。図1、図2、図3に
示すゲートドライブ回路10では正または負の単一極性の
電流しか供給できないため、自己消弧型半導体素子がオ
ン、オフに正負の2電源を必要とする場合は、図示しな
いが蓄積コンデンサ8による単一電源からオン電流とオ
フ電流を供給するための正負の2電源を作成する回路が
必要となり、回路構成が複雑になる。従って図1、図
2、図3に比較して、図4の実施例ではゲートドライブ
回路10の構成が簡素化される。なお、図4の動作につい
ては、図2、図3を用いて実施例2、実施例3で説明し
た範囲から逸脱するものではないため省略する。また、
エネルギー供給回路について、図2、図3、図4に示し
たエネルギー供給回路だけが適用可能なわけではなく、
コンデンサ直列体の一方から蓄積コンデンサへのエネル
ギー供給を可能とする回路であれば適用可能であること
は言うまでもない。
Example 4. FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention. The difference from FIG. 1 is that a forward type DC / DC is provided in the energy recovery circuits 9A and 9B for supplying energy from the capacitor 7 to the storage capacitors 8A and 8B, respectively.
This is the point where the converter and the flyback DC / DC converter are applied. As a result, the gate drive circuit 10 can be supplied with two positive and negative power supplies, that is, the power supply for supplying the ON current of the GTO 1 by the storage capacitor 8A and the power supply for supplying the OFF current of the GTO 1 by the storage capacitor 8B. Since the gate drive circuit 10 shown in FIGS. 1, 2 and 3 can supply only a positive or negative unipolar current, when the self-arc-extinguishing semiconductor device requires two positive and negative power supplies to turn on and off. Although not shown, a circuit for forming two positive and negative power supplies for supplying an on-current and an off-current from a single power supply by the storage capacitor 8 is required, and the circuit configuration becomes complicated. Therefore, as compared with FIGS. 1, 2 and 3, the configuration of the gate drive circuit 10 is simplified in the embodiment of FIG. Note that the operation of FIG. 4 does not deviate from the range described in the second and third embodiments with reference to FIGS. Also,
Regarding the energy supply circuit, not only the energy supply circuits shown in FIGS. 2, 3, and 4 are applicable,
It goes without saying that it is applicable as long as it is a circuit capable of supplying energy from one of the capacitor series bodies to the storage capacitor.

【0049】実施例5.図5は、この発明の第5の実施
例を示す回路図である。自己消弧型半導体素子を直列接
続して主回路電圧を分圧する場合、通常各々の自己消弧
型半導体素子のオフ時の漏れ電流の不均一による分圧の
不均一を補償するため、自己消弧型半導体素子に並列に
素子分圧補償抵抗を接続する。さて、図5に示すように
図1の実施例を例えば2個直列接続されたGTO1A、1B
に適用した場合において、コンデンサ6A、7Aあるいはコ
ンデンサ6B、7Bの定常時のバランスを補償するためには
コンデンサ電圧バランス抵抗17A 、18A および17B 、18
Bを並列接続することが好ましい。このとき例えばGT
O1Aについてみれば、スナバ抵抗5A、コンデンサ電圧バ
ランス抵抗17A 、18A からなる抵抗直列体がGTO1Aに
並列接続されることになる。従ってこの抵抗直列体の合
成抵抗を前述した素子分圧補償用抵抗の抵抗値と一致さ
せるように設定すれば、この抵抗直列体はコンデンサ電
圧バランス機能と素子分圧補償機能を兼ね備えることに
なるため、追加的に素子分圧補償用抵抗を接続する必要
はない。この考え方を図2、図3または図4などに適用
できることは明らかである。なおGTO1A、1Bのアノー
ド端子をそれぞれA1、A2、カソード端子をK1、K
2、ゲート端子をG1、G2として示した。
Example 5. FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention. When the main circuit voltage is divided by connecting the self-extinguishing semiconductor devices in series, the self-extinguishing is usually performed in order to compensate the non-uniformity of the voltage division due to the non-uniformity of the leakage current when the self-extinguishing semiconductor devices are off. An element voltage dividing compensation resistor is connected in parallel with the arc-type semiconductor element. Now, as shown in FIG. 5, for example, two GTOs 1A and 1B connected in series are used in the embodiment of FIG.
In order to compensate the steady-state balance of capacitors 6A, 7A or capacitors 6B, 7B, the capacitor voltage balancing resistors 17A, 18A and 17B, 18
It is preferable to connect B in parallel. At this time, for example, GT
As for O1A, a resistor series body including a snubber resistor 5A and capacitor voltage balance resistors 17A and 18A is connected in parallel to GTO1A. Therefore, if the combined resistance of the resistor series body is set so as to match the resistance value of the element voltage division compensation resistor, the resistor series body has both the capacitor voltage balancing function and the element voltage division compensation function. It is not necessary to additionally connect a resistor for compensating the element voltage division. It is obvious that this idea can be applied to FIG. 2, FIG. 3 or FIG. The anode terminals of GTO1A and 1B are A1 and A2, and the cathode terminals are K1 and K.
2. The gate terminals are shown as G1 and G2.

【0050】実施例6.図6は、この発明の第6の実施
例を示す回路図である。図6において、1A、1B、1C、1
D、1E、1Fはインバータ装置のある一相を構成する自己
消弧型半導体素子であり、ここではGTOを例に挙げて
いる。GTO1A、1B、1Cはインバータ装置の上アーム
を、GTO1D、1E、1Fは下アームを構成する。上アーム
に注目すると、8A、8B、8Cは蓄積コンデンサ、10A 、10
B 、10C はそれぞれGTO1A、1B、1Cのゲート端子Gと
カソード端子Kに接続されるゲートドライブ回路であ
る。従って10A 、10B 、10C のゲートドライブ回路はそ
れぞれに並列接続される蓄積コンデンサ8A、8B、8Cを電
源として駆動することになる。なお、ゲートドライブ回
路10A 、10B 、10C は図示しないが、それぞれGTO1
A、1B、1Cのスイッチング信号を外部の制御回路から受
けて駆動される。19A は補助電源、20A 、20B 、20C 、
20D はダイオードである。下アームのGTO1D、1E、1F
についても同様である。また、21A 、21B 、21C 、21D
、21E は初期充電用抵抗、Pはインバータ装置の直流
電源の正側直流母線、Nはその負側直流母線、Oはイン
バータ装置の出力端子である。なおフリーホイールダイ
オード、自己消弧型半導体素子の保護回路(スナバ回路
など)は図示していない。
Example 6. FIG. 6 is a circuit diagram showing a sixth embodiment of the present invention. In FIG. 6, 1A, 1B, 1C, 1
Reference numerals D, 1E, and 1F are self-arc-extinguishing type semiconductor elements that constitute one phase with an inverter device, and here, GTO is taken as an example. GTO1A, 1B and 1C form the upper arm of the inverter device, and GTO1D, 1E and 1F form the lower arm. Focusing on the upper arm, 8A, 8B and 8C are storage capacitors, 10A and 10C.
B and 10C are gate drive circuits connected to the gate terminals G and cathode terminals K of the GTOs 1A, 1B and 1C, respectively. Therefore, the gate drive circuits of 10A, 10B, and 10C are driven by the storage capacitors 8A, 8B, and 8C connected in parallel, respectively, as a power source. Although the gate drive circuits 10A, 10B, and 10C are not shown, they are not shown in the drawing.
It is driven by receiving switching signals A, 1B, and 1C from an external control circuit. 19A is auxiliary power supply, 20A, 20B, 20C,
20D is a diode. Lower arm GTO 1D, 1E, 1F
The same applies to. Also, 21A, 21B, 21C, 21D
, 21E is an initial charging resistor, P is a positive side DC bus of the DC power source of the inverter, N is a negative side DC bus thereof, and O is an output terminal of the inverter. The free wheel diode and the protection circuit (snubber circuit, etc.) for the self-extinguishing type semiconductor device are not shown.

【0051】次に、動作について説明する。まずインバ
ータ装置の起動時であるが、全てのGTOがオフ状態に
あって直流母線P・N間に電圧が確立している場合は、
初期充電抵抗21A 、21B 、21C 、21D 、21E の合成抵抗
値と蓄積コンデンサ8A、8B、8D、8Eの合成静電容量で決
まる時定数に従って、徐々にインバータ装置の直流電源
から各蓄積コンデンサに充電される。この場合、特に初
期充電抵抗の抵抗値を大きく設定することにより、イン
バータ装置の運転時に初期充電抵抗で発生する定常損失
を抑制できる。初期充電に最低必要なエネルギーはGT
Oの1回のオン電流を流すためのエネルギーである。な
お、回路構成上、蓄積コンデンサ8C、8Fはそれぞれ補助
電源19A 、19B により直接充電される。
Next, the operation will be described. First, at the time of starting the inverter device, if all the GTOs are in the off state and the voltage is established between the DC bus lines P and N,
Initial charging resistors 21A, 21B, 21C, 21D, and 21E combined resistance values and storage capacitors 8A, 8B, 8D, 8E according to the time constant determined by the combined capacitance, gradually charge each storage capacitor from the inverter DC power supply To be done. In this case, by setting the resistance value of the initial charging resistance to be particularly large, it is possible to suppress the steady loss generated in the initial charging resistance during the operation of the inverter device. The minimum energy required for initial charging is GT
It is the energy for passing the ON current of O once. Due to the circuit configuration, the storage capacitors 8C and 8F are directly charged by the auxiliary power sources 19A and 19B, respectively.

【0052】さて、ゲートドライブ回路10A 、10B 、10
C が上アームのGTO1A、1B、1Cのターンオン信号を受
けると、それぞれ蓄積コンデンサ8A、8B、8Cを電源とし
てそれぞれのGTOのゲート端子にオン電流を供給す
る。GTO1A、1B、1Cがターンオンすると蓄積コンデン
サ8Aには補助電源19A から、ダイオード20B −ダイオー
ド20A −蓄積コンデンサ8A−GTO1B−GTO1Cの経路
でエネルギーが供給され、補助電源19A の電圧と等しい
電圧まで充電される。また、蓄積コンデンサ8Bは補助電
源19A から、ダイオード20B −ダイオード20C −蓄積コ
ンデンサ8B−GTO1Cの経路でエネルギーが供給され、
補助電源19A の電圧と等しい電圧まで充電される。ま
た、蓄積コンデンサ8CはGTO1A、1B、1Cのスイッチ状
態に係わらず、常にダイオード20D を介して補助電源19
A の電圧に等しい電圧に充電されている。補助電源19A
から蓄積コンデンサ8A、8B、8Cに供給する最低必要なエ
ネルギーはGTOのオン電流とオフ電流のそれぞれ1回
流すために必要なエネルギーである。従って次のGTO
1A、1B、1Cのオフ動作の後、GTO1A、1B、1Cがオン動
作を完了できれば蓄積コンデンサ8A、8B、8Cの充電電圧
減少分は補助電源19Aから再び供給されることになる。
このように図6では上アームの蓄積コンデンサ8A、8B、
8Cの補助電源19A からのエネルギー供給が、下アームG
TOのスイッチング動作に係わらず行えることになる。
Now, the gate drive circuits 10A, 10B, 10
When C receives the turn-on signals of the upper arm GTOs 1A, 1B and 1C, the storage capacitors 8A, 8B and 8C are used as power sources to supply ON currents to the gate terminals of the respective GTOs. When the GTO1A, 1B and 1C are turned on, energy is supplied to the storage capacitor 8A from the auxiliary power supply 19A through the route of diode 20B-diode 20A-storage capacitor 8A-GTO1B-GTO1C, and is charged to a voltage equal to the voltage of the auxiliary power supply 19A. It Energy is supplied to the storage capacitor 8B from the auxiliary power supply 19A through a path of diode 20B-diode 20C-storage capacitor 8B-GTO1C,
It is charged to a voltage equal to that of the auxiliary power supply 19A. Further, the storage capacitor 8C is always connected via the diode 20D to the auxiliary power supply 19 regardless of the switch state of GTO 1A, 1B and 1C.
Charged to a voltage equal to A's voltage. Auxiliary power supply 19A
The minimum required energy supplied from the storage capacitors 8A, 8B, and 8C to the storage capacitors 8A, 8B, and 8C is the energy required to flow the ON current and the OFF current of the GTO once. Therefore the next GTO
If the GTO 1A, 1B, 1C can complete the ON operation after the OFF operation of 1A, 1B, 1C, the charge voltage decrease amount of the storage capacitors 8A, 8B, 8C will be supplied again from the auxiliary power supply 19A.
Thus, in FIG. 6, the upper arm storage capacitors 8A, 8B,
Energy supply from the auxiliary power supply 19A of 8C is the lower arm G
This can be done regardless of the TO switching operation.

【0053】ダイオード20B 、ダイオード20C 、蓄積コ
ンデンサ8Cは通常動作の場合においては冗長部品ではあ
るが、補助電源19A の電圧値が異常低下し、補助電源19
A 、19B からエネルギーを供給できない場合でも、ある
程度の時間、装置を運転継続し、補助電源19A の回復を
待つことが要求される場合がある。この場合、例えば蓄
積コンデンサ8C、ダイオード20D が接続されていなけれ
ば、GTO1Cのゲートドライブ回路10C の電源が無くな
ることになり、正常にGTO1Cを駆動することができな
くなる。また、ダイオード20B が無ければ、蓄積コンデ
ンサ8Aと8Bの電圧とそれらを接続する接続手段に存在す
る浮遊インダクタンス等によっては共振現象を生じ、蓄
積コンデンサ8Bの充電電圧も異常低下する恐れがある。
従って補助電源19A 、19B の電圧低下時においてもある
程度の期間GTOのスイッチングに必要なエネルギーを
確保し、インバータ装置の信頼度を向上させるために必
要である。またダイオード20A から20H の構成は必ずし
も図6に示した構成である必要はなく、各蓄積コンデン
サに補助電源からエネルギーを供給でき、かつ補助電源
の異常時にも蓄積コンデンサの蓄積エネルギーを確保で
きる接続構成であれば良いことは言うまでもない。
The diode 20B, the diode 20C, and the storage capacitor 8C are redundant components in the normal operation, but the voltage value of the auxiliary power supply 19A abnormally drops and the auxiliary power supply 19A
Even if energy cannot be supplied from A and 19B, it may be required to continue operating the device for some time and wait for the recovery of the auxiliary power supply 19A. In this case, for example, if the storage capacitor 8C and the diode 20D are not connected, the power source of the gate drive circuit 10C of the GTO 1C is lost, and the GTO 1C cannot be normally driven. Without the diode 20B, a resonance phenomenon may occur depending on the voltages of the storage capacitors 8A and 8B and stray inductance existing in the connecting means for connecting them, and the charging voltage of the storage capacitor 8B may be abnormally lowered.
Therefore, it is necessary to secure the energy necessary for switching the GTO for a certain period of time even when the voltage of the auxiliary power supplies 19A and 19B drops, and to improve the reliability of the inverter device. The configuration of the diodes 20A to 20H does not necessarily have to be the configuration shown in Fig. 6, and it is possible to supply energy to each storage capacitor from the auxiliary power supply and to secure the stored energy of the storage capacitor even when the auxiliary power supply is abnormal. Needless to say, if so.

【0054】なお、下アームを構成するGTO1D、1E、
1Fの動作については、前述した上アームの動作と全く同
じであるため省略する。
The GTOs 1D, 1E, which form the lower arm,
The operation of 1F is the same as the operation of the upper arm described above, and will be omitted.

【0055】実施例7.図7は、本発明の第7の実施例
を示す回路図である。図6は補助電源19A をGTO1Cの
カソード側に接続した場合について示したが、図7は補
助電源19A をGTO1Aのアノード側に接続した場合の回
路構成を上アームについて示している。図7の動作説明
は図6と原理的に同じであるため説明は省略する。
Embodiment 7 FIG. FIG. 7 is a circuit diagram showing a seventh embodiment of the present invention. FIG. 6 shows the case where the auxiliary power supply 19A is connected to the cathode side of the GTO1C, while FIG. 7 shows the circuit configuration for the upper arm when the auxiliary power supply 19A is connected to the anode side of the GTO1A. The explanation of the operation of FIG. 7 is the same as that of FIG. 6 in principle, and therefore the explanation is omitted.

【0056】実施例8.図8は、本発明の第8の実施例
を示す回路図である。図8は図6と図7の組み合わせか
らなり、具体的には補助電源19A をGTO1Cのカソード
側に接続し、さらに補助電源19B をGTO1Aのアノード
側に接続した場合の上アームに限定した回路構成につい
て示している。GTO1A、1B、1Cのオン期間中に、補助
電源19Aは蓄積コンデンサ8A、8B、8Cに給電し、補助電
源19B は蓄積コンデンサ8D、8E、8Fに給電する。従って
蓄積コンデンサ8A、8B、8Cはゲートドライブ回路10A 、
10B 、10C の正極性のオン電流出力時に電源機能を果た
すと同時に、蓄積コンデンサ8D、8E、8Fは負極性のオフ
電流出力時に電源機能を果たすことになる。図6、図7
に示すゲートドライブ回路では、自己消弧型半導体素子
によっては、図示しないが蓄積コンデンサによる単一電
源からオン電流とオフ電流を供給するための正負の2電
源を作成する回路が必要となる。従って図6、図7に比
較して、図8の実施例ではゲートドライブ回路の構成が
簡素化される。図8の動作説明は図6および図7と原理
的に同じであるため説明は省略する。
Example 8. FIG. 8 is a circuit diagram showing an eighth embodiment of the present invention. FIG. 8 is a combination of FIG. 6 and FIG. 7. Specifically, the circuit configuration in which the auxiliary power supply 19A is connected to the cathode side of GTO1C and the auxiliary power supply 19B is connected to the anode side of GTO1A is limited to the upper arm. Is shown. During the ON period of GTO 1A, 1B, 1C, auxiliary power supply 19A supplies storage capacitors 8A, 8B, 8C, and auxiliary power supply 19B supplies storage capacitors 8D, 8E, 8F. Therefore, the storage capacitors 8A, 8B, 8C are the gate drive circuit 10A,
The storage capacitors 8D, 8E, and 8F perform the power supply function when the positive on-current output of 10B and 10C is output, and the storage capacitors 8D, 8E, and 8F also perform the power supply function when the negative off-current output. 6 and 7
In the gate drive circuit shown in (1), depending on the self-arc-extinguishing type semiconductor element, a circuit for creating two positive and negative power supplies for supplying an on-current and an off-current from a single power supply by a storage capacitor is required although not shown. Therefore, as compared with FIGS. 6 and 7, the configuration of the gate drive circuit is simplified in the embodiment of FIG. The explanation of the operation of FIG. 8 is the same as that of FIGS. 6 and 7 in principle, and therefore the explanation is omitted.

【0057】実施例9.図9は、本発明の第9の実施例
を示す回路図である。図9は図6に示したインバータ装
置の直流電源が更に高圧化する場合について本発明を適
用した場合の一例を示す。図9はインバータ装置を構成
する上下アームの内、一方のアームの一部分を示してい
る。高耐圧自己消弧型半導体素子を数十個程度直列接続
する場合、数個の直列接続からなるモジュールを1単位
として、そのモジュールを更に直列接続して構成する。
図9は3個のGTOを直列接続したモジュールを2個直
列接続した場合を示している。図9のように補助電源19
A 、19B を各モジュール毎に配置する構成とすることに
より、補助電源の容量分散化による小型化、あるいは唯
1種類のモジュールの設計、製作によるコスト低減が可
能である。ここでは図9の動作については前述した実施
例6と同様であるため省略する。
Example 9. FIG. 9 is a circuit diagram showing a ninth embodiment of the present invention. FIG. 9 shows an example in which the present invention is applied to the case where the DC power supply of the inverter device shown in FIG. 6 is further increased in voltage. FIG. 9 shows a part of one of the upper and lower arms constituting the inverter device. When several tens of high-voltage self-extinguishing type semiconductor elements are connected in series, a module consisting of several series connections is set as one unit, and the modules are further connected in series.
FIG. 9 shows a case where two modules in which three GTOs are connected in series are connected in series. Auxiliary power source 19
By arranging A and 19B for each module, it is possible to reduce the size by distributing the capacity of the auxiliary power supply, or to reduce the cost by designing and manufacturing only one type of module. Since the operation of FIG. 9 is the same as that of the sixth embodiment described above, the description thereof will be omitted.

【0058】なお、ここでモジュール内の自己消弧型半
導体素子の直列接続数は任意に決定されるものであるこ
とは言うまでもない。また、実施例7、実施例8につい
てもこのモジュール構成の概念を適用できる。
Needless to say, the number of series-connected self-extinguishing semiconductor elements in the module is arbitrarily determined. Further, the concept of this module configuration can be applied to the seventh and eighth embodiments.

【0059】実施例10.図10は、本発明の第10の実施
例を示す回路図である。図10において、1A、1B、1Cはイ
ンバータ装置を構成する上下アームの内、一方のアーム
の一部分を構成する自己消弧型半導体素子であり、ここ
ではGTOを例に挙げている。8A、8B、8Cは蓄積コンデ
ンサ、10A 、10B 、10C はそれぞれGTO1A、1B、1Cの
ゲート端子とカソード端子に接続されるゲートドライブ
回路である。従ってゲートドライブ回路はそれぞれに並
列接続される蓄積コンデンサを電源として駆動すること
になる。なお、ゲートドライブ回路10A 、10B 、10C は
図示しないが、それぞれGTO1A、1B、1Cのスイッチン
グ信号を外部の制御回路から受けて駆動される。20A、2
0B 、20C 、20D 、20E はダイオード、21A 、21B 、21C
、21D は初期充電用抵抗、22は補助コンデンサ、23は
リアクトル、24は還流ダイオードである。
Example 10. FIG. 10 is a circuit diagram showing a tenth embodiment of the present invention. In FIG. 10, 1A, 1B, and 1C are self-arc-extinguishing type semiconductor elements that form part of one of the upper and lower arms that form the inverter device, and here, GTO is taken as an example. 8A, 8B and 8C are storage capacitors, and 10A, 10B and 10C are gate drive circuits connected to the gate terminals and cathode terminals of GTOs 1A, 1B and 1C, respectively. Therefore, the gate drive circuit drives with the storage capacitors connected in parallel as power sources. Although not shown, the gate drive circuits 10A, 10B and 10C are driven by receiving the switching signals of the GTOs 1A, 1B and 1C from an external control circuit. 20A, 2
0B, 20C, 20D and 20E are diodes, 21A, 21B and 21C
, 21D is an initial charging resistor, 22 is an auxiliary capacitor, 23 is a reactor, and 24 is a freewheeling diode.

【0060】次に、動作について説明する。まずインバ
ータ装置の起動時であるが、全てのGTOがオフ状態に
あって直流母線に電圧が確立している場合は、初期充電
抵抗21A 、21B 、21C 、21D 等の合成抵抗値と蓄積コン
デンサ8A、8B、8C等の合成静電容量で決まる時定数に従
って、徐々に直流母線から各蓄積コンデンサに充電され
る。この場合、特に初期充電抵抗の抵抗値を大きく設定
することにより、インバータ装置の運転時に初期充電抵
抗で発生する定常損失を抑制できる。初期充電に最低必
要なエネルギーはGTOの1回のオン電流を流すための
エネルギーである。
Next, the operation will be described. First, when the inverter device is started, but when all the GTOs are in the OFF state and the voltage is established on the DC bus, the combined resistance value of the initial charging resistors 21A, 21B, 21C, 21D and the storage capacitor 8A. , 8B, 8C, etc., the storage capacitors are gradually charged from the DC bus according to the time constant determined by the combined capacitance. In this case, by setting the resistance value of the initial charging resistance to be particularly large, it is possible to suppress the steady loss generated in the initial charging resistance during the operation of the inverter device. The minimum energy required for the initial charge is the energy for passing the ON current once for the GTO.

【0061】さて、ゲートドライブ回路10A 、10B 、10
C がGTO1A、1B、1Cのターンオン信号を受けると、そ
れぞれ蓄積コンデンサ8A、8B、8Cを電源としてそれぞれ
のGTOのゲート端子にオン電流を供給する。GTO1
A、1B、1Cがターンオンすると、ターンオン直前にGT
O1A、1B、1Cに印加されていた電圧がリアクトル23に印
加されることになり、GTO1A、1B、1Cに流れ込む電流
の急峻な上昇を抑制する。通常、高耐圧自己消弧型半導
体素子で構成されるインバータ装置では、各自己消弧型
半導体素子にスナバコンデンサを有するスナバ回路を接
続している。オフ状態を維持する直列接続された自己消
弧型半導体素子で構成されるアームのスナバコンデンサ
の充電電流を、直流母線からオン状態を維持する直列接
続された自己消弧型半導体素子で構成されるアームを介
して供給する必要から、リアクトル23の電流はインバー
タ装置の出力電流以上となる。スナバコンデンサの充電
動作が完了すると、リアクトル23に蓄積されているスナ
バコンデンサの充電電流分によるエネルギーは還流ダイ
オード24を介して補助コンデンサ22に回収される。この
回収されるエネルギーは補助コンデンサ22、蓄積コンデ
ンサ8A、8B、8Cに分流されるが、その分流率については
各コンデンサの静電容量に比例するため、補助コンデン
サ22の静電容量を各蓄積コンデンサ8A、8B、8Cの静電容
量に比較して大きく選定すれば、蓄積コンデンサ8A、8
B、8Cに適用するコンデンサは電流定格の比較的小さな
ものでよい。蓄積コンデンサ8A、8B、8CはGTO1A、1
B、1Cをオン状態を維持させるためのオン電流をゲート
ドライブ回路10A 、10B 、10C を介して供給するため、
エネルギー減少分は補助コンデンサ22から供給される。
蓄積コンデンサ8A、8B、8Cに蓄積する最低必要なエネル
ギーはGTOのオン電流とオフ電流のそれぞれ1回流す
ために必要なエネルギーである。これはGTO1A、1B、
1Cがゲートドライブ回路10A 、10B 、10C によりターン
オフすれば、蓄積コンデンサ8A、8B、8Cは消費したエネ
ルギー分を補助コンデンサ22から補填する経路を断たれ
るからである。
Now, the gate drive circuits 10A, 10B, 10
When C receives the turn-on signals of GTOs 1A, 1B and 1C, the storage capacitors 8A, 8B and 8C are used as power sources to supply ON currents to the gate terminals of the respective GTOs. GTO1
When A, 1B, and 1C turn on, GT is displayed just before turn-on.
The voltage applied to O1A, 1B, 1C is applied to the reactor 23, and the steep rise of the current flowing into GTO 1A, 1B, 1C is suppressed. Usually, in an inverter device composed of a high breakdown voltage self-extinguishing type semiconductor element, a snubber circuit having a snubber capacitor is connected to each self-extinguishing type semiconductor element. The charging current of the snubber capacitor of the arm composed of series-connected self-arc-extinguishing semiconductor elements that maintain the OFF state is composed of series-connecting self-arc-extinguishing semiconductor elements that maintain the ON state from the DC busbar. Since it is necessary to supply it via the arm, the current of the reactor 23 becomes equal to or higher than the output current of the inverter device. When the charging operation of the snubber capacitor is completed, the energy accumulated by the charging current of the snubber capacitor, which is stored in the reactor 23, is recovered by the auxiliary capacitor 22 via the return diode 24. This recovered energy is shunted to the auxiliary capacitor 22 and the storage capacitors 8A, 8B, and 8C. Since the shunt ratio is proportional to the capacitance of each capacitor, the capacitance of the auxiliary capacitor 22 is set to each storage capacitor. Storage capacitors 8A, 8B, 8C
Capacitors applied to B and 8C may have relatively small current ratings. Storage capacitors 8A, 8B, 8C are GTO1A, 1
Since the ON current for keeping B and 1C in the ON state is supplied through the gate drive circuits 10A, 10B and 10C,
The amount of energy reduction is supplied from the auxiliary capacitor 22.
The minimum required energy to be stored in the storage capacitors 8A, 8B and 8C is the energy required to flow the ON current and the OFF current of the GTO once each. This is GTO 1A, 1B,
This is because when 1C is turned off by the gate drive circuits 10A, 10B and 10C, the storage capacitors 8A, 8B and 8C are cut off from the path for supplementing the consumed energy from the auxiliary capacitor 22.

【0062】次に来るべきGTO1A、1B、1Cのターンオ
フ動作により、リアクトル23に蓄積しているインバータ
装置の出力電流分によるエネルギーは、ダイオード24を
介して補助コンデンサ22に回収される。さらに、次に来
るべきGTO1A、1B、1Cのターンオン動作を完了できれ
ば蓄積コンデンサ8A、8B、8Cの充電電圧減少分は補助コ
ンデンサ22から供給できることになる。
By the turn-off operation of the next GTO 1A, 1B, 1C, the energy due to the output current of the inverter device accumulated in the reactor 23 is recovered in the auxiliary capacitor 22 via the diode 24. Furthermore, if the turn-on operation of the next GTO 1A, 1B, 1C can be completed, the charging voltage decrease amount of the storage capacitors 8A, 8B, 8C can be supplied from the auxiliary capacitor 22.

【0063】ここでGTO1A、1B、1Cのターンオフ時に
補助コンデンサ22に蓄積されるエネルギーはインバータ
装置の出力電流に依存するため、その出力電流が過大で
ある場合などは、補助コンデンサ22の充電電圧が急激に
上昇する。従って、例えば補助コンデンサ22の充電電圧
をある一定値にクランプするための、スイッチと抵抗な
どからなる充電電圧調整回路25を持つことにより補助コ
ンデンサ22の充電電圧を低くできるため、定格電圧の低
いコンデンサを適用でき、また、全てのコンデンサの定
格電圧をも低く設定できる。
The energy stored in the auxiliary capacitor 22 when the GTOs 1A, 1B and 1C are turned off depends on the output current of the inverter device. Therefore, when the output current is excessive, the charging voltage of the auxiliary capacitor 22 is Rises sharply. Therefore, for example, the charging voltage of the auxiliary capacitor 22 can be lowered by having the charging voltage adjusting circuit 25 including a switch and a resistor for clamping the charging voltage of the auxiliary capacitor 22 to a certain constant value. Can be applied, and the rated voltage of all capacitors can be set low.

【0064】またダイオード20A から20E の構成は必ず
しも図10に示した構成である必要はなく、各蓄積コンデ
ンサに補助コンデンサからエネルギーを供給できる接続
構成であれば良いことは言うまでもない。
It goes without saying that the diodes 20A to 20E do not necessarily have to have the configuration shown in FIG. 10 and may have a connection configuration capable of supplying energy to each storage capacitor from the auxiliary capacitor.

【0065】実施例11.図11は、本発明の第11の実施
例を示す回路図である。図10はリアクトル23をGTO1C
のカソード側に直列接続した場合について示したが、図
11はリアクトル23をGTO1Aのアノード側に直列接続し
た場合の回路構成について示している。図11の動作説明
は図10と原理的に同じであるため説明は省略する。な
お、ダイオード20A から20E の構成は必ずしも図11に示
した構成である必要はなく、各蓄積コンデンサに補助コ
ンデンサからエネルギーを供給できる接続構成であれば
良いことは言うまでもない。
Example 11. FIG. 11 is a circuit diagram showing an eleventh embodiment of the present invention. Figure 10 shows reactor 23 as GTO1C
It shows the case of connecting in series to the cathode side of
Reference numeral 11 shows the circuit configuration when the reactor 23 is connected in series to the anode side of the GTO 1A. The explanation of the operation of FIG. 11 is the same as that of FIG. 10 in principle, and therefore its explanation is omitted. It is needless to say that the configuration of the diodes 20A to 20E does not necessarily have to be the configuration shown in FIG. 11 and may be a connection configuration capable of supplying energy to each storage capacitor from the auxiliary capacitor.

【0066】実施例12.図12は、本発明の第12の実施
例を示す回路図である。図10はリアクトル23に補助コン
デンサ22のエネルギー供給機能とGTO1A、1B、1Cのタ
ーンオン時の電流上昇抑制機能を持たせた場合を示した
が、図12に示す様に、主としてターンオン時の電流上昇
抑制機能を司るリアクトル26を追加的に接続しても良
い。図11の回路にも同様のことが適用できる。図12の動
作説明は図10と原理的に同じであるため説明は省略す
る。なお、ダイオード20A から20E の構成は必ずしも図
12に示した構成である必要はなく、各蓄積コンデンサに
補助コンデンサからエネルギーを供給できる接続構成で
あれば良いことは言うまでもない。また、リアクトル26
の蓄積エネルギーの処理は、図示しないがスナバコンデ
ンサに吸収させるか、あるいはエネルギー処理回路を追
加的に接続することで実現できる。
Example 12 FIG. 12 is a circuit diagram showing a twelfth embodiment of the present invention. Fig. 10 shows the case where the reactor 23 is provided with the energy supply function of the auxiliary capacitor 22 and the current rise suppression function at the time of turn-on of GTO 1A, 1B, 1C, but as shown in Fig. 12, the current rise mainly at turn-on is shown. The reactor 26 that controls the suppression function may be additionally connected. The same applies to the circuit of FIG. The explanation of the operation of FIG. 12 is the same as that of FIG. 10 in principle, and therefore the explanation is omitted. The configuration of diodes 20A to 20E is not
It is needless to say that the configuration shown in 12 is not necessary, and any connection configuration in which energy can be supplied to each storage capacitor from the auxiliary capacitor. Also, the reactor 26
Although not shown, the stored energy can be processed by absorbing it in a snubber capacitor or by additionally connecting an energy processing circuit.

【0067】実施例13.図13は、本発明の第13の実施
例を示す回路図である。図13は図10と図11の組み合わせ
からなり、具体的には補助コンデンサ22A をGTO1Cの
カソード側に接続し、さらに補助コンデンサ22B をGT
O1Aのアノード側に接続した場合の回路構成について示
している。補助コンデンサ22A は蓄積コンデンサ8A、8
B、8Cに給電し、補助コンデンサ22B は蓄積コンデンサ8
D、8E、8Fに給電する。従って蓄積コンデンサ8A、8B、8
Cはゲートドライブ回路10A 、10B 、10C のオン電流出
力時に電源機能を果たし、蓄積コンデンサ8D、8E、8Fは
オフ電流出力時に電源機能を果たすことになる。図10、
図11に示すゲートドライブ回路では、自己消弧型半導体
素子がオン、オフに正負の2電源を必要とする場合は、
図示しないが蓄積コンデンサによる単一電源からオン電
流とオフ電流を供給するための2電源を作成する回路が
必要となる。従って図10、図11に比較して、図13ではゲ
ートドライブ回路の構成が簡素化される。図13の動作説
明は図10と原理的に同じであるため説明は省略する。な
お、ダイオード20A から20J の構成は必ずしも図13に示
した構成である必要はなく、各蓄積コンデンサに補助コ
ンデンサからエネルギーを供給できる接続構成であれば
良いことは言うまでもない。
Example 13 FIG. 13 is a circuit diagram showing a thirteenth embodiment of the present invention. FIG. 13 is a combination of FIG. 10 and FIG. 11. Specifically, the auxiliary capacitor 22A is connected to the cathode side of the GTO1C, and the auxiliary capacitor 22B is connected to the GT.
The circuit configuration when connected to the anode side of O1A is shown. The auxiliary capacitor 22A is the storage capacitor 8A, 8
B and 8C are supplied, auxiliary capacitor 22B is storage capacitor 8
Supply power to D, 8E and 8F. Therefore storage capacitors 8A, 8B, 8
C functions as a power supply when the gate drive circuits 10A, 10B, and 10C output an on-current, and the storage capacitors 8D, 8E, and 8F function when a off-current is output. Figure 10,
In the gate drive circuit shown in FIG. 11, when the self-extinguishing type semiconductor device requires two positive and negative power supplies to turn on and off,
Although not shown, a circuit for producing two power supplies for supplying an on-current and an off-current from a single power supply using a storage capacitor is required. Therefore, as compared with FIGS. 10 and 11, the configuration of the gate drive circuit is simplified in FIG. The description of the operation in FIG. 13 is the same as that in FIG. 10 in principle, and therefore the description is omitted. It is needless to say that the configuration of the diodes 20A to 20J does not necessarily have to be the configuration shown in FIG. 13 and may be a connection configuration capable of supplying energy to each storage capacitor from the auxiliary capacitor.

【0068】実施例14.なお、実施例10、実施例11、
実施例12、あるいは実施例13 については、実施例9に
おいて示したモジュール構成の概念を適用できることは
容易に考えられることである。
Example 14 Incidentally, Example 10, Example 11,
It is easily conceivable that the concept of the module configuration shown in the ninth embodiment can be applied to the twelfth or thirteenth embodiment.

【0069】実施例15.本発明の第15の実施例を図1
4、15および16に示す。図14は出力端子Oに3つの電圧
レベルを出力できる3レベルインバータ装置に本発明を
適用した場合の回路構成図である。1A、1B、1C、1Dは自
己消弧型半導体素子であり、図14ではその一例としてG
TOを適用している。2A、2B、2C、2DはGTO1A、1B、
1C、1Dの各々に逆並列接続されたフリーホイールダイオ
ード、8A、8B、8C、8Dは蓄積コンデンサ、10A 、10B 、
10C 、10D はゲートドライブ回路、19は補助電源、20A
、20B、20C 、20D はダイオード、21A 、21B 、21C 、
21D は初期充電抵抗、27は中間電位点Cを有する直流電
源、28A は中間電位点CとGTO1AとGTO1Bの接続点
とを接続するクランプダイオード、28B はGTO1CとG
TO1Dの接続点と中間電位点Cとを接続するクランプダ
イオードである。Pは正側直流母線、Nは負側直流母
線、Oは3レベルインバータ装置の出力端子である。
Example 15 15th Embodiment of the present invention
Shown in 4, 15 and 16. FIG. 14 is a circuit configuration diagram when the present invention is applied to a three-level inverter device capable of outputting three voltage levels to the output terminal O. 1A, 1B, 1C and 1D are self-extinguishing type semiconductor elements, and in FIG.
Applying TO. 2A, 2B, 2C, 2D are GTO 1A, 1B,
Freewheeling diodes connected in anti-parallel to each of 1C and 1D, 8A, 8B, 8C and 8D are storage capacitors, 10A, 10B,
10C and 10D are gate drive circuits, 19 is auxiliary power supply, 20A
, 20B, 20C, 20D are diodes, 21A, 21B, 21C,
21D is an initial charging resistance, 27 is a DC power source having an intermediate potential point C, 28A is a clamp diode which connects the intermediate potential point C and the connection point of GTO1A and GTO1B, 28B is GTO1C and G
It is a clamp diode that connects the connection point of TO1D and the intermediate potential point C. P is a positive side DC bus, N is a negative side DC bus, and O is an output terminal of the three-level inverter device.

【0070】図15に3レベルインバータ装置を構成する
GTO1A、1B、1C、1Dのスイッチ状態と出力端子電圧と
の関係を示す。なお出力端子電圧は、直流電源28のP・
N間電圧で正規化している。
FIG. 15 shows the relationship between the switch states of the GTOs 1A, 1B, 1C and 1D constituting the 3-level inverter device and the output terminal voltage. The output terminal voltage is P.
Normalized by the voltage between N.

【0071】次に、動作について説明する。まず、3レ
ベルインバータ装置の起動時であるが、全てのGTOが
オフ状態にあって直流電源27に電圧が確立している場合
は、初期充電抵抗21A 、21B 、21C 、21D の合成抵抗値
と蓄積コンデンサ8A、8B、8Cの合成静電容量で決まる時
定数に従って、徐々に直流電源27から各蓄積コンデンサ
に充電される。この場合、特に初期充電抵抗の抵抗値を
大きく設定することにより、3レベルインバータ装置の
運転時に初期充電抵抗で発生する定常損失を抑制でき
る。
Next, the operation will be described. First, at the time of starting the three-level inverter device, when all the GTOs are in the OFF state and the voltage is established in the DC power supply 27, the combined resistance value of the initial charging resistors 21A, 21B, 21C and 21D Each storage capacitor is gradually charged from the DC power supply 27 according to the time constant determined by the combined capacitance of the storage capacitors 8A, 8B, and 8C. In this case, by setting the resistance value of the initial charging resistance to be particularly large, the steady loss generated in the initial charging resistance during the operation of the three-level inverter device can be suppressed.

【0072】さて、各蓄積コンデンサの初期充電が完了
して、出力端子電圧を0とする場合について説明する。
ゲートドライブ回路10B がGTO1Bのオフ信号を受け、
ゲートドライブ回路10C 、10D がGTO1C、1Dのオン信
号を受けると、蓄積コンデンサ8C、8Dを電源としてGT
O1C、1Dのゲート端子にオン電流が供給される。GTO
1C、1Dがオン状態となると蓄積コンデンサ8Bは補助電源
19から、補助電源19−ダイオード20C −蓄積コンデンサ
8B−GTO1C−GTO1Dの経路でエネルギーが供給さ
れ、補助電源19の電圧と等しい電圧まで充電される。ま
た、蓄積コンデンサ8Cは補助電源19から、補助電源19−
ダイオード20D −蓄積コンデンサ8C−GTO1Dの経路で
エネルギーが供給され、補助電源19の電圧と等しい電圧
まで充電される。また、蓄積コンデンサ8DはGTO1A、
1B、1C、1Dのスイッチ状態に係わらず、補助電源19から
ダイオード20E を介して給電される。
Now, the case where the output terminal voltage is set to 0 after the initial charging of each storage capacitor is completed will be described.
The gate drive circuit 10B receives the OFF signal of GTO1B,
When the gate drive circuits 10C and 10D receive the ON signals of GTO1C and 1D, the GTs are operated by the storage capacitors 8C and 8D as power sources.
On-current is supplied to the gate terminals of O1C and 1D. GTO
When 1C and 1D are turned on, the storage capacitor 8B is an auxiliary power supply.
From 19, auxiliary power supply 19-diode 20C-storage capacitor
Energy is supplied through the route of 8B-GTO1C-GTO1D and is charged to a voltage equal to the voltage of the auxiliary power supply 19. In addition, the storage capacitor 8C is connected from the auxiliary power source 19 to the auxiliary power source 19-
Energy is supplied through the path of the diode 20D-storage capacitor 8C-GTO1D and is charged to a voltage equal to the voltage of the auxiliary power supply 19. Also, the storage capacitor 8D is GTO1A,
Power is supplied from the auxiliary power supply 19 through the diode 20E regardless of the switch states of 1B, 1C and 1D.

【0073】次に、出力端子電圧が0から1/2 となる場
合について説明する。ゲートドライブ回路10B 、10C が
GTO1B、1Cのオン信号を受け、ゲートドライブ回路10
A 、10D がGTO1A、1Dのオフ信号を受けると、蓄積コ
ンデンサ8B、8Cを電源としてゲートドライブ回路10B 、
10C はそれぞれGTO1B、GTO1Cのゲート端子にオン
電流を供給し、蓄積コンデンサ8Dを電源としてゲートド
ライブ回路10D はGTO1Dのゲート端子にオフ電流を逆
供給する。GTO1B、1Cがオン状態であれば、GTO1
A、GTO1Dがオフ状態であるため、蓄積コンデンサ8
B、8Cは補助電源19から直接エネルギーが供給される経
路を断たれる。しかし、蓄積コンデンサ8Aは、蓄積コン
デンサ8Cからはダイオード20B −蓄積コンデンサ8A−G
TO1B−GTO1Cの経路で、さらに、蓄積コンデンサ8B
からはダイオード20A −蓄積コンデンサ8A−GTO1Bの
経路でエネルギーが供給される。
Next, the case where the output terminal voltage becomes 0 to 1/2 will be described. The gate drive circuits 10B and 10C receive the ON signals of the GTOs 1B and 1C, and the gate drive circuit 10B
When A and 10D receive the OFF signal of GTO1A and 1D, the gate drive circuit 10B uses the storage capacitors 8B and 8C as a power source,
10C supplies ON currents to the gate terminals of GTO1B and GTO1C, respectively, and the gate drive circuit 10D reversely supplies OFF currents to the gate terminals of GTO1D using the storage capacitor 8D as a power source. If GTO1B and 1C are on, GTO1
Storage capacitor 8 because A and GTO1D are off
B and 8C are cut off from the path through which energy is directly supplied from the auxiliary power supply 19. However, the storage capacitor 8A is connected to the diode 20B-storage capacitor 8A-G from the storage capacitor 8C.
In the path of TO1B-GTO1C, further storage capacitor 8B
Energy is supplied from the diode 20A-storage capacitor 8A-GTO1B.

【0074】さて、出力端子電圧が1/2 から1となる場
合について説明する。ゲートドライブ回路10A 、10B が
GTO1A、1Bのオン信号を受け、ゲートドライブ回路10
C がGTO1Cのオフ信号を受けると、蓄積コンデンサ8
A、8Bを電源としてゲートドライブ回路10A 、10B はそ
れぞれGTO1A、GTO1Bのゲート端子にオン電流を供
給し、蓄積コンデンサ8Cを電源としてゲートドライブ回
路10C はGTO1Cのゲート端子にはオフ電流を逆供給す
る。この時、蓄積コンデンサ8D以外の蓄積コンデンサ8
A、8B、8Cはエネルギー供給経路がなくなる。
Now, the case where the output terminal voltage changes from 1/2 to 1 will be described. The gate drive circuits 10A and 10B receive the ON signals of the GTOs 1A and 1B, and the gate drive circuit 10A
When C receives the OFF signal of GTO1C, the storage capacitor 8
Gate drive circuits 10A and 10B use A and 8B as power supplies to supply ON currents to the gate terminals of GTO1A and GTO1B, respectively, and storage capacitor 8C supply power to gate drive circuits 10C that supply reverse current to the gate terminals of GTO1C. . At this time, storage capacitors 8 other than storage capacitor 8D
A, 8B and 8C have no energy supply route.

【0075】以上の動作をまとめたものを図16に示す。
これは出力端子電圧に応じた各GTOのスイッチ状態
と、各GTOをスイッチングさせるゲートドライブ回路
の電源として機能する蓄積コンデンサに対するエネルギ
ー供給源を示したものである。この図から明らかなよう
に、全ての蓄積コンデンサに直接的、或いは間接的に1
つの補助電源19からエネルギーを供給することができ
る。従って全ての蓄積コンデンサはそれら各々に接続さ
れるGTOをスイッチングさせるゲートドライブ回路の
電源として機能することができる。但し、蓄積コンデン
サ8B、8Cは蓄積コンデンサ8Aにエネルギーを供給する役
割を持つため、静電容量の比較的大きなコンデンサを適
用することが望ましい。また、GTO1A〜1Dを図6〜10
に示す様にそれぞれ直列接続されたものとすれば、高耐
圧の3レベルインバータを構成できる。
FIG. 16 shows a summary of the above operations.
This shows the switch state of each GTO according to the output terminal voltage and the energy supply source for the storage capacitor that functions as the power supply of the gate drive circuit that switches each GTO. As is clear from this figure, all storage capacitors can be directly or indirectly
Energy can be supplied from two auxiliary power sources 19. Therefore, all the storage capacitors can function as a power source for the gate drive circuit that switches the GTO connected to each of them. However, since the storage capacitors 8B and 8C have a role of supplying energy to the storage capacitor 8A, it is desirable to use capacitors having a relatively large capacitance. Also, GTO 1A-1D are shown in Figs.
If they are connected in series as shown in (3), a high breakdown voltage 3-level inverter can be constructed.

【0076】実施例16.本発明の第16の実施例を図17
および18に示す。図17は出力端子Oに3つの電圧レベル
を出力できる3レベルインバータ装置に本発明を適用し
た場合の回路構成図である。1A、1B、1C、1Dは自己消弧
型半導体素子であり、図17ではその一例としてGTOを
適用している。2A、2B、2C、2DはGTO1A、1B、1C、1D
の各々に逆並列接続されたフリーホイールダイオード、
8A、8B、8C、8Dは蓄積コンデンサである。蓄積コンデン
サ8C、8DはGTO1A、1B、1C、1Dのスイッチ状態に係わ
らず、各々補助電源19A 、19B の電圧に等しい電圧に充
電されるものである。10A 、10B 、10C 、10D はゲート
ドライブ回路、19A 、19B は補助電源、20A 、20B 、20
C 、20D はダイオード、21A 、21B 、21C は初期充電用
抵抗、27は中間電位点Cを有する直流電源、28A は中間
電位点CとGTO1AとGTO1Bの接続点とを接続するク
ランプダイオード、28B はGTO1CとGTO1Dの接続点
と中間電位点Cとを接続するクランプダイオードであ
る。Pは正側直流母線、Nは負側直流母線、Oは3レベ
ルインバータ装置の出力端子である。GTO1A、1B、1
C、1Dのスイッチ状態と出力端子電圧との関係は前述し
た図15と同様である。
Example 16 17th Embodiment of the present invention
And 18 are shown. FIG. 17 is a circuit configuration diagram when the present invention is applied to a three-level inverter device capable of outputting three voltage levels to the output terminal O. Reference numerals 1A, 1B, 1C and 1D are self-arc-extinguishing type semiconductor elements, and GTO is applied as an example in FIG. 2A, 2B, 2C, 2D are GTO 1A, 1B, 1C, 1D
A freewheel diode connected in anti-parallel to each of the
8A, 8B, 8C and 8D are storage capacitors. The storage capacitors 8C and 8D are charged to voltages equal to the voltages of the auxiliary power supplies 19A and 19B, respectively, regardless of the switch states of the GTOs 1A, 1B, 1C and 1D. 10A, 10B, 10C and 10D are gate drive circuits, 19A and 19B are auxiliary power supplies, 20A, 20B and 20
C and 20D are diodes, 21A, 21B and 21C are resistors for initial charging, 27 is a DC power source having an intermediate potential point C, 28A is a clamp diode which connects the intermediate potential point C and the connection point of GTO1A and GTO1B, and 28B is It is a clamp diode that connects the connection point between GTO1C and GTO1D and the intermediate potential point C. P is a positive side DC bus, N is a negative side DC bus, and O is an output terminal of the three-level inverter device. GTO 1A, 1B, 1
The relationship between the switch states of C and 1D and the output terminal voltage is the same as in FIG. 15 described above.

【0077】次に、動作について説明する。まず、3レ
ベルインバータ装置の起動時であるが、全てのGTOが
オフ状態にあって直流電源27に電圧が確立している場合
は、初期充電抵抗21A 、21B 、21C の合成抵抗値と蓄積
コンデンサ8A、8Bの合成静電容量で決まる時定数に従っ
て、徐々に直流電源27から各蓄積コンデンサに充電され
る。この場合、特に初期充電抵抗の抵抗値を大きく設定
することにより、3レベルインバータ装置の運転時に初
期充電抵抗で発生する定常損失を抑制できる。
Next, the operation will be described. First, when the three-level inverter is started, but when all the GTOs are in the off state and the voltage is established in the DC power supply 27, the combined resistance value of the initial charging resistors 21A, 21B, and 21C and the storage capacitor. Each storage capacitor is gradually charged from the DC power supply 27 according to the time constant determined by the combined electrostatic capacitance of 8A and 8B. In this case, by setting the resistance value of the initial charging resistance to be particularly large, the steady loss generated in the initial charging resistance during the operation of the three-level inverter device can be suppressed.

【0078】さて、各蓄積コンデンサの初期充電が完了
して、出力端子電圧を0とする場合について説明する。
ゲートドライブ回路10B がGTO1Bのオフ信号を受け、
ゲートドライブ回路10C 、10D がGTO1C、1Dのオン信
号を受けると、蓄積コンデンサ8C、8Dを電源としてGT
O1C、1Dのゲート端子にオン電流が供給される。GTO
1C、1Dがオン状態となると蓄積コンデンサ8Bは補助電源
19B −ダイオード20B−蓄積コンデンサ8B−GTO1C−
GTO1Dの経路で補助電源19B からエネルギーが供給さ
れ、補助電源19B の電圧と等しい電圧まで充電される。
Now, the case where the output terminal voltage is set to 0 after the initial charging of each storage capacitor is completed will be described.
The gate drive circuit 10B receives the OFF signal of GTO1B,
When the gate drive circuits 10C and 10D receive the ON signals of GTO1C and 1D, the GTs are operated by the storage capacitors 8C and 8D as power sources.
On-current is supplied to the gate terminals of O1C and 1D. GTO
When 1C and 1D are turned on, the storage capacitor 8B is an auxiliary power supply.
19B-Diode 20B-Storage capacitor 8B-GTO1C-
Energy is supplied from the auxiliary power supply 19B through the GTO1D path and is charged to a voltage equal to the voltage of the auxiliary power supply 19B.

【0079】次に、出力端子電圧が0から1/2 となる場
合について説明する。ゲートドライブ回路10B 、10C が
GTO1B、1Cのオン信号を受け、ゲートドライブ回路10
A 、10D がGTO1A、1Dのオフ信号を受けると、蓄積コ
ンデンサ8B、8Cを電源としてゲートドライブ回路10B 、
10C はそれぞれGTO1B、GTO1Cのゲート端子にオン
電流を供給し、蓄積コンデンサ8Dを電源としてゲートド
ライブ回路10D はGTO1Dのゲート端子にオフ電流を逆
供給する。GTO1B、1Cがオン状態となると蓄積コンデ
ンサ8Aは補助電源19A −ダイオード20A −蓄積コンデン
サ8A−GTO1B−GTO1Cの経路で補助電源19A からエ
ネルギーが供給され、補助電源19A の電圧と等しい電圧
まで充電される。
Next, the case where the output terminal voltage becomes 0 to 1/2 will be described. The gate drive circuits 10B and 10C receive the ON signals of the GTOs 1B and 1C, and the gate drive circuit 10B
When A and 10D receive the OFF signal of GTO1A and 1D, the gate drive circuit 10B uses the storage capacitors 8B and 8C as a power source,
10C supplies ON currents to the gate terminals of GTO1B and GTO1C, respectively, and the gate drive circuit 10D reversely supplies OFF currents to the gate terminals of GTO1D using the storage capacitor 8D as a power source. When the GTO1B and 1C are turned on, the storage capacitor 8A is supplied with energy from the auxiliary power supply 19A through the route of auxiliary power supply 19A-diode 20A-storage capacitor 8A-GTO1B-GTO1C and is charged to a voltage equal to the voltage of the auxiliary power supply 19A. .

【0080】さて、出力端子電圧が1/2 から1となる場
合について説明する。ゲートドライブ回路10A 、10B が
GTO1A、1Bのオン信号を受け、ゲートドライブ回路10
C がGTO1Cのオフ信号を受けると、蓄積コンデンサ8
A、8Bを電源としてゲートドライブ回路10A 、10B はそ
れぞれGTO1A、GTO1Bのゲート端子にオン電流を供
給し、蓄積コンデンサ8Cを電源としてゲートドライブ回
路10C はGTO1Cのゲート端子にオフ電流を逆供給す
る。この時、蓄積コンデンサ8C、8D以外の蓄積コンデン
サ8A、8Bはエネルギー供給経路はなくなる。
Now, the case where the output terminal voltage changes from 1/2 to 1 will be described. The gate drive circuits 10A and 10B receive the ON signals of the GTOs 1A and 1B, and the gate drive circuit 10A
When C receives the OFF signal of GTO1C, the storage capacitor 8
The gate drive circuits 10A and 10B supply the ON currents to the gate terminals of GTO1A and GTO1B, respectively, using A and 8B as the power supply, and the gate drive circuits 10C supply the OFF current to the gate terminals of the GTO1C reversely, using the storage capacitor 8C as the power supply. At this time, the storage capacitors 8A and 8B other than the storage capacitors 8C and 8D have no energy supply path.

【0081】以上の動作をまとめたものを図18に示す。
これは出力端子電圧に応じた各GTOのスイッチ状態
と、各GTOをスイッチングさせるゲートドライブ回路
の電源として機能する蓄積コンデンサのエネルギー供給
源を示したものである。この図から明らかなように全て
の蓄積コンデンサに直接的に、2つの補助電源19A 、19
B からエネルギーを供給することができる。従って全て
の蓄積コンデンサはそれら各々に接続されるGTOをス
イッチングさせるゲートドライブ回路の電源として機能
することができる。また蓄積コンデンサ8A、8Bに補助電
源19A 、19B から直接エネルギーを供給でき、蓄積コン
デンサ同志のエネルギーの授受動作を無くする構成とし
たので、それらのコンデンサの静電容量は、実施例16の
場合のそれに比較して小さいものでよい。なお、補助電
源19A の負側電極はクランプダイオード28Bのアノード
側に接続されているが、クランプダイオード28Aと28Bの
接続点、すなわち、中間電位点Cに接続してもよく、同
様の機能を果たすことが可能である。
FIG. 18 shows a summary of the above operations.
This shows the switch state of each GTO according to the output terminal voltage and the energy supply source of the storage capacitor that functions as the power source of the gate drive circuit that switches each GTO. As is clear from this figure, two auxiliary power supplies 19A, 19A directly connected to all storage capacitors.
Energy can be supplied from B. Therefore, all the storage capacitors can function as a power source for the gate drive circuit that switches the GTO connected to each of them. Further, since the storage capacitors 8A and 8B can be directly supplied with energy from the auxiliary power sources 19A and 19B and the energy transfer operation between the storage capacitors is eliminated, the electrostatic capacitances of those capacitors are the same as those in the case of Example 16. It can be smaller than that. Although the negative electrode of the auxiliary power supply 19A is connected to the anode side of the clamp diode 28B, it may be connected to the connection point of the clamp diodes 28A and 28B, that is, the intermediate potential point C, and the same function is achieved. It is possible.

【0082】また、ダイオード20C 、ダイオード20D 、
蓄積コンデンサ8C、8Dは通常動作の場合においては冗長
部品ではあるが、補助電源19A 、19B の電圧値が異常低
下し、補助電源19A 、19B からエネルギーを供給できな
い場合でも、ある程度の時間、装置を運転継続し、補助
電源の回復を待つことが要求される場合がある。この場
合、例えば蓄積コンデンサ8C、ダイオード20C が接続さ
れていなければ、GTO1Cのゲートドライブ回路10C の
電源が無くなることになり、正常にGTO1Cを駆動する
ことができなくなる。GTO1Dについても同様である。
従って補助電源19A 、19B の電圧低下時においても、あ
る程度の期間GTOのスイッチングに必要なエネルギー
を確保し、インバータ装置の信頼度を向上させるために
必要である。
Further, the diode 20C, the diode 20D,
The storage capacitors 8C and 8D are redundant parts in normal operation, but even if the voltage values of the auxiliary power supplies 19A and 19B are abnormally lowered and energy cannot be supplied from the auxiliary power supplies 19A and 19B, the storage capacitors 8C and 8D can be operated for some time. It may be required to continue the operation and wait for the recovery of the auxiliary power supply. In this case, for example, if the storage capacitor 8C and the diode 20C are not connected, the power supply of the gate drive circuit 10C of the GTO 1C will be lost, and the GTO 1C cannot be driven normally. The same applies to GTO1D.
Therefore, even when the voltage of the auxiliary power supplies 19A and 19B drops, it is necessary to secure the energy required for switching the GTO for a certain period of time and improve the reliability of the inverter device.

【0083】[0083]

【発明の効果】以上のように、請求項1〜3の発明によ
れば、自己消弧型半導体素子のゲートドライブ回路の電
源となる蓄積コンデンサの電圧をコンデンサの直列体お
よびエネルギー回収回路を用い、蓄積コンデンサを低電
圧に充電する構成としたので、補助電源および初期充電
回路を必要とせず、電力損失を生じることがなく、電力
変換装置の高効率化を実現できる効果がある。
As described above, according to the inventions of claims 1 to 3, the voltage of the storage capacitor serving as the power source of the gate drive circuit of the self-arc-extinguishing type semiconductor device is controlled by the series body of capacitors and the energy recovery circuit. Since the storage capacitor is charged to a low voltage, an auxiliary power source and an initial charging circuit are not required, power loss does not occur, and high efficiency of the power conversion device can be realized.

【0084】請求項4の発明によれば、自己消弧型半導
体素子のオン動作により、そのゲートドライブ回路の電
源となる蓄積コンデンサに補助電源からエネルギーを得
る構成としたので、自己消弧型半導体素子を複数直列接
続された大容量インバータ装置を実現できる効果があ
る。
According to the fourth aspect of the present invention, the self-arc-extinguishing type semiconductor element is configured to obtain energy from the auxiliary power supply to the storage capacitor serving as the power source of the gate drive circuit when the self-arc-extinguishing type semiconductor element is turned on. There is an effect that a large-capacity inverter device in which a plurality of elements are connected in series can be realized.

【0085】請求項5の発明によれば、ゲートドライブ
回路の電源となる蓄積コンデンサを2個備え、ゲートド
ライブ回路に正負の2種類の電源を供給する構成とした
ので、ゲートドライブ回路内部で自己消弧型半導体素子
のオン、オフ用2種類の電圧を作る必要がなくなり、ゲ
ートドライブ回路を簡素化、小型化できる効果がある。
According to the fifth aspect of the present invention, since two storage capacitors serving as a power source for the gate drive circuit are provided and two types of positive and negative power sources are supplied to the gate drive circuit, the self-driving circuit is provided inside the gate drive circuit. There is no need to create two kinds of voltages for turning on and off the arc-extinguishing semiconductor element, and the gate drive circuit can be simplified and downsized.

【0086】請求項6の発明によれば、自己消弧型半導
体素子に直列接続されるリアクトルからエネルギーを取
り出し、ゲートドライブ回路の電源となる蓄積コンデン
サにそのエネルギーを供給できる構成としたので、補助
電源を必要とせず、リアクトルのエネルギー消費を抑
え、電力変換器の高効率化を実現できるものが得られる
効果がある。
According to the invention of claim 6, the energy can be taken out from the reactor connected in series with the self-arc-extinguishing type semiconductor device, and the energy can be supplied to the storage capacitor serving as the power source of the gate drive circuit. There is an effect that a power source is not required, the energy consumption of the reactor is suppressed, and the efficiency of the power converter can be improved.

【0087】請求項7の発明によれば、自己消弧型半導
体素子に直列接続される2個のリアクトルからエネルギ
ーを取り出し、ゲートドライブ回路の電源となる2個の
蓄積コンデンサにエネルギーを供給でき、ゲートドライ
ブ回路に正負の2種類の電源を供給する構成としたの
で、補助電源を必要とせず、リアクトルのエネルギー消
費を抑え、電力変換器の高効率化を実現でき、さらには
ゲートドライブ回路内部で自己消弧型半導体素子のオ
ン、オフ用2種類の電圧を作る必要がなくなり、ゲート
ドライブ回路を簡素化、小型化できる効果がある。
According to the invention of claim 7, energy can be taken out from two reactors connected in series to the self-arc-extinguishing type semiconductor device, and energy can be supplied to two storage capacitors serving as a power source of the gate drive circuit. Since the gate drive circuit is configured to supply two types of power source, positive and negative, there is no need for an auxiliary power source, the energy consumption of the reactor can be suppressed, and the efficiency of the power converter can be improved. Furthermore, inside the gate drive circuit There is no need to make two kinds of voltages for turning on and off the self-extinguishing type semiconductor element, and the gate drive circuit can be simplified and downsized.

【0088】請求項8の発明によれば、ある1つの相が
4個の自己消弧型半導体素子からなる3レベルインバー
タ装置の各々のゲートドライブ回路の電源となる蓄積コ
ンデンサに1個の補助電源からエネルギーを供給する構
成としたので、ゲートドライブ回路の電源に関する構成
要素が低減でき、装置の小型化を実現できるものが得ら
れる効果がある。
According to the eighth aspect of the present invention, one auxiliary power supply is provided for each storage capacitor serving as a power supply for each gate drive circuit of a three-level inverter device in which one phase is composed of four self-arc-extinguishing type semiconductor devices. Since the energy is supplied from the device, there are effects that the components related to the power supply of the gate drive circuit can be reduced and the device can be downsized.

【0089】請求項9の発明によれば、ある1つの相が
4個の自己消弧型半導体素子からなる3レベルインバー
タ装置の各々のゲートドライブ回路の電源となる蓄積コ
ンデンサに2個の補助電源からエネルギーを供給する構
成としたので、蓄積コンデンサの静電容量が低減でき、
装置の小型化を実現できるものが得られる効果がある。
According to the ninth aspect of the invention, a storage capacitor serving as a power source for each gate drive circuit of a three-level inverter device in which one phase is composed of four self-arc-extinguishing type semiconductor devices has two auxiliary power sources. Since the energy is supplied from the storage capacitor, the capacitance of the storage capacitor can be reduced,
There is an effect that a device that can be downsized can be obtained.

【0090】請求項10の発明によれば、直列接続された
自己消弧型半導体素子を用いた電力変換装置の起動時に
おいても、高インピーダンスの抵抗を介してゲートドラ
イブ回路への給電が確実にできる構成としたので、信頼
度の高い装置が得られる効果がある。
According to the tenth aspect of the present invention, even when the power converter using the self-arc-extinguishing type semiconductor elements connected in series is started, the power supply to the gate drive circuit is surely performed through the high impedance resistor. Since the configuration is possible, there is an effect that a highly reliable device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例によるゲートドライブ回路
の給電方式を示す回路図である。
FIG. 1 is a circuit diagram showing a power supply system of a gate drive circuit according to an embodiment of the present invention.

【図2】 本発明の第2の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 2 is a circuit diagram showing a power supply system of a gate drive circuit according to a second embodiment of the present invention.

【図3】 本発明の第3の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 3 is a circuit diagram showing a power supply system of a gate drive circuit according to a third embodiment of the present invention.

【図4】 本発明の第4の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 4 is a circuit diagram showing a power supply system of a gate drive circuit according to a fourth embodiment of the present invention.

【図5】 本発明の第5の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 5 is a circuit diagram showing a power supply system of a gate drive circuit according to a fifth embodiment of the present invention.

【図6】 本発明の第6の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 6 is a circuit diagram showing a power supply system of a gate drive circuit according to a sixth embodiment of the present invention.

【図7】 本発明の第7の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 7 is a circuit diagram showing a power supply system of a gate drive circuit according to a seventh embodiment of the present invention.

【図8】 本発明の第8の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 8 is a circuit diagram showing a power supply system of a gate drive circuit according to an eighth embodiment of the present invention.

【図9】 本発明の第9の実施例によるゲートドライブ
回路の給電方式を示す回路図である。
FIG. 9 is a circuit diagram showing a power supply system of a gate drive circuit according to a ninth embodiment of the present invention.

【図10】 本発明の第10の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 10 is a circuit diagram showing a power supply system of a gate drive circuit according to a tenth embodiment of the present invention.

【図11】 本発明の第11の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 11 is a circuit diagram showing a power supply system of a gate drive circuit according to an eleventh embodiment of the present invention.

【図12】 本発明の第12の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 12 is a circuit diagram showing a power supply system of a gate drive circuit according to a twelfth embodiment of the present invention.

【図13】 本発明の第13の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 13 is a circuit diagram showing a power supply system of a gate drive circuit according to a thirteenth embodiment of the present invention.

【図14】 本発明の第15の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 14 is a circuit diagram showing a power supply system of a gate drive circuit according to a fifteenth embodiment of the present invention.

【図15】 図14における自己消弧型半導体素子のスイ
ッチ状態に対する出力端子電圧を示す説明図である。
15 is an explanatory diagram showing an output terminal voltage with respect to a switch state of the self-arc-extinguishing type semiconductor device in FIG.

【図16】 図14における自己消弧型半導体素子のスイ
ッチ状態に対する蓄積コンデンサのエネルギー供給源を
示す説明図である。
16 is an explanatory diagram showing an energy supply source of a storage capacitor with respect to a switch state of the self-arc-extinguishing type semiconductor device in FIG.

【図17】 本発明の第16の実施例によるゲートドライ
ブ回路の給電方式を示す回路図である。
FIG. 17 is a circuit diagram showing a power supply system of a gate drive circuit according to a sixteenth embodiment of the present invention.

【図18】 図17における自己消弧型半導体素子のスイ
ッチ状態に対する蓄積コンデンサのエネルギー供給源を
示す説明図である。
18 is an explanatory diagram showing an energy supply source of a storage capacitor with respect to a switch state of the self-arc-extinguishing type semiconductor device in FIG.

【図19】 従来例によるゲートドライブ回路の給電方
式を示す回路図である。
FIG. 19 is a circuit diagram showing a power supply system of a gate drive circuit according to a conventional example.

【図20】 従来例によるゲートドライブ回路の給電方
式を示す回路図である。
FIG. 20 is a circuit diagram showing a power supply system of a gate drive circuit according to a conventional example.

【図21】 従来例によるゲートドライブ回路の給電方
式を示す回路図である。
FIG. 21 is a circuit diagram showing a power supply system of a gate drive circuit according to a conventional example.

【符号の説明】[Explanation of symbols]

1 自己消弧型半導体素子、 2 フリーホイールダイ
オード、3 スナバダイオード、 4 スナバコンデ
ンサ、 5 スナバ抵抗 6 コンデンサ、 7 コンデンサ、
8 蓄積コンデンサ、9 エネルギー回収回路、 10
ゲートドライブ回路、 A アノード端子、K カソー
ド端子、 G ゲート端子。
1 self-extinguishing type semiconductor device, 2 freewheel diode, 3 snubber diode, 4 snubber capacitor, 5 snubber resistor 6 capacitor, 7 capacitor,
8 storage capacitors, 9 energy recovery circuit, 10
Gate drive circuit, A anode terminal, K cathode terminal, G gate terminal.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 自己消弧型半導体素子に並列に接続され
たスナバ回路内のスナバコンデンサに並列接続するコン
デンサ直列体と、前記自己消弧型半導体素子のゲート端
子とカソード端子の間に接続され、前記自己消弧型半導
体素子をスイッチ動作させるゲートドライブ回路と、前
記コンデンサ直列体を構成するコンデンサからエネルギ
ーを取り出すエネルギー回収回路と、前記エネルギー回
収回路により取り出されたエネルギーを蓄積するための
蓄積コンデンサとを備え、前記蓄積コンデンサを前記自
己消弧型半導体素子をスイッチングさせるゲートドライ
ブ回路の電源とすることを特徴とする半導体スイッチの
ゲートドライブ回路。
1. A capacitor series body connected in parallel to a snubber capacitor in a snubber circuit connected in parallel to a self-arc-extinguishing semiconductor element, and connected between a gate terminal and a cathode terminal of the self-arc-extinguishing semiconductor element. A gate drive circuit for switching the self-extinguishing semiconductor device, an energy recovery circuit for extracting energy from a capacitor forming the capacitor series body, and a storage capacitor for storing the energy extracted by the energy recovery circuit A gate drive circuit for a semiconductor switch, wherein the storage capacitor is used as a power source of a gate drive circuit for switching the self-extinguishing semiconductor element.
【請求項2】 前記エネルギー回収回路はダイオードを
備え、前記コンデンサ直列体および前記蓄積コンデンサ
とともにダイオードポンプ回路を構成することを特徴と
する請求項1記載の半導体スイッチのゲートドライブ回
路。
2. The gate drive circuit for a semiconductor switch according to claim 1, wherein the energy recovery circuit includes a diode and constitutes a diode pump circuit together with the capacitor series body and the storage capacitor.
【請求項3】 前記エネルギー回収回路はリアクトルと
スイッチを備え、前記コンデンサ直列体および前記蓄積
コンデンサとともにフライバック型またはフォワード型
のDC/DCコンバータを構成することを特徴とする請
求項1記載の半導体スイッチのゲートドライブ回路。
3. The semiconductor according to claim 1, wherein the energy recovery circuit includes a reactor and a switch, and constitutes a flyback type or forward type DC / DC converter together with the capacitor series body and the storage capacitor. Switch gate drive circuit.
【請求項4】 同時にスイッチ動作を行う複数個直列接
続された自己消弧型半導体素子の各々のゲート端子とカ
ソード端子の間に接続され、前記各々の自己消弧型半導
体素子をスイッチ動作させるゲートドライブ回路と、前
記各々のゲートドライブ回路を駆動するためのエネルギ
ーを蓄積する蓄積コンデンサと、前記各々の蓄積コンデ
ンサにエネルギーを供給する補助電源と、前記各々の蓄
積コンデンサと前記補助電源を接続する複数のダイオー
ドとを備え、前記複数個直列接続された自己消弧型半導
体素子のオン動作により前記補助電源から前記各々の蓄
積コンデンサに前記複数のダイオードを介してエネルギ
ーを供給し、前記各々の蓄積コンデンサを前記各々のゲ
ートドライブ回路の電源とすることを特徴とする半導体
スイッチのゲートドライブ回路。
4. A gate, which is connected between each gate terminal and cathode terminal of a plurality of self-arc-extinguishing semiconductor elements connected in series, which switch simultaneously, and which switches each of the self-arc-extinguishing semiconductor elements. A drive circuit, a storage capacitor that stores energy for driving each of the gate drive circuits, an auxiliary power supply that supplies energy to each of the storage capacitors, and a plurality of connecting the storage capacitors and the auxiliary power supply. Of the self-extinguishing type semiconductor devices connected in series, the auxiliary power supply supplies energy to the respective storage capacitors via the plurality of diodes, and the respective storage capacitors are connected. Is used as a power source for each of the gate drive circuits. Live circuit.
【請求項5】 同時にスイッチ動作を行う複数個直列接
続された自己消弧型半導体素子の各々のゲート端子とカ
ソード端子の間に接続され、前記各々の自己消弧型半導
体素子をスイッチ動作させるゲートドライブ回路と、前
記各々のゲートドライブ回路を駆動するための正負両極
性のエネルギーを蓄積する各々2つの蓄積コンデンサ
と、前記各々の蓄積コンデンサにエネルギーを供給する
2つの補助電源と、前記各々の蓄積コンデンサと前記2
つの補助電源を接続する複数のダイオードとを備え、前
記複数個直列接続された自己消弧型半導体素子のオン動
作により前記2つの補助電源から前記各々の蓄積コンデ
ンサにエネルギーを供給し、前記各々の蓄積コンデンサ
を前記各々のゲートドライブ回路の正負の2つの電源と
することを特徴とする半導体スイッチのゲートドライブ
回路。
5. A gate, which is connected between each gate terminal and cathode terminal of a plurality of self-arc-extinguishing semiconductor elements connected in series, which switch simultaneously, and which switches each of the self-extinguishing semiconductor elements. Drive circuits, two storage capacitors each storing positive and negative polar energy for driving the respective gate drive circuits, two auxiliary power supplies supplying energy to each storage capacitor, and each storage Capacitor and above 2
A plurality of diodes for connecting one auxiliary power source, and by supplying energy to the respective storage capacitors from the two auxiliary power sources by the ON operation of the plurality of self-arc-extinguishing type semiconductor elements connected in series, A gate drive circuit for a semiconductor switch, characterized in that a storage capacitor is used as two positive and negative power supplies for each of the gate drive circuits.
【請求項6】 同時にスイッチ動作を行う複数個直列接
続された自己消弧型半導体素子の各々のゲート端子とカ
ソード端子の間に接続され、前記各々の自己消弧型半導
体素子をスイッチ動作させるゲートドライブ回路と、前
記各々のゲートドライブ回路を駆動するためのエネルギ
ーを蓄積する蓄積コンデンサと、前記各々の蓄積コンデ
ンサにエネルギーを供給するための補助コンデンサと、
前記各々の蓄積コンデンサと前記補助コンデンサを接続
する複数のダイオードと、前記複数個直列接続された自
己消弧型半導体素子に直列接続されるリアクトルとを備
え、前記複数個直列接続された自己消弧型半導体素子の
スイッチ動作により前記リアクトルから前記補助コンデ
ンサにエネルギーを供給し、前記複数個直列接続された
自己消弧型半導体素子のオン動作により前記補助コンデ
ンサから前記各々の蓄積コンデンサにエネルギーを供給
し、前記各々の蓄積コンデンサを前記各々のゲートドラ
イブ回路の電源とすることを特徴とする半導体スイッチ
のゲートドライブ回路。
6. A gate, which is connected between each gate terminal and cathode terminal of a plurality of self-arc-extinguishing semiconductor elements connected in series, which switch simultaneously, and which switches each of the self-extinguishing semiconductor elements. A drive circuit, a storage capacitor for storing energy for driving each of the gate drive circuits, and an auxiliary capacitor for supplying energy to each of the storage capacitors,
A plurality of diodes connecting the storage capacitors and the auxiliary capacitors, and a reactor connected in series to the plurality of self-extinguishing semiconductor elements connected in series, and the plurality of self-extinguishing arcs connected in series. Energy is supplied from the reactor to the auxiliary capacitor by a switching operation of a semiconductor device, and energy is supplied from the auxiliary capacitor to each of the storage capacitors by turning on the self-extinguishing semiconductor devices connected in series. A gate drive circuit for a semiconductor switch, wherein each of the storage capacitors is used as a power source of each of the gate drive circuits.
【請求項7】 同時にスイッチ動作を行う複数個直列接
続された自己消弧型半導体素子の各々のゲート端子とカ
ソード端子の間に接続され、前記各々の自己消弧型半導
体素子をスイッチ動作させるゲートドライブ回路と、前
記各々のゲートドライブ回路を駆動するための正負両極
性のエネルギーを蓄積する各々2つの蓄積コンデンサ
と、前記各々の蓄積コンデンサにエネルギーを供給する
ための2つの補助コンデンサと、前記各々の蓄積コンデ
ンサと前記各々の補助コンデンサとを接続する複数のダ
イオードと、前記複数個直列接続された自己消弧型半導
体素子の直列体の両端に直列接続される2つのリアクト
ルとを備え、前記複数個直列接続された自己消弧型半導
体素子のスイッチ動作により前記2つのリアクトルから
前記2つの補助コンデンサにそれぞれエネルギーを供給
し、かつ前記複数個直列接続された自己消弧型半導体素
子のオン動作により前記2つの補助コンデンサから前記
各々の蓄積コンデンサにエネルギーを供給し、前記各々
の蓄積コンデンサを前記各々のゲートドライブ回路の正
負2つの電源とすることを特徴とする半導体スイッチの
ゲートドライブ回路。
7. A gate, which is connected between each gate terminal and cathode terminal of a plurality of series-connected self-arc-extinguishing semiconductor elements that simultaneously perform a switching operation, to switch each of the self-extinguishing semiconductor elements. A drive circuit, two storage capacitors each for storing positive and negative polar energy for driving each of the gate drive circuits, two auxiliary capacitors for supplying energy to each storage capacitor, and A plurality of diodes that connect the storage capacitor and each of the auxiliary capacitors, and two reactors that are serially connected to both ends of a series body of the self-extinguishing type semiconductor devices that are serially connected to each other. The self-extinguishing type semiconductor devices connected in series are switched from the two reactors to the two auxiliary capacitors by a switching operation. Energy is supplied to each of the storage capacitors, and energy is supplied to each of the storage capacitors from the two auxiliary capacitors by turning on the plurality of self-arc-extinguishing type semiconductor elements connected in series. A gate drive circuit for a semiconductor switch, characterized by using two positive and negative power supplies for each gate drive circuit.
【請求項8】 中間電位点を有する直流電源の正負母線
間に夫々直列接続された第1、第2、第3、第4の自己
消弧型半導体素子と、前記中間電位点と前記第1の自己
消弧型半導体素子と第2の自己消弧型半導体素子との接
続点の間に接続された第1のクランプダイオードと、前
記第3の自己消弧型半導体素子と第4の自己消弧型半導
体素子との接続点と前記中間電位点の間に接続された第
2のクランプダイオードと、前記第2の自己消弧型半導
体素子と第3の自己消弧型半導体素子との接続点に設け
られた出力端子とを備えた3レベルインバータにおい
て、前記第1、第2、第3、第4の自己消弧型半導体素
子の各々のゲート端子とカソード端子に接続され、前記
自己消弧型半導体素子の各々をスイッチ動作させる第
1、第2、第3、第4のゲートドライブ回路と、前記第
1、第2、第3、第4のゲートドライブ回路を駆動する
ためのエネルギーを蓄積する第1、第2、第3、第4の
蓄積コンデンサと、前記自己消弧型半導体素子のスイッ
チ動作に係わらず、前記第4の蓄積コンデンサにエネル
ギーを供給する補助電源と、前記第1、第2、第3、第
4の蓄積コンデンサと前記補助電源とを接続するための
複数のダイオードとを備え、前記第3、第4の自己消弧
型半導体素子のオン動作により前記補助電源から前記第
2、第3の蓄積コンデンサの各々にエネルギーを供給
し、前記第2、第3の自己消弧型半導体素子のオン動作
により前記第2、第3の蓄積コンデンサから前記第1の
蓄積コンデンサにエネルギーを供給し、前記第1、第
2、第3、第4の蓄積コンデンサをそれぞれ前記第1、
第2、第3、第4のゲートドライブ回路の電源とするこ
とを特徴とする半導体スイッチのゲートドライブ回路。
8. A first, a second, a third, and a fourth self-arc-extinguishing type semiconductor elements respectively connected in series between positive and negative buses of a DC power supply having an intermediate potential point, the intermediate potential point and the first. A first clamp diode connected between a connection point between the self-arc-extinguishing semiconductor element and the second self-arc-extinguishing semiconductor element, the third self-arc-extinguishing semiconductor element, and the fourth self-extinguishing element. A second clamp diode connected between a connection point with the arc-type semiconductor element and the intermediate potential point, and a connection point between the second self-arc-extinguishing semiconductor element and the third self-arc-extinguishing semiconductor element. A three-level inverter having an output terminal provided in the self-extinguishing circuit, the self-extinguishing circuit being connected to the gate terminal and the cathode terminal of each of the first, second, third, and fourth self-extinguishing semiconductor devices. First, second, third, and fourth switch elements that switch each of the semiconductor devices A gate drive circuit, first, second, third, and fourth storage capacitors that store energy for driving the first, second, third, and fourth gate drive circuits, and the self-extinction. For connecting the auxiliary power supply for supplying energy to the fourth storage capacitor and the first, second, third, and fourth storage capacitors to the auxiliary power supply regardless of the switch operation of the semiconductor device of the type A plurality of diodes, energy is supplied from the auxiliary power supply to each of the second and third storage capacitors by the ON operation of the third and fourth self-arc-extinguishing semiconductor elements, and the second and third storage capacitors are supplied. Energy is supplied from the second and third storage capacitors to the first storage capacitor by the ON operation of the self-extinguishing type semiconductor device of No. 3, and the first, second, third and fourth storage capacitors are Before each First,
A gate drive circuit for a semiconductor switch, which is used as a power supply for the second, third, and fourth gate drive circuits.
【請求項9】 中間電位点を有する直流電源の正負母線
間に直列接続された第1、第2、第3、第4の自己消弧
型半導体素子と、前記中間電位点と前記第1の自己消弧
型半導体素子と第2の自己消弧型半導体素子との接続点
の間に接続された第1のクランプダイオードと、前記第
3の自己消弧型半導体素子と第4の自己消弧型半導体素
子との接続点と前記中間電位点の間に接続された第2の
クランプダイオードと、前記第2の自己消弧型半導体素
子と第3の自己消弧型半導体素子との接続点に設けられ
た出力端子とを備えた3レベルインバータにおいて、前
記第1、第2、第3、第4の自己消弧型半導体素子の各
々のゲート端子とカソード端子に接続され、前記自己消
弧型半導体素子の各々をスイッチ動作させる第1、第
2、第3、第4のゲートドライブ回路と、前記第1、第
2、第3、第4のゲートドライブ回路を駆動するための
エネルギーを蓄積する第1、第2、第3、第4の蓄積コ
ンデンサと、前記自己消弧型半導体素子のスイッチ動作
に係わらず前記第3の蓄積コンデンサにエネルギーを供
給する第1の補助電源と、前記自己消弧型半導体素子の
スイッチ動作に係わらず前記第4の蓄積コンデンサにエ
ネルギーを供給する第2の補助電源と、前記第1、第3
の蓄積コンデンサと前記第1の補助電源を接続するため
のダイオードと、前記第2、第4の蓄積コンデンサと前
記第2の補助電源を接続するためのダイオードとを備
え、前記第2、第3の自己消弧型半導体素子のオン動作
により前記第1の補助電源から前記第1の蓄積コンデン
サにエネルギーを供給し、前記第3、第4の自己消弧型
半導体素子のオン動作により前記第2の補助電源から前
記第2の蓄積コンデンサにエネルギーを供給し、前記第
1、第2、第3、第4の蓄積コンデンサをそれぞれ前記
第1、第2、第3、第4のゲートドライブ回路の電源と
することを特徴とする半導体スイッチのゲートドライブ
回路。
9. A first, a second, a third, and a fourth self-arc-extinguishing type semiconductor device connected in series between positive and negative buses of a DC power supply having an intermediate potential point, said intermediate potential point and said first. A first clamp diode connected between a connection point between the self-arc-extinguishing semiconductor element and the second self-arc-extinguishing semiconductor element, the third self-arc-extinguishing semiconductor element, and the fourth self-arc-extinguishing element. Second clamp diode connected between the connection point with the semiconductor device and the intermediate potential point, and the connection point between the second self-extinguishing semiconductor device and the third self-extinguishing semiconductor device. A three-level inverter having an output terminal provided, wherein the self-extinguishing inverter is connected to the gate terminal and cathode terminal of each of the first, second, third, and fourth self-extinguishing semiconductor elements. The first, second, third, and fourth gates that switch each of the semiconductor elements are operated. Drive circuit, first, second, third, and fourth storage capacitors that store energy for driving the first, second, third, and fourth gate drive circuits, and the self-extinguishing circuit. A first auxiliary power source for supplying energy to the third storage capacitor regardless of the switching operation of the semiconductor device and a supply of energy to the fourth storage capacitor regardless of the switching operation of the self-extinguishing semiconductor device. A second auxiliary power source, and the first and third
The storage capacitor and the diode for connecting the first auxiliary power supply, and the diode for connecting the second and fourth storage capacitors and the second auxiliary power supply, the second, the third Energy is supplied from the first auxiliary power source to the first storage capacitor by the ON operation of the self-arc-extinguishing semiconductor element of Energy is supplied from the auxiliary power source to the second storage capacitor, and the first, second, third, and fourth storage capacitors are respectively connected to the first, second, third, and fourth gate drive circuits. Gate drive circuit for semiconductor switches, characterized by being used as a power supply.
【請求項10】 前記蓄積コンデンサへの初期充電を、
主回路電源から高インピーダンスをもつ抵抗を介して行
なうようにしたことを特徴とする請求項4〜9のいずれ
かに記載の半導体スイッチのゲートドライブ回路。
10. The initial charging of the storage capacitor comprises:
The gate drive circuit for a semiconductor switch according to any one of claims 4 to 9, wherein the main circuit power supply is operated through a resistor having a high impedance.
JP18728394A 1994-08-09 1994-08-09 Gate drive circuit of semiconductor switch Expired - Fee Related JP3180571B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18728394A JP3180571B2 (en) 1994-08-09 1994-08-09 Gate drive circuit of semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18728394A JP3180571B2 (en) 1994-08-09 1994-08-09 Gate drive circuit of semiconductor switch

Publications (2)

Publication Number Publication Date
JPH0851770A true JPH0851770A (en) 1996-02-20
JP3180571B2 JP3180571B2 (en) 2001-06-25

Family

ID=16203292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18728394A Expired - Fee Related JP3180571B2 (en) 1994-08-09 1994-08-09 Gate drive circuit of semiconductor switch

Country Status (1)

Country Link
JP (1) JP3180571B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177951A (en) * 2008-01-24 2009-08-06 National Institute Of Advanced Industrial & Technology Power conversion apparatus
DE102010002022A1 (en) 2009-02-17 2010-10-14 Hitachi, Ltd. Circuit and power converter
JP2012080774A (en) * 2006-08-03 2012-04-19 Fuji Electric Co Ltd Power supply circuit for driving semiconductor switching element
EP2466736A1 (en) 2010-12-17 2012-06-20 Fujitsu Limited Power supply unit and an information processing apparatus
JP2014033614A (en) * 2013-11-18 2014-02-20 National Institute Of Advanced Industrial & Technology Power conversion apparatus
WO2014091801A1 (en) * 2012-12-12 2014-06-19 三菱電機株式会社 Electric power conversion device
JPWO2015011949A1 (en) * 2013-07-24 2017-03-02 三菱電機株式会社 Semiconductor switch circuit
EP2549634A4 (en) * 2010-03-15 2017-11-08 Hitachi, Ltd. Electric power conversion apparatus
EP3242389A4 (en) * 2014-12-29 2018-06-06 Hyosung Corporation Power supply device for sub-module controller of mmc converter
WO2020012966A1 (en) * 2018-07-10 2020-01-16 株式会社村田製作所 Switching circuit
JP6993607B1 (en) * 2020-09-30 2022-01-13 ダイキン工業株式会社 Power converter
CN116235402B (en) * 2020-09-30 2024-06-04 大金工业株式会社 Power conversion device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080774A (en) * 2006-08-03 2012-04-19 Fuji Electric Co Ltd Power supply circuit for driving semiconductor switching element
JP2009177951A (en) * 2008-01-24 2009-08-06 National Institute Of Advanced Industrial & Technology Power conversion apparatus
DE102010002022A1 (en) 2009-02-17 2010-10-14 Hitachi, Ltd. Circuit and power converter
US8110944B2 (en) 2009-02-17 2012-02-07 Hitachi, Ltd. Switching circuit and power converter
EP2549634A4 (en) * 2010-03-15 2017-11-08 Hitachi, Ltd. Electric power conversion apparatus
EP2466736A1 (en) 2010-12-17 2012-06-20 Fujitsu Limited Power supply unit and an information processing apparatus
WO2014091801A1 (en) * 2012-12-12 2014-06-19 三菱電機株式会社 Electric power conversion device
JP5843976B2 (en) * 2012-12-12 2016-01-13 三菱電機株式会社 Power converter
EP2933906A4 (en) * 2012-12-12 2016-11-02 Mitsubishi Electric Corp Electric power conversion device
JPWO2015011949A1 (en) * 2013-07-24 2017-03-02 三菱電機株式会社 Semiconductor switch circuit
US9680464B2 (en) 2013-07-24 2017-06-13 Mitsubishi Electric Corporation Semiconductor switch circuit
JP2014033614A (en) * 2013-11-18 2014-02-20 National Institute Of Advanced Industrial & Technology Power conversion apparatus
EP3242389A4 (en) * 2014-12-29 2018-06-06 Hyosung Corporation Power supply device for sub-module controller of mmc converter
US10177652B2 (en) 2014-12-29 2019-01-08 Hyosung Heavy Industries Corporation Power supply device for sub-module controller of MMC converter
WO2020012966A1 (en) * 2018-07-10 2020-01-16 株式会社村田製作所 Switching circuit
JPWO2020012966A1 (en) * 2018-07-10 2021-04-01 株式会社村田製作所 Switching circuit
JP6993607B1 (en) * 2020-09-30 2022-01-13 ダイキン工業株式会社 Power converter
WO2022070867A1 (en) * 2020-09-30 2022-04-07 ダイキン工業株式会社 Power conversion device
CN116235402A (en) * 2020-09-30 2023-06-06 大金工业株式会社 Power conversion device
CN116235402B (en) * 2020-09-30 2024-06-04 大金工业株式会社 Power conversion device

Also Published As

Publication number Publication date
JP3180571B2 (en) 2001-06-25

Similar Documents

Publication Publication Date Title
JP3263317B2 (en) Switching module and power converter using the module
US6226192B1 (en) Three-level neutral point clamping type inverter circuit
JPH03107328A (en) Snubber circuit for power converter
KR950002079B1 (en) Power converting device
JP2007282485A (en) Dc-dc converter
JPH0851770A (en) Gate drive circuit for semiconductor switch
EP0588635B1 (en) Gate power supply circuit
JPH10164843A (en) Power conversion apparatus
JP6953634B2 (en) Vehicle charger with DC / DC converter
US20140091738A1 (en) Inverter Circuit having Switching Means Operating with Linear Operation
JP4455090B2 (en) Capacitor discharge circuit
CN112910234A (en) Boost converter and method for operating a boost converter
JP2790600B2 (en) Power converter
CN113287253A (en) Direct current converter
JP3170368B2 (en) Inverter device
CN111277142B (en) Coupling inductance type high-voltage high-power direct-current converter for space and control system thereof
JPH0731158A (en) Snubber energy recovery circuit for power converter
JP7358021B2 (en) power converter
JP7147998B2 (en) Semiconductor vibration suppression circuit
JPH07194131A (en) Three-level inverter device
JP4940286B2 (en) Capacitor discharge circuit
JP3383656B2 (en) Neutral point clamp type power converter
JP2528811B2 (en) Power converter
SU907531A1 (en) Single-cycle converter
KR20200141601A (en) Submodule of modular multi-level converter comprising capacitor voltage ripple reducing circuit, and the modulrar multi-level converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees